JPH1134379A - サーマルヘッド駆動用ｉｃ - Google Patents
サーマルヘッド駆動用ｉｃInfo
- Publication number
- JPH1134379A JPH1134379A JP6365998A JP6365998A JPH1134379A JP H1134379 A JPH1134379 A JP H1134379A JP 6365998 A JP6365998 A JP 6365998A JP 6365998 A JP6365998 A JP 6365998A JP H1134379 A JPH1134379 A JP H1134379A
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- line
- signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 abstract description 28
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- LFYJSSARVMHQJB-QIXNEVBVSA-N bakuchiol Chemical compound CC(C)=CCC[C@@](C)(C=C)\C=C\C1=CC=C(O)C=C1 LFYJSSARVMHQJB-QIXNEVBVSA-N 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 サーマルヘッド駆動用ＩＣにおいて、ノイズ
に強く誤動作のないサーマルヘッド駆動用ＩＣを提供す
ること。 【解決手段】 サーマルヘッド駆動用ＩＣにおいて、ク
ロックスルーライン５などをもちいて、信号配線をヘッ
ド上で引き回すことなく、サーマルヘッド駆動用ＩＣの
中において最短路を通す様に形成する。また、クロック
ライン５などにローパスフィルターを設ける。
に強く誤動作のないサーマルヘッド駆動用ＩＣを提供す
ること。 【解決手段】 サーマルヘッド駆動用ＩＣにおいて、ク
ロックスルーライン５などをもちいて、信号配線をヘッ
ド上で引き回すことなく、サーマルヘッド駆動用ＩＣの
中において最短路を通す様に形成する。また、クロック
ライン５などにローパスフィルターを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、主としてサーマル
ヘッド駆動用ＩＣの信号配線に関する。
ヘッド駆動用ＩＣの信号配線に関する。
【０００２】
【従来の技術】従来、図２に示すようにサーマルヘッド
駆動用ＩＣには、クロックライン８、ラッチライン１
０、イネーブルライン１１がともに入力側しかなく出力
側にはなかったので、２段目以降のサーマルヘッド駆動
用ＩＣ（図示せず。）のクロックライン、ラッチライ
ン、イネーブルラインには、複数個のサーマルヘッド駆
動用ＩＣが直線上に配置されるヘッド基板を介して、ク
ロック信号ＣＬ、ラッチ信号Ｂ、イネーブル信号Ａ等が
それぞれ入力されていた。なお、図２のＣは印字データ
信号であり、ＤＯ１、ＤＯ２・・・ＤＯｎは、サーマル
ヘッド駆動用ＩＣのドライバを示している。シフトレジ
スタ２６は、シリアルデータをクロック信号に同期して
順次シフトする機能を備え、ラッチ回路２７は、シフト
レジスタの内容を保持する機能を備えるものである。
駆動用ＩＣには、クロックライン８、ラッチライン１
０、イネーブルライン１１がともに入力側しかなく出力
側にはなかったので、２段目以降のサーマルヘッド駆動
用ＩＣ（図示せず。）のクロックライン、ラッチライ
ン、イネーブルラインには、複数個のサーマルヘッド駆
動用ＩＣが直線上に配置されるヘッド基板を介して、ク
ロック信号ＣＬ、ラッチ信号Ｂ、イネーブル信号Ａ等が
それぞれ入力されていた。なお、図２のＣは印字データ
信号であり、ＤＯ１、ＤＯ２・・・ＤＯｎは、サーマル
ヘッド駆動用ＩＣのドライバを示している。シフトレジ
スタ２６は、シリアルデータをクロック信号に同期して
順次シフトする機能を備え、ラッチ回路２７は、シフト
レジスタの内容を保持する機能を備えるものである。
【０００３】
【発明が解決しようとする課題】従来サーマルヘッド
は、ヘッド用基板の信号入力端子から、各々の段数のサ
ーマルヘッド駆動用ＩＣのクロックライン８、ラッチラ
イン１０、イネーブルライン１１に信号配線をヘッド用
の基板に設けていたため、ヘッド用の基板に無駄な信号
配線を通さなければならず、ヘッドを大型化していた。
また、ヘッド用の基板に信号配線を引き回すことによっ
て、ノイズに影響されやすく、また信号配線距離もヘッ
ド用基板によって異なるため各々の信号配線を通る波形
が同期し難いという問題点があった。
は、ヘッド用基板の信号入力端子から、各々の段数のサ
ーマルヘッド駆動用ＩＣのクロックライン８、ラッチラ
イン１０、イネーブルライン１１に信号配線をヘッド用
の基板に設けていたため、ヘッド用の基板に無駄な信号
配線を通さなければならず、ヘッドを大型化していた。
また、ヘッド用の基板に信号配線を引き回すことによっ
て、ノイズに影響されやすく、また信号配線距離もヘッ
ド用基板によって異なるため各々の信号配線を通る波形
が同期し難いという問題点があった。
【０００４】そこで、この発明の目的は、従来のこのよ
うな問題点を解決するため、サーマルヘッド駆動用ＩＣ
中に設けた信号配線から出力をおこなって次段のサーマ
ルヘッド駆動用ＩＣに信号配線を設けると共に、信号系
入力ラインに接続されるローパスフィルターもサーマル
ヘッド駆動用ＩＣ中に設けることにより、ヘッド用基板
側の信号配線を最小限にし、ノイズに強く、誤動作のな
いサーマルヘッド駆動用ＩＣを提供することを目的とす
る。
うな問題点を解決するため、サーマルヘッド駆動用ＩＣ
中に設けた信号配線から出力をおこなって次段のサーマ
ルヘッド駆動用ＩＣに信号配線を設けると共に、信号系
入力ラインに接続されるローパスフィルターもサーマル
ヘッド駆動用ＩＣ中に設けることにより、ヘッド用基板
側の信号配線を最小限にし、ノイズに強く、誤動作のな
いサーマルヘッド駆動用ＩＣを提供することを目的とす
る。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
めに、この発明は、サーマルヘッド駆動用ＩＣにおい
て、たとえば、クロック信号ライン、シフトレジスタの
データをラッチするための信号を入力するラッチライ
ン、出力を制御するイネーブルライン等の信号系入力側
のパッドと出力側のパッドを電気的に接続するための導
体をサーマルヘッド駆動用ＩＣ中に形成した。このと
き、入力側、出力側を電気的に接続するための導体を形
成した信号系の種類は問わない。
めに、この発明は、サーマルヘッド駆動用ＩＣにおい
て、たとえば、クロック信号ライン、シフトレジスタの
データをラッチするための信号を入力するラッチライ
ン、出力を制御するイネーブルライン等の信号系入力側
のパッドと出力側のパッドを電気的に接続するための導
体をサーマルヘッド駆動用ＩＣ中に形成した。このと
き、入力側、出力側を電気的に接続するための導体を形
成した信号系の種類は問わない。
【０００６】また前記サーマルヘッド駆動用ＩＣにおい
て、信号系入力側のパッドと、出力側のパッドとを電気
的に接続するための導体にバッファを設けた。たとえば
最終段シフトレジスタの入力側のクロックラインから導
体を介して、出力側にもクロックラインを設けてクロッ
ク信号を出力し、最終段ラッチ回路の入力側のラッチラ
インから導体を介して、出力側にもラッチラインを設け
てラッチ信号を出力し、最終段イネーブル回路の入力側
のイネーブルラインから導体を介して、出力側にもイネ
ーブルラインを設けてイネーブル信号を設けて出力する
ようにした。このとき、バッファを設け出力する信号系
の種類は問わない。
て、信号系入力側のパッドと、出力側のパッドとを電気
的に接続するための導体にバッファを設けた。たとえば
最終段シフトレジスタの入力側のクロックラインから導
体を介して、出力側にもクロックラインを設けてクロッ
ク信号を出力し、最終段ラッチ回路の入力側のラッチラ
インから導体を介して、出力側にもラッチラインを設け
てラッチ信号を出力し、最終段イネーブル回路の入力側
のイネーブルラインから導体を介して、出力側にもイネ
ーブルラインを設けてイネーブル信号を設けて出力する
ようにした。このとき、バッファを設け出力する信号系
の種類は問わない。
【０００７】また信号系入力側のパッドと、出力側のパ
ッドとの間を電気的に接続するための導体に、ローパス
フィルターを設けた。サーマルヘッド駆動用ＩＣにおい
て、信号系入力側より入力された波形のデューティー比
と出力側より出力された波形のデューティー比とを比較
して変化の少ないローパスフィルターを前述の導体に設
けた。
ッドとの間を電気的に接続するための導体に、ローパス
フィルターを設けた。サーマルヘッド駆動用ＩＣにおい
て、信号系入力側より入力された波形のデューティー比
と出力側より出力された波形のデューティー比とを比較
して変化の少ないローパスフィルターを前述の導体に設
けた。
【０００８】
【発明の実施の形態】本発明のように構成されたサーマ
ルヘッド駆動用ＩＣにおいては、信号系入力側のパッド
と出力側のパッドを電気的に接続するための導体を形成
し、信号系入力側のパッドと出力側のパッドとを接続す
るための導体にバッファを設け、信号系入力側のパッド
と出力側のパッドとを接続するための導体にローパスフ
ィルターを設け、信号系入力側より入力された波形のデ
ューティー比と、出力側より出力された波形のデューテ
ィー比の変化の少ないローパスフィルターを設けるた
め、基板側に無駄な配線の引き回しをすることなく、信
号系入力側より入力された波形のデューティー比、出力
側より出力された波形のデューティー比の変化のなく、
または少なく、信号も同期し、ノイズの軽減をおこなえ
ることとなる。
ルヘッド駆動用ＩＣにおいては、信号系入力側のパッド
と出力側のパッドを電気的に接続するための導体を形成
し、信号系入力側のパッドと出力側のパッドとを接続す
るための導体にバッファを設け、信号系入力側のパッド
と出力側のパッドとを接続するための導体にローパスフ
ィルターを設け、信号系入力側より入力された波形のデ
ューティー比と、出力側より出力された波形のデューテ
ィー比の変化の少ないローパスフィルターを設けるた
め、基板側に無駄な配線の引き回しをすることなく、信
号系入力側より入力された波形のデューティー比、出力
側より出力された波形のデューティー比の変化のなく、
または少なく、信号も同期し、ノイズの軽減をおこなえ
ることとなる。
【０００９】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。図１は、本発明にかかるサーマルヘッド駆動用
ＩＣ（以下単にＩＣという）の電気的構成を示す回路ブ
ロック図である。なお、１はクロック入力端子、３はラ
ッチ入力端子、４はイネーブル入力端子である。
明する。図１は、本発明にかかるサーマルヘッド駆動用
ＩＣ（以下単にＩＣという）の電気的構成を示す回路ブ
ロック図である。なお、１はクロック入力端子、３はラ
ッチ入力端子、４はイネーブル入力端子である。
【００１０】図１は、本発明の第１実施例であり、サー
マルヘッド駆動用ＩＣの信号系入力側に存在するクロッ
ク入力端子１、ラッチ入力端子３、イネーブル入力端子
４から、出力側とのパッドに電気的に接続するための導
体ａ，ｂ，ｃをＩＣ内に設けて、クロック出力端子５、
ラッチ出力端子６、イネーブル出力端子７の各出力端子
から、それぞれクロック信号ＣＬ、ラッチ信号Ｂ、イネ
ーブル信号Ａを出力する。なお、Ｃは印字データ信号で
ある。そのため、サーマルヘッド駆動用ＩＣを複数個直
列に接続する場合、接続するＩＣはヘッド用基板に配線
を引き回すことなく隣接するＩＣまでの最短の距離の配
線を行う（たとえば、ＩＣのクロック出力端子と隣のＩ
Ｃに接続するＩＣのクロック入力端子を接続する。同様
にラッチ出力端子とラッチ入力端子、イネーブル出力端
子とイネーブル入力端子とを接続する。）だけで、隣接
するＩＣから、クロック信号、ラッチ信号、イネーブル
信号を得ることができて簡単にヘッドを作成できる。故
に、ＩＣ間での信号系配線が最短であるため、ノイズに
対して強くなる。また、上記信号系配線距離の差がほと
んどなくなるため同期がずれる可能性はなくなる。なお
ＤＯ１、ＤＯ２、・・・ＤＯｎはそれぞれサーマルヘッ
ド駆動用ＩＣのドライバである。
マルヘッド駆動用ＩＣの信号系入力側に存在するクロッ
ク入力端子１、ラッチ入力端子３、イネーブル入力端子
４から、出力側とのパッドに電気的に接続するための導
体ａ，ｂ，ｃをＩＣ内に設けて、クロック出力端子５、
ラッチ出力端子６、イネーブル出力端子７の各出力端子
から、それぞれクロック信号ＣＬ、ラッチ信号Ｂ、イネ
ーブル信号Ａを出力する。なお、Ｃは印字データ信号で
ある。そのため、サーマルヘッド駆動用ＩＣを複数個直
列に接続する場合、接続するＩＣはヘッド用基板に配線
を引き回すことなく隣接するＩＣまでの最短の距離の配
線を行う（たとえば、ＩＣのクロック出力端子と隣のＩ
Ｃに接続するＩＣのクロック入力端子を接続する。同様
にラッチ出力端子とラッチ入力端子、イネーブル出力端
子とイネーブル入力端子とを接続する。）だけで、隣接
するＩＣから、クロック信号、ラッチ信号、イネーブル
信号を得ることができて簡単にヘッドを作成できる。故
に、ＩＣ間での信号系配線が最短であるため、ノイズに
対して強くなる。また、上記信号系配線距離の差がほと
んどなくなるため同期がずれる可能性はなくなる。なお
ＤＯ１、ＤＯ２、・・・ＤＯｎはそれぞれサーマルヘッ
ド駆動用ＩＣのドライバである。
【００１１】また、図１は、本発明の第１実施例であ
り、サーマルヘッド駆動用ＩＣの信号系入力側に存在す
るクロック入力端子１、ラッチ入力端子３、イネーブル
入力端子４から、出力側とのパッドに電気的に接続する
ための導体ａ，ｂ，ｃをＩＣ内に設けるとき、導体の抵
抗が大きいと、導体ａ，ｂ，ｃをＩＣ内に通した場合、
配線抵抗、配線容量などから波形の減衰がおこる。ま
た、導体ａ，ｂ，ｃの信号配線を太くするとサーマルヘ
ッド駆動用ＩＣが大きくなり、サーマルヘッド駆動用Ｉ
Ｃ単価が高くなる等の弊害がでてくる。そのため、導体
ａ，ｂ，ｃの信号配線の抵抗を１００Ωから３ｋΩと
し、導体ａ，ｂ，ｃの線幅を１から４μｍとすることに
より、導体ａ，ｂ，ｃをＩＣ内に設け信号を通しても、
波形減衰の少ないまま信号波形を出力することができ
る。
り、サーマルヘッド駆動用ＩＣの信号系入力側に存在す
るクロック入力端子１、ラッチ入力端子３、イネーブル
入力端子４から、出力側とのパッドに電気的に接続する
ための導体ａ，ｂ，ｃをＩＣ内に設けるとき、導体の抵
抗が大きいと、導体ａ，ｂ，ｃをＩＣ内に通した場合、
配線抵抗、配線容量などから波形の減衰がおこる。ま
た、導体ａ，ｂ，ｃの信号配線を太くするとサーマルヘ
ッド駆動用ＩＣが大きくなり、サーマルヘッド駆動用Ｉ
Ｃ単価が高くなる等の弊害がでてくる。そのため、導体
ａ，ｂ，ｃの信号配線の抵抗を１００Ωから３ｋΩと
し、導体ａ，ｂ，ｃの線幅を１から４μｍとすることに
より、導体ａ，ｂ，ｃをＩＣ内に設け信号を通しても、
波形減衰の少ないまま信号波形を出力することができ
る。
【００１２】また、図１のサーマルヘッド駆動用ＩＣに
おいて、クロック入力端子１、ラッチ入力端子３、イネ
ーブル入力端子４、クロック出力端子５、ラッチ出力端
子６、イネーブル出力端子７としているが、クロック出
力端子５、ラッチ出力端子６、イネーブル出力端子７、
クロック入力端子１、ラッチ入力端子３、イネーブル入
力端子４と、信号系の入出力端子を区別することなくサ
ーマルヘッド駆動用ＩＣを使用することができる。故
に、スルーラインは導体であるため信号系入出力端子を
区別することなく、入力端子を出力端子として、出力端
子を入力端子として使用できるサーマルヘッド駆動用Ｉ
Ｃとなる。
おいて、クロック入力端子１、ラッチ入力端子３、イネ
ーブル入力端子４、クロック出力端子５、ラッチ出力端
子６、イネーブル出力端子７としているが、クロック出
力端子５、ラッチ出力端子６、イネーブル出力端子７、
クロック入力端子１、ラッチ入力端子３、イネーブル入
力端子４と、信号系の入出力端子を区別することなくサ
ーマルヘッド駆動用ＩＣを使用することができる。故
に、スルーラインは導体であるため信号系入出力端子を
区別することなく、入力端子を出力端子として、出力端
子を入力端子として使用できるサーマルヘッド駆動用Ｉ
Ｃとなる。
【００１３】図３は、本発明の第２実施例であり、図１
において、信号系入力側と、出力側とのパッドに電気的
に接続するための導体ａ，ｂ，ｃ及びバッファとをＩＣ
内に有するものである。バッファを有することで、信号
系入力側、出力側をパッドに電気的に接続するための導
体を通る際におこる波形の減衰をなくすことができる。
そのため、サーマルヘッド駆動用ＩＣの接続を基板上で
限りなく接続することが可能となる。
において、信号系入力側と、出力側とのパッドに電気的
に接続するための導体ａ，ｂ，ｃ及びバッファとをＩＣ
内に有するものである。バッファを有することで、信号
系入力側、出力側をパッドに電気的に接続するための導
体を通る際におこる波形の減衰をなくすことができる。
そのため、サーマルヘッド駆動用ＩＣの接続を基板上で
限りなく接続することが可能となる。
【００１４】例えば、図３のサーマルヘッド駆動用ＩＣ
において、スルーライン（導体ａ，ｂ，ｃ）に設けられ
たバッファのサイズにより、クロック入力端子１２から
入力された信号が、クロック出力端子１６へ出力された
際、バッファの能力に依存して、入力された波形のデュ
ーティー比と出力された波形のデューティー比が異なっ
て出力される場合がある。そういった場合、クロック出
力端子１６から出力された波形を、次ＩＣチップ（次の
ＩＣ）のクロック入力端子１２から入力する際、逆位相
で入力し、出力を再度位相を反転させることにより、前
チップで変化した分のデューティー比がＩＣ内で再度前
チップ入力と同デューティー比で出力される。上記方法
でＩＣの入力を交互におこなうことにより、ほぼ一定の
まま限りなくサーマルヘッド駆動用ＩＣをつなげサーマ
ルヘッドを作成することができる。
において、スルーライン（導体ａ，ｂ，ｃ）に設けられ
たバッファのサイズにより、クロック入力端子１２から
入力された信号が、クロック出力端子１６へ出力された
際、バッファの能力に依存して、入力された波形のデュ
ーティー比と出力された波形のデューティー比が異なっ
て出力される場合がある。そういった場合、クロック出
力端子１６から出力された波形を、次ＩＣチップ（次の
ＩＣ）のクロック入力端子１２から入力する際、逆位相
で入力し、出力を再度位相を反転させることにより、前
チップで変化した分のデューティー比がＩＣ内で再度前
チップ入力と同デューティー比で出力される。上記方法
でＩＣの入力を交互におこなうことにより、ほぼ一定の
まま限りなくサーマルヘッド駆動用ＩＣをつなげサーマ
ルヘッドを作成することができる。
【００１５】図４は、本発明の第３実施例であり、最終
段イネーブル回路２８へ入力するイネーブルラインｆ
が、イネーブル端子２５へと出力をおこなう。同様に最
終段シフトレジスタ２６に入力するクロックラインｄ
が、クロック出力端子２３に出力を行い、最終ラッチ回
路２７へ入力するラッチラインｅがラッチ出力端子２４
へと出力を行う。そのため、クロック信号ＣＬが最終段
シフトレジスタに入力されると、最終段シフトレジスタ
より印字データが出力される。クロック信号と共に順次
印字データが出力されるため、ノイズによるデータ転送
ミスがおこらない。
段イネーブル回路２８へ入力するイネーブルラインｆ
が、イネーブル端子２５へと出力をおこなう。同様に最
終段シフトレジスタ２６に入力するクロックラインｄ
が、クロック出力端子２３に出力を行い、最終ラッチ回
路２７へ入力するラッチラインｅがラッチ出力端子２４
へと出力を行う。そのため、クロック信号ＣＬが最終段
シフトレジスタに入力されると、最終段シフトレジスタ
より印字データが出力される。クロック信号と共に順次
印字データが出力されるため、ノイズによるデータ転送
ミスがおこらない。
【００１６】図５は、本発明の第４実施例であり、図
１、図３、図４のサーマルヘッド駆動用ＩＣの信号系入
力ラインにローパスフィルター２８を設け、信号系入力
端子２９よりノイズが入った場合除去することにより、
ノイズが入力信号として入力されることを防ぐこととな
る。そして、信号系出力端子３０より、ローパスフィル
ターにおいてノイズを除去された信号を出力することと
なる。サーマルヘッド駆動用ＩＣの中を信号配線が通る
場合、あるＩＣチップの入力端子でノイズの影響をうけ
ると、以降のＩＣチップに、ノイズであったものが入力
波形として次ＩＣチップ入力端子に入力されてしまうた
め、信号系入力ライン上にローパスフィルターを設ける
ことによりノイズに強いサーマルヘッド駆動用ＩＣとな
る。
１、図３、図４のサーマルヘッド駆動用ＩＣの信号系入
力ラインにローパスフィルター２８を設け、信号系入力
端子２９よりノイズが入った場合除去することにより、
ノイズが入力信号として入力されることを防ぐこととな
る。そして、信号系出力端子３０より、ローパスフィル
ターにおいてノイズを除去された信号を出力することと
なる。サーマルヘッド駆動用ＩＣの中を信号配線が通る
場合、あるＩＣチップの入力端子でノイズの影響をうけ
ると、以降のＩＣチップに、ノイズであったものが入力
波形として次ＩＣチップ入力端子に入力されてしまうた
め、信号系入力ライン上にローパスフィルターを設ける
ことによりノイズに強いサーマルヘッド駆動用ＩＣとな
る。
【００１７】図６は、本発明の第５実施例であり、ロー
パスフィルターの電気的回路構成であり、少なくともイ
ンバータ２段であり、インバータ３４、インバータ３５
の間に容量３７（電源と接続されている容量）と容量３
８（ＧＮＤと接続されている容量）で構成されている。
このとき、容量は、導体もしくは半導体ー絶縁体ー導体
もしくは半導体の構成であり、絶縁体を導体もしくは半
導体において挟んで作成されたものである。容量を信号
系入力ラインにつけることでノイズの影響がすくなくな
り、ノイズに強いサーマルヘッド駆動用ＩＣとなる。
パスフィルターの電気的回路構成であり、少なくともイ
ンバータ２段であり、インバータ３４、インバータ３５
の間に容量３７（電源と接続されている容量）と容量３
８（ＧＮＤと接続されている容量）で構成されている。
このとき、容量は、導体もしくは半導体ー絶縁体ー導体
もしくは半導体の構成であり、絶縁体を導体もしくは半
導体において挟んで作成されたものである。容量を信号
系入力ラインにつけることでノイズの影響がすくなくな
り、ノイズに強いサーマルヘッド駆動用ＩＣとなる。
【００１８】図７は、本発明の第５実施例であり、信号
系入力端子３２、信号系出力端子３３においてのローパ
スフィルターの電気的回路構成であり、少なくともイン
バータ３段であり、インバータ４２、インバータ４３ま
たは、インバータ４３、インバータ４４のあいだにＰｃ
ｈトランジスタ容量４５、Ｎｃｈトランジスタ容量４６
で構成されている。また、インバータ４２、インバータ
４３、インバータ４４のトランジスタサイズを同じに
し、Ｐｃｈトランジスタ容量４５とＮｃｈトランジスタ
容量４６のサイズを同じとすることにより、インバータ
４０の入力パルス幅、インバータ４１の出力パルス幅の
変化を少なくすることができるため、信号系入力端子４
０より入力されたパルス幅と信号系出力端子４１におい
て、パルス幅の変化が少ない信号系ラインができる。パ
ルス幅の変化が少ないのでパルスの変化もなく次段のサ
ーマルヘッド駆動用ＩＣに伝えることができるため、サ
ーマルヘッド駆動用ＩＣをできるだけ多くつなげサーマ
ルヘッドを作成することができる。
系入力端子３２、信号系出力端子３３においてのローパ
スフィルターの電気的回路構成であり、少なくともイン
バータ３段であり、インバータ４２、インバータ４３ま
たは、インバータ４３、インバータ４４のあいだにＰｃ
ｈトランジスタ容量４５、Ｎｃｈトランジスタ容量４６
で構成されている。また、インバータ４２、インバータ
４３、インバータ４４のトランジスタサイズを同じに
し、Ｐｃｈトランジスタ容量４５とＮｃｈトランジスタ
容量４６のサイズを同じとすることにより、インバータ
４０の入力パルス幅、インバータ４１の出力パルス幅の
変化を少なくすることができるため、信号系入力端子４
０より入力されたパルス幅と信号系出力端子４１におい
て、パルス幅の変化が少ない信号系ラインができる。パ
ルス幅の変化が少ないのでパルスの変化もなく次段のサ
ーマルヘッド駆動用ＩＣに伝えることができるため、サ
ーマルヘッド駆動用ＩＣをできるだけ多くつなげサーマ
ルヘッドを作成することができる。
【００１９】図７の容量として使用しているＰｃｈトラ
ンジスタ容量４５、Ｎｃｈトランジスタ容量４６は、容
量端子としているトランジスタのゲート、ソース、ドレ
イン端子は電源ライン（ＶＤＤ、ＧＮＤライン）に接続
されていないため、電源ラインにノイズがのったとして
もノイズの影響をうけにくい回路構成となっている。ま
た、図６、図７はローパスフィルターの回路構成の１例
であり、Ｐｃｈトランジスタ容量４５、Ｎｃｈトランジ
スタ容量４６を、トランジスタ容量が、Ｐｃｈのみまた
はＮｃｈのみの構成、ゲート端子、ソース、ドレイン端
子の接続が逆になる、いわゆるゲート端子がインバータ
４３、４４の間に、ソース、ドレイン端子がインバータ
４２、４３の間に接続されても同様であり、または単に
トランジスタ容量を容量とおきかえても良い。また、イ
ンバータの段数が異なる（インバータの回路構成が増え
または減る。）構成とすることもできる。
ンジスタ容量４５、Ｎｃｈトランジスタ容量４６は、容
量端子としているトランジスタのゲート、ソース、ドレ
イン端子は電源ライン（ＶＤＤ、ＧＮＤライン）に接続
されていないため、電源ラインにノイズがのったとして
もノイズの影響をうけにくい回路構成となっている。ま
た、図６、図７はローパスフィルターの回路構成の１例
であり、Ｐｃｈトランジスタ容量４５、Ｎｃｈトランジ
スタ容量４６を、トランジスタ容量が、Ｐｃｈのみまた
はＮｃｈのみの構成、ゲート端子、ソース、ドレイン端
子の接続が逆になる、いわゆるゲート端子がインバータ
４３、４４の間に、ソース、ドレイン端子がインバータ
４２、４３の間に接続されても同様であり、または単に
トランジスタ容量を容量とおきかえても良い。また、イ
ンバータの段数が異なる（インバータの回路構成が増え
または減る。）構成とすることもできる。
【００２０】ここで、インバータ３段をＮＡＮＤ、ＮＯ
Ｒ、またはバッファなどにして構成されたローパスフィ
ルターをも本発明は含み、インバータ３段のＰｃｈ、Ｎ
ｃｈトランジスタのサイズを等しい、または同程度、ま
たは同比率で構成される場合パルス幅の変化の少ないロ
ーパスフィルターとなり、サーマルヘッド駆動用ＩＣを
できるだけ多くつなげサーマルヘッドを作成することが
できる。
Ｒ、またはバッファなどにして構成されたローパスフィ
ルターをも本発明は含み、インバータ３段のＰｃｈ、Ｎ
ｃｈトランジスタのサイズを等しい、または同程度、ま
たは同比率で構成される場合パルス幅の変化の少ないロ
ーパスフィルターとなり、サーマルヘッド駆動用ＩＣを
できるだけ多くつなげサーマルヘッドを作成することが
できる。
【００２１】
【発明の効果】本発明は、以上説明したように、サーマ
ルヘッド駆動用ＩＣ接続時の信号配線の引き回しをなく
すことにより、入力パルス幅と出力パルス幅の変化が少
なく、ノイズに強い、信号の同期づれがなく、誤動作の
ないサーマルヘッドを得る効果がある。更に又、ヘッド
用基板上の信号系配線が最短となることでヘッドの大型
化を抑制する効果がある。
ルヘッド駆動用ＩＣ接続時の信号配線の引き回しをなく
すことにより、入力パルス幅と出力パルス幅の変化が少
なく、ノイズに強い、信号の同期づれがなく、誤動作の
ないサーマルヘッドを得る効果がある。更に又、ヘッド
用基板上の信号系配線が最短となることでヘッドの大型
化を抑制する効果がある。
【図１】本発明の第１の実施例のサーマルヘッド駆動用
ＩＣの電気的構成を示す回路ブロック図である。
ＩＣの電気的構成を示す回路ブロック図である。
【図２】従来のサーマルヘッド駆動用ＩＣの電気的構成
を示す回路ブロック図である。
を示す回路ブロック図である。
【図３】本発明の第２の実施例のサーマルヘッド駆動用
ＩＣの電気的構成を示す回路ブロック図である。
ＩＣの電気的構成を示す回路ブロック図である。
【図４】本発明の第３の実施例のサーマルヘッド駆動用
ＩＣの電気的構成を示す回路ブロック図である。
ＩＣの電気的構成を示す回路ブロック図である。
【図５】本発明の第４の実施例のサーマルヘッド駆動用
ＩＣ信号系ラインのローパスフィルターを示す回路ブロ
ック図である。
ＩＣ信号系ラインのローパスフィルターを示す回路ブロ
ック図である。
【図６】本発明の第５の実施例のサーマルヘッド駆動用
ＩＣ信号系ラインのローパスフィルターの電気的構成を
示す回路ブロック図である。
ＩＣ信号系ラインのローパスフィルターの電気的構成を
示す回路ブロック図である。
【図７】本発明の第６の実施例のサーマルヘッド駆動用
ＩＣ信号系ラインのローパスフィルターの電気的構成を
示す回路ブロック図である。
ＩＣ信号系ラインのローパスフィルターの電気的構成を
示す回路ブロック図である。
１ クロック入力端子 ２ 印字データ入力端子 ３ ラッチ入力端子 ４ イネーブル入力端子 ５ クロック入力出力端子 ６ ラッチ出力端子 ７ イネーブル出力端子 ８ クロック入力端子 ９ 印字データ入力端子 １０ ラッチ入力端子 １１ イネーブル入力端子 １２ クロック入力端子 １３ 印字データ入力端子 １４ ラッチ入力端子 １５ イネーブル入力端子 １６ クロック出力端子 １７ ラッチ出力端子 １８ イネーブル出力端子 １９ クロック入力端子 ２０ 印字データ入力端子 ２１ ラッチ入力端子 ２２ イネーブル入力端子 ２３ クロック出力端子 ２４ ラッチ出力端子 ２５ イネーブル出力端子 ２６ シフトレジスタ ２７ ラッチ回路 ２８ ローパスフィルター ２９ 信号系入力端子 ３０ 信号系出力端子 ３１ ローパスフィルター ３２ 信号系入力端子 ３３ 信号系出力端子 ３４ インバータ ３５ インバータ ３６ インバータ ３７ 容量 ３８ 容量 ３９ ローパスフィルター ４０ 信号系入力端子 ４１ 信号系出力端子 ４２ インバータ ４３ インバータ ４４ インバータ ４５ Ｐｃｈトランジスタ容量 ４６ Ｎｃｈトランジスタ容量
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 和敏 千葉県千葉市美浜区中瀬１丁目８番地 セ イコーインスツルメンツ株式会社内 (72)発明者 五島 澄隆 千葉県千葉市美浜区中瀬１丁目８番地 セ イコーインスツルメンツ株式会社内
Claims (11)
- 【請求項１】 少なくともシリアルデータをクロック信
号に同期して順次シフトするシフトレジスタ及び、シフ
トレジスタの内容を保持するラッチ回路及び、保持され
た内容をイネーブル回路により制御するイネーブル回路
で構成されているサーマルヘッド駆動用ＩＣにおいて、
たとえば、クロックラインとラッチラインとイネーブル
ラインとに出力側を設けることにより、入力側から出力
側へのスルーラインを有することを特徴とするサーマル
ヘッド駆動用ＩＣ。 - 【請求項２】 前記スルーライン上にバッファを設けた
請求項１記載のサーマルヘッド駆動用ＩＣ。 - 【請求項３】 前記スルーラインの抵抗を１００Ωから
３ｋΩ、前記スルーラインの線幅を１から４μｍとした
請求項１記載のサーマルヘッド駆動用ＩＣ。 - 【請求項４】 各々のスルーラインに設ける各々のバッ
ファのサイズを同じものとした請求項１又は２記載のサ
ーマルヘッド駆動用ＩＣ。 - 【請求項５】 信号系入力ライン上に、ローパスフィル
ターを設けた請求項２又は４記載のサーマルヘッド駆動
用ＩＣ。 - 【請求項６】 前記ローパスフィルターは、少なくとも
インバータ３段と、容量にて構成されていることを特徴
としている請求項５記載のサーマルヘッド駆動用ＩＣ。 - 【請求項７】 前記ローパスフィルターを構成するイン
バータのＰｃｈ、Ｎｃｈトランジスタサイズは等しい、
または同比率、または同程度にて構成されている請求項
５記載のサーマルヘッド駆動用ＩＣ。 - 【請求項８】 少なくともシリアルデータをクロック信
号に同期して順次シフトするシフトレジスタ及び、シフ
トレジスタの内容を保持するラッチ回路及び、保持され
た内容をイネーブル回路により制御するイネーブル回路
で構成されているサーマルヘッド駆動用ＩＣにおいて、
たとえば、最終段シフトレジスタへ入力するクロックラ
インから、クロックラインに出力側を設け、前記クロッ
ク信号を出力し、最終段ラッチ回路へ入力するラッチラ
インから、ラッチラインに出力側を設け出力し、最終段
イネーブル回路へ入力するイネーブルラインから、イネ
ーブルラインに出力側を設け出力することを特徴とする
サーマルヘッド駆動用ＩＣ。 - 【請求項９】 信号系入力ライン上に、ローパスフィル
ターを設けた請求項８記載のサーマルヘッド駆動用Ｉ
Ｃ。 - 【請求項１０】 前記ローパスフィルターは、少なくと
もインバータ３段と、容量にて構成されていることを特
徴としている請求項９記載のサーマルヘッド駆動用Ｉ
Ｃ。 - 【請求項１１】 前記ローパスフィルターを構成するイ
ンバータのＰｃｈ、Ｎｃｈトランジスタサイズは等し
い、または同比率、または同程度にて構成されている請
求項９記載のサーマルヘッド駆動用ＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6365998A JP3111277B2 (ja) | 1997-05-20 | 1998-03-13 | サーマルヘッド駆動用ｉｃ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13013297 | 1997-05-20 | ||
| JP9-130132 | 1997-05-20 | ||
| JP6365998A JP3111277B2 (ja) | 1997-05-20 | 1998-03-13 | サーマルヘッド駆動用ｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1134379A true JPH1134379A (ja) | 1999-02-09 |
| JP3111277B2 JP3111277B2 (ja) | 2000-11-20 |
Family
ID=26404800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6365998A Expired - Lifetime JP3111277B2 (ja) | 1997-05-20 | 1998-03-13 | サーマルヘッド駆動用ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3111277B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008068442A (ja) * | 2006-09-12 | 2008-03-27 | Shinko Electric Co Ltd | サーマルヘッド及びプリンタ |
| CN116829362A (zh) * | 2021-01-11 | 2023-09-29 | 惠普发展公司，有限责任合伙企业 | 在流体管芯中将导电线电阻与开关相匹配 |
-
1998
- 1998-03-13 JP JP6365998A patent/JP3111277B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008068442A (ja) * | 2006-09-12 | 2008-03-27 | Shinko Electric Co Ltd | サーマルヘッド及びプリンタ |
| CN116829362A (zh) * | 2021-01-11 | 2023-09-29 | 惠普发展公司，有限责任合伙企业 | 在流体管芯中将导电线电阻与开关相匹配 |
| US12576633B2 (en) | 2021-01-11 | 2026-03-17 | Hewlett-Packard Development Company, L.P. | Matching electrically conductive line resistances to switches in fluidic dies |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3111277B2 (ja) | 2000-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008023B1 (ko) | 대규모 반도체 논리장치 | |
| TW539952B (en) | Memory system | |
| US8036284B2 (en) | Method and apparatus for transmitting data with reduced coupling noise | |
| US6496886B1 (en) | Directional coupling bus system using printed board | |
| KR100624889B1 (ko) | 쌍방향 신호전송회로 및 버스시스템 | |
| CN108233915B (zh) | 用于补偿延迟失配的电路及方法 | |
| JP3691318B2 (ja) | 表示用駆動装置の駆動用半導体素子、表示用駆動装置及びそれを用いた液晶モジュール | |
| KR930005378B1 (ko) | 액정표시용 집적회로 및 액정표시장치 | |
| JP3930729B2 (ja) | 半導体装置並びにこれを用いたフラットパネル表示装置及びそのデータドライバ | |
| CN101656245A (zh) | 具有垫的半导体存储器件 | |
| JPH0845266A (ja) | モジュールカード | |
| US6335955B1 (en) | Connection, system and method of phase delayed synchronization in high speed digital systems using delay elements | |
| JP2004062530A (ja) | メモリモジュール及びメモリシステム | |
| JP3111277B2 (ja) | サーマルヘッド駆動用ｉｃ | |
| JPH07177298A (ja) | センサシステム | |
| JPH11340794A (ja) | マスタースレーブ型フリップフロップ回路 | |
| US6417688B1 (en) | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment | |
| JP2003167839A (ja) | 半導体メモリ装置 | |
| JP2606093B2 (ja) | 信号配線回路 | |
| JPH0993108A (ja) | 入出力（ｉ／ｏ）バッファ回路 | |
| KR100899568B1 (ko) | 반도체 소자와 그의 구동 방법 | |
| JPH10313091A (ja) | 半導体装置 | |
| JPH0389546A (ja) | 半導体集積回路 | |
| JPS64723B2 (ja) | ||
| JPH03218508A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |