JPH11345810A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＯＩ基板に形成したダイオードを有し、降
伏現象を起こした後でも、素子特性が変動しない半導体
装置およびその製造方法を提供する。 【解決手段】 ＳＯＩ基板１の埋込酸化膜１９によって
絶縁分離された表面シリコン層３に、その埋込酸化膜１
９側に形成したｐ型領域５と表面側に形成したｎ型領域
７とによってＰＮ接合領域６を形成し、そのＰＮ接合領
域６の一端側に低濃度ｐ型領域３３を、他端側に低濃度
ｎ型領域３１を設ける。その低濃度ｐ型領域３３と低濃
度ｎ型領域３１の各表面部に、それぞれＰＮ接合領域６
と接しないように高濃度ｐ型領域３３と高濃度n型領域
を形成し、その高濃度ｐ型領域３３と高濃度n型領域に
それぞれ個別に接続する２つの金属電極を設けて、ダイ
オードを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体基板とし
てＳＯＩ（Silicon On Insulator）基板を使用して、そ
の表面シリコン層にダイオードを形成した半導体装置、
およびその半導体装置の製造方法に関する。

【０００２】

【背景技術】ＳＯＩ基板は、シリコン基板上に埋込酸化
膜によって絶縁分離された複数の表面シリコン層が島状
に形成されている。このＳＯＩ基板を使用して、その表
面シリコン層にトランジスタやダイオード等の半導体素
子を形成することが試みられており、それによって、半
導体素子のＰＮ接合部を他の素子から完全に絶縁分離す
ることができ、絶縁分離の不完全さに起因する多くの問
題を解決することができると期待されている。

【０００３】ここで、そのような半導体装置の一例とし
て、ＳＯＩ基板の表面シリコン層にダイオードを形成し
た半導体装置の例を紹介する。図２９はその半導体装置
の要部を示す模式的な断面図である。

【０００４】この図２９に示す半導体装置は、支持基板
であるシリコン基板１７上に埋込酸化膜１９によって絶
縁分離された複数の表面シリコン層３が島状に設けられ
ている（図では１つの表面シリコン層のみを示してい
る）ＳＯＩ基板１を使用し、その表面シリコン層３にダ
イオード２が形成されている。

【０００５】そのダイオード２は、表面シリコン層３内
にｐ型領域５とｎ型領域７とによるＰＮ接合領域が設け
られており、そのｐ型領域５の表面側の一部に高濃度ｐ
型領域１３が、ｎ型領域７の表面側の一部に高濃度ｎ型
領域９がそれぞれ設けられている。そして、その高濃度
ｎ型領域９，ｎ型領域７，ｐ型領域５，および高濃度ｐ
型領域１３の全面を被覆するようにシリコン酸化膜２１
が設けられ、さらに、そのシリコン酸化膜２１上を被覆
するように絶縁膜２３が設けられている。

【０００６】そして、そのシリコン酸化膜２１と絶縁膜
２３の高濃度ｎ型領域９および高濃度ｐ型領域１３に対
応する位置に、それぞれコンタクトホール１２，１４が
形成され、外部からそのコンタクトホール１２，１４を
通してそれぞれ高濃度ｎ型領域９および高濃度ｐ型領域
１３に電気的に接続する金属電極１１，１５が設けられ
ている。

【０００７】次に、この半導体装置の製造方法につい
て、図３０から図４１図までの各図を用いて説明する。
これらの各図は、図２９に示した半導体装置の製造工程
を順に示す模式的な断面図である。

【０００８】まず前述したＳＯＩ基板１を用意し、その
シリコン基板１７上に埋込酸化膜１９によって絶縁され
て島状に設けられた表面シリコン層３に、ｐ型不純物を
イオン注入する。そして、熱処理を行うことによって注
入したｐ型不純物を拡散させて、図３０に示すようにｐ
型領域５を形成する。次に、そのｐ型領域５の表面を酸
化処理して、表面シリコン層３の全面にシリコン酸化膜
２１を形成する。

【０００９】続いて、そのシリコン酸化膜２１上の全面
に回転塗布法によってフォトレジストを形成し、所定の
フォトマスクを用いて露光処理および現像処理を行い、
図３１に示すように、ｎ型領域を形成する領域が開口す
るようにパターニングしたフォトレジスト２２を形成す
る。

【００１０】そして、そのフォトレジスト２２をイオン
注入阻止膜として使用して、シリコン酸化膜２１を通し
て表面シリコン層３のｐ型領域５にｎ型不純物をイオン
注入する。その後、フォトレジスト２２を除去し、熱処
理を行って注入したｎ型不純物を拡散させると、図３２
に示すようにｎ型領域７が形成される。

【００１１】次に、シリコン酸化膜２１上の全面に再び
回転塗布法によってフォトレジストを形成し、所定のフ
ォトマスクを用いて露光処理および現像処理を行い、図
３３に示すように、高濃度ｎ型領域を形成する領域が開
口するようにパターニングしたフォトレジスト２４を形
成する。そして、そのフォトレジスト２４をイオン注入
阻止膜として使用し、シリコン酸化膜２１を通して表面
シリコン層３のｎ型領域７にｎ型不純物をイオン注入し
て、図３４に示す高濃度ｎ型領域９を形成する。その
後、図３３に示したフォトレジスト２４を除去する。

【００１２】そして、再びシリコン酸化膜２１上の全面
に回転塗布法によってフォトレジストを形成し、所定の
フォトマスクを用いて露光処理および現像処理を行い、
図３５に示すように、高濃度ｐ型領域を形成する領域が
開口するようにパターニングしたフォトレジスト２６を
形成する。そのフォトレジスト２６をイオン注入阻止膜
として使用し、シリコン酸化膜２１を通して表面シリコ
ン層３のｐ型領域５にｐ型不純物をイオン注入して、図
３６に示す高濃度ｐ型領域１３を形成する。その後、図
３５に示したフォトレジスト２６を除去する。

【００１３】続いて、図３７に示すように、シリコン酸
化膜２１上の全面に絶縁膜２３を被膜形成する。その
後、窒素雰囲気中にて熱処理を行うことによって、高濃
度ｎ型領域９と高濃度ｐ型領域１３をそれぞれ電気的に
活性化させる。なお、この窒素雰囲気中における熱処理
は、凹凸のある絶縁膜２３の表面をリフローして平坦化
させる処理も兼ねている。

【００１４】次に、図３８に示すように、ＳＯＩ基板１
上の全面に回転塗布法によってフォトレジスト２８を形
成し、所定のフォトマスクを用いて露光処理および現像
処理を行って、絶縁膜２３とシリコン酸化膜２１にコン
タクトホールを形成する位置に、開口２８ａ，２８ｂを
設けるようにパターニングする。そして、このフォトレ
ジスト２８をマスクに用いて、開口２８ａ，２８ｂ内の
絶縁膜２３とシリコン酸化膜２１を完全に除去するまで
エッチングし、図３９に示すコンタクトホール１２，１
４を形成する。その後、フォトレジスト２８を除去す
る。

【００１５】続いて、図４０に示すように、ＳＯＩ基板
１上の全面およびコンタクトホール１２，１４内に、ア
ルミニウムによる金属電極材料の被膜３０を形成する。
次に、その金属電極材料の被膜３０上の全面に回転塗布
法によってフォトレジストを形成し、所定のフォトマス
クを用いて露光処理および現像処理を行い、図４１に示
すように、金属電極となる領域上にのみフォトレジスト
３２が残るようにパターニングする。

【００１６】そして、このフォトレジスト３２をマスク
に用いて、マスクされていない部分の金属電極材料の被
膜３０を完全に除去するまでエッチングして、図２９に
示した金属電極１１，１５を形成する。その金属電極１
１は高濃度ｎ型領域９と、金属電極１５は高濃度ｐ型領
域１３と、それぞれ電気的に接続している。その後、フ
ォトレジスト３２を除去すると、図２９に示したダイオ
ード２をＳＯＩ基板上に形成した半導体装置が完成す
る。

【００１７】

【発明が解決しようとする課題】このようにして製造さ
れる図２９に示した半導体装置は、上述のようにイオン
注入と熱処理によって、ＳＯＩ基板の表面シリコン層に
ｐ型領域とｎ型領域が形成されているが、イオン注入と
熱処理によってシリコン層中にｐ型領域あるいはｎ型領
域を形成した場合の不純物プロファイルは、一般に、シ
リコン層の表面付近において不純物濃度が最も高くなる
曲線を描く。したがって、図２９に示した半導体装置内
のダイオード２は、ｐ型領域５とｎ型領域７とによって
形成されるＰＮ接合の接合面のうち、表面シリコン層３
の表面付近に位置する表面接合部分３ａの不純物濃度が
最も高い。

【００１８】一般に、ＰＮ接合においては、不純物濃度
が高いほど空乏層が広がり難く、接合耐圧は低くなるた
め、図２９に示したダイオード２の場合は、降伏現象が
表面シリコン層３の表面接合部分３ａにおいて最も早く
起こる。また、降伏現象が起こると、キャリアが空乏層
の中でなだれ的に発生するが、その中で高いエネルギー
を得たキャリアは、エネルギー障壁を飛び越えてシリコ
ン酸化膜２１に流れ込んでしまう。図２９に示したダイ
オード２の場合でいえば、表面接合部分３ａ付近のｎ型
領域７から、シリコン酸化膜２１中に電子が注入され
る。

【００１９】このようにしてシリコン酸化膜２１中に一
旦注入されたキャリアは、シリコン酸化膜２１に捕らえ
られてそこから外に放出され難くい。そのため、シリコ
ン酸化膜２１中に電子が蓄積されることとなり、その影
響によってｎ型領域７の表面からシリコン酸化膜２１に
向かう方向の負の電界が形成される。この電界の影響
で、ｎ型領域７の表面は、電子が追い出されて存在しに
くくなる状態となり、ｎ型領域７の表面付近のキャリア
濃度が低下する。それによって、その表面部分の単位面
積当りの抵抗（シート抵抗）の値が高くなり、順バイア
ス時の電流が小さくなる。

【００２０】また、シリコン酸化膜２１中に電子が蓄積
状態でＰＮ接合に逆バイアスを加えたとすると、その電
子が形成する電界の影響でｎ型領域７の表面から電子が
放出され、空乏層がより広がりやすい状態になる。した
がって、接合耐圧が高くなってしまう。

【００２１】このように、一旦キャリアがシリコン酸化
膜中に注入されると、このダイオードは、順バイアス時
の電流が小さくなり、逆バイアス時の接合耐圧が高くな
るという特性がある。このように図２９に示した半導体
装置のダイオードは、降伏現象が起こると、それによる
シリコン酸化膜２１中の蓄積電子の影響によって、素子
特性が変動するという問題があった。

【００２２】つまり、このようなＳＯＩ基板を用いた半
導体装置としてこれまで検討されてきたダイオードは、
降伏現象が表面シリコン層３とシリコン酸化膜２１との
界面近傍で発生し、それに伴ってシリコン酸化膜２１中
に流れ込むキャリアの影響により素子特性が変動するた
め、精度の高さが要求される回路において、充分な性能
が得られないばかりか、最悪の場合には誤動作を引き起
こすという問題があった。

【００２３】この発明は、このようなＳＯＩ基板の表面
シリコン層にダイオードを形成した半導体装置におい
て、上述した問題を解決して、降伏現象が生じても素子
特性が変動しないようにすること、およびその半導体装
置を効率よく製造するこを目的とする。

【００２４】

【課題を解決するための手段】この発明による半導体装
置は、シリコン基板上に埋込酸化膜によって絶縁分離さ
れた複数の表面シリコン層を有するＳＯＩ基板の該表面
シリコン層にダイオードを形成した半導体装置であっ
て、上記目的を達成するため、そのダイオードを次のよ
うに構成したものである。

【００２５】すなわち、表面シリコン層の埋込酸化膜側
に形成した第１導電型領域と表面側に形成した第２導電
型領域とによるＰＮ接合領域と、そのＰＮ接合領域の一
端部側に設けた第１導電型の低濃度領域および他端部側
に設けた第２導電型の低濃度領域と、その第１導電型の
低濃度領域の表面部に設けた第１導電型の高濃度領域
と、第２導電型の低濃度領域の表面部に設けた第２導電
型の高濃度領域と、その第１導電型の高濃度領域に接続
する金属電極と、第２導電型の高濃度領域に接続する金
属電極とによって、上記ダイオードを構成する。

【００２６】この半導体装置は、不純物濃度が高い第１
導電型領域と第２導電型領域とによる接合耐圧が低いＰ
Ｎ接合領域が表面シリコン層の内部に形成されているた
め、降伏現象が起っても、シリコン酸化膜中にキャリア
が注入されることはない。したがって、シリコン酸化膜
中に注入されたキャリアに起因する素子特性の変動が起
こらない。また、この半導体装置において、第２導電型
の高濃度領域を、第２導電型の低濃度領域の表面部に設
けるかわりに、上記第２導電型領域の表面部に設けるよ
うにしてもよい。

【００２７】これらの半導体装置において、上記第１導
電型領域、第１導電型の低濃度領域および第１導電型の
高濃度領域を、それぞれｐ型領域、低濃度ｐ型領域、お
よび高濃度ｐ型領域とし、上記第２導電型領域、第２導
電型の低濃度領域、および第２導電型の高濃度領域を、
それぞれｎ型領域、低濃度ｎ型領域、および高濃度ｎ型
領域とすることができる。

【００２８】あるいは、上記第１導電型領域、第１導電
型の低濃度領域、および第１導電型の高濃度領域を、そ
れぞれｎ型領域、低濃度ｎ型領域、および高濃度ｎ型領
域とし、上記第２導電型領域、第２導電型の低濃度領
域、および第２導電型の高濃度領域を、それぞれｐ型領
域、低濃度ｐ型領域、および高濃度ｐ型領域としてもよ
い。

【００２９】また、この発明による半導体装置の製造方
法は、上述したＳＯＩ基板の表面シリコン層にダイオー
ドを形成する半導体装置の製造方法であって、そのダイ
オードを形成する工程が次の各工程からなることを特徴
とする。

【００３０】すなわち、ＳＯＩ基板の表面シリコン層の
一端部側に第１導電型の不純物原子を選択的にイオン注
入して、第１導電型の低濃度領域を形成する工程と、表
面シリコン層の他端部側に第２導電型の不純物原子を選
択的にイオン注入して、第２導電型の低濃度領域を形成
する工程と、熱処理を行うことによって、上記第１導電
型の低濃度領域および上記第２導電型の低濃度領域の不
純物原子を拡散させる工程とを有する。

【００３１】さらに、その第１導電型の低濃度領域と第
２導電型の低濃度領域との間の上記表面シリコン層に、
第１導電型の不純物原子を選択的にイオン注入して第１
導電型領域を形成する工程と、その第１導電型領域に、
その厚さ方向の途中まで第２導電型の不純物原子を選択
的にイオン注入して、熱処理を行うことにより、該第１
導電型領域の上部に第２導電型領域を設けてＰＮ接合領
域を形成する工程とを有する。

【００３２】その後、酸化雰囲気中で酸化処理を行うこ
とにより、上記表面シリコン層の全面にシリコン酸化膜
を形成する工程と、上記第１導電型の低濃度領域の上記
第２導電型領域と接しない部分に第１導電型の不純物原
子を選択的にイオン注入して、第１導電型の高濃度領域
を形成する工程と、上記第２導電型の低濃度領域の上記
第２導電型領域と接しない部分に第２導電型の不純物原
子を選択的にイオン注入して、第２導電型の高濃度領域
を形成する工程とを有する。

【００３３】さらに、表面シリコン層の全面に絶縁膜を
形成し、フォトエッチング処理によって、上記第１導電
型の高濃度領域および第２導電型の高濃度領域に対応す
る位置にそれぞれコンタクトホールを形成する工程と、
その各コンタクトホールを通して上記第１導電型の高濃
度領域と接続する金属電極と第２導電型の高濃度領域に
接続する金属電極とを形成する工程とを有している。

【００３４】この半導体装置の製造方法において、上記
第２導電型の高濃度領域を形成する工程を、上記第２導
電型領域の一部に第２導電型の不純物原子を選択的にイ
オン注入して、第２導電型の高濃度領域を形成する工程
に変えてもよい。

【００３５】

【発明の実施の形態】以下、図面を用いてこの発明によ
る半導体装置およびその製造方法を実施するための実施
の形態について説明する。

【００３６】〔半導体装置の第１の実施形態：図１〕は
じめに、図１を用いてこの発明による半導体装置の第１
の実施形態について説明する。図１は、その半導体装置
の要部を示す模式的な断面図である。すなわち、ＳＯＩ
基板上部の１つの表面シリコン層にダイオードを形成し
た部分を拡大して示している。なお、この図１におい
て、前述した図２９に示した半導体装置の各部と対応す
る部分には同じ符号を付している。

【００３７】この半導体装置は、ＳＯＩ基板１の表面シ
リコン層３にダイオード２を形成している。ＳＯＩ基板
１は、支持基板である厚さ６００μｍ程度のシリコン基
板１７の上部に膜厚数μｍ程度の埋込酸化膜１９を設
け、その埋込酸化膜１９の上部に、複数の表面シリコン
層３を各々絶縁分離して島状に設けている。その表面シ
リコン層の膜厚は１μｍ程度であり、図１ではダイオー
ド２を形成した１つの表面シリコン層だけを示してい
る。

【００３８】そのダイオード２は、表面シリコン層３の
埋込酸化膜１９側（図で下側）に形成されたｐ型領域５
と、表面側（図で上側）に形成されたｎ型領域７とによ
って表面シリコン層３の内部にＰＮ接合領域６を形成し
ている。このＰＮ接合領域６の一端側（図面で左側）に
低濃度ｐ型領域３３を設け、他端側（図面では右側）に
低濃度ｎ型領域３１を設けている。

【００３９】そして、低濃度ｎ型領域３１には、その表
面部にｎ型領域７に接しないようにして高濃度ｎ型領域
９を設け、低濃度ｐ型領域３３には、同じくその表面部
にｎ型領域７に接しないようにして高濃度ｐ型領域１３
を設けている。これらのｐ型領域５，低濃度ｐ型領域３
３，および高濃度ｐ型領域１３の不純物はボロン原子を
用いている。また、ｎ型領域７，低濃度ｎ型領域３１，
および高濃度ｎ型領域９の不純物はリン原子を用いてい
る。

【００４０】さらに、この表面シリコン層３の上面を被
覆するようにシリコン酸化膜２１が設けられ、そのシリ
コン酸化膜２１を被覆するように絶縁膜２３が設けられ
ている。そして、そのシリコン酸化膜２１と絶縁膜２３
の高濃度ｐ型領域１３と高濃度ｎ型領域９にそれぞれ対
応する位置にコンタクトホール１２，１４が形成されて
おり、その各コンタクトホール１２，１４を通して、外
部からそれぞれ高濃度ｐ型領域１３に接続する金属電極
１１と、高濃度ｎ型領域９に接続する金属電極１５とが
設けられている。

【００４１】このダイオード２は、３種類のＰＮ接合を
有している。１つめは、ｐ型領域５とｐ型領域７とによ
るＰＮ接合領域６であり、２つめは、低濃度ｎ型領域３
１とｐ型領域５によるＰＮ接合、３つめは、低濃度ｐ型
領域３３とｎ型領域７とによるＰＮ接合である。

【００４２】これらの３種類のＰＮ接合のなかで、接合
する両領域の不純物濃度が最も高いのはＰＮ接合領域６
である。前述したように、ＰＮ接合における接合耐圧は
不純物濃度が高いほど低くなる。他の２つのＰＮ接合
は、接合する一方の領域が低濃度領域であるから接合耐
圧が高い。したがって、このダイオード２においては、
ＰＮ接合領域６の接合耐圧が最も低く、最初に降伏現象
が起る。しかし、このＰＮ接合領域６は表面シリコン層
３の内部に形成されており、その両端は低濃度ｐ型領域
３３と低濃度ｎ型領域３１にのみ接し、シリコン酸化膜
２１には接していない。

【００４３】したがって、たとえ降伏現象が生じて高い
エネルギーを得たキャリアが発生したとしても、そのキ
ャリアは、表面シリコン層３の内部に閉じ込められ、シ
リコン酸化膜２１に流れ込むことはななく、シリコン酸
化膜２１中にキャリアが蓄積されることもない。そのた
め、このダイオード２は、素子特性が変動することがな
い。このダイオード２を使用すれば、精度の高い回路を
構成することができ、その回路において、誤作動を起す
ことがない充分な性能を得ることができる。なおこの第
１の実施形態では、第１の導電型をｐ型とし、第２の導
電型をｎ型としたが、逆に第１の導電型をｎ型とし、第
２の導電型をｐ型としてもよい。

【００４４】〔半導体装置の製造方法の第１の実施形
態：図２から図１８〕次に、この発明による半導体装置
の製造方法の第１の実施形態として、図１に示した半導
体装置を製造するための方法について、図２から図１８
を用いて説明する。図２から図１８はその半導体装置の
製造工程の各段階を示す図１に対応する断面図である。
まず、図２に示すように、支持基板であるシリコン基板
１７の上部に埋込酸化膜１９によって絶縁分離された表
面シリコン層３が島状に設けられたＳＯＩ基板１を用意
する。シリコン基板１７および表面シリコン層３の導電
型はｎ型でもｐ型でもよい。

【００４５】そして、このＳＯＩ基板１の全面に回転塗
布法によってフォトレジスト３４を形成した後、所定の
フォトマスクを用いた露光処理および現像処理を行っ
て、表面シリコン層３の図１に示した低濃度ｎ型領域３
１となる部分上にのみ残るように、このフォトレジスト
３４をパターニングする。

【００４６】次に、そのフォトレジスト３４をイオン注
入阻止膜として用いて、打ち込みエネルギーを５０Ｋｅ
Ｖ、打ち込みドーズ量を１×１０¹²ｃｍ-²程度とした条
件下で、ｐ型不純物のイオン注入を行う。そのｐ型不純
物としてはボロン原子を用いる。その後、硫酸（Ｈ₂Ｓ
Ｏ₄）を用いてフォトレジスト３４を除去すると、図３
に示すように、表面シリコン層３のフォトレジスト３４
にマスクされていなかった部分が低濃度ｐ型領域１６と
なる。

【００４７】引き続き、このＳＯＩ基板１上の全面に回
転塗布法によって図４に示すフォトレジスト３６を形成
し、所定のフォトマスクを用いた露光処理および現像処
理を行って、表面シリコン層３の図１に示した低濃度ｎ
型領域３１となる部分を開口するようにパターニングす
る。

【００４８】次に、そのフォトレジスト３６をイオン注
入阻止膜として用いて、打ち込みエネルギーを５０Ｋｅ
Ｖ、打ち込みドーズ量を１×１０¹²ｃｍ-²程度とした条
件下でｎ型不純物のイオン注入を行う。そのｎ型不純物
としてはリン原子を用いる。その後、硫酸を用いてフォ
トレジスト３６を除去すると、図５に示すように、表面
シリコン層３の図で右端側に低濃度ｎ型領域３１が形成
される。

【００４９】さらにその後、窒素雰囲気中で、１０００
℃の温度で３時間程度の熱処理を行い、低濃度ｐ型領域
１６に注入したｐ型不純物と低濃度ｎ型領域３１に注入
したｎ型不純物を拡散させる。

【００５０】次に、再びＳＯＩ基板１上の全面に回転塗
布法によって図６に示すフォトレジスト３８を形成し、
所定のフォトマスクを用いた露光処理および現像処理を
行って、表面シリコン層３の図１に示したｎ型領域７お
よびｐ型領域５を形成する部分が開口するようにそのフ
ォトレジスト３８をパターニングする。

【００５１】そして、そのフォトレジスト３８をイオン
注入阻止膜として用いて、打ち込みエネルギーを５０Ｋ
ｅＶ、打ち込みドーズ量を６×１０¹²ｃｍ-²程度とした
条件下でｐ型不純物のイオン注入を行う。そのｐ型不純
物としてもボロン原子を用いる。それによって図７に示
すように、表面シリコン層３のフォトレジスト３８にマ
スクされていなかった領域がｐ型領域５となる。そし
て、フォトレジスト３８にマスクされていた部分（図の
左端側の部分）が図１に示した低濃度ｐ型領域３３とな
る。

【００５２】引き続き、フォトレジスト３８をイオン注
入阻止膜として用いて、打ち込みエネルギーを２５Ｋｅ
Ｖ、打ち込みドーズ量を６×１０¹²ｃｍ-²程度とした条
件下でｎ型不純物のイオン注入を行う。そのｎ型不純物
としてはリン原子を用いる。この場合は、打ち込みエネ
ルギーをｐ型不純物のイオン注入を行ったときの半分程
度としているが、それは、図８に示すようにｐ型領域５
にその表面から厚さ方向の途中までｎ型不純物のイオン
注入層４０を形成するためである。その後、硫酸を用い
て図７に示したフォトレジスト３８を除去すると、図８
に示す状態となる。

【００５３】次に、窒素雰囲気中で、１１００℃の温度
で４時間程度の熱処理を加えることによって、ｐ型領域
５およびｎ型不純物のイオン注入層４０に注入したｐ型
不純物とｎ型不純物をそれぞれ活性化させることによ
り、図９に示すｐ型領域５とその上部にｎ型領域７が形
成され、その両領域の接合によりＰＮ接合領域６が形成
される。

【００５４】さらに、酸素雰囲気中で、１０００℃の温
度で２時間程度の熱処理を行って、図９に示すように、
表面シリコン層３の表面全体を被覆するように、膜厚８
０ｎｍ程度のシリコン酸化膜２１を形成する。

【００５５】次に、ＳＯＩ基板１上の全面に回転塗布法
によって図１０に示すフォトレジスト４２を形成し、所
定のフォトマスクを用いた露光処理および現像処理を行
って表面シリコン層３上の図１に示した高濃度ｎ型領域
９を形成する領域が開口するようにパターニングする。

【００５６】そして、そのフォトレジスト４２をイオン
注入阻止膜として用いて、打ち込みエネルギーを５０Ｋ
ｅＶ、打ち込みドーズ量を５×１０¹⁵ｃｍ-²程度とした
条件下で、シリコン酸化膜２１を通して低濃度ｎ型領域
３１にｎ型不純物のイオン注入を行う。そのｎ型不純物
としてもリン原子を用いる。その後、硫酸を用いてフォ
トレジスト４２を除去する。これによって図１１に示す
ように、低濃度ｎ型領域３１の上部にｎ型領域７に接し
ないように高濃度ｎ型領域９が形成される。

【００５７】その後再びＳＯＩ基板１上の全面に回転塗
布法によって図１２に示すフォトレジスト４４を形成
し、所定のフォトマスクを用いた露光処理および現像処
理を行って、表面シリコン層３上の図１に示した高濃度
ｐ型領域１３を形成する領域を露出させるようにパター
ニングする。

【００５８】そして、そのフォトレジスト４４をイオン
注入阻止膜として用いて、打ち込みエネルギーを３５Ｋ
ｅＶ、打ち込みドーズ量を５×１０¹⁵ｃｍ-²程度とした
条件下でｐ型不純物のイオン注入を行う。そのｐ型不純
物としてもボロン原子を用いる。その後、硫酸を用いて
フォトレジスト４４を除去する。これによって図１３に
示すように、低濃度ｐ型領域３３の上部にｎ型領域７に
接しないように高濃度ｐ型領域１３が形成される。

【００５９】次に、モノシラン（ＳｉＨ₄）とフォスフ
ィン（ＰＨ₃）およびジボラン（Ｂ₂Ｈ₆）を反応ガスと
して用いるＣＶＤ法によって、図１４に示すように、シ
リコン酸化膜２１の全面を被覆するように絶縁膜２３を
形成する。この絶縁膜２３は、不純物としてリンとボロ
ンを含むシリコン酸化膜であり、膜厚は０．５μｍ程度
とする。

【００６０】その後、窒素雰囲気中で、９００℃の温度
て３０分程度の熱処理を加える。それによって、高濃度
ｐ型領域１３および高濃度ｎ型領域９にそれぞれイオン
注入したｐ型不純物およびｎ型不純物を活性化するとと
もに、凹凸のある絶縁膜２３の表面をリフローして平坦
化する。

【００６１】続いて、ＳＯＩ基板１の上部全面に回転塗
布法によって図１５に示すフォトレジスト４６を形成
し、所定のフォトマスクを用いた露光処理および現像処
理を行って、高濃度ｐ型領域１３上および高濃度ｎ型領
域９上に対応する位置に開口４６ａ，４６ｂを形成する
ようにパターニングする。

【００６２】そして、反応ガスとして、四フッ化炭素
（ＣＦ₄）と三フッ化メタン（ＣＨＦ₃）とヘリウム（Ｈ
ｅ）とを用いた反応性イオンエッチングによって、フォ
トレジスト４６の開口４６ａ，４６ｂ内の絶縁膜２３と
シリコン酸化膜２１を完全に除去するまでエッチングを
行い、図１６に示すようにコンタクトホール１２，１４
を形成する。その後硫酸を用いて図１５に示したフォト
レジスト４６を除去する。

【００６３】続いて、ＳＯＩ基板１の上部全面とコンタ
クトホール１２，１４内に、スパッタリング法によっ
て、図１７に示すように金属電極材料の被膜３０を、膜
厚１μｍ程度に形成する。その金属電極材料としてはア
ルミニウムを用いる。

【００６４】次に、この金属電極材料の被膜３０の上部
全面に回転塗布法によって図１８に示すフォトレジスト
４８を形成し、所定のフォトマスクを用いた露光処理お
よび現像処理を行って、金属電極材料の被膜３０の金属
電極となる領域以外の部分が露出するように、フォトレ
ジスト４８をパターニングする。

【００６５】そして、そのフォトレジスト４８をエッチ
ングマスクとして使用して、反応ガスに三塩化ホウ素
（ＢＣｌ₃）と塩素（Ｃｌ₂）を用いた反応性イオンエッ
チングによって、フォトレジスト４８によってマスクさ
れていない部分の被膜３０を完全に除去するまでエッチ
ングして図１に示した金属電極１１，１５を形成する。
その後、硝酸（ＨＮＯ₃）を用いてフォトレジスト４８
を除去する。それによって、図１に示したように、ＳＯ
Ｉ基板１上にダイオード２を形成した半導体装置が完成
する。なお、上述のｐ型とｎ型を全て逆にしても、全く
同じダイオードを形成することができる。

【００６６】この製造方法によれば、図１に示したよう
にＰＮ接合領域６が表面シリコン層３の内部に閉じ込め
られたダイオード２を容易に形成することができる。こ
のＰＮ接合領域６は、接合する両領域の不純物濃度が他
のＰＮ接合領域よりも高くて接合耐圧が最も低いため降
伏現象が最も早く起こる。しかし、その降伏現象は、表
面シリコン層３の内部で起こるので、降伏現象により発
生したキャリアがシリコン酸化膜２１中に注入されるこ
とはない。そのため、シリコン酸化膜２１中のキャリア
に起因する素子特性の変動が発生しない。

【００６７】〔半導体装置の第２の実施形態：図１９〕
次に、この発明による半導体装置の第２の実施形態につ
いて図１９によって説明する。図１９は、その半導体装
置の構造を示す図１と同様な模式的断面図であり、図１
と対応する部分には同一の符号を付している。

【００６８】この半導体装置は、図１に示した第１の実
施形態の半導体装置と比較して、次の点だけが相違す
る。それは、ダイオード２の高濃度ｎ型領域９が、低濃
度ｎ型領域３１の上部ではなくｎ型領域７の表面部に設
けられており、それに伴ってコンタクトホール１４およ
び金属電極１５の位置が変わっている点である。その他
の構造は、前述した第１の実施形態の半導体装置と同じ
なので、その説明を省略する。

【００６９】この半導体装置においても、ダイオード２
は、接合する両領域の不純物濃度が最も高く、接合耐圧
が最も低いＰＮ接合であるＰＮ接合領域６が、表面シリ
コン層３の内部に閉じ込められているので、第１の実施
形態の場合と同様の作用効果が得られる。

【００７０】〔半導体装置の製造方法の第２の実施形
態：図２０から図２８〕次に、この発明による半導体装
置の製造方法の第２の実施形態として、図１９に示した
半導体装置を製造するための方法について、図２０から
図２８を用いて説明する。図２０から図２８はそのその
半導体装置の製造工程の各段階を示す図１９に対応する
断面図である。

【００７１】この第２の実施形態の製造方法において
も、前述の第１の実施形態の製造方法において、図２か
ら図９によって説明したシリコン酸化膜２１を形成する
までの工程は同じであるから、それらの工程についての
説明は省略する。そこで、図９に示したように、ＳＯＩ
基板１上の埋込酸化膜１９によって絶縁分離されて設け
られた表面シリコン層３に、ＰＮ接合領域６を形成する
ｐ型領域５とｎ型領域７、およびそれを挟むように両端
部に低濃度ｐ型領域３３と低濃度ｎ型領域３１を形成
し、その上面にシリコン酸化膜２１を形成した後の工程
について説明する。

【００７２】まず、そのＳＯＩ基板の上部全面に回転塗
布法によって図２０に示すフォトレジスト５０を形成
し、所定のフォトマスクを用いた露光処理および現像処
理を行って、表面シリコン層３のｎ型領域７上の一部に
開口５０ａを形成するように、そのフォトレジスト５０
をパターニングする。

【００７３】そして、そのフォトレジスト５０をイオン
注入阻止膜として用いて、打ち込みエネルギーを５０Ｋ
ｅＶ、打ち込みドーズ量を５×１０¹⁵ｃｍ-²程度とした
条件下で、シリコン酸化膜２１を通してｎ型領域７の一
部にｎ型不純物のイオン注入を行う。そのｎ型不純物と
してはリン原子を用いる。それによって、図２１に示す
ように、ｎ型領域７の上部に高濃度ｎ型領域９を形成す
る。その後、硫酸を用いて図２０に示したフォトレジス
ト５０を除去する。

【００７４】次に、再びＳＯＩ基板１の上部全面に回転
塗布法によって図２２に示すフォトレジスト５２を形成
し、所定のフォトマスクを用いた露光処理および現像処
理を行って、低濃度ｐ型領域３３の図１９に示した高濃
度ｐ型領域１３を形成する領域を露出させるように、そ
のフォトレジスト５２をパターニングする。

【００７５】そして、フォトレジスト５２をイオン注入
阻止膜として用いて、打ち込みエネルギーを３５Ｋｅ
Ｖ、打ち込みドーズ量を５×１０¹⁵ｃｍ-²程度とした条
件下でシリコン酸化膜２１を通して低濃度ｐ型領域３３
にｐ型不純物のイオン注入を行う。そのｐ型不純物とし
てはボロン原子を用いる。それによって図２３に示すよ
うに、低濃度ｐ型領域３３の上部にｎ型領域７に接しな
いように高濃度ｐ型領域１３を形成する。その後、硫酸
を用いて図２２に示したフォトレジスト５２を除去す
る。

【００７６】次に、図２４に示すように、シリコン酸化
膜２１の全面を被覆するように絶縁膜２３を形成し、窒
素雰囲気中での熱処理を加え、高濃度ｎ型領域９と高濃
度ｐ型領域１３に注入したｎ型不純物およびｐ型不純物
を、それぞれ電気的に活性化させる。

【００７７】その後、ＳＯＩ基板１の上部全面に回転塗
布法によって図２５に示すフォトレジスト５４を形成
し、所定のフォトマスクを用いた露光処理および現像処
理を行って、高濃度ｐ型領域１３上および高濃度ｎ型領
域９上に対応する位置に開口５４ａ，５４ｂを形成する
ように、フォトレジスト５４をパターニングする。

【００７８】そして、そのフォトレジスト５４をエッチ
ングマスクとして使用して、第１の実施形態の場合と同
様な反応性イオンエッチングを行い、フォトレジスト５
４の開口５４ａ，５４ｂ内の絶縁膜２３とシリコン酸化
膜２１を完全に除去するまでエッチングして、図２６に
示すようにコンタクトホール１２，１４を形成する。そ
の後、硫酸を用いて図２５に示したフォトレジスト５４
を除去する。

【００７９】続いて、このＳＯＩ基板の上部全面とコン
タクトホール１２，１４内に、図２７に示すように金属
電極材料の被膜３０を形成する。その金属電極材料とし
てはアルミニウムを使用する。次いで、その金属電極材
料の被膜３０の上部全面に回転塗布法によって図２８に
示すフォトレジスト５６を形成し、所定のフォトマスク
を用いた露光処理および現像処理を行って、金属電極と
なる領域上にのみ残るようにそのフォトレジスト５６を
パターニングする。

【００８０】そして、そのフォトレジスト５６をエッチ
ングマスクとして使用して、第１の実施形態の場合と同
様な反応性イオンエッチングを行い、フォトレジスト５
６にマスクされた部分以外の被膜３０を完全に除去する
までエッチングして、図１９に示した金属電極１１，１
５を形成する。その後、硝酸（ＨＮＯ₃）を用いて図２
８に示したフォトレジスト５６を除去する。

【００８１】それによって、図１９に示したように、Ｓ
ＯＩ基板１上にダイオード２を形成した半導体装置が完
成する。なお、上述のｐ型とｎ型を全て逆にしても、全
く同じダイオードを形成することができる。

【００８２】

【発明の効果】以上説明してきたように、この発明によ
る半導体装置は、ＳＯＩ基板上の表面シリコン層に形成
されたダイオードにおいて、接合耐圧が最も低いＰＮ接
合領域が、表面シリコン層の内部に閉じ込められた構造
であるため、ダイオードに電圧を印加したことによって
そのＰＮ接合領域に降伏現象が起っても、それによって
発生するキャリアがシリコン酸化膜２１中に注入され
て、そこに蓄積されることはない。そのため、シリコン
酸化膜中のキャリアに起因する素子特性の変動が発生し
ない。また、接合耐圧が変化することもない。また、こ
の発明による半導体装置の製造方法によれば、この発明
による半導体装置を容易に製造することができる。

【図面の簡単な説明】

【図１】この発明による半導体装置の第１の実施形態の
要部の構造を示す模式的な断面図である。

【図２】図１に示した半導体装置の製造方法を説明する
ための最初の工程を示す図１と同様な模式的な断面図で
ある。

【図３】同じく次の工程を示す模式的な断面図である。

【図４】同じく次の工程を示す模式的な断面図である。

【図５】同じく次の工程を示す模式的な断面図である。

【図６】同じく次の工程を示す模式的な断面図である。

【図７】同じく次の工程を示す模式的な断面図である。

【図８】同じく次の工程を示す模式的な断面図である。

【図９】同じく次の工程を示す模式的な断面図である。

【図１０】同じく次の工程を示す模式的な断面図であ
る。

【図１１】同じく次の工程を示す模式的な断面図であ
る。

【図１２】同じく次の工程を示す模式的な断面図であ
る。

【図１３】同じく次の工程を示す模式的な断面図であ
る。

【図１４】同じく次の工程を示す模式的な断面図であ
る。

【図１５】同じく次の工程を示す模式的な断面図であ
る。

【図１６】同じく次の工程を示す模式的な断面図であ
る。

【図１７】同じく次の工程を示す模式的な断面図であ
る。

【図１８】同じく次の工程を示す模式的な断面図であ
る。

【図１９】この発明による半導体装置の第２の実施形態
の要部の構造を示す模式的な断面図である。

【図２０】図１９に示した半導体装置の製造方法を説明
するための途中の工程を示す図１９と同様な模式的な断
面図である。

【図２１】同じく次の工程を示す模式的な断面図であ
る。

【図２２】同じく次の工程を示す模式的な断面図であ
る。

【図２３】同じく次の工程を示す模式的な断面図であ
る。

【図２４】同じく次の工程を示す模式的な断面図であ
る。

【図２５】同じく次の工程を示す模式的な断面図であ
る。

【図２６】同じく次の工程を示す模式的な断面図であ
る。

【図２７】同じく次の工程を示す模式的な断面図であ
る。

【図２８】同じく次の工程を示す模式的な断面図であ
る。

【図２９】この発明に関連するＳＯＩ基板上にダイオー
ドを形成した半導体装置の要部の構造を示す模式的な断
面図である。

【図３０】図２９に示した半導体装置の製造方法を説明
するための最初の工程を示す図２９と同様な模式的な断
面図である。

【図３１】同じく次の工程を示す模式的な断面図であ
る。

【図３２】同じく次の工程を示す模式的な断面図であ
る。

【図３３】同じく次の工程を示す模式的な断面図であ
る。

【図３４】同じく次の工程を示す模式的な断面図であ
る。

【図３５】同じく次の工程を示す模式的な断面図であ
る。

【図３６】同じく次の工程を示す模式的な断面図であ
る。

【図３７】同じく次の工程を示す模式的な断面図であ
る。

【図３８】同じく次の工程を示す模式的な断面図であ
る。

【図３９】同じく次の工程を示す模式的な断面図であ
る。

【図４０】同じく次の工程を示す模式的な断面図であ
る。

【図４１】同じく次の工程を示す模式的な断面図であ
る。

【符号の説明】

１：ＳＯＩ基板 ２：ダイオード ３：表面シリコン層 ５：ｐ型領域 ６：ＰＮ接合領域 ７：ｎ型領域 ９：高濃度ｎ型領域 １１，１５：金属電極 １２，１４：コンタクトホール １３：高濃度ｐ型領域 １７：シリコン基板 １９：埋込酸化膜 ２１：シリコン酸化膜 ２３：絶縁膜 ３０：金属電極材料の被膜 ３１：低濃度ｎ型領域 ３３：低濃度ｐ型領域 ３４，３６，３８，４２，４４，４６，４８，５０，５
２，５４，５６：フォトレジスト

Claims (6)

【特許請求の範囲】
1. 【請求項１】 シリコン基板上に埋込酸化膜によって絶
   縁分離された複数の表面シリコン層を有するＳＯＩ基板
   の該表面シリコン層にダイオードを形成した半導体装置
   であって、 前記ダイオードが、 前記表面シリコン層の前記埋込酸化膜側に形成した第１
   導電型領域と表面側に形成した第２導電型領域とによる
   ＰＮ接合領域と、 該ＰＮ接合領域の一端部側に設けた第１導電型の低濃度
   領域および他端部側に設けた第２導電型の低濃度領域
   と、 前記第１導電型の低濃度領域の表面部に設けた第１導電
   型の高濃度領域と、 前記第２導電型の低濃度領域の表面部に設けた第２導電
   型の高濃度領域と、 前記第１導電型の高濃度領域に接続する金属電極と、 前記第２導電型の高濃度領域に接続する金属電極と、か
   らなることを特徴とする半導体装置。
2. 【請求項２】 シリコン基板上に埋込酸化膜によって絶
   縁分離された複数の表面シリコン層を有するＳＯＩ基板
   の該表面シリコン層にダイオードを形成した半導体装置
   であって、 前記ダイオードが、 前記表面シリコン層の前記埋込酸化膜側に形成した第１
   導電型領域と表面側に形成した第２導電型領域とによる
   ＰＮ接合領域と、 該ＰＮ接合領域の一端部側に設けた第１導電型の低濃度
   領域および他端部側に設けた第２導電型の低濃度領域
   と、 前記第１導電型の低濃度領域の表面部に設けた第１導電
   型の高濃度領域と、 前記第２導電型領域の表面部に設けた第２導電型の高濃
   度領域と、 前記第１導電型の高濃度領域に接続する金属電極と、 前記第２導電型の高濃度領域に接続する金属電極と、か
   らなることを特徴とする半導体装置。
3. 【請求項３】 前記第１導電型領域、第１導電型の低濃
   度領域、および第１導電型の高濃度領域が、それぞれｐ
   型領域、低濃度ｐ型領域、および高濃度ｐ型領域であ
   り、 前記第２導電型領域、第２導電型の低濃度領域、および
   第２導電型の高濃度領域が、それぞれｎ型領域、低濃度
   ｎ型領域、および高濃度ｎ型領域である請求項１又は２
   に記載の半導体装置。
4. 【請求項４】 前記第１導電型領域、第１導電型の低濃
   度領域、および第１導電型の高濃度領域が、それぞれｎ
   型領域、低濃度ｎ型領域、および高濃度ｎ型領域出あ
   り、 前記第２導電型領域、第２導電型の低濃度領域、および
   第２導電型の高濃度領域が、それぞれｐ型領域、低濃度
   ｐ型領域、および高濃度ｐ型領域である請求項１又は２
   に記載の半導体装置。
5. 【請求項５】 シリコン基板上に埋込酸化膜によって絶
   縁分離された複数の表面シリコン層を有するＳＯＩ基板
   の該表面シリコン層にダイオードを形成する半導体装置
   の製造方法であって、 前記ダイオードを形成する工程が、 前記ＳＯＩ基板の表面シリコン層の一端部側に第１導電
   型の不純物原子を選択的にイオン注入して、第１導電型
   の低濃度領域を形成する工程と、 前記表面シリコン層の他端部側に第２導電型の不純物原
   子を選択的にイオン注入して、第２導電型の低濃度領域
   を形成する工程と、 熱処理を行うことによって、前記第１導電型の低濃度領
   域および第２導電型の低濃度領域の不純物原子を拡散さ
   せる工程と、 前記第１導電型の低濃度領域と第２導電型の低濃度領域
   との間の前記表面シリコン層に、第１導電型の不純物原
   子を選択的にイオン注入して第１導電型領域を形成する
   工程と、 該第１導電型領域に、その厚さ方向の途中まで第２導電
   型の不純物原子を選択的にイオン注入して、熱処理を行
   うことにより、該第１導電型領域の上部に第２導電型領
   域を設けてＰＮ接合領域を形成する工程と、 酸化雰囲気中で酸化処理を行うことにより、前記表面シ
   リコン層の全面にシリコン酸化膜を形成する工程と、 前記第１導電型の低濃度領域の前記第２導電型領域と接
   しない部分に第１導電型の不純物原子を選択的にイオン
   注入して、第１導電型の高濃度領域を形成する工程と、 前記第２導電型の低濃度領域の前記第２導電型領域と接
   しない部分に第２導電型の不純物原子を選択的にイオン
   注入して、第２導電型の高濃度領域を形成する工程と、 前記表面シリコン層の全面に絶縁膜を形成し、フォトエ
   ッチング処理によって前記第１導電型の高濃度領域およ
   び第２導電型の高濃度領域に対応する位置にそれぞれコ
   ンタクトホールを形成する工程と、 その各コンタクトホールを通して前記第１導電型の高濃
   度領域と接続する金属電極と第２導電型の高濃度領域に
   接続する金属電極とを形成する工程とを有することを特
   徴とする半導体装置の製造方法。
6. 【請求項６】 シリコン基板上に埋込酸化膜によって絶
   縁分離された複数の表面シリコン層を有するＳＯＩ基板
   の該表面シリコン層にダイオードを形成する半導体装置
   の製造方法であって、 前記ダイオードを形成する工程が、 前記ＳＯＩ基板の表面シリコン層の一端部側に第１導電
   型の不純物原子を選択的にイオン注入して、第１導電型
   の低濃度領域を形成する工程と、 前記表面シリコン層の他端部側に第２導電型の不純物原
   子を選択的にイオン注入して、第２導電型の低濃度領域
   を形成する工程と、 熱処理を行うことによって、前記第１導電型の低濃度領
   域および第２導電型の低濃度領域の不純物原子を拡散さ
   せる工程と、 前記第１導電型の低濃度領域と第２導電型の低濃度領域
   との間の前記表面シリコン層に、第１導電型の不純物原
   子を選択的にイオン注入して第１導電型領域を形成する
   工程と、 該第１導電型領域に、その厚さ方向の途中まで第２導電
   型の不純物原子を選択的にイオン注入して、熱処理を行
   うことにより、該第１導電型領域の上部に第２導電型領
   域を設けてＰＮ接合領域を形成する工程と、 酸化雰囲気中で酸化処理を行うことにより、前記表面シ
   リコン層の全面にシリコン酸化膜を形成する工程と、 前記第１導電型の低濃度領域の前記第２導電型領域と接
   しない部分に第１導電型の不純物原子を選択的にイオン
   注入して、第１導電型の高濃度領域を形成する工程と、 前記第２導電型領域の一部に第２導電型の不純物原子を
   選択的にイオン注入して、第２導電型の高濃度領域を形
   成する工程と、 前記表面シリコン層の全面に絶縁膜を形成し、フォトエ
   ッチング処理によって前記第１導電型の高濃度領域およ
   び第２導電型の高濃度領域に対応する位置にそれぞれコ
   ンタクトホールを形成する工程と、 その各コンタクトホールを通して前記第１導電型の高濃
   度領域と接続する金属電極と第２導電型の高濃度領域に
   接続する金属電極とを形成する工程と、 を有することを特徴とする半導体装置の製造方法。