JPH11345909A - チップサイズパッケ―ジ基板の製法 - Google Patents
チップサイズパッケ―ジ基板の製法Info
- Publication number
- JPH11345909A JPH11345909A JP11133324A JP13332499A JPH11345909A JP H11345909 A JPH11345909 A JP H11345909A JP 11133324 A JP11133324 A JP 11133324A JP 13332499 A JP13332499 A JP 13332499A JP H11345909 A JPH11345909 A JP H11345909A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- copper
- studs
- stud
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 基板内に導電性経路を製作する方法を与え
る。 【解決手段】 第１および第２の対向面を有する電気絶
縁性基板を備え、第１の対向面上に導電物質第１層の形
成し、第２の対向面上に導電物質の第２層の形成した導
電性経路を製作する方法。一実施例によれば、第２層の
厚さは電気絶縁層より厚く、電気絶縁層と第１層の合計
より厚くない。第１層内のホールに整列して第２層内に
スタッドを形成し、それらスタッドを基板を貫通して押
し込んで、ホールの側壁に接触させる。このスタッドは
ホールの側壁との摩擦はめあいを与える断面を有し、第
２の実施例では、スタッドをポリイミド層の底面側を超
えて延在させ、ボールグリッドアレーからのボールの効
果を与える。スタッドを基板に押し込む前に、基板を熱
可塑性状態まで加熱してもよい。好ましくは基板はポリ
イミドであり、また前記導電物質は、銅および銅をベー
スとする物質から取られる。
る。 【解決手段】 第１および第２の対向面を有する電気絶
縁性基板を備え、第１の対向面上に導電物質第１層の形
成し、第２の対向面上に導電物質の第２層の形成した導
電性経路を製作する方法。一実施例によれば、第２層の
厚さは電気絶縁層より厚く、電気絶縁層と第１層の合計
より厚くない。第１層内のホールに整列して第２層内に
スタッドを形成し、それらスタッドを基板を貫通して押
し込んで、ホールの側壁に接触させる。このスタッドは
ホールの側壁との摩擦はめあいを与える断面を有し、第
２の実施例では、スタッドをポリイミド層の底面側を超
えて延在させ、ボールグリッドアレーからのボールの効
果を与える。スタッドを基板に押し込む前に、基板を熱
可塑性状態まで加熱してもよい。好ましくは基板はポリ
イミドであり、また前記導電物質は、銅および銅をベー
スとする物質から取られる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体パッケージ
に関し、特に、基板内に導電性の経路を供給する方法に
関する。
に関し、特に、基板内に導電性の経路を供給する方法に
関する。
【０００２】
【従来の技術】ボールグリッドアレー（ＢＧＡ）および
半導体チップサイズのパッケージ基板は、両面銅金属被
覆電気絶縁物質、一般にポリアミドテープまたは他のラ
ミネート基板を始動物質として依存してきた。そうした
基板を貫通するホールまたは経路を造り、更にまたこれ
らのホールまたはこれらのホールを貫通する導電性のパ
スを供給するプロセスは、これらのホールが導電物質で
充填またはめっきされていることを要件としてきた。こ
れらのホールまたは経路の形成は、技術の現状における
そうしたホールや経路の製作手順の大部分において、基
板と金属の非常に精密な穿孔、レーザ穿孔またはエッチ
ングの使用を含む。基板内にホールまたは経路が形成さ
れれば、典型的に、それからこれらホールまたは経路の
壁がめっきされて基板の一表面上にエッチングされた回
路から、この基板の反対側または更なる基板にエッチン
グされた回路への、電気的接続を供給する。
半導体チップサイズのパッケージ基板は、両面銅金属被
覆電気絶縁物質、一般にポリアミドテープまたは他のラ
ミネート基板を始動物質として依存してきた。そうした
基板を貫通するホールまたは経路を造り、更にまたこれ
らのホールまたはこれらのホールを貫通する導電性のパ
スを供給するプロセスは、これらのホールが導電物質で
充填またはめっきされていることを要件としてきた。こ
れらのホールまたは経路の形成は、技術の現状における
そうしたホールや経路の製作手順の大部分において、基
板と金属の非常に精密な穿孔、レーザ穿孔またはエッチ
ングの使用を含む。基板内にホールまたは経路が形成さ
れれば、典型的に、それからこれらホールまたは経路の
壁がめっきされて基板の一表面上にエッチングされた回
路から、この基板の反対側または更なる基板にエッチン
グされた回路への、電気的接続を供給する。
【０００３】
【発明が解決しようとする課題】これらの手順は比較的
にコストが掛り冗長であって、製造工程中に歩留まり損
失点をもたらしてきた。
にコストが掛り冗長であって、製造工程中に歩留まり損
失点をもたらしてきた。
【０００４】
【課題を解決するための手段】この発明によれば、先行
技術による経路の形成のためのツーリングの要件および
ホールまたは経路の中に導電パスを形成するステップ
は、ホールまたは経路を通る導電パスの形成の特別なス
テップを必要としない一つの手順により置きかえられ
る。その上、更なる改良として、この同じ手順は、先行
技術による半田ボールの追加から引き出される利点を、
この利点を供給するための追加ステップを必要とせず
に、供給できる。
技術による経路の形成のためのツーリングの要件および
ホールまたは経路の中に導電パスを形成するステップ
は、ホールまたは経路を通る導電パスの形成の特別なス
テップを必要としない一つの手順により置きかえられ
る。その上、更なる改良として、この同じ手順は、先行
技術による半田ボールの追加から引き出される利点を、
この利点を供給するための追加ステップを必要とせず
に、供給できる。
【０００５】要するに、対向する第１および第２の表面
を有し、これらの表面は好ましくは先行技術におけると
同様に柔軟なポロアミドフィルムである基板が供給され
る。導電金属、一般には銅の層が、これらフィルムの対
向する表面の両方にめっきまたはラミネートされる。こ
の発明の第１実施例によれば、第１表面の導電金属層の
厚さは基板の厚さにデルタを加えたものに等しく、この
デルタの値が充分に小さくて、第２の対向する表面上の
導電金属と接触するとき、第２の対向する表面上の導体
金属の厚さが平らな表面を供給するまでになる。この発
明の第２の実施例によれば、第１表面上の導電金属層の
厚さは、基板の厚さに第２の対向する表面上の導電層の
厚さを加えたものよりも大きい。
を有し、これらの表面は好ましくは先行技術におけると
同様に柔軟なポロアミドフィルムである基板が供給され
る。導電金属、一般には銅の層が、これらフィルムの対
向する表面の両方にめっきまたはラミネートされる。こ
の発明の第１実施例によれば、第１表面の導電金属層の
厚さは基板の厚さにデルタを加えたものに等しく、この
デルタの値が充分に小さくて、第２の対向する表面上の
導電金属と接触するとき、第２の対向する表面上の導体
金属の厚さが平らな表面を供給するまでになる。この発
明の第２の実施例によれば、第１表面上の導電金属層の
厚さは、基板の厚さに第２の対向する表面上の導電層の
厚さを加えたものよりも大きい。
【０００６】各実施例において、基板の二つの対向する
表面に、上に定義した導電層が形成された後に、ホール
または経路を形成すべき基板内の領域から除去される導
電金属により、第２の対向する表面上に導電物質で回路
がエッチングされ、基板内のホールを形成すべきところ
にホールを形成する。導電金属のスタッドを供給するた
めに、経路を形成すべき場所のみで、第１表面上の導電
物質をエッチングする。スタッドは、第２表面上の導電
回路内に形成されるホールに整列するようにエッチング
され、好ましくはこれらのホールと、摩擦はめあいする
ように形作られる。それからこれらスタッドは押し込ま
れるか、またはバキュームで基板に貫通させられ、この
基板が、スタッドがその中を容易に移動するときに、エ
ッチングされた穴を限定する壁にこれらスタッドが接触
するために充分な熱可塑性を有する。必要ならば加熱ス
テップを、基板と金属構造の全体を加熱することによ
り、またはこれらスタッドのみを加熱して、これらスタ
ッドが基板内に熱可塑性を引き起こすようにして遂行で
きる。もしスタッドの厚さが基板の厚さよりも大きく、
基板の厚さと第２表面上の導電物質の和よりも大きくな
い場合は、スタッドが導電物質の層を超えて延伸しな
い。スタッドの厚さが基板の厚さと第２表面上の導電物
質の和よりも大きい場合は、スタッドがポリイミド層の
下面を超えて延伸して、ボールグリッドアレーのボール
の実効特性を有する。
表面に、上に定義した導電層が形成された後に、ホール
または経路を形成すべき基板内の領域から除去される導
電金属により、第２の対向する表面上に導電物質で回路
がエッチングされ、基板内のホールを形成すべきところ
にホールを形成する。導電金属のスタッドを供給するた
めに、経路を形成すべき場所のみで、第１表面上の導電
物質をエッチングする。スタッドは、第２表面上の導電
回路内に形成されるホールに整列するようにエッチング
され、好ましくはこれらのホールと、摩擦はめあいする
ように形作られる。それからこれらスタッドは押し込ま
れるか、またはバキュームで基板に貫通させられ、この
基板が、スタッドがその中を容易に移動するときに、エ
ッチングされた穴を限定する壁にこれらスタッドが接触
するために充分な熱可塑性を有する。必要ならば加熱ス
テップを、基板と金属構造の全体を加熱することによ
り、またはこれらスタッドのみを加熱して、これらスタ
ッドが基板内に熱可塑性を引き起こすようにして遂行で
きる。もしスタッドの厚さが基板の厚さよりも大きく、
基板の厚さと第２表面上の導電物質の和よりも大きくな
い場合は、スタッドが導電物質の層を超えて延伸しな
い。スタッドの厚さが基板の厚さと第２表面上の導電物
質の和よりも大きい場合は、スタッドがポリイミド層の
下面を超えて延伸して、ボールグリッドアレーのボール
の実効特性を有する。
【０００７】好ましい金属として銅による金属層につい
てこの発明を上記してきたが、この銅にニッケルをオー
バレイし、続いてパラジウムのオーバレイしても良い
し、またはニッケルのオーバレイに続いて、ワイヤボン
ド可能で半田付け可能な表面として先行技術中に良く知
られているように金のオーバレイをしても良いことを理
解すべきである。ニッケルとパラジウムのめっきは、こ
れらのスタッドを基板に押し込んだ後に行われる。これ
は、全てのスタッドについて電気的な連続性を得るため
に必要である。フィルムの厚さ以内のスタッドはめっき
されない。
てこの発明を上記してきたが、この銅にニッケルをオー
バレイし、続いてパラジウムのオーバレイしても良い
し、またはニッケルのオーバレイに続いて、ワイヤボン
ド可能で半田付け可能な表面として先行技術中に良く知
られているように金のオーバレイをしても良いことを理
解すべきである。ニッケルとパラジウムのめっきは、こ
れらのスタッドを基板に押し込んだ後に行われる。これ
は、全てのスタッドについて電気的な連続性を得るため
に必要である。フィルムの厚さ以内のスタッドはめっき
されない。
【０００８】経路生成のための先行の方式が、基板の穿
孔、レーザ穿孔を行う固定再利用パンチを伴う機械的穿
孔か、またはめっきにより正常に遂行される経路充填を
伴う基板のエッチングに基づくのに対して、これらのス
テップが単純で比較的安価な手順により本質的に省略さ
れ置きかえられていることが理解されよう。
孔、レーザ穿孔を行う固定再利用パンチを伴う機械的穿
孔か、またはめっきにより正常に遂行される経路充填を
伴う基板のエッチングに基づくのに対して、これらのス
テップが単純で比較的安価な手順により本質的に省略さ
れ置きかえられていることが理解されよう。
【０００９】引き出される利点は、これらの形成された
スタッドが一度に使用されて、基板の反対側にある回路
内の穴と組み合わされるように正確に配置できることで
ある。これらの経路はスタッド自体により充填されるの
で、めっきするステップが削除される。充填された経路
は、熱可塑性の基板を使用して良く密封される。経路生
成と充填の手順は単一のステップで遂行される。スタッ
ドにより押し出される基板の円盤型部分は、チップ取り
付けの自然なオフセットを形成して、チップに対する基
板の熱膨張の不一致の諸問題について助けになる。基板
のポリイミド円盤型部分は、この円盤型部分に位置する
半導体チップを銅回路トレースから絶縁して、チップ
（ダイ）取り付けのために、制御されたスタンドオフ／
オフセットを供給する。この発明による手順は、パンチ
するステップとそれからホールまたは経路を充填するス
テップを除去することにより、高度に費用効果的であ
る。スタッドを使用するので、エッチングにより生成さ
れるカスタムパターンでのカスタムパンチとカスタムホ
ルダが不必要になる。半田ボールの必要を除去するため
に、これらのスタッドを充分に高く作ることができる。
スタッドの円柱の性質が基板とボードと半導体チップの
間の熱膨張の相違を補償する。半田ボールを除去すれ
ば、経路形成後に標準のＮｉ／Ｐｄめっきを使用して、
この製品をリードフリーにすることができる。回路ボー
ドへの銅スタッドのこの半田リフローアタッチメント
は、再加工が非常に困難で信頼できない半田ボールに対
して、回路ボードを容易に再加工する手段を提供する。
この発明は、既存の設備とインフラストラクチャを使用
する標準的なワイヤボンディングとモールディング組立
て処理を使用して、半導体チップスケールパッケージを
製造するプロセスを提供する。
スタッドが一度に使用されて、基板の反対側にある回路
内の穴と組み合わされるように正確に配置できることで
ある。これらの経路はスタッド自体により充填されるの
で、めっきするステップが削除される。充填された経路
は、熱可塑性の基板を使用して良く密封される。経路生
成と充填の手順は単一のステップで遂行される。スタッ
ドにより押し出される基板の円盤型部分は、チップ取り
付けの自然なオフセットを形成して、チップに対する基
板の熱膨張の不一致の諸問題について助けになる。基板
のポリイミド円盤型部分は、この円盤型部分に位置する
半導体チップを銅回路トレースから絶縁して、チップ
（ダイ）取り付けのために、制御されたスタンドオフ／
オフセットを供給する。この発明による手順は、パンチ
するステップとそれからホールまたは経路を充填するス
テップを除去することにより、高度に費用効果的であ
る。スタッドを使用するので、エッチングにより生成さ
れるカスタムパターンでのカスタムパンチとカスタムホ
ルダが不必要になる。半田ボールの必要を除去するため
に、これらのスタッドを充分に高く作ることができる。
スタッドの円柱の性質が基板とボードと半導体チップの
間の熱膨張の相違を補償する。半田ボールを除去すれ
ば、経路形成後に標準のＮｉ／Ｐｄめっきを使用して、
この製品をリードフリーにすることができる。回路ボー
ドへの銅スタッドのこの半田リフローアタッチメント
は、再加工が非常に困難で信頼できない半田ボールに対
して、回路ボードを容易に再加工する手段を提供する。
この発明は、既存の設備とインフラストラクチャを使用
する標準的なワイヤボンディングとモールディング組立
て処理を使用して、半導体チップスケールパッケージを
製造するプロセスを提供する。
【００１０】
【発明の実施の形態】図１において、標準的な電子絶縁
ポリイミド基板１、好ましくはＫａｐｔｏｎまたはＵｐ
ｉｌｅｘが示されており、その上面に銅層３があり、そ
の下面に銅層５があり、この銅層５の厚さは、層１と層
３の厚さの合計に等しい。銅層３と銅層５を腐蝕して、
少なくともそこに経路を形成するために銅層３の中に複
数のホール７を設けると共に、図２に示すように、層５
をそのスタッド部分５以外は全て除去する。次いで、ポ
リイミド１と腐蝕された銅３、銅５の基板を必要に応じ
て熱可塑性状態まで加熱し、図３に示すように、複数の
スタッド５がポリイミドを貫いてホール７の壁へ押し込
まれて、ポリイミド１の一部分がスタッド上に残された
ままとなる。スタッドは、好ましくは摩擦はめあいによ
り保持されかつ、好ましくはスタッド５の底部と基板１
の底部とが同一平面上となるようにして、スタッドをホ
ール内で銅層３と接触させる。スタッド５の移動により
経路が形成され、スタッドはホール７内に相互結合され
ることになる。この実施例において、銅層５に属する厚
さのために、構造の最上面は、スタッド５を覆うプラグ
として残存するポリイミド１の部分を除去した後に、平
面の性質を有する。必要であれば、スタッド５の露出表
面と銅回路３を標準的な方法または他の方法で、ニッケ
ルとパラジウムでコートしてもよい。回路３への接続点
はスタッドのいずれの端部でも使用できる。そうした接
続は、たとえば、半導体チップまたは類似のもののプリ
ント配線ボードやパッドに適用してもよい。
ポリイミド基板１、好ましくはＫａｐｔｏｎまたはＵｐ
ｉｌｅｘが示されており、その上面に銅層３があり、そ
の下面に銅層５があり、この銅層５の厚さは、層１と層
３の厚さの合計に等しい。銅層３と銅層５を腐蝕して、
少なくともそこに経路を形成するために銅層３の中に複
数のホール７を設けると共に、図２に示すように、層５
をそのスタッド部分５以外は全て除去する。次いで、ポ
リイミド１と腐蝕された銅３、銅５の基板を必要に応じ
て熱可塑性状態まで加熱し、図３に示すように、複数の
スタッド５がポリイミドを貫いてホール７の壁へ押し込
まれて、ポリイミド１の一部分がスタッド上に残された
ままとなる。スタッドは、好ましくは摩擦はめあいによ
り保持されかつ、好ましくはスタッド５の底部と基板１
の底部とが同一平面上となるようにして、スタッドをホ
ール内で銅層３と接触させる。スタッド５の移動により
経路が形成され、スタッドはホール７内に相互結合され
ることになる。この実施例において、銅層５に属する厚
さのために、構造の最上面は、スタッド５を覆うプラグ
として残存するポリイミド１の部分を除去した後に、平
面の性質を有する。必要であれば、スタッド５の露出表
面と銅回路３を標準的な方法または他の方法で、ニッケ
ルとパラジウムでコートしてもよい。回路３への接続点
はスタッドのいずれの端部でも使用できる。そうした接
続は、たとえば、半導体チップまたは類似のもののプリ
ント配線ボードやパッドに適用してもよい。
【００１１】この発明の第２の実施例によれば、銅層５
がポリイミド層１と銅層３の合計よりも大きいことを除
けば、図１に示すのと同じ装置で作業を開始する。この
作業は、図２と図３について上に議論したのと同一であ
る。しかしながら、銅層５が層１と層３の合計の厚さよ
りも厚いので、スタッド５がポリイミド層１の底面を越
えて延在して、したがって、図４に示すように、パッケ
ージへボールを追加するステップを必要とせずに、先行
技術のボールグリッドアレーのボールの機能を効果的に
与える。スタッド５の全てまたはそのいくつかは、たと
えばプリント配線基板へ、ボールグリッドアレーに置き
換わる機能として標準的な方法で接続され得るのである
が、たとえば半導体チップまたはパケージをこれらスタ
ッドの一つまたはそれ以上、および／または層３内に決
定された回路トレースの一つまたはそれ以上の部分に接
続してもよい。
がポリイミド層１と銅層３の合計よりも大きいことを除
けば、図１に示すのと同じ装置で作業を開始する。この
作業は、図２と図３について上に議論したのと同一であ
る。しかしながら、銅層５が層１と層３の合計の厚さよ
りも厚いので、スタッド５がポリイミド層１の底面を越
えて延在して、したがって、図４に示すように、パッケ
ージへボールを追加するステップを必要とせずに、先行
技術のボールグリッドアレーのボールの機能を効果的に
与える。スタッド５の全てまたはそのいくつかは、たと
えばプリント配線基板へ、ボールグリッドアレーに置き
換わる機能として標準的な方法で接続され得るのである
が、たとえば半導体チップまたはパケージをこれらスタ
ッドの一つまたはそれ以上、および／または層３内に決
定された回路トレースの一つまたはそれ以上の部分に接
続してもよい。
【００１２】この発明をその特定の好ましい実施例を参
照して説明してきたが、多くの変化と修正が当業者に直
ちに明らかになるであろう。したがって、先行技術に照
らしてそうした全ての変化と修正を含むように、前記の
特許請求の範囲が解釈されることが目的である。
照して説明してきたが、多くの変化と修正が当業者に直
ちに明らかになるであろう。したがって、先行技術に照
らしてそうした全ての変化と修正を含むように、前記の
特許請求の範囲が解釈されることが目的である。
【００１３】以上の説明に関して更に以下の項を開示す
る。
る。
【００１４】（１） 基板内に導電性経路を製作する方
法であって、（ａ） 第１および第２の対向する表面を
有する電気絶縁基板を供給するステップと、（ｂ） 前
記第１の前記対向する表面上に、導電物質の第１層を形
成するステップと、（ｃ） 前記第２の前記対向する表
面上に、導電物質の第２層を形成し、前記第２層の厚さ
は、前記電気絶縁層よりも厚く、前記電気絶縁層と前記
第１層の厚さの合計よりも厚くないステップと、（ｄ）
側壁を有する前記第１層内に一つの孔を形成するステ
ップと、（ｅ） 前記第１層内の前記孔に整列して前記
第２層内にスタッドを形成するステップと、（ｆ） 前
記スタッドを前記基板に貫通させて、前記孔の側壁に接
触するようにするステップを含んでなる、前記方法。
法であって、（ａ） 第１および第２の対向する表面を
有する電気絶縁基板を供給するステップと、（ｂ） 前
記第１の前記対向する表面上に、導電物質の第１層を形
成するステップと、（ｃ） 前記第２の前記対向する表
面上に、導電物質の第２層を形成し、前記第２層の厚さ
は、前記電気絶縁層よりも厚く、前記電気絶縁層と前記
第１層の厚さの合計よりも厚くないステップと、（ｄ）
側壁を有する前記第１層内に一つの孔を形成するステ
ップと、（ｅ） 前記第１層内の前記孔に整列して前記
第２層内にスタッドを形成するステップと、（ｆ） 前
記スタッドを前記基板に貫通させて、前記孔の側壁に接
触するようにするステップを含んでなる、前記方法。
【００１５】（２） 前記スタッドは、前記ホールの側
壁と摩擦はめあいを供給する横断面を有する第１項記載
の方法。
壁と摩擦はめあいを供給する横断面を有する第１項記載
の方法。
【００１６】（３） 前記ホールに整列した前記基板の
領域内で、前記基板をステップ（ｆ）に先立って熱可塑
性状態まで加熱するステップを更に含んでなる第１項記
載の方法。
領域内で、前記基板をステップ（ｆ）に先立って熱可塑
性状態まで加熱するステップを更に含んでなる第１項記
載の方法。
【００１７】（４） 前記ホールに整列した前記基板の
領域内で、前記基板をステップ（ｆ）に先立って熱可塑
性状態まで加熱するステップを更に含んでなる第２項記
載の方法。
領域内で、前記基板をステップ（ｆ）に先立って熱可塑
性状態まで加熱するステップを更に含んでなる第２項記
載の方法。
【００１８】（５） 前記基板はポリイミドであり、前
記導電物質は銅および銅をベースとする物質からなるク
ラスから取られる第１項記載の方法。
記導電物質は銅および銅をベースとする物質からなるク
ラスから取られる第１項記載の方法。
【００１９】（６） 前記基板はポリイミドであり、前
記導電物質は銅および銅をベースとする物質からなるク
ラスから取られる第２項記載の方法。
記導電物質は銅および銅をベースとする物質からなるク
ラスから取られる第２項記載の方法。
【００２０】（７） 前記基板はポリイミドであり、前
記導電物質は銅および銅をベースとする物質からなるク
ラスから取られる第３項記載の方法。
記導電物質は銅および銅をベースとする物質からなるク
ラスから取られる第３項記載の方法。
【００２１】（８） 前記基板はポリイミドであり、前
記導電物質は銅および銅をベースとする物質からなるク
ラスから取られる第４項記載の方法。
記導電物質は銅および銅をベースとする物質からなるク
ラスから取られる第４項記載の方法。
【００２２】（９） 基板内に導電性経路を製作する方
法であって、（ａ） 第１および第２の対向する表面を
有する電気絶縁基板を供給するステップと、（ｂ） 前
記第１の前記対向する表面上に、導電物質の第１層を形
成するステップと、（ｃ） 前記第２の前記対向する表
面上に、導電物質の第２層を形成し、前記第２層の厚さ
は、前記電気絶縁層と前記第１層の厚さの合計よりも厚
いステップと、（ｄ） 側壁を有する前記第１層内に一
つの孔を形成するステップと、（ｅ） 前記第１層内の
前記孔に整列して前記第２層内にスタッドを形成するス
テップと、（ｆ） 前記スタッドを前記基板に貫通させ
て、前記孔の側壁に接触させて、前記スタッドが前記第
１層を超えて延伸するようにするステップを含んでな
る、前記方法。
法であって、（ａ） 第１および第２の対向する表面を
有する電気絶縁基板を供給するステップと、（ｂ） 前
記第１の前記対向する表面上に、導電物質の第１層を形
成するステップと、（ｃ） 前記第２の前記対向する表
面上に、導電物質の第２層を形成し、前記第２層の厚さ
は、前記電気絶縁層と前記第１層の厚さの合計よりも厚
いステップと、（ｄ） 側壁を有する前記第１層内に一
つの孔を形成するステップと、（ｅ） 前記第１層内の
前記孔に整列して前記第２層内にスタッドを形成するス
テップと、（ｆ） 前記スタッドを前記基板に貫通させ
て、前記孔の側壁に接触させて、前記スタッドが前記第
１層を超えて延伸するようにするステップを含んでな
る、前記方法。
【００２３】（１０） 前記スタッドは、前記ホールの
側壁と摩擦はめあいをもたらす横断面を有する第９項記
載の方法。
側壁と摩擦はめあいをもたらす横断面を有する第９項記
載の方法。
【００２４】（１１） 前記ホールに整列した前記基板
の領域内で、前記基板をステップ（ｆ）に先立って熱可
塑性状態まで加熱するステップを更に含んでなる第９項
記載の方法。
の領域内で、前記基板をステップ（ｆ）に先立って熱可
塑性状態まで加熱するステップを更に含んでなる第９項
記載の方法。
【００２５】（１２） 前記ホールに整列した前記基板
の領域内で、前記基板をステップ（ｆ）に先立って熱可
塑性状態まで加熱するステップを更に含んでなる第１０
項記載の方法。
の領域内で、前記基板をステップ（ｆ）に先立って熱可
塑性状態まで加熱するステップを更に含んでなる第１０
項記載の方法。
【００２６】（１３） 前記基板はポリイミドであり、
前記導電物質は銅および銅をベースとする物質からなる
クラスから取られる第９項記載の方法。
前記導電物質は銅および銅をベースとする物質からなる
クラスから取られる第９項記載の方法。
【００２７】（１４） 前記基板はポリイミドであり、
前記導電物質は銅および銅をベースとする物質からなる
クラスから取られる第１０記載の方法。
前記導電物質は銅および銅をベースとする物質からなる
クラスから取られる第１０記載の方法。
【００２８】（１５） 前記基板はポリイミドであり、
前記導電物質は銅および銅をベースとする物質からなる
クラスから取られる第１１項記載の方法。
前記導電物質は銅および銅をベースとする物質からなる
クラスから取られる第１１項記載の方法。
【００２９】（１６） 前記基板はポリイミドであり、
前記導電物質は銅および銅をベースとする物質からなる
クラスから取られる第１２項記載の方法。
前記導電物質は銅および銅をベースとする物質からなる
クラスから取られる第１２項記載の方法。
【００３０】（１７） 基板内に導電性経路を製作する
方法であって、第１および第２の対向する表面を有する
電気絶縁性の基板を供給することと、第１の対向する面
の上に導電物質の第１層を形成することと、第２の対向
する面の上に導電物質の第２層を形成することを含む。
一つの実施例によれば、この第２層の厚さは、電気絶縁
層よりも厚く、電気絶縁層と第１層の合計よりも厚くな
い。第２の実施例によれば、この第２層の厚さは、電気
絶縁層よりも厚く、電気絶縁層と第１層の合計よりも厚
くない。側壁を有する第１層内にホールが形成される。
第１層内のホールに整列して第２層内にスタッドが形成
される。このスタッドは基板を貫通して押し込まれ、ホ
ールの側壁に接触する。このスタッドは好ましくはホー
ルの側壁と、摩擦はめあいをもたらすような横断面を有
する。第２の実施例によれば、このスタッドはポリイミ
ド層の底側を超えて延伸して、ボールグリッドアレーか
らボールの効果を供給する。必要ならばスタッドを基板
に押し込むのに先立って、基板を熱可塑性状態まで加熱
し得る。好ましくは基板はポリイミドであり、また前記
導電物質は、好ましくは銅および銅をベースとする物質
から取られる。
方法であって、第１および第２の対向する表面を有する
電気絶縁性の基板を供給することと、第１の対向する面
の上に導電物質の第１層を形成することと、第２の対向
する面の上に導電物質の第２層を形成することを含む。
一つの実施例によれば、この第２層の厚さは、電気絶縁
層よりも厚く、電気絶縁層と第１層の合計よりも厚くな
い。第２の実施例によれば、この第２層の厚さは、電気
絶縁層よりも厚く、電気絶縁層と第１層の合計よりも厚
くない。側壁を有する第１層内にホールが形成される。
第１層内のホールに整列して第２層内にスタッドが形成
される。このスタッドは基板を貫通して押し込まれ、ホ
ールの側壁に接触する。このスタッドは好ましくはホー
ルの側壁と、摩擦はめあいをもたらすような横断面を有
する。第２の実施例によれば、このスタッドはポリイミ
ド層の底側を超えて延伸して、ボールグリッドアレーか
らボールの効果を供給する。必要ならばスタッドを基板
に押し込むのに先立って、基板を熱可塑性状態まで加熱
し得る。好ましくは基板はポリイミドであり、また前記
導電物質は、好ましくは銅および銅をベースとする物質
から取られる。
【図１】この発明のとおりの第１実施例によるプロセス
の流れを提示する略図である。
の流れを提示する略図である。
【図２】この発明のとおりの第１実施例によるプロセス
の流れを提示する略図である。
の流れを提示する略図である。
【図３】この発明のとおりの第１実施例によるプロセス
の流れを提示する略図である。
の流れを提示する略図である。
【図４】この発明のとおりの第２実施例によるプロセス
のフローの一部分である。
のフローの一部分である。
１ 基板 ３ 銅層 ５ 銅層 ７ ホール
Claims (1)
- 【請求項１】 基板内に導電性経路を製作する方法であ
って、 （ａ） 第１および第２の対向する表面を有する電気絶
縁基板を供給するステップと、 （ｂ） 前記第１の前記対向する表面上に、導電物質の
第１層を形成するステップと、 （ｃ） 前記第２の前記対向する表面上に、導電物質の
第２層を形成し、前記第２層の厚さは、前記電気絶縁層
よりも厚く、前記電気絶縁層と前記第１層の厚さの合計
よりも厚くないステップと、 （ｄ） 側壁を有する前記第１層内に孔を形成するステ
ップと、 （ｅ） 前記第１層内の前記孔に整列して前記第２層内
にスタッドを形成するステップと、 （ｆ） 前記スタッドを前記基板に貫通させて、前記孔
の側壁に接触するようにするステップを含んでなる、前
記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8535598A | 1998-05-13 | 1998-05-13 | |
| US085355 | 1998-05-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11345909A true JPH11345909A (ja) | 1999-12-14 |
Family
ID=22191065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11133324A Pending JPH11345909A (ja) | 1998-05-13 | 1999-05-13 | チップサイズパッケ―ジ基板の製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6153518A (ja) |
| JP (1) | JPH11345909A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6889429B2 (en) * | 2001-03-26 | 2005-05-10 | Semiconductor Components Industries, L.L.C. | Method of making a lead-free integrated circuit package |
| JP4045143B2 (ja) * | 2002-02-18 | 2008-02-13 | テセラ・インターコネクト・マテリアルズ，インコーポレイテッド | 配線膜間接続用部材の製造方法及び多層配線基板の製造方法 |
| US8227295B2 (en) * | 2008-10-16 | 2012-07-24 | Texas Instruments Incorporated | IC die having TSV and wafer level underfill and stacked IC devices comprising a workpiece solder connected to the TSV |
| US8859425B2 (en) * | 2012-10-15 | 2014-10-14 | Micron Technology, Inc. | Devices, systems, and methods related to forming through-substrate vias with sacrificial plugs |
-
1999
- 1999-04-28 US US09/301,533 patent/US6153518A/en not_active Expired - Lifetime
- 1999-05-13 JP JP11133324A patent/JPH11345909A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6153518A (en) | 2000-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930256B1 (en) | Integrated circuit substrate having laser-embedded conductive patterns and method therefor | |
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| US5896271A (en) | Integrated circuit with a chip on dot and a heat sink | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| US6153518A (en) | Method of making chip size package substrate | |
| JP2004221388A (ja) | 電子部品搭載用多層基板及びその製造方法 | |
| WO2007040193A1 (ja) | ハイブリッド集積回路装置とその製造方法 | |
| JPH0685425A (ja) | 電子部品搭載用基板 | |
| JP2002289999A (ja) | 配線基板及びその製造方法 | |
| JP2003255017A (ja) | 電子デバイス検査用コンタクトシート | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP2002016330A (ja) | 部品実装用基板およびその製造方法 | |
| JP2954559B2 (ja) | 配線基板の電極構造 | |
| JP2005136339A (ja) | 基板接合方法およびその接合構造 | |
| JPH06188560A (ja) | プリント配線板の製造方法 | |
| JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JPH0438159B2 (ja) | ||
| JP4572438B2 (ja) | 検査治具の製造方法及び検査治具 | |
| JP2006229191A (ja) | 接点部材及びその製造方法、前記接点部材が取り付けられた電子部材及びその製造方法 | |
| JPH1022412A (ja) | ボールグリッドアレイ型回路基板 | |
| JP2005251705A (ja) | フィルム状電子部品と端子部品の接合構造及び接合方法 | |
| JP2689956B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPH09283931A (ja) | 多層配線基板 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 |