JPH11353151A - デジタル数値列の補正装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】 正規の値から外れたデジタル数値列を正規の
値に補正することができるデジタル数値列の補正装置を
提供する。 【解決手段】 係数列和演算部３４は、数値列である係
数列の和を計算する。減算器３５は正規化数Ｎと係数列
和との差をとることによって、係数列全体として補正す
べき補正値Ｘを生成し、保持部３６はそれを保持する。
順位付け部３７は、係数列を構成する数値を大きさ順に
並び替える。加算器３８，加算値設定部３９，加算値供
給部４０は、数値の大きい順に補正値Ｘに達するまで１
ずつ加算する。これによって、数値列は正規の値へと補
正される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フィルタ演算装置
に用いる係数列等のデジタル数値列を正規化した後に発
生する丸め誤差を補正するためのデジタル数値列の補正
装置及び方法に関する。

【０００２】

【従来の技術】近年、デジタルフィルタ演算装置がテレ
ビジョン受像機や画像処理装置に多く用いられている。
その際、そのフィルタ演算装置にフィルタ係数列を外部
から与える形式の場合には、多くの映像機器では、フィ
ルタ演算装置に８ビット程度のデジタル数値列として係
数列を供給する。

【０００３】例えば次の５つの符号付き係数列｛Ａｎ｝
があった場合、実際にフィルタ演算装置に供給する係数
列としては、その係数列の合計がゲイン１となるような
所定の値に正規化することが必要である。係数列｛Ａ
ｎ｝を構成する係数の合計（和）をＳ_Anとし、係数列
｛Ａｎ｝を8ビットで正規化したものをＣｎとすると、
Ｓ_{A n}，Ｃｎは以下のように表される。

【０００４】 Ａｎ＝｛Ａ０，Ａ１，Ａ２，Ａ３，Ａ４｝ …（１） Ｓ_An＝Ａ０＋Ａ１＋Ａ２＋Ａ３＋Ａ４ …（２） Ｃｎ＝｛１２７×（Ａ０／Ｓ_An），１２７×（Ａ１／Ｓ_An）， １２７×（Ａ２／Ｓ_An），１２７×（Ａ３／Ｓ_An）， １２７×（Ａ４／Ｓ_An）｝ …（３）

【０００５】この（３）式より分かるように、一般的に
係数列のような数値列を正規化する際には除算や乗算を
行うので、正規化によって必ず剰余が発生し、最終的な
係数列｛Ｃｎ｝を構成する５つの係数の和は１２７とは
ならない。即ち、ここで丸め誤差が発生することとな
る。

【０００６】ここで、フィルタ演算装置の構成と上記の
正規化後の丸め誤差との関連について説明する。図５は
一般的なＦＩＲフィルタによるフィルタ演算装置の一例
を示すブロック図である。図５において、入力データは
遅延素子１〜５に順次入力されて遅延される。遅延素子
１〜５の出力はそれぞれ乗算器６〜１０に入力される。
乗算器６〜１０にはそれぞれ係数Ｃ０〜Ｃ４なる係数が
入力され、入力されたデータに係数を乗じて出力する。
乗算器６〜１０の出力は加算器１１によって加算されて
出力される。

【０００７】この図５に示す構成のフィルタ演算装置で
は、乗算器６〜１０に与える係数Ｃ０〜Ｃ４を、１画面
内で変化させることはない。従って、乗算器６〜１０に
対し、係数列を正規化して係数Ｃ０〜Ｃ４として与えた
場合、その係数列に丸め誤差があったとしても、１画面
全体に均一に作用するので、表示される映像に対する影
響はほとんどない。

【０００８】しかしながら、図６に示すような、係数巡
回型の多相フィルタを用いたフィルタ演算装置では、係
数列の丸め誤差が問題となる。図６において、入力デー
タは遅延素子２１，２２に順次入力されて遅延される。
遅延素子２１，２２の出力はそれぞれ乗算器２３，２４
に入力される。乗算器２３，２４にはそれぞれ係数１
０，１１なる係数が入力され、入力されたデータに係数
を乗じて出力する。乗算器２３，２４出力は加算器２５
によって加算されて出力される。

【０００９】この図６に示す構成においては、乗算器２
３，２４に与える係数ｈ（ｎ），ｋ（ｎ）なる係数の値
は、フィルタリング（画素補間）の対象とされているデ
ータ（画素）の位置（位相）に応じて変化する。換言す
れば、乗算器２３，２４に与える係数ｈ（ｎ），ｋ
（ｎ）の値は１画面内で変化する。乗算器２３，２４に
対し、係数列を正規化して係数ｈ（ｎ），ｋ（ｎ）とし
て与えた場合、その係数列に丸め誤差があると、その誤
差は表示される映像に対する影響として視覚上認識され
てしまう。

【００１０】これについてさらに説明する。図７におい
て、（Ａ）はフィルタ演算装置への入力データ、（Ｂ）
はフィルタ演算装置による画素動作を示している。図７
（Ａ）における●は原画素（実画素）であり、○は仮想
的に示した画素である。入力データが、図７（Ａ）に示
すように、Ｄ（０），Ｄ（１），Ｄ（２），Ｄ（３），
Ｄ（４），Ｄ（５）…であるとすると、これらの画素Ｄ
（ｎ）によって、図７（Ｂ）に示すように、補間画素Ｑ
（０），Ｑ（１），Ｑ（２），Ｑ（３），Ｑ（４），Ｑ
（５），Ｑ（６）…が生成される。

【００１１】これらの補間画素Ｑ（０）〜Ｑ（６）の
内、例えば補間画素Ｑ（０）〜Ｑ（５）は、ｈ（ｎ）
（ｎ＝０〜４），ｋ（ｎ）（ｎ＝０〜４）を係数とし
て、次のように表される。

【００１２】 Ｑ（０）＝Ｄ（０）×ｈ（０）＋Ｄ（１）×ｋ（０） …（４） Ｑ（１）＝Ｄ（１）×ｈ（１）＋Ｄ（２）×ｋ（１） …（５） Ｑ（２）＝Ｄ（２）×ｈ（２）＋Ｄ（３）×ｋ（２） …（６） Ｑ（３）＝Ｄ（３）×ｈ（３）＋Ｄ（４）×ｋ（３） …（７） Ｑ（４）＝Ｄ（４）×ｈ（４）＋Ｄ（５）×ｋ（４） …（８） Ｑ（５）＝Ｄ（５）×ｈ（０）＋Ｄ（６）×ｋ（０） …（９）

【００１３】周知のように、補間画素Ｑ（ｎ）は、その
補間画素Ｑ（ｎ）を生成する左右近傍の原画素Ｄ（ｎ）
からの距離の重みにより決定された係数を用いて生成さ
れる。このことは、フィルタ係数の設計手段そのもので
あり、ここではその説明を省略する。

【００１４】原画素Ｄ（ｎ）とＤ（ｎ＋１）との間を５
等分する周期で補間画素Ｑ（ｎ）を生成するとすると、
ｈ（０）〜ｈ（４），ｋ（０）〜ｋ（４）は以下のよう
になり、これを繰り返す。ｈ（０）＝５／５，ｋ（０）
＝０／５ ｈ（１）＝４／５，ｋ（１）＝１／５ ｈ（２）＝３／５，ｋ（２）＝２／５ ｈ（３）＝２／５，ｋ（３）＝３／５ ｈ（４）＝１／５，ｋ（４）＝４／５

【００１５】そして、係数の精度を８ビット（２５６階
調）として書き換えると、以下のようになる。なお、丸
め処理を“→"で表すものとする。 ｈ（０）＝２５５，ｋ（０）＝０ ｈ（１）＝２０４．８→２０４，ｋ（１）＝５１．２→
５１ ｈ（２）＝１５３．６→１５３，ｋ（２）＝１０２．４
→１０２ ｈ（３）＝１０２．４→１０２，ｋ（３）＝１５３．６
→１５３ ｈ（４）＝５１．２→５１，ｋ（４）＝２０４．８→２
０４

【００１６】さらに、一例として、Ｄ（０）〜D（６）
をそれぞれ１３２，１２０，９６，８０，１００，１１
０，１２２とし、Ｑ（ｎ）を８ビットとして上記（４）
〜（９）式を計算すると、以下のようになる。ここで
は、丸め処理を切り捨てにて行うこととする。ここで
は、Ｑ（ｎ）を８ビットで表現するために、Ｑ（ｎ）を
２５６で割っている

【００１７】 Ｑ（０）＝(132×255＋120×0)/256＝131 Ｑ（１）＝(120×204＋96×51)/256＝114 Ｑ（２）＝(96×153＋80×102)/256＝89 Ｑ（３）＝(80×102＋100×153)/256＝91 Ｑ（４）＝(100×51＋110×204)/256＝107 Ｑ（５）＝(110×255＋122×0)/256＝109

【００１８】次に、Ｄ（０）〜D（６）を全て１３２と
し、Ｑ（ｎ）を８ビットとして上記（４）〜（９）式を
計算すると、以下のようになる。ここでも、Ｑ（ｎ）を
８ビットで表現するために、Ｑ（ｎ）を２５６で割って
いる。

【００１９】 Ｑ（０）＝(132×255＋132×0)/256＝131 …（１０） Ｑ（１）＝(132×204＋132×51)/256＝131 …（１１） Ｑ（２）＝(132×153＋132×102/256)＝130 …（１２） Ｑ（３）＝(132×102＋132×153)/256＝130 …（１３） Ｑ（４）＝(132×51＋132×20４)/256＝131 …（１４） Ｑ（５）＝(132×255＋132×0)/256＝131 …（１５）

【００２０】ここで、（１２）式及び（１３）式で誤差
が発生している。しかしながら、これは係数によるもの
ではなく、単なるフィルタの演算結果の誤差である。な
ぜならば、係数の和は全て正規化しており、ｈ（ｎ）＋
ｋ（ｎ）は全て２５５となっているからである。この種
の誤差は、演算精度を向上させれば、回避することが可
能である。

【００２１】次に、係数列をサンプリング関数から求め
る例について示す。サンプリング関数は、Ｆ（ｘ）＝ｓ
ｉｎ（ｘ）／ｘで表され、フィルタ演算装置の係数列の
導出に頻繁に使用される。Ｆ（ｘ）が０〜１の値となる
部分を上記と同様に５等分する周期で補間画素Ｑ（ｎ）
を生成するとし、8ビット精度とすると、ｈ（０）〜ｈ
（４），ｋ（０）〜ｋ（４）は以下のようになる。

【００２２】 ｈ（０）＝２５５，ｋ（０）＝０ ｈ（１）＝２３５，ｋ（１）＝５５ ｈ（２）＝１９１，ｋ（２）＝１２７ ｈ（３）＝１２７，ｋ（３）＝１９１ ｈ（４）＝５５，ｋ（４）＝２３５

【００２３】このままでは、ｈ（ｎ）＋ｋ（ｎ）が２５
５、即ち、ゲイン１を超えるため、ｈ（ｎ），ｋ（ｎ）
をｈ（ｎ）とｋ（ｎ）との和で正規化すると、次のよう
になる。

【００２４】 ｈ（０）＝255×255/(255+0)＝255，ｋ（０）＝0×255/
(255+0)＝0 ｈ（１）＝235×255/(235+55)＝206，ｋ（１）＝55×25
5/(235+55)=48 ｈ（２）＝191×255/(191+127)＝153，ｋ（２）＝127×
255/(191+127)＝101 ｈ（３）＝127×255/(127+191)＝101，ｋ（３）＝191×
255/(127+191)＝153 ｈ（４）＝55×255/(235+55)＝48，ｋ（４）＝235×255
/(235+55)＝206

【００２５】ここで再び、Ｄ（０）〜Ｄ（６）を全て１
３２とし、Ｑ（ｎ）を８ビットとして上記（４）〜
（９）式を計算すると、以下のようになる。

【００２６】 Ｑ（０）＝(132×255＋132×0)/256＝131 …（１６） Ｑ（１）＝(132×206＋132×48)/256＝130 …（１７） Ｑ（２）＝(132×153＋132×101)/256＝130 …（１８） Ｑ（３）＝(132×101＋132×153)/256＝130 …（１９） Ｑ（４）＝(132×48＋132×206)/256＝130 …（２０） Ｑ（５）＝(132×0＋132×255)/256＝131 …（２１）

【００２７】この例でも、Ｄ（０）〜Ｄ（６）が直流成
分に相当する一定値である１３２としても、Ｑ（ｎ）の
値はばらついている。このばらつきは上述したフィルタ
の演算結果の誤差ではなく、係数を正規化した際に発生
した丸め誤差である。即ち、ｈ（ｎ）＋ｋ（ｎ）は一定
値（２５５）にはなっていない。この種の丸め誤差は演
算精度を向上させても解消されるという保証はない。

【００２８】

【発明が解決しようとする課題】このように、フィルタ
演算装置に用いる係数列等のデジタル数値列を正規化し
た後に発生する丸め誤差があると、画面上で線状のパタ
ーンとして認識されてしまうこととなり、映像の品位を
損なって大きな問題となる。

【００２９】本発明はこのような問題点に鑑みなされた
ものであり、正規の値から外れたデジタル数値列を正規
の値に補正することができるデジタル数値列の補正装置
及び方法を提供することを目的とする。

【００３０】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、（１）所定の正規化数で
正規化されたデジタル数値列を構成する数値を正規の値
に補正するデジタル数値列の補正装置において、前記数
値列を構成する数値の和を計算する数値列和演算部と、
前記正規化数と前記数値列和演算部によって得た数値列
和との差をとることによって、前記数値列全体として補
正すべき補正値を生成する補正値生成部と、前記数値列
を構成するいずれかの数値に前記補正値を加減算するこ
とによって、前記数値列を構成する数値を正規の値に補
正する補正部とを備えて構成したことを特徴とするデジ
タル数値列の補正装置を提供し、（２）所定の正規化数
で正規化されたデジタル数値列を構成する数値を正規の
値に補正するデジタル数値列の補正方法において、前記
数値列を構成する数値の和を計算する数値列和演算ステ
ップと、前記正規化数と前記数値列和演算ステップによ
って得た数値列和との差をとることによって、前記数値
列全体として補正すべき補正値を生成する補正値生成ス
テップと、前記数値列を構成するいずれかの数値に前記
補正値を加減算することによって、前記数値列を構成す
る数値を正規の値に補正する補正ステップとを備えて構
成したことを特徴とするデジタル数値列の補正方法を提
供するものである。

【００３１】

【発明の実施の形態】以下、本発明のデジタル数値列の
補正装置及び方法について、添付図面を参照して説明す
る。図1は本発明のデジタル数値列の補正装置及び方法
の一実施例を示すブロック図、図2は本発明のデジタル
数値列の補正装置及び方法を説明するための図、図3は
本発明のデジタル数値列の補正装置及び方法によるフィ
ルタ係数列の補正前の状態を示す図、図4は本発明のデ
ジタル数値列の補正装置及び方法によるフィルタ係数列
の補正後の状態を示す図である。

【００３２】図1において、係数列発生部３１は、係数
列Ａｎを発生する。正規化部３２は、正規化数発生部３
３からの正規化数Ｎに応じて、係数列Ａｎを正規化す
る。なお、8ビットで正規化するのであれば、正規化数
Ｎは２５５となる。正規化部３２の出力は、正規化後の
係数列Ｃｎとなる。

【００３３】本実施例では、前述のサンプリング関数Ｆ
（ｘ）＝ｓｉｎ（ｘ）／ｘにより導出した係数列を例と
して説明する。ｈ（ｎ）とｋ（ｎ）との和（ここでは２
５５）で正規化した後のｈ（ｎ），ｋ（ｎ）とｈ（ｎ）
＋ｋ（ｎ）を表1に示す。表1より、番号１〜４のｈ
（ｎ）＋ｋ（ｎ）が正規の２５５より1少ないことが分
かる。

【００３４】

【表1】

【００３５】正規化部３２より出力された係数列Ｃｎ
は、係数列和演算部３４及び係数列順位付け部３７に入
力される。係数列和演算部３４は、係数列を構成する係
数の和を演算する。演算した結果が、表1に示すｈ
（ｎ）＋ｋ（ｎ）である。係数列和演算部３４の演算結
果である係数列和をＳとする。減算器３５には正規化数
発生部３３からの正規化数Ｎ（ここでは２５５）と係数
列和演算部３４からの係数列和Ｓが入力され、正規化数
Ｎより係数列和Ｓを減算する。減算器３５による減算結
果は係数列補正値保持部３６に入力される。

【００３６】表1の例では、番号１〜４のｈ（ｎ）＋ｋ
（ｎ）が1足りないので、係数列補正値保持部３６に
は、番号１〜４の係数列が入力される毎に、補正値１が
保持されることとなる。減算器３５によって得られ、係
数列補正値保持部３６に保持された補正値をＸとする
と、補正値Ｘは、係数列Ｃｎ全体として補正すべき値を
意味していることなる。減算器３５及び係数列補正値保
持部３６は、係数列Ｃｎ全体として補正すべき補正値Ｘ
を生成する補正値生成部である。

【００３７】一方、係数列順位付け部３７は、入力され
た係数列Ｃｎを構成する係数の大きさを判定して順位付
けを行うと共に、その係数を大きさ順に並び替える。大
きさ順に並べられた係数列Ｃｎは加算器３８に入力され
る。表2には、表1に示すｈ（ｎ），ｋ（ｎ）を大きさ順
に並べた状態を示している。第1と記載した列はｈ
（ｎ），ｋ（ｎ）の内、大きい方の係数であり、第2と
記載したは列はｈ（ｎ），ｋ（ｎ）の内、小さい方の係
数である。ここでは、図6で説明したように、係数列は
２つの係数よりなるので、２つの係数を大きさ順に並べ
ているが、さらに多数の係数よりなる係数列でも同様に
大きさ順に並べる。

【００３８】

【表２】

【００３９】表2には、係数列補正値保持部３６が保持
する補正値Ｘと、その補正値Ｘによって補正される係数
（ｈ（ｎ），ｋ（ｎ）のいずれか）の修正値も示してい
る。２５５−（ｈ（ｎ）＋ｋ（ｎ））が補正値Ｘであ
る。なお、番号０の係数列は、補正値が０で係数を補正
する必要がないので、修正値の欄には“−"と示してい
る。

【００４０】係数列補正値保持部３６に保持された補正
値Ｘは、加算値設定部３９に入力される。加算値設定部
３９は、補正値Ｘが０であれば、加算値供給部４０に０
を供給する。加算値設定部３９は、補正値Ｘが０でなけ
れば、加算値供給部４０に１を供給する。加算値供給部
４０が保持する値をＭとすれば、加算値供給部４０は、
加算値Ｍとして１もしくは０を保持し、これを加算器３
８に供給する。

【００４１】加算器３８の結果が加算値設定部３９に入
力されると、加算値設定部３９は、補正値Ｘより１を減
じ、その1を減じた新たな補正値Ｘに対し、上記と同じ
動作を繰り返す。表2の例では、補正値Ｘはいずれも１
であるので、加算器３８，加算値設定部３９，加算値供
給部４０によるループを一巡させることなる。補正値Ｘ
が３であれば、加算器３８，加算値設定部３９，加算値
供給部４０によるループを３巡させ、補正値Ｘが５であ
れば、そのループを５巡させることなる。

【００４２】以上の動作によって、係数列Ｃｎは、その
係数列Ｃｎを構成する係数の値の大きい順より、補正値
Ｘに達するまで係数毎に１ずつ係数値が補正され、ｈ
（ｎ）＋ｋ（ｎ）は正規な値へと補正されることのな
る。加算器３８，加算値設定部３９，加算値供給部４０
によるループは、係数列Ｃｎを構成する係数を正規の値
に補正する補正部として動作している。

【００４３】このように、係数の値の大きい順より係数
値を補正するのは、丸め誤差を調整する影響を最も小さ
くすることができるからである。なお、ｈ（ｎ），ｋ
（ｎ）が同一の値であれば、その順にかかわらず、いず
れを補正してもよい。

【００４４】以上のように補正した結果、表1に示す係
数列は表3のようになる。表3に示すように、ｈ（ｎ）＋
ｋ（ｎ）は全て２５５に補正され、丸め誤差が解消して
いる。

【００４５】

【表3】

【００４６】そして、加算器３８，加算値設定部３９，
加算値供給部４０のループによる係数の補正が終了する
と、補正後の係数列は再配置部４１に入力され、元の順
序に戻される。再配置部４１からは係数が正規な値に補
正された係数列ＣＡ′が出力される。

【００４７】本実施例では、係数列順位付け部３７が、
係数列Ｃｎを構成する係数の大きさを判定して順位付け
を行うと共に、その係数を大きさ順に並び替えるよにし
たので、再配置部４１が必要であるが、係数列順位付け
部３７がただ単に係数列Ｃｎを構成する係数の大きさを
判定して順位付けを行うのみであれば、再配置部４１は
必要ない。但し、係数を大きさ順に並び替え、加算器３
８，加算値設定部３９，加算値供給部４０のループによ
って係数を補正する方がより簡易である。

【００４８】今までの説明では、図６に示すフィルタ演
算装置のように、乗算器２３，２４に与える２つの係数
ｈ（ｎ），ｋ（ｎ）が順次切り替わる例について示し
た。次に、図２を用いて、図１の構成による係数列の補
正の一般的動作について説明する。

【００４９】図２において、（Ａ）は係数列発生部３１
が発生する係数列Ａｎであり、ここでは、Ａ０〜Ａ５の
６タップとしている。（Ｂ）は正規化部３２によって正
規化した係数列Ｃｎである。正規化数Ｎを一例として２
５５とする。（Ｃ）は減算器３５によって得る補正値Ｘ
である。補正値Ｘは、Ｎ−Ｓ、即ち、正規化数Ｎより
（Ｂ）に示す係数列Ｃｎの係数の合計Ｓを減算すること
によって得られる。なお、ここは、Ｘ＝２とする。

【００５０】さらに、図２において、（Ｄ）は係数列順
位付け部３７による順位付けを示している。ｔは係数の
大きさの順を示しており、Ｃ３＞Ｃ２＞Ｃ１＞Ｃ４＞Ｃ
５＞Ｃ６なる順位であるとする。ここでは、便宜上、Ｃ
０〜Ｃ５は元のままの順位で示している。（Ｅ）は加算
器３８，加算値設定部３９，加算値供給部４０のループ
による加算を示している。まず、最も大きい係数のＣ３
に１が加算され、その次に大きい係数Ｃ２に１が加算さ
れる。

【００５１】さらにまた、図２の（Ｆ）は再配置部４１
による係数の再配置を示している。係数Ｃ０，Ｃ１，Ｃ
４，Ｃ５は元のままで、係数Ｃ２とＣ３のみ1が加算さ
れる。係数Ｃ０〜Ｃ５は元の順に並び替えられる。

【００５２】本実施例では、加算器３８によって補正値
Ｘに達するまで係数列を構成する係数に１ずつ加算する
構成を示した。これは、丸め処理が一般的には切り捨て
処理により行われるからである。丸め処理が切り上げに
より行われる場合には、係数より１ずつ減算して正規の
値に補正すればよい。この場合には、加算器３８の代わ
りに減算器とする。即ち、本発明では、加減算器を設け
ればよい。

【００５３】図3は６タップの係数列で、データを３２
分割した場合のフィルタ係数列を示したものであり、本
発明による係数列の補正前の状態を示している。この状
態は、タップ０からタップ５までの６タップを合計した
値にはばらつきがある。この係数列を本発明の補正装置
及び補正方法で補正すると、図4となる。タップ０から
タップ５までの６タップを合計した値は全て６４と一定
となり、正規の値に補正されている。

【００５４】本実施例では、デジタル数値列の一例とし
て、フィルタ演算装置に用いるフィルタの係数列につい
て示したが、他の数値列を正規な値に補正する場合にも
用いることができることは当然である。なお、本発明
は、ハードウェアでもソフトウェアでも構成することが
できる。本発明は以上説明した本実施例に限定されるこ
とはなく、本発明の要旨を逸脱しない範囲において種々
変更が可能である。

【００５５】

【発明の効果】以上詳細に説明したように、本発明のデ
ジタル数値列の補正装置及び方法は、数値列を構成する
数値の和を計算し、正規化数と数値列和との差をとるこ
とによって、数値列全体として補正すべき補正値を生成
し、数値列を構成するいずれかの数値に補正値を加減算
することによって、数値列を構成する数値を正規の値に
補正する補正部とを備えて構成したので、正規の値から
外れたデジタル数値列を正規の値に補正することができ
る。本発明の構成をフィルタ演算装置に供給する係数列
の補正に用いた場合には、画面上に現れる線状の妨害を
取り除くことができる。また、本発明の構成は簡易な構
成で実現できるので、使い勝手がよい。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明を説明するための図である。

【図３】本発明によるフィルタ係数列の補正前の状態を
示す図である。

【図４】本発明によるフィルタ係数列の補正後の状態を
示す図である。

【図５】フィルタ演算装置の一例を示すブロック図であ
る。

【図６】フィルタ演算装置の他の一例を示すブロック図
である。

【図７】画素数変換の動作を説明するための図である。

【符号の説明】

３１ 係数列発生部 ３２ 正規化部 ３３ 正規化数発生部 ３４ 係数列和演算部（数値列和演算部） ３５ 減算器（補正値生成部） ３６ 係数列補正値保持部（補正値生成部） ３７ 係数列順位付け部 ３８ 加算器（補正部） ３９ 加算値設定部（補正部） ４０ 加算値供給部（補正部） ４１ 再配置部

Claims (6)

【特許請求の範囲】
1. 【請求項１】所定の正規化数で正規化されたデジタル数
   値列を構成する数値を正規の値に補正するデジタル数値
   列の補正装置において、 前記数値列を構成する数値の和を計算する数値列和演算
   部と、 前記正規化数と前記数値列和演算部によって得た数値列
   和との差をとることによって、前記数値列全体として補
   正すべき補正値を生成する補正値生成部と、 前記数値列を構成するいずれかの数値に前記補正値を加
   減算することによって、前記数値列を構成する数値を正
   規の値に補正する補正部とを備えて構成したことを特徴
   とするデジタル数値列の補正装置。
2. 【請求項２】前記数値列を構成する数値の大きさ順を判
   別する順位付け部をさらに備え、前記補正部は、前記数
   値列を構成する数値に対し、その数値の大きさ順に前記
   補正値に達するまで１ずつ加減算することを特徴とする
   請求項１記載のデジタル数値列の補正装置。
3. 【請求項３】前記順位付け部は、前記数値列を構成する
   数値をその数値の大きさ順に並び替えるものであり、前
   記補正部の後段に、前記順位付け部によって並び替えた
   前記数値列を元の順に並び替える再配置部をさらに備え
   ることを特徴とする請求項２記載のデジタル数値列の補
   正装置。
4. 【請求項４】所定の正規化数で正規化されたデジタル数
   値列を構成する数値を正規の値に補正するデジタル数値
   列の補正方法において、 前記数値列を構成する数値の和を計算する数値列和演算
   ステップと、 前記正規化数と前記数値列和演算ステップによって得た
   数値列和との差をとることによって、前記数値列全体と
   して補正すべき補正値を生成する補正値生成ステップ
   と、 前記数値列を構成するいずれかの数値に前記補正値を加
   減算することによって、前記数値列を構成する数値を正
   規の値に補正する補正ステップとを備えて構成したこと
   を特徴とするデジタル数値列の補正方法。
5. 【請求項５】前記数値列を構成する数値の大きさ順を判
   別する順位付けステップをさらに備え、前記補正ステッ
   プは、前記数値列を構成する数値に対し、その数値の大
   きさ順に前記補正値に達するまで１ずつ加減算すること
   を特徴とする請求項４記載のデジタル数値列の補正方
   法。
6. 【請求項６】前記順位付けステップは、前記数値列を構
   成する数値をその数値の大きさ順に並び替えるものであ
   り、前記補正ステップの後段に、前記順位付けステップ
   によって並び替えた前記数値列を元の順に並び替える再
   配置ステップをさらに備えることを特徴とする請求項５
   記載のデジタル数値列の補正方法。