JPH11353338A - 集積回路のシミュレーション方法および記録媒体 - Google Patents

集積回路のシミュレーション方法および記録媒体

Info

Publication number
JPH11353338A
JPH11353338A JP10156084A JP15608498A JPH11353338A JP H11353338 A JPH11353338 A JP H11353338A JP 10156084 A JP10156084 A JP 10156084A JP 15608498 A JP15608498 A JP 15608498A JP H11353338 A JPH11353338 A JP H11353338A
Authority
JP
Japan
Prior art keywords
conductor
integrated circuit
region
regions
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10156084A
Other languages
English (en)
Inventor
Kenichiro Sonoda
賢一郎 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10156084A priority Critical patent/JPH11353338A/ja
Priority to US09/179,178 priority patent/US6240375B1/en
Publication of JPH11353338A publication Critical patent/JPH11353338A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 セルを用いた形状シミュレーションで生じた
誤差の影響を少なくして他のシミュレーションを行なえ
るようにする。 【解決手段】 形状シミュレーションの結果から、導体
領域数Ncと各導体領域ciを構成するセル数Ncell(i)とを
算出し、各導体領域ciについてNcell(i)が電極もしくは
配線とみなす最低セル数Ncellminより大きいか等しけれ
ばその導体領域を電極もしくは配線と設定する。そうで
なければその導体領域を予め設定した上下左右前後いず
れかの方向の誘電体で置換する。例えば、Nc=4、Ncell
(1)=16,Ncell(2)=8,Ncell(3)=1,Ncell(4)=1,Ncellm
in=5とし,セル数がNcellmin以下の導体領域を上方の誘
電体で置換することにすれば、c1,c2は電極もしくは配
線とみなされ、c3,c4は誘電体ε3で置換される。すべ
ての導体領域について処理が終わると、例えば容量シミ
ュレーションを精度よく行なえる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、集積回路を構成
する素子や配線の特性をシミュレーションにより評価す
る技術に関し、特に形状シミュレーションの補正に関す
るものである。
【0002】
【従来の技術】集積回路(以下ICと呼ぶ)の集積度は
年々高まり半導体素子や配線の形状および構造がより微
細化、複雑化しつつあるが、ICの特性はこのような内
部の素子や配線の性質に大きく依存している。例とし
て、MOSFETの各電極間容量が高周波域での回路の
動作特性に大きく関わっていることや、配線間の寄生容
量が信号の遅延をもたらすことなどが挙げられる。この
ようなIC内部の形状および構造に依存した物理量が不
明であると、実際の動作速度が設計時の見積もりとは異
なるなど動作不良の一因となるおそれがある。
【0003】よってICの設計時には、製作途中または
製作後のICの予測される形状や動作を知るために多く
のシミュレータが用いられる。各工程の処理時間や温度
設定等のパラメータの変化でIC中の各場所のプロファ
イルがどう変わるかや断面や表面の形状がどうなるかを
予測するプロセスシミュレータ、不純物プロファイルや
酸化膜形状、電極もしくは配線の形状等の情報から各素
子の電気的パラメータを計算するデバイスシミュレー
タ、回路が設計どおり動作するかを検証する回路シミュ
レータ等あるが、これらを用いてシミュレーションを繰
り返し、予想されるICの形状や動作をできるだけ忠実
に再現して最適な設計を図ることが行なわれている。
【0004】このようなシミュレーション技術のうち、
導体からなる電極もしくは配線領域と、誘電体とで構成
された構造に対して、ラプラス方程式あるいは必要があ
ればポアソン方程式や電流連続の式、電流のドリフト・
拡散の式(これらを以下、単に“方程式”と略称する)
を数値計算で解き電位分布を求め、これと構造内の電荷
量分布とを用いて各電極もしくは配線間の容量を求める
という容量シミュレーションがある。方程式を数値計算
で解くことや容量値を求めることは、例えば特開平3−
89531号公報や特開平5−89212号公報に開示
されているように広く研究が行なわれている。
【0005】さて容量値は、上述のように構造内の電荷
量分布と空間の電位分布に依存し、これは換言すれば、
与えられた構造に含まれる誘電体の誘電率と、誘電体及
び導体の形状とに依存することになる。よって、高精度
のシミュレーションを行なうためには構造について正確
な情報が与えられる必要がある。
【0006】また、導体からなる電極もしくは配線領域
の構造から、集積回路内の抵抗値やインダクタンスを求
める技術もあるが、これについても同様に、構造につい
ての正確な情報が与えられなければならない。
【0007】特に現在、三次元構造での容量シミュレー
ション実現への要求が高まっているが、IC内部の複雑
な三次元構造は人手では推定することが困難であり、形
状シミュレーションにより求める必要がある。
【0008】ここで形状シミュレーションとは、ICの
ウェハ製造工程で使用するマスクとプロセス条件とを与
えて製造後の半導体素子や配線の形状を模擬的に再現す
る技術であり、上記のプロセスシミュレータで行われる
ものである。この形状シミュレーションにおいては、解
析する領域をセルと呼ばれる微小領域に分割して形状の
表現を行なうものが多い。
【0009】
【発明が解決しようとする課題】しかしこのようなセル
を用いた形状シミュレーション技術は研究途上にあるた
め、特に三次元の複雑な構造を対象とする場合には、実
際の製造プロセスによれば完全に除去されるべきはずの
金属部分や半導体基板の一部等の材質が、形状シミュレ
ーションの結果に残ってしまうことがある。これは、セ
ルという離散化した形状を用いて計算を行なうため誤差
が生じてしまうことに起因する。そのため、形状シミュ
レーションで得られた導体領域を単純に電極もしくは配
線と認識すると、実際の構造とは異なった条件で容量シ
ミュレーション等のシミュレーションを行なってしまう
ことになる。特に容量シミュレーションの場合は容量値
が導体領域同士とその間の誘電体の物性と配置関係とで
決まる物理量なので誤差から生じる微小な導体領域が高
精度化の妨げとなる。このような場合への対処法は未だ
確立されていない。
【0010】そこで本発明は、セルを用いた形状シミュ
レーションで発生した離散化による誤差を除去し、その
後のシミュレーション、例えば容量シミュレーションの
精度を向上させる技術を提供することを目的とする。
【0011】
【課題を解決するための手段】この発明のうち請求項1
にかかるものは、各々が材質及び位置の情報を有する単
位領域の集合として、集積回路の構造を求める第1のス
テップと、前記材質が導体である前記単位領域の連結体
を導体領域として認識し、前記導体領域の総数及び前記
導体領域のそれぞれが含む前記単位領域の数を算出する
第2のステップと、前記導体領域のそれぞれについて、
前記単位領域の数が電極もしくは配線の領域とみなす基
準を満たすかどうかを判定する第3のステップと、前記
第3のステップにおいて前記基準を満たさなかった前記
導体領域が含む全ての前記単位領域の材質を非導体に置
換する第4のステップと、前記第4のステップで前記材
質が置換されたものも含め、前記単位領域の前記材質及
び位置の情報を用いて、所定の方程式を解いて前記集積
回路の物理的性質を求める第5のステップとを備えるこ
とを特徴とする集積回路のシミュレーション方法であ
る。
【0012】この発明のうち請求項2にかかるものは、
前記基準とは、前記導体領域が含む前記単位領域の数
が、予め設定した設定値以上か否かである、請求項1記
載の集積回路のシミュレーション方法である。
【0013】この発明のうち請求項3にかかるものは、
前記設定値とは、前記集積回路でシミュレーションの対
象となる全領域での前記単位領域の総数と所定の割合と
の積である、請求項2記載の集積回路のシミュレーショ
ン方法である。
【0014】この発明のうち請求項4にかかるものは、
前記設定値とは、前記導体領域のそれぞれが含む前記単
位領域の数の最大値と所定の割合との積である、請求項
2記載の集積回路のシミュレーション方法である。
【0015】この発明のうち請求項5にかかるものは、
前記基準とは、前記導体領域について、それぞれの前記
導体領域が含む前記単位領域の数の大きい方から数えた
ときの順位が、予め設定された設定値以内にあるか否か
である、請求項1記載の集積回路のシミュレーション方
法である。
【0016】この発明のうち請求項6にかかるものは、
各々が材質及び位置の情報を有する単位領域の集合とし
て、集積回路の構造を求める第1のステップと、前記材
質が導体である前記単位領域の連結体を導体領域として
認識し、前記導体領域の総数を算出し、三次元シミュレ
ーションの場合は前記導体領域の体積を算出し、二次元
シミュレーションの場合は前記導体領域の面積を算出す
る第2のステップと、前記導体領域のそれぞれについ
て、前記単位領域の体積もしくは面積が電極もしくは配
線の領域とみなす基準を満たすかどうかを判定する第3
のステップと、前記第3のステップにおいて前記基準を
満たさなかった前記導体領域が含む全ての前記単位領域
の材質を非導体に置換する第4のステップと、前記第4
のステップで前記材質が置換されたものも含め、前記単
位領域の前記材質及び位置の情報を用いて、所定の方程
式を解いて前記集積回路の物理的性質を求める第5のス
テップとを備えることを特徴とする集積回路のシミュレ
ーション方法である。
【0017】この発明のうち請求項7にかかるものは、
前記基準とは、三次元シミュレーションの場合は前記導
体領域の体積が予め設定した設定値以上か否かであり、
二次元シミュレーションの場合は前記導体領域の面積が
予め設定した設定値以上か否かである、請求項6記載の
集積回路のシミュレーション方法である。
【0018】この発明のうち請求項8にかかるものは、
前記設定値とは、三次元シミュレーションの場合は前記
集積回路でシミュレーションの対象となる全領域の体積
と所定の割合との積であり、二次元シミュレーションの
場合は前記集積回路でシミュレーションの対象となる全
領域の面積と所定の割合との積である、請求項7記載の
集積回路のシミュレーション方法である。
【0019】この発明のうち請求項9にかかるものは、
前記設定値とは、三次元シミュレーションの場合は前記
導体領域の体積の最大値と所定の割合との積であり、二
次元シミュレーションの場合は前記導体領域の面積の最
大値と所定の割合との積である、請求項7記載の集積回
路のシミュレーション方法である。
【0020】この発明のうち請求項10にかかるもの
は、前記基準とは、前記導体領域について、三次元シミ
ュレーションの場合はそれぞれの前記導体領域の体積の
大きい方から数えたときの順位が、予め設定された設定
値以内にあるか否かであり、二次元シミュレーションの
場合はそれぞれの前記導体領域の面積の大きい方から数
えたときの順位が、予め設定された設定値以内にあるか
否かである、請求項6記載の集積回路のシミュレーショ
ン方法である。
【0021】この発明のうち請求項11にかかるもの
は、前記第4のステップにおいて、置換されるべき前記
導体領域が、その最表面を形成する前記単位領域の有す
る境界のうち予め設定した方向の境界で隣接している前
記単位領域の材質で置換される、請求項1乃至10のい
ずれか一つに記載の集積回路のシミュレーション方法で
ある。
【0022】この発明のうち請求項12にかかるもの
は、前記第4のステップは、置換されるべき前記導体領
域と、これに隣接する少なくとも一つの前記単位領域で
構成される隣接領域との境界の大きさを前記隣接領域の
前記材質ごとに求める第6のステップと、前記境界の大
きさの最大値を与える前記材質の種類を以って前記置換
されるべき導体領域の前記材質を置換する第7のステッ
プとを備える、請求項1乃至10のいずれか一つに記載
の集積回路のシミュレーション方法である。
【0023】この発明のうち請求項13にかかるもの
は、集積回路の構成を集合して表し、各々が材質及び位
置の情報を有する単位領域の集合に対して、前記材質が
導体である前記単位領域の連結体を導体領域として認識
し、前記導体領域の総数を算出する第1のステップと、
前記導体領域のそれぞれについて電極もしくは配線の領
域とみなす基準を満たすかどうかを判定する第2のステ
ップと、前記第2のステップにおいて前記基準を満たさ
なかった前記導体領域が含む全ての前記単位領域の材質
を非導体に置換する第3のステップと、前記第3のステ
ップで前記材質が置換されたものも含め、前記単位領域
の前記材質及び位置の情報を用いて、所定の方程式を解
いて前記集積回路の物理的性質を求める第4のステップ
とを実現するプログラムを記録したコンピュータ読み取
り可能な記録媒体である。
【0024】
【発明の実施の形態】実施の形態1.図1は本実施の形
態の動作を示すフローチャートであり、図2及び図3
は、図1に示されたフローチャートの動作結果を例示す
る概念図である。但し、図示の簡単のため、図2及び図
3では二次元のセルについて示しているが、三次元のセ
ルについて同様に処理できることは言うまでもない。
【0025】まず、ステップS2でセルを用いた公知の
形状シミュレーションを行なう。ここで全てのセルの数
はNtotal であり、その各々に対して材質及び位置につ
いての情報が与えられている。次にステップS3で、形
状シミュレーションの結果から導体領域を抽出し、導体
領域の総数Nc と各導体領域ci(iは導体領域ごとに
順に割り当てた番号、以下同じ)を構成するセル数Nce
ll(i)とを算出する。ここで導体領域とは、互いに隣
接し、いずれも材質が導電体である単位領域の一かたま
り(本願では「連結体」と称す)を以って定義される。
【0026】図2はステップS2の結果を例示してお
り、導体領域はc1〜c4であって導体領域数はNc =
4となる。そして各導体領域を構成するセル数はNcell
(1)=16,Ncell(2)=8,Ncell(3)=1,
Ncell(4)=1と認識される。
【0027】そしてステップS4において番号iを1に
初期化する。その後ステップS51で、セル数Ncell
(i)は、導体領域ciが電極もしくは配線とみなされ
るのに最低限必要と予め設定された最低セル数Ncellmi
n 以上であるか否かが判断される。そして“Yes”と
判断された場合はステップS6へ進み、その導体領域c
iを電極もしくは配線と設定する。“No”と判断され
ればステップS100へ進み、その導体領域ciを、い
ずれかの予め定めておいた方向に導体領域ciの最表面
が隣接する誘電体εk (kは誘電体の種類ごとに順に割
り当てた番号でkm 個の種類があるとする、以下同じ)
で置換する。ここで誘電体とは、材質が非導電体である
ことを意味する。また「最表面」とは、導体領域である
連結体が、誘電体のセルと隣接する面を指す。従って、
導体のセルのみに囲まれた導体のセルであっても、置換
されるべきであると判断された導体領域に存在する限
り、当該導体領域の最表面に隣接する誘電体のいずれか
で置換されることになる。
【0028】ステップS7において番号iを更新し、ス
テップS8において番号iが導体領域数Nc を越えるま
で、ステップS51,S6(あるいはステップS10
0)が繰り返される。これによってすべての導体領域c
iは電極もしくは配線と設定されるか、又は隣接する誘
電体εk へと置換される。
【0029】図3は図2に示された結果に対してステッ
プS51,S6(あるいはステップS100)が繰り返
され、ステップS8において“Yes”と判断された結
果を例示している。ここでは、電極もしくは配線とみな
す最低セル数が予めNcellmin =5で設定されていたと
しており、また導体領域ciはその上方に隣接する誘電
体εk で置換することとしている。c1,c2はそれぞ
れ電極もしくは配線e1,e2として設定され、c3,
c4はともに上方に位置した誘電体ε3で置換されてい
る。
【0030】ステップS8でi>Nc と判断されると、
すべての導体領域ciについて電極もしくは配線とみな
せるか否かが確定されたので、次にステップS9で各電
極もしくは配線領域と各誘電体とで構成された構造に対
して方程式を解き、ステップS10で各電極もしくは配
線間の容量を求め処理を終える。方程式を解く手法と容
量値を計算する手法は公知技術を用いればよい。
【0031】セルの形状として立方体セルを採用し、セ
ル数Ncell(i)が最低セル数Ncellmin を下回る場合
には、導体領域ciの上下左右前後に隣接するセルのい
ずれかにおける誘電体εk を以って導体領域ciを置換
すればよい。他の多面体セルの場合でもいずれかの面の
方向を予め定めておき、その方向に隣接する誘電体で置
換する。
【0032】このようにセルを用いた公知の形状シミュ
レーションの結果に対し、所定のセル数より少ないセル
数しか有さない導体領域を形状シミュレーションの誤差
として把握して非導体として取り扱い、かつその非導体
を周囲の誘電体で置換するという補正を行うので、実際
の素子により近似した形状を得ることができ、高精度の
容量シミュレーションを行なうことができる。特に、電
極もしくは配線とみなせる単位領域の最低の数が既知で
ある場合に有利である。
【0033】実施の形態2.図4は本実施の形態の動作
を例示するフローチャートであり、実施の形態1におけ
るステップS51がステップS52に置換された点のみ
異なっている。そしてステップS52は、ステップS5
1における最低セル数Ncellmin として、形状シミュレ
ーションを行なった範囲の全セル数Ntotal と所定の割
合Rmin1との積を採用するステップである。例えば、図
2及び図3は、Ntotal =288,Rmin1=0.02と
設定され、Ncellmin =5.76が採用された場合を示
しているといえる。
【0034】本実施の形態では、誤差として把握すべき
か否かの判断を全セル数Ntotal と所定の割合Rmin1と
の積を用いて行うので、実施の形態1と同様に高精度の
容量シミュレーションを行なうことができ、しかも形状
シミュレーションの範囲の大きさによらずに統一的に誤
差の判断を行うことができる。
【0035】実施の形態3.図5は本実施の形態の動作
を例示するフローチャートであり、実施の形態1におけ
るフローチャートに対して、ステップS3とステップS
4との間にステップS31を挿入し、ステップS51が
ステップS53に置換された点のみ異なっている。
【0036】ステップS31では、各導体領域ciのセ
ル数Ncell(i)のうちの最大値をNcellmax として設
定する。そしてステップS53は、ステップS51にお
ける最低セル数Ncellmin として、最大値Ncellmax と
所定の割合Rmin2との積を採用するステップである。例
えば、図2及び図3は、Ncellmax =Ncell(1)=1
6,Rmin1=0.3と設定され、Ncellmin =4.8が
採用された場合を示しているといえる。
【0037】本実施の形態では、誤差として把握すべき
か否かの判断を導体領域ciのセル数Ncell(i)の最
大値Ncellmax と所定の割合Rmin2との積を用いて行う
ので、実施の形態1と同様に高精度の容量シミュレーシ
ョンを行なうことができ、しかも電極や配線の大きさが
互いに顕著に異ならない限り、形状シミュレーションを
行なった範囲と比較して微細である場合に特に有利であ
る。
【0038】実施の形態4.図6は本実施の形態の動作
を例示するフローチャートであり、実施の形態1におけ
るフローチャートに対して、ステップS3とステップS
4との間にステップS32を挿入し、ステップS51が
ステップS54に置換された点のみ異なっている。
【0039】ステップS32では、各導体領域ciをセ
ル総Ncell(i)が多い順、つまり、
【0040】
【数1】
【0041】となるように導体領域番号iをあらためて
付け変える。
【0042】ステップS54ではセル数Ncell(i)の
多い方から予め設定したNel個分の導体領域c1,…,
cNelについてはステップS6に処理を進ませ、電極も
しくは配線とみなす。またそれ以外の導体領域cNel+
1,…,cNc についてはステップS100に進ませ、
隣接する誘電体εk を以って置換する。
【0043】本実施の形態では、実施の形態1と同様に
高精度の容量シミュレーションを行なうことができ、し
かも形状シミュレーションを行なった範囲の電極もしく
は配線数が既知である場合において、誤差の判断基準を
容易に設定することができる。
【0044】実施の形態5.図7は本実施の形態の動作
を例示するフローチャートであり、実施の形態1におけ
るフローチャートに対して、ステップS100がステッ
プS101に置換された点のみ異なっている。ステップ
S101ではステップS51の判断に基づいて導体領域
ciを誘電体εk へ置換する点でステップS100と共
通するが、導体領域ciからいずれの方向に隣接する誘
電体εk で置換するかについても場合を分けて決定する
点で異なっている。
【0045】図8はステップS101の内容を示すフロ
ーチャートである。まずステップSB1で導体領域ci
の有する面S(i,j)(jはci毎に1から順に割り
当てた番号)を認識し、その個数jm を算出する。つま
り導体領域ciはjm 個の面S(i,1),…,S
(i,jm )を持つ。
【0046】次にステップSB2において番号jを1に
初期化し、ステップSB3で導体領域ciの有する面S
(i,j)に隣接する誘電体εk の種類kを認識する。
次にステップSB4で、面S(i,j)に隣接する誘電
体εk の面積A(j,k)を、面S(i,j)に隣接す
る誘電体εk のセルの数から算出する。
【0047】そして、ステップSB5において番号jを
更新し、ステップSB6を経て、導体領域ciが有する
すべての面S(i,1),…,S(i,jm )について
ステップSB3,SB4を繰り返して実行する。
【0048】次にステップSB7において番号kを1に
初期化し、ステップSB8において誘電体εk の種類k
毎に面積A(j,k)について和をとる。つまり、
【0049】
【数2】
【0050】となるσk を求める。ステップSB9にお
いて番号kを更新し、ステップSB10を経て全ての誘
電体εk の種類についてステップSB8以降を繰り返せ
ば、導体領域ciに隣接した誘電体εk の総面積σk が
求められる。ここでσq =0の場合は、導体領域ciに
は誘電体εq (1≦q≦km )が隣接していないことを
意味する。
【0051】そしてステップSB11でσk の値が最大
となったときの誘電体の種類εk をεkmaxとし、ステッ
プSB12で導体領域ciを誘電体εkmaxで置換する。
【0052】もしσk の値が最大となる導体領域が複数
あった場合は、例えば形状シミュレーション結果の領域
中でより上方にある誘電体を置換の候補として選択する
などの解決方法を用意しておけばよい。
【0053】図9及び図10は本実施の形態の動作結果
を例示する概念図である。図9はステップS2の結果を
例示しており、セルが二次元の正方形である場合を示し
ている。このように二次元のセルの場合には上記面S
(i,j)は線S(i,j)として、また面積A(j,
k)は辺長A(j,k)として把握される。
【0054】導体領域はc1〜c3であり、導体領域数
はNc =3、各導体領域を構成するセル数はNcell
(1)=8,Ncell(2)=12,Ncell(3)=1と
認識される。誘電体はε1〜ε4である。
【0055】電極もしくは配線とみなす最低セル数が予
めNcellmin =5と設定されていたとすれば導体領域c
1,c2は電極もしくは配線とみなされる。内包するセ
ル数がNcellmin 以下の導体領域c3については、二次
元平面の場合であるのでその接する辺長の最大となる誘
電体で置換する。
【0056】導体領域c3はその上下左右にそれぞれ線
S(3,1),S(3,2),S(3,3),S(3,
4)を有している。ステップSB4に関して言えば、導
体領域c3の上に存在する線S(3,1)には誘電体ε
4が隣接し、他の誘電体は線S(3,1)には隣接して
いないので、A(1,1)=A(1,2)=A(1,
3)=0,A(1,4)=1となる。また、導体領域c
3の下に存在する線S(3,2)には誘電体ε2が隣接
し、他の誘電体は線S(3,2)には隣接していないの
で、A(2,1)=A(2,3)=A(2,4)=0,
A(2,2)=1となる。同様にして、A(3,1)=
A(3,2)=A(3,4)=A(4,1)=A(4,
2)=A(4,3)=0,A(3,3)=A(4,4)
=1となる。
【0057】そしてステップSB8に関して言えば、σ
1=0,σ2=σ3=1,σ4=2となり、ステップS
B11においてεkmax=ε4とされる。そしてステップ
SB12において導体領域c3が誘電体ε4で置換さ
れ、図10に示される構造が得られる。
【0058】このように本実施の形態では、形状シミュ
レーションから得られた結果を補正して高精度の容量シ
ミュレーションを行なうことができるという点で実施の
形態1と同様の効果を得ることができ、更に導体領域を
これに隣接する誘電体を以って置換する場合、これに最
も広い範囲で隣接する誘電体を採用するので、実際の素
子により近似した形状を得ることができ、より高精度な
容量シミュレーションを実現できる。
【0059】勿論、実施の形態1のステップS100
は、置換に用いる誘電体を簡易に決定できると言う観点
では望ましい。
【0060】実施の形態6.図11は本実施の形態の動
作を例示するフローチャートであり、実施の形態5にお
けるステップS51が、実施の形態2で示されたステッ
プS52に置換された点のみ異なっている。換言すれ
ば、実施の形態2におけるステップS100が、実施の
形態5で示されたステップS101に置換された点のみ
異なっている。
【0061】従って、実施の形態5と同様に高精度の容
量シミュレーションを行なうことができ、しかも実施の
形態2と同様に形状シミュレーションの範囲の大きさに
よらずに統一的に誤差の判断を行うことができる。
【0062】実施の形態7.図12は本実施の形態の動
作を例示するフローチャートであり、実施の形態5にお
いてステップS3とステップS4との間に実施の形態3
で示されたステップS31が挿入され、ステップS51
が実施の形態3で示されたステップS53に置換された
点のみ異なっている。換言すれば、実施の形態3におけ
るステップS100が、実施の形態5で示されたステッ
プS101に置換された点のみ異なっている。
【0063】従って、実施の形態5と同様に高精度の容
量シミュレーションを行なうことができ、しかも実施の
形態3と同様に電極や配線の大きさが互いに顕著に異な
らない限り、形状シミュレーションを行なった範囲と比
較して微細である場合に特に有利である。
【0064】実施の形態8.図13は本実施の形態の動
作を例示するフローチャートであり、実施の形態5にお
いてステップS3とステップS4との間に実施の形態3
で示されたステップS32が挿入され、ステップS51
が実施の形態4で示されたステップS54に置換された
点のみ異なっている。換言すれば、実施の形態4におけ
るステップS100が、実施の形態5で示されたステッ
プS101に置換された点のみ異なっている。
【0065】従って、実施の形態5と同様に高精度の容
量シミュレーションを行なうことができ、しかも実施の
形態4と同様に形状シミュレーションを行なった範囲の
電極もしくは配線数が既知である場合において、誤差の
判断基準を容易に設定することができる。
【0066】実施の形態9.図14は本実施の形態の動
作を示すフローチャートである。
【0067】まず、ステップS201でセルを用いた公
知の形状シミュレーションを行なう。ここで、シミュレ
ーションを行なった領域の全体積はVtotalであり、セ
ルの各々に対して材質及び位置についての情報が与えら
れている。次にステップS301で、形状シミュレーシ
ョンの結果から導体領域を抽出し、導体領域の総数Nc
と各導体領域ciの体積V(i)とを算出する。
【0068】そしてステップS4において番号iを1に
初期化する。その後ステップS510で、体積V(i)
は、導体領域ciが電極もしくは配線とみなされるのに
最低限必要と予め設定された最低体積Vmin 以上である
か否かが判断される。そして“Yes”と判断された場
合はステップS6へ進み、その導体領域ciを電極もし
くは配線と設定する。“No”と判断されればステップ
S100へ進み、その導体領域ciを、いずれかの予め
定めておいた方向に導体領域ciの最表面が隣接する誘
電体εk で置換する。従って、導体のセルのみに囲まれ
た導体のセルであっても、置換されるべきであると判断
された導体領域に存在する限り、当該導体領域の最表面
に隣接する誘電体のいずれかで置換されることになる。
【0069】ステップS7において番号iを更新し、ス
テップS8において番号iが導体領域数Nc を越えるま
で、ステップS510,S6(あるいはステップS10
0)が繰り返される。これによってすべての導体領域c
iは電極もしくは配線と設定されるか、又は隣接する誘
電体εk へと置換される。
【0070】ステップS8でi>Nc と判断されると、
すべての導体領域ciについて電極もしくは配線とみな
せるか否かが確定されたので、次にステップS9で各電
極もしくは配線領域と各誘電体とで構成された構造に対
して方程式を解き、ステップS10で各電極もしくは配
線間の容量を求め処理を終える。方程式を解く手法と容
量値を計算する手法は公知技術を用いればよい。
【0071】セルの形状として立方体セルを採用し、体
積V(i)が最低体積Vmin を下回る場合には、導体領
域ciの上下左右前後に隣接するセルのいずれかにおけ
る誘電体εk を以って導体領域ciを置換すればよい。
他の多面体セルの場合でもいずれかの面の方向を予め定
めておき、その方向に隣接する誘電体で置換する。
【0072】このようにセルを用いた公知の形状シミュ
レーションの結果に対し、所定の体積より少ない体積し
か有さない導体領域を形状シミュレーションの誤差とし
て把握して非導体として取り扱い、かつその非導体を周
囲の誘電体で置換するという補正を行うので、実際の素
子により近似した形状を得ることができ、高精度の容量
シミュレーションを行なうことができる。特に、電極も
しくは配線とみなせる体積の最低の量が既知である場合
に有利である。また、ここでは、三次元シミュレーショ
ンを前提としたが、二次元シミュレーションの場合は、
上の“体積”とあるのを“面積”と読み替えればよい
(以下の記述でも同様)。
【0073】また本実施の形態では、セル数ではなく導
体領域の体積を基に置換すべきか否かを判定しているの
で、セルの体積が一定ではなく、場所によって異なる場
合に有効である。
【0074】実施の形態10.図15は本実施の形態の
動作を例示するフローチャートであり、実施の形態9に
おけるステップS510がステップS520に置換され
た点のみ異なっている。そしてステップS520は、ス
テップS510における最低体積Vmin として、形状シ
ミュレーションを行なった範囲の全体積Vtotal と所定
の割合Rmin3との積を採用するステップである。
【0075】本実施の形態では、誤差として把握すべき
か否かの判断を全体積Vtotal と所定の割合Rmin3との
積を用いて行うので、実施の形態9と同様に高精度の容
量シミュレーションを行なうことができ、しかも形状シ
ミュレーションの範囲の大きさによらずに統一的に誤差
の判断を行うことができる。
【0076】実施の形態11.図16は本実施の形態の
動作を例示するフローチャートであり、実施の形態9に
おけるフローチャートに対して、ステップS3とステッ
プS4との間にステップS310を挿入し、ステップS
510がステップS530に置換された点のみ異なって
いる。
【0077】ステップS310では、各導体領域ciの
体積V(i)のうちの最大値をVmax として設定する。
そしてステップS530は、ステップS510における
最低体積Vmin として、最大値Vmax と所定の割合Rmi
n4との積を採用するステップである。
【0078】本実施の形態では、誤差として把握すべき
か否かの判断を導体領域ciの体積V(i)の最大値V
max と所定の割合Rmin4との積を用いて行うので、実施
の形態9と同様に高精度の容量シミュレーションを行な
うことができ、しかも電極や配線の大きさが互いに顕著
に異ならない限り、形状シミュレーションを行なった範
囲と比較して微細である場合に特に有利である。
【0079】実施の形態12.図17は本実施の形態の
動作を例示するフローチャートであり、実施の形態9に
おけるフローチャートに対して、ステップS3とステッ
プS4との間にステップS320を挿入し、ステップS
510がステップS54に置換された点のみ異なってい
る。
【0080】ステップS320では、各導体領域ciを
体積V(i)が大きい順、つまり、
【0081】
【数3】
【0082】となるように導体領域番号iをあらためて
付け変える。
【0083】ステップS54では体積V(i)の多い方
から予め設定したNel個分の導体領域c1,…,cNel
についてはステップS6に処理を進ませ、電極もしくは
配線とみなす。またそれ以外の導体領域cNel+1,
…,cNc についてはステップS100に進ませ、隣接
する誘電体εk を以って置換する。
【0084】本実施の形態では、実施の形態9と同様に
高精度の容量シミュレーションを行なうことができ、し
かも形状シミュレーションを行なった範囲の電極もしく
は配線数が既知である場合において、誤差の判断基準を
容易に設定することができる。
【0085】実施の形態13.図18は本実施の形態の
動作を例示するフローチャートであり、実施の形態9に
おけるフローチャートに対して、ステップS100がス
テップS101に置換された点のみ異なっている。ステ
ップS101は実施の形態5に詳述したとおりであり、
本実施の形態では、形状シミュレーションから得られた
結果を補正して高精度の容量シミュレーションを行なう
ことができる。また、セルの体積が場所により異なると
きも容量シミュレーションを精度よく行なえるという点
で実施の形態9と同様の効果を得ることができ、更に導
体領域をこれに隣接する誘電体を以って置換する場合、
これに最も広い範囲で隣接する誘電体を採用するので、
実際の素子により近似した形状を得ることができ、より
高精度な容量シミュレーションを実現できる。
【0086】勿論、実施の形態9のステップS100
は、置換に用いる誘電体を簡易に決定できると言う観点
では望ましい。
【0087】実施の形態14.図19は本実施の形態の
動作を例示するフローチャートであり、実施の形態13
におけるステップS510が、実施の形態10で示され
たステップS520に置換された点のみ異なっている。
換言すれば、実施の形態10におけるステップS100
が、実施の形態13で示されたステップS101に置換
された点のみ異なっている。
【0088】従って、実施の形態13と同様に高精度の
容量シミュレーションを行なうことができ、また、セル
の体積が場所により異なるときも容量シミュレーション
を精度よく行なえ、しかも実施の形態10と同様に形状
シミュレーションの範囲の大きさによらずに統一的に誤
差の判断を行うことができる。
【0089】実施の形態15.図20は本実施の形態の
動作を例示するフローチャートであり、実施の形態13
においてステップS3とステップS4との間に実施の形
態11で示されたステップS310が挿入され、ステッ
プS510が実施の形態11で示されたステップS53
0に置換された点のみ異なっている。換言すれば、実施
の形態11におけるステップS100が、実施の形態1
3で示されたステップS101に置換された点のみ異な
っている。
【0090】従って、実施の形態13と同様に高精度の
容量シミュレーションを行なうことができ、また、セル
の体積が場所により異なるときも容量シミュレーション
を精度よく行なえ、しかも実施の形態11と同様に電極
や配線の大きさが互いに顕著に異ならない限り、形状シ
ミュレーションを行なった範囲と比較して微細である場
合に特に有利である。
【0091】実施の形態16.図21は本実施の形態の
動作を例示するフローチャートであり、実施の形態13
においてステップS3とステップS4との間に実施の形
態11で示されたステップS320が挿入され、ステッ
プS510が実施の形態12で示されたステップS54
に置換された点のみ異なっている。換言すれば、実施の
形態12におけるステップS100が、実施の形態13
で示されたステップS101に置換された点のみ異なっ
ている。
【0092】従って、実施の形態13と同様に高精度の
容量シミュレーションを行なうことができ、また、セル
の体積が場所により異なるときも容量シミュレーション
を精度よく行なえ、しかも実施の形態12と同様に形状
シミュレーションを行なった範囲の電極もしくは配線数
が既知である場合において、誤差の判断基準を容易に設
定することができる。
【0093】その他.なお、本実施の形態の説明に際し
ては容量シミュレーションを例にとって説明したが、他
の電気的特性をシミュレーションする方法において適用
し得ることは当然である。しかし、容量シミュレーショ
ンのように、その値を求めるべき電極や配線の容量が、
その他に存在する導体からの影響を受ける場合において
特に、本発明は有効である。
【0094】また、本発明にかかる集積回路のシミュレ
ーション方法は、多数のセルに対して材質の置換、セル
数の勘定、体積の算出などを行なうのでコンピュータに
よる実行に適している。本集積回路のシミュレーション
方法をコンピュータが読み取り可能な記録媒体に記録さ
せておけば、本方法をコンピュータに実行させることは
容易である。
【0095】更に、本方法は形状シミュレーションの補
正という観点で捉えることもできる。従って、ステップ
S2(またはステップS201)を含まずにステップS
3〜ステップS8(またはステップS301〜ステップ
S8)のみを実行するプログラムを記録する記録媒体を
用い、これを従来の形状シミュレーションとリンクさせ
ることも本発明の範囲内にある。
【0096】
【発明の効果】この発明のうち請求項1にかかる集積回
路のシミュレーション方法によれば、材質及び位置の情
報を有する単位領域の集合として求められた集積回路の
構造に対し、離散化による誤差を取り除いて集積回路の
物理的性質を高精度に求めることができる。
【0097】この発明のうち請求項2にかかる集積回路
のシミュレーション方法によれば、請求項1にかかる集
積回路のシミュレーション方法と同じ効果を得ることが
できる。特に電極もしくは配線とみなせる最低単位領域
数が既知である場合にはより高精度に補正することがで
きる。
【0098】この発明のうち請求項3にかかる集積回路
のシミュレーション方法によれば、請求項1にかかる集
積回路のシミュレーション方法と同じ効果を得ることが
できる。しかもシミュレーション範囲の大きさによらず
に統一的に誤差の判断を行なうことができる。
【0099】この発明のうち請求項4にかかる集積回路
のシミュレーション方法によれば、請求項1にかかる集
積回路のシミュレーション方法と同じ効果を得ることが
できる。特に電極もしくは配線の大きさが互いに顕著に
異ならない場合に、シミュレーションの範囲と比較して
微細であっても高精度に補正することができる。
【0100】この発明のうち請求項5にかかるシミュレ
ーションの方法によれば、請求項1にかかる集積回路の
シミュレーション方法と同じ効果を得ることができる。
特に全シミュレーション範囲内の電極もしくは配線の総
数が既知である場合にはより高精度に補正することがで
きる。
【0101】この発明のうち請求項6にかかる集積回路
のシミュレーション方法によれば、材質及び位置の情報
を有する単位領域の集合として求められた集積回路の構
造に対し、離散化による誤差を取り除いて集積回路の物
理的性質を高精度に求めることができる。特に、単位領
域の体積が場所によって異なる場合に有効である。
【0102】この発明のうち請求項7にかかる集積回路
のシミュレーション方法によれば、請求項6にかかる集
積回路のシミュレーション方法と同じ効果を得ることが
できる。特に電極もしくは配線とみなせる最低体積が既
知である場合にはより高精度に補正することができる。
【0103】この発明のうち請求項8にかかる集積回路
のシミュレーション方法によれば、請求項6にかかる集
積回路のシミュレーション方法と同じ効果を得ることが
できる。しかもシミュレーション範囲の大きさによらず
に統一的に誤差の判断を行なうことができる。
【0104】この発明のうち請求項9にかかる集積回路
のシミュレーション方法によれば、請求項6にかかる集
積回路のシミュレーション方法と同じ効果を得ることが
できる。特に電極もしくは配線の大きさが互いに顕著に
異ならない場合に、シミュレーションの範囲と比較して
微細であっても高精度に補正することができる。
【0105】この発明のうち請求項10にかかるシミュ
レーションの方法によれば、請求項6にかかる集積回路
のシミュレーション方法と同じ効果を得ることができ
る。特に全シミュレーション範囲内の電極もしくは配線
の総数が既知である場合にはより高精度に補正すること
ができる。
【0106】この発明のうち請求項11にかかる集積回
路のシミュレーション方法によれば、簡易に請求項1乃
至10にかかる集積回路のシミュレーション方法と同じ
効果を得ることができる。
【0107】この発明のうち請求項12にかかる集積回
路のシミュレーション方法によれば、より精度よく請求
項1乃至10にかかる集積回路のシミュレーション方法
と同じ効果を得ることができる。
【0108】この発明のうち請求項13にかかる記録媒
体によれば、材質及び位置の情報を有する単位領域の集
合として求められた集積回路の構造に対し、離散化によ
る誤差を取り除いて集積回路の物理的性質を高精度に求
める集積回路のシミュレーション方法をコンピュータに
実行させることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1の手順を示すフローチ
ャートである。
【図2】 本発明の実施の形態1の例を示す構造図であ
る。
【図3】 本発明の実施の形態1の例を示す構造図であ
る。
【図4】 本発明の実施の形態2の手順を示すフローチ
ャートである。
【図5】 本発明の実施の形態3の手順を示すフローチ
ャートである。
【図6】 本発明の実施の形態4の手順を示すフローチ
ャートである。
【図7】 本発明の実施の形態5の手順を示すフローチ
ャートである。
【図8】 本発明の実施の形態5〜8の手順の一部を示
すフローチャートである。
【図9】 本発明の実施の形態5の例を示す構造図であ
る。
【図10】 本発明の実施の形態5の例を示す構造図で
ある。
【図11】 本発明の実施の形態6の手順を示すフロー
チャートである。
【図12】 本発明の実施の形態7の手順を示すフロー
チャートである。
【図13】 本発明の実施の形態8の手順を示すフロー
チャートである。
【図14】 本発明の実施の形態9の手順を示すフロー
チャートである。
【図15】 本発明の実施の形態10の手順を示すフロ
ーチャートである。
【図16】 本発明の実施の形態11の手順を示すフロ
ーチャートである。
【図17】 本発明の実施の形態12の手順を示すフロ
ーチャートである。
【図18】 本発明の実施の形態13の手順を示すフロ
ーチャートである。
【図19】 本発明の実施の形態14の手順を示すフロ
ーチャートである。
【図20】 本発明の実施の形態15の手順を示すフロ
ーチャートである。
【図21】 本発明の実施の形態16の手順を示すフロ
ーチャートである。
【符号の説明】
c1〜c4 導体領域、ε1〜ε4 誘電体領域、e
1,e2 電極もしくは配線の確定領域。

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 各々が材質及び位置の情報を有する単位
    領域の集合として、集積回路の構造を求める第1のステ
    ップと、 前記材質が導体である前記単位領域の連結体を導体領域
    として認識し、前記導体領域の総数及び前記導体領域の
    それぞれが含む前記単位領域の数を算出する第2のステ
    ップと、 前記導体領域のそれぞれについて、前記単位領域の数が
    電極もしくは配線の領域とみなす基準を満たすかどうか
    を判定する第3のステップと、 前記第3のステップにおいて前記基準を満たさなかった
    前記導体領域が含む全ての前記単位領域の材質を非導体
    に置換する第4のステップと、 前記第4のステップで前記材質が置換されたものも含
    め、前記単位領域の前記材質及び位置の情報を用いて、
    所定の方程式を解いて前記集積回路の物理的性質を求め
    る第5のステップとを備えることを特徴とする集積回路
    のシミュレーション方法。
  2. 【請求項2】 前記基準とは、前記導体領域が含む前記
    単位領域の数が、予め設定した設定値以上か否かであ
    る、請求項1記載の集積回路のシミュレーション方法。
  3. 【請求項3】 前記設定値とは、前記集積回路でシミュ
    レーションの対象となる全領域での前記単位領域の総数
    と所定の割合との積である、請求項2記載の集積回路の
    シミュレーション方法。
  4. 【請求項4】 前記設定値とは、前記導体領域のそれぞ
    れが含む前記単位領域の数の最大値と所定の割合との積
    である、請求項2記載の集積回路のシミュレーション方
    法。
  5. 【請求項5】 前記基準とは、前記導体領域について、
    それぞれの前記導体領域が含む前記単位領域の数の大き
    い方から数えたときの順位が、予め設定された設定値以
    内にあるか否かである、請求項1記載の集積回路のシミ
    ュレーションの方法。
  6. 【請求項6】 各々が材質及び位置の情報を有する単位
    領域の集合として、集積回路の構造を求める第1のステ
    ップと、 前記材質が導体である前記単位領域の連結体を導体領域
    として認識し、前記導体領域の総数を算出し、三次元シ
    ミュレーションの場合は前記導体領域の体積を算出し、
    二次元シミュレーションの場合は前記導体領域の面積を
    算出する第2のステップと、 前記導体領域のそれぞれについて、前記単位領域の体積
    もしくは面積が電極もしくは配線の領域とみなす基準を
    満たすかどうかを判定する第3のステップと、 前記第3のステップにおいて前記基準を満たさなかった
    前記導体領域が含む全ての前記単位領域の材質を非導体
    に置換する第4のステップと、 前記第4のステップで前記材質が置換されたものも含
    め、前記単位領域の前記材質及び位置の情報を用いて、
    所定の方程式を解いて前記集積回路の物理的性質を求め
    る第5のステップとを備えることを特徴とする集積回路
    のシミュレーション方法。
  7. 【請求項7】 前記基準とは、三次元シミュレーション
    の場合は前記導体領域の体積が予め設定した設定値以上
    か否かであり、二次元シミュレーションの場合は前記導
    体領域の面積が予め設定した設定値以上か否かである、
    請求項6記載の集積回路のシミュレーション方法。
  8. 【請求項8】 前記設定値とは、三次元シミュレーショ
    ンの場合は前記集積回路でシミュレーションの対象とな
    る全領域の体積と所定の割合との積であり、二次元シミ
    ュレーションの場合は前記集積回路でシミュレーション
    の対象となる全領域の面積と所定の割合との積である、
    請求項7記載の集積回路のシミュレーション方法。
  9. 【請求項9】 前記設定値とは、三次元シミュレーショ
    ンの場合は前記導体領域の体積の最大値と所定の割合と
    の積であり、二次元シミュレーションの場合は前記導体
    領域の面積の最大値と所定の割合との積である、請求項
    7記載の集積回路のシミュレーション方法。
  10. 【請求項10】 前記基準とは、前記導体領域につい
    て、三次元シミュレーションの場合はそれぞれの前記導
    体領域の体積の大きい方から数えたときの順位が、予め
    設定された設定値以内にあるか否かであり、二次元シミ
    ュレーションの場合はそれぞれの前記導体領域の面積の
    大きい方から数えたときの順位が、予め設定された設定
    値以内にあるか否かである、請求項6記載の集積回路の
    シミュレーションの方法。
  11. 【請求項11】 前記第4のステップにおいて、置換さ
    れるべき前記導体領域が、その最表面を形成する前記単
    位領域の有する境界のうち予め設定した方向の境界で隣
    接している前記単位領域の材質で置換される、請求項1
    乃至10のいずれか一つに記載の集積回路のシミュレー
    ション方法。
  12. 【請求項12】 前記第4のステップは、 置換されるべき前記導体領域と、これに隣接する少なく
    とも一つの前記単位領域で構成される隣接領域との境界
    の大きさを前記隣接領域の前記材質ごとに求める第6の
    ステップと、 前記境界の大きさの最大値を与える前記材質の種類を以
    って前記置換されるべき導体領域の前記材質を置換する
    第7のステップとを備える、請求項1乃至10のいずれ
    か一つに記載の集積回路のシミュレーション方法。
  13. 【請求項13】 集積回路の構成を集合して表し、各々
    が材質及び位置の情報を有する単位領域の集合に対し
    て、前記材質が導体である前記単位領域の連結体を導体
    領域として認識し、前記導体領域の総数を算出する第1
    のステップと、 前記導体領域のそれぞれについて電極もしくは配線の領
    域とみなす基準を満たすかどうかを判定する第2のステ
    ップと、 前記第2のステップにおいて前記基準を満たさなかった
    前記導体領域が含む全ての前記単位領域の材質を非導体
    に置換する第3のステップと、 前記第3のステップで前記材質が置換されたものも含
    め、前記単位領域の前記材質及び位置の情報を用いて、
    所定の方程式を解いて前記集積回路の物理的性質を求め
    る第4のステップとを実現するプログラムを記録したコ
    ンピュータ読み取り可能な記録媒体。
JP10156084A 1998-06-04 1998-06-04 集積回路のシミュレーション方法および記録媒体 Pending JPH11353338A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10156084A JPH11353338A (ja) 1998-06-04 1998-06-04 集積回路のシミュレーション方法および記録媒体
US09/179,178 US6240375B1 (en) 1998-06-04 1998-10-27 Method of simulating an integrated circuit for error correction in a configuration model, and a computer-readable recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10156084A JPH11353338A (ja) 1998-06-04 1998-06-04 集積回路のシミュレーション方法および記録媒体

Publications (1)

Publication Number Publication Date
JPH11353338A true JPH11353338A (ja) 1999-12-24

Family

ID=15619959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10156084A Pending JPH11353338A (ja) 1998-06-04 1998-06-04 集積回路のシミュレーション方法および記録媒体

Country Status (2)

Country Link
US (1) US6240375B1 (ja)
JP (1) JPH11353338A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028418A (ja) * 2002-02-28 2008-02-07 Timbre Technologies Inc 集積回路のプロファイルベースのシミュレーション情報の作成方法
JP2025105611A (ja) * 2022-02-16 2025-07-10 エックス ディベロップメント エルエルシー 集積回路インターコネクト形状オプティマイザ

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US6467069B2 (en) * 2000-12-15 2002-10-15 International Business Machines Corporation Timing closure and noise avoidance in detailed routing
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
JP2004240801A (ja) * 2003-02-07 2004-08-26 Renesas Technology Corp 半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) * 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US7269808B2 (en) * 2005-05-26 2007-09-11 International Business Machines Corporation Design verification
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8786613B2 (en) 2006-04-08 2014-07-22 Alan Millman Method and system for interactive simulation of materials and models
WO2007117586A2 (en) * 2006-04-08 2007-10-18 Allan Millman Method and system for interactive simulation of materials
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921873B2 (ja) 1989-08-31 1999-07-19 富士通株式会社 配線容量算出装置
JPH0589212A (ja) 1991-09-26 1993-04-09 Toshiba Corp 半導体素子のシミユレーシヨン方法
JPH07501906A (ja) * 1992-06-02 1995-02-23 アジレント・テクノロジーズ・インク マルチレベル相互接続技術のためのコンピュータ支援設計方法及び装置
JP3426647B2 (ja) * 1992-06-24 2003-07-14 日本電信電話株式会社 3次元トポグラフィシミュレーションのための一般化されたソリッドモデリング
JPH08139151A (ja) * 1994-11-10 1996-05-31 Mitsubishi Electric Corp デバイスシミュレーションの方法および装置
JPH08279446A (ja) * 1995-04-07 1996-10-22 Mitsubishi Electric Corp 半導体装置の製造方法
US5901062A (en) * 1995-09-25 1999-05-04 Texas Instruments Incorporated Semiconductor structure design and process visualization through the use of simple process models and intuitive interfaces

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028418A (ja) * 2002-02-28 2008-02-07 Timbre Technologies Inc 集積回路のプロファイルベースのシミュレーション情報の作成方法
JP2025105611A (ja) * 2022-02-16 2025-07-10 エックス ディベロップメント エルエルシー 集積回路インターコネクト形状オプティマイザ

Also Published As

Publication number Publication date
US6240375B1 (en) 2001-05-29

Similar Documents

Publication Publication Date Title
US6240375B1 (en) Method of simulating an integrated circuit for error correction in a configuration model, and a computer-readable recording medium
US4969116A (en) Method of generating discretization grid for finite-difference simulation
JPH10275176A (ja) 相互接続モデリングシステム及び方法
CN114357942B (zh) 基于间断有限元法的集成电路互连线寄生电容提取方法
JP2005183907A (ja) パターン解析方法及びパターン解析装置
US6330704B1 (en) Method and apparatus for three dimensional interconnect analysis
US6789248B1 (en) Method and apparatus to perform resistance and capacitance (RC) parameter customization for better timing closure results in physical synthesis and optimization
JP2658917B2 (ja) 三次元配線インダクタンス計算方法
JP2001265826A (ja) 回路シミュレーション方法および装置
EP3232347A2 (en) Chemical mechanical polishing simulation methods and simulation devices thereof
WO2023158579A1 (en) Integrated circuit interconnect shape optimizer
CN114417769B (zh) 基于贝塞尔函数分段积分的集成电路电磁仿真方法及系统
TWI777210B (zh) 用於設計上下文感知電路的方法
US6484297B1 (en) 4K derating scheme for propagation delay and setup/hold time computation
CN104462728B (zh) 半导体器件的模拟方法及模拟装置
JP2002535752A (ja) 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用
US7086021B2 (en) Method and arrangement for extracting capacitance in integrated circuits having non manhattan wiring
US6542834B1 (en) Capacitance estimation
JP3420102B2 (ja) モデルパラメータ抽出方法
KR19980080091A (ko) 비결정화 영역 설정 방법 및 장치
TW201030546A (en) System and method of connecting a macro cell to a system power supply
US6763503B1 (en) Accurate wire load model
Niewczas et al. Modeling of VLSI RC parasitics based on the network reduction algorithm
JP2008218666A (ja) 半導体装置の評価方法及び評価システム
JP4106743B2 (ja) 配線のインダクタンスの計算方法およびその装置