JPH11354626A - 半導体素子の素子分離方法及び半導体装置 - Google Patents
半導体素子の素子分離方法及び半導体装置Info
- Publication number
- JPH11354626A JPH11354626A JP15710098A JP15710098A JPH11354626A JP H11354626 A JPH11354626 A JP H11354626A JP 15710098 A JP15710098 A JP 15710098A JP 15710098 A JP15710098 A JP 15710098A JP H11354626 A JPH11354626 A JP H11354626A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- insulating film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
ング工程の影響により、素子分離領域となる絶縁膜の形
状に揺らぎが生じる。この絶縁膜の形状の揺らぎによ
り、後の配線加工により、隣り合う配線同士がショート
してしまう問題が生じていた。 【解決手段】 シリコン基板41の上面にシリコン窒化
膜43を形成する工程と、シリコン窒化膜43の上面に
シリコン酸化膜44を介してシリコン窒化膜45を形成
する工程と、シリコン窒化膜43及びシリコン酸化膜4
4並びにシリコン窒化膜45を所定の形状にエッチング
する工程とシリコン基板41を所定の形状にエッチング
する工程と、全面にシリコン酸化膜47を形成する工程
と、シリコン窒化膜45の上面より上方に形成されてい
るシリコン酸化膜47を除去する工程と、シリコン窒化
膜45を除去する工程と、シリコン酸化膜47を等方性
エッチングする工程とを具備することを特徴とする。
Description
造方法に係わり、特に素子の分離方法である埋め込み素
子分離方法に関するものである。
子表面の平坦化の要求に伴い、従来のLOCOS法に代
わる新たな素子分離方法の開発が重要となっている。例
えば、シリコン基板に形成した狭く深い溝の内部に絶縁
膜を充填することにより素子分離を行う、埋め込み素子
分離法がある。これは、従来のLOCOS法による素子
分離に比べて素子分離領域の面積を小さくすることがで
き、半導体素子の微細化、高集積化に有利である。
ついて、図面(図1〜図5)を参照して説明する。ま
ず、図1に示したように、半導体基板、例えばシリコン
基板1上にCVD法を用いてシリコン酸化膜2を形成す
る。次いで、CVD法を用いてシリコン酸化膜2上にシ
リコン窒化膜3を形成する。さらに、CVD法を用いて
シリコン窒化膜3上にシリコン酸化膜4を形成する。
膜4の上面に所定の形状にパターニングされた図示せぬ
レジストをマスクとして異方性エッチング法、例えばR
IE法を用いてシリコン酸化膜4及びシリコン窒化膜3
並びにシリコン酸化膜2をエッチングする。そして、こ
の図示せぬレジストをアッシングにより除去する。次に
シリコン酸化膜4をマスクとして異方性エッチング法、
例えばRIE法を用いてシリコン基板1をエッチングし
て溝5を形成する。この溝5が素子分離溝となる。
安定化するために、熱酸化法を用いてシリコン酸化膜6
を厚さ20nm程度に形成する。そして、CVD法を用
いて全面に絶縁膜、例えばシリコン酸化膜7を形成す
る。
膜3をストッパーとして、CMP法を用いてシリコン酸
化膜7の一部を除去する。これにより、シリコン酸化膜
7はシリコン窒化膜3の上面の高さまでだけが残る。
ットエッチング法を用いてシリコン窒化膜3を除去す
る。ここで、シリコン酸化膜2は素子形成領域8を保護
するためのものである。以上のようにして素子分離領域
となるシリコン酸化膜7を形成し、素子分離を行う。
のようにして素子分離領域となるシリコン酸化膜7を形
成していた。このシリコン酸化膜7の形状は、素子分離
後の配線加工の工程に大きな影響を与える。ここで、こ
のシリコン酸化膜7の形状は、図2に示したエッチング
工程により大きく影響を受ける。この工程でエッチング
されるシリコン窒化膜3の形状がシリコン酸化膜7の形
状に直接反映するからである。通常は上記の通り、RI
E法などの加工精度の高いドライエッチング法を用いて
エッチング対象膜に対して垂直に加工する。しかし、実
際にはパターンの寸法、密度、半導体基板内のチップ位
置、処理する基板ごとの不均一性など、様々な要因で加
工角度に揺らぎが存在する。この加工角度の揺らぎによ
りシリコン窒化膜3の形状に揺らぎが生じる。そして、
このシリコン窒化膜3の形状がシリコン酸化膜7の形状
に揺らぎを与え、ひいては配線加工の工程に影響を与え
るのである。そこで、この加工角度の揺らぎによりシリ
コン窒化膜3の形状が順テーパー形状になった場合と逆
テーパー形状になった場合とについて、それぞれの影響
を説明する。ここで、順テーパー形状とは台形の形状を
いい、逆テーパー形状とは台形の上下逆の形状をいう。
ー形状である場合について説明する。図6に示したよう
に、シリコン窒化膜3が順テーパー形状だと、CVD法
等を用いて全面にシリコン酸化膜7を形成する際に(図
3参照)、その形成が容易となる利点がある。しかし、
これにより形成されるシリコン酸化膜7の上部の形状は
逆テーパー形状となる。
域となるシリコン酸化膜7の形成後に、ゲート電極等の
電極や配線を形成するときに以下の問題が生じる。ま
ず、素子分離後に全面に導電膜9を形成し、これをRI
E法等により垂直加工することとなる。これにより、シ
リコン酸化膜7及び素子形成領域8を横切って導電膜9
が形成される。しかし、シリコン酸化膜7が逆テーパー
形状であることから、垂直方向に影となる部分ができて
いる。この影により、導電膜9のエッチング残り10が
できてしまう。このエッチング残り10により、電極や
配線がショートしてしまう問題が生じるのである。
ー形状である場合について説明する。図8に示したよう
に、シリコン窒化膜3が逆テーパー形状である場合、C
VD法等を用いて全面にシリコン酸化膜7を形成する際
に(図3参照)、「す」と呼ばれる空洞11ができてし
まう。そしてこの空洞11がシリコン酸化膜7の上中央
部に溝として残ってしまう。
域となるシリコン酸化膜7の形成後に、ゲート電極等の
電極や配線を形成するときに以下の問題が生じる。ま
ず、素子分離後にCVD法を用いて全面に導電膜9を形
成し、これをRIE法等により垂直加工することとな
る。これにより、シリコン酸化膜7及び素子形成領域8
を横切って導電膜9が形成される。しかし、全面に導電
膜9を形成したときに、空洞11内にも導電膜9が形成
されてしまう。このため、RIE法等により垂直加工し
た際に空洞11内に導電膜9のエッチング残り12がで
きてしまう。このエッチング残り12により、電極や配
線がショートしてしまう問題が生じるのである。
ずシリコン窒化膜3が順テーパー形状になるようにエッ
チングする、すると、シリコン酸化膜7の上部の形状は
逆テーパー形状となる。そして、このシリコン酸化膜7
の上部の形状を順テーパー形状に変化させることとす
る。そのための方法として、図10に示したように、等
方性エッチング法を用いてシリコン酸化膜7をエッチン
グすることが考えられる。しかしこの場合、シリコン酸
化膜7をエッチングすると、溝5の側面のシリコン基板
1が露出してしまう。すると、図11に示したように、
その後のゲート形成工程において、ゲート酸化膜13が
溝5の側面に露出したシリコン基板1の表面にも形成さ
れてしまう。これにより、図示せぬゲート電極に電圧が
印加されたときに、ゲート酸化膜13の角14に電界が
集中してしまい、耐圧不良を起こすという欠点が生じ
る。また、溝5の側面に形成されるゲート酸化膜13を
制御することは困難であるため、各製品間でゲート酸化
膜の均一性がとれず、信頼性を損なう欠点も生じる。
直が好ましく、形状が素子領域側あるいは素子分離領域
側のいずれに傾いても上記のような欠点が生じる。しか
し、実際の加工においては、常に安定して垂直に加工す
ることは不可能である。そのため、従来の技術では素子
分離領域として用いる絶縁膜の形成工程や配線の加工工
程において非常に厳密な制御を強いられていた。
ものであり、安定した絶縁膜の埋め込み及び配線加工を
可能とした埋め込み素子分離法を提供することを目的と
する。
の上面にストッパー膜を形成する工程と、前記ストッパ
ー膜の断面形状が順テーパー状になるようにエッチング
して前記半導体基板の一部を露出させる工程と、前記半
導体基板の露出した部分に溝を形成する工程と、全面に
絶縁膜を形成する工程と、前記ストッパー膜の上面より
上方に形成されている前記絶縁膜を除去する工程と、前
記ストッパー膜を除去する工程と、前記絶縁膜を熱処理
して、前記絶縁膜の上部の形状を順テーパー状にする工
程とを具備することを特徴とする。
一のストッパー膜を形成する工程と、前記第一のストッ
パー膜の上面に第二のストッパー膜を形成する工程と、
前記第一のストッパー膜及び前記第二のストッパー膜の
形状が順テーパー状になるようにエッチングして前記半
導体基板の一部を露出させる工程と、前記半導体基板の
露出した部分に溝を形成する工程と、全面に絶縁膜を形
成する工程と、前記第二のストッパー膜の上面より上方
に形成されている前記絶縁膜を除去する工程と、前記第
二のストッパー膜を除去する工程と、前記絶縁膜を等方
性エッチングして、前記絶縁膜の上部の形状を順テーパ
ー状にする工程とを具備することを特徴とする。
一のストッパー膜を形成する工程と、前記第一のストッ
パー膜の上面に第二のストッパー膜を形成する工程と、
前記第一のストッパー膜及び前記第二のストッパー膜の
形状が台形になるようにエッチングして前記半導体基板
の一部を露出させる工程と、前記半導体基板の露出した
部分に溝を形成する工程と、全面に第一の絶縁膜を形成
する工程と、前記第二のストッパー膜の上面より上方に
形成されている前記第一の絶縁膜を除去する工程と、前
記第二のストッパー膜を除去する工程と、全面に第二の
絶縁膜を形成する工程と、前記第二の絶縁膜を前記第一
の絶縁膜の側面にのみ残し、前記第一の絶縁膜と前記第
二の絶縁膜を合わせた形状が順テーパー状になるように
前記第二の絶縁膜をエッチングする工程とを具備するこ
とを特徴とする。
第一の絶縁膜を形成する工程と、前記第一の絶縁膜の上
面に第一の導電膜を形成する工程と、前記第一の導電膜
の上面にストッパー膜を形成する工程と、前記ストッパ
ー膜及び前記第一の導電膜並びに前記第一の絶縁膜の形
状が順テーパー状になるようにエッチングして前記半導
体基板の一部を露出させる工程と、前記半導体基板の露
出した部分に溝を形成する工程と、全面に第二の絶縁膜
を形成する工程と、前記ストッパー膜の上面より上方に
形成されている前記第二の絶縁膜を除去する工程と、前
記ストッパー膜を除去する工程と、前記第二の絶縁膜を
等方性エッチングして、前記第二の絶縁膜の形状を順テ
ーパー状にする工程と、全面に第二の導電膜を形成する
工程と、前記第二の導電膜を所定の形状にエッチングす
る工程とを具備することを特徴とする。本願発明は、上
記構成を採ることにより、安定した絶縁膜の埋め込み及
び配線加工を可能とした埋め込み素子分離法を提供する
ことを可能とした。
いて図面(図12〜図17)を参酌しながら説明する。
まず、図12に示したように、熱酸化法を用いて、半導
体基板、例えばシリコン基板21の上面にシリコン酸化
膜22を厚さ8nm程度に形成する。そして、CVD法
を用いてシリコン酸化膜22の上面にシリコン窒化膜2
3を厚さ150nm程度に形成する。次いで、CVD法
を用いてシリコン窒化膜23の上面にシリコン酸化膜2
4を厚さ100nm程度に形成する。
化膜24の上面に所定の形状にパターニングされた図示
せぬレジストをマスクとして、異方性エッチング法、例
えばRIE法を用いてシリコン酸化膜24及びシリコン
窒化膜23並びにシリコン酸化膜22を所定の形状にエ
ッチングする。このとき、シリコン窒化膜23が順テー
パー形状になるようにする。ここで、順テーパー形状と
は台形の形状をいう。これにより、シリコン基板21の
上面の一部が露出される。そして、図示せぬレジストを
アッシングにより除去する。次に、シリコン酸化膜24
をマスクとして、異方性エッチング法、例えばRIE法
を用いてシリコン基板21に溝25を深さ400nm程
度に形成する。シリコン基板21のうち、この溝25が
形成されない部分が素子形成領域となる。さらに、例え
ばNH4F(フッ化アンモニウム)を用いたフッ酸系の
ウェットエッチング法によりシリコン酸化膜24を除去
する。
用いて、溝25の表面にシリコン酸化膜26を厚さ10
nm程度に形成する。これにより溝25の表面が安定化
される。そして、CVD法を用いて絶縁膜、例えばシリ
コン酸化膜27を全面に厚さ800nm程度に形成す
る。このとき、シリコン窒化膜23の形状が順テーパー
形状となっているため(図13参照)、シリコン酸化膜
27は溝25内に安定して埋め込めることとなる。これ
により、溝25内に形成されたシリコン酸化膜27の中
央部に「す」といわれる空洞ができることを防止でき
る。ここで、シリコン酸化膜27を形成するときCVD
法は、温度450℃程度で行われる。
セス、例えばCMP法を用いてシリコン窒化膜23の上
面までシリコン酸化膜27を除去する。このとき、シリ
コン窒化膜23はストッパー膜として用いられる。
ェットエッチング法を用いて、シリコン窒化膜23を除
去する。このとき、燐酸系のウェットエッチング法でな
くても、ドライエッチングやダウンフローエッチング法
を用いても構わない。これにより、シリコン酸化膜27
の上部が逆テーパー形状としてシリコン酸化膜22の上
方に現れる。このシリコン酸化膜27が素子分離領域と
なる。ここで、逆テーパー形状とは、台形の上下逆の形
状をいう。
る。この熱処理の条件としては、例えば、窒素雰囲気中
で温度を1050℃程度として30分間とする。このと
き、窒素雰囲気中でなくても、非酸化系の雰囲気中であ
れば構わない。ここで、シリコン酸化膜27は、CVD
法を用いて比較的低温の450℃程度で形成されたもの
である(図14参照)。このため、成膜したままの状態
ではシリコン原子と酸素原子との結合が不完全である。
また、材料ガス中から混入するC(炭素)やCO(一酸
化炭素)、H(水素)、OH、CHxなどの不純物を結
合中に含んでいる。そこで、この高熱での熱処理によ
り、結合中に含む不純物を放出し、結合の組み替えを行
いながら、シリコン原子や酸素原子が流動する。これに
より、シリコン酸化膜27の上部の角が丸くなり、シリ
コン酸化膜27の上部は順テーパー形状となる。以上の
ようにして、素子分離領域となる順テーパー形状のシリ
コン酸化膜27を形成することにより、素子分離を行
う。
域となるシリコン酸化膜7の形成後に、ゲート電極等の
電極や配線がショートするといった問題が生じていた
(図7参照)。これは、シリコン酸化膜7の上部が逆テ
ーパー形状であることから生じていたものである。しか
し、上述の通り、本願発明の第一の実施の形態によれ
ば、素子分離領域となるシリコン酸化膜27は順テーパ
ー形状である。このため、後の工程で形成される電極や
配線がショートするといった従来の技術における問題は
生じない。また、シリコン酸化膜7の上部を順テーパー
形状にすべく、シリコン窒化膜3を逆テーパー形状にす
ると、シリコン酸化膜7を形成する際に、その中央上部
に「す」といわれる空洞11が生じるといった問題が生
じていた(図9参照)。しかし、本願発明の第一の実施
の形態によれば、シリコン酸化膜27を形成する工程に
おいては(図14参照)、シリコン窒化膜23が順テー
パー形状であるため、シリコン酸化膜27の中央上部に
「す」といわれる空洞が生じるといった問題もない。
窒化膜23並びにシリコン酸化膜22をエッチングする
工程(図13参照)においても、シリコン窒化膜23を
垂直にエッチングする難しい制御は必要なく、順テーパ
ー形状になるようすればよい。このため、加工角度の揺
らぎが少しあっても、全体として順テーパー形状となっ
ていればよく、加工角度の揺らぎの許容範囲を大きくと
れる利点がある。
て、図面(図18〜図24)を参酌して説明する。ま
ず、図18に示したように、熱酸化法を用いて、半導体
基板、例えばシリコン基板41の上面にシリコン酸化膜
42を厚さ10nm程度に形成する。そして、CVD法
を用いて、シリコン酸化膜42の上面にシリコン窒化膜
43を厚さ40nm程度に形成する。次いで、CVD法
を用いて、シリコン窒化膜43の上面にシリコン酸化膜
44を厚さ10nm程度に形成する。さらに、CVD法
を用いて、シリコン酸化膜44の上面にシリコン窒化膜
45を厚さ150nm程度に形成する。ここで、シリコ
ン酸化膜42は、シリコン基板41の表面を保護した
り、シリコン窒化膜43がシリコン基板41から剥がれ
ないように間に入って接着力を強化する役割を果たす。
化膜45の上面に所定の形状にパターニングされた図示
せぬレジストをマスクとして、異方性エッチング法、例
えばRIE法を用いてシリコン窒化膜45、シリコン酸
化膜44、シリコン窒化膜43、シリコン酸化膜42を
それぞれ所定の形状にエッチングする。このとき、シリ
コン窒化膜45及びシリコン窒化膜43が順テーパー形
状になるようにする。ここで、順テーパー形状とは台形
の形状をいう。これにより、シリコン基板41の上面の
一部が露出される。そして、図示せぬレジストをアッシ
ングにより除去する。次に、シリコン窒化膜45をマス
クとして、異方性エッチング法、例えばRIE法を用い
てシリコン基板41に溝46を深さ400nm程度に形
成する。シリコン基板41のうち、この溝46が形成さ
れない部分が素子形成領域となる。
用いて絶縁膜、例えばシリコン酸化膜47を全面に厚さ
800nm程度に形成する。このとき、シリコン窒化膜
45及びシリコン窒化膜43の形状が順テーパー形状と
なっているため(図19参照)、シリコン酸化膜47は
溝46内に安定して埋め込めることとなる。これによ
り、溝46内に形成されたシリコン酸化膜47の中央部
に「す」といわれる空洞ができることを防止できる。
セス、例えばCMP法を用いてシリコン窒化膜45の上
面までシリコン酸化膜47を除去する。このとき、シリ
コン窒化膜45はストッパー膜として用いられる。
ェットエッチング法を用いて、シリコン窒化膜45を除
去する。このとき、燐酸系のウェットエッチング法でな
くても、ドライエッチングやダウンフローエッチング法
を用いても構わない。ここで、シリコン酸化膜44は、
シリコン窒化膜43が除去されるのを防止するためのも
のである。これにより、シリコン酸化膜47の上部が逆
テーパー形状としてシリコン酸化膜44の上方に現れ
る。このシリコン酸化膜47が素子分離領域となる。こ
こで、逆テーパー形状とは、台形の上下逆の形状をい
う。
チング法、例えばNH4Fを用いたフッ酸系のウェット
エッチング法により、シリコン窒化膜43に対して選択
的にシリコン酸化膜47をエッチングする。この際、シ
リコン酸化膜44はエッチング除去される。このとき、
シリコン窒化膜43はシリコン酸化膜42がエッチング
され、シリコン基板41が露出するのを防止するための
ストッパー膜として使用される。すなわち、シリコン窒
化膜43の存在により、シリコン酸化膜47の上部を順
テーパー形状になるまでエッチングしても、シリコン基
板41が露出することを防止できる。これにより、シリ
コン酸化膜47の上部の角が丸くなり、シリコン酸化膜
47の上部は順テーパー形状となる。ここで、シリコン
酸化膜47をエッチングする方法としては、ダウンフロ
ーエッチング法など、等方性エッチング法であれば構わ
ない。
ェットエッチング法を用いてシリコン窒化膜43を除去
する。以上のようにして、素子分離領域となる順テーパ
ー形状のシリコン酸化膜47を形成することにより、素
子分離を行う。
従来の技術によると、シリコン酸化膜7をエッチングす
ると、溝5の側面のシリコン基板1が露出してしまう。
すると、図11に示したように、その後のゲート形成工
程において、ゲート酸化膜13が溝5の側面に露出した
シリコン基板1の表面にも形成されてしまう。これによ
り、前述したように様々な問題が生じる。これに対し、
本願発明によると、ストッパー膜としてシリコン窒化膜
43が存在することから、シリコン基板41が露出しな
い。これにより、従来の技術において生じていた問題点
が解消されることとなる。
となるシリコン酸化膜7の形成後に、ゲート電極等の電
極や配線がショートするといった問題が生じていた(図
7参照)。これは、シリコン酸化膜7の上部が逆テーパ
ー形状であることから生じていたものである。しかし、
上述の通り、本願発明の第二の実施の形態によれば、素
子分離領域となるシリコン酸化膜47は順テーパー形状
である。このため、後の工程で形成される電極や配線が
ショートするといった従来の技術における問題は生じな
い。また、シリコン酸化膜7の上部を順テーパー形状に
すべく、シリコン窒化膜3を逆テーパー形状にすると、
シリコン酸化膜7を形成する際に、その中央上部に
「す」といわれる空洞11が生じるといった問題が生じ
ていた(図9参照)。しかし、本願発明の第二の実施の
形態によれば、シリコン酸化膜47を形成する工程にお
いては(図20参照)、シリコン窒化膜45及びシリコ
ン窒化膜43が順テーパー形状であるため、シリコン酸
化膜47の中央上部に「す」といわれる空洞が生じると
いった問題もない。
化膜44及びシリコン窒化膜43並びにシリコン酸化膜
42をエッチングする工程(図19参照)においても、
シリコン窒化膜45及びシリコン窒化膜43を垂直にエ
ッチングする難しい制御をする必要はなく、順テーパー
形状になるようすればよい。このため、加工角度の揺ら
ぎが少しあっても、全体として順テーパー形状となって
いればよく、加工角度の揺らぎの許容範囲を大きくとれ
る利点がある。
て、図面(図25〜図30)を参酌して説明する。ま
ず、図25に示したように、CVD法を用いて半導体基
板、例えばシリコン基板61上にシリコン窒化膜62を
厚さ10nm程度に形成する。次に、CVD法を用い
て、シリコン窒化膜62の上面にポリシリコン膜63を
厚さ150nm程度に形成する。さらに、CVD法を用
いて、ポリシリコン膜63の上面にシリコン酸化膜64
を厚さ150nm程度に形成する。ここで、熱酸化法を
用いて、シリコン基板61とシリコン窒化膜62の間に
厚さ10nm程度の図示せぬシリコン酸化膜を形成して
もよい。このシリコン酸化膜は、シリコン窒化膜62が
シリコン基板61から剥がれないように、間に入って接
着力を強化する役割を果たすこととなる。ただし、この
実施の形態のように、シリコン窒化膜62が薄い場合に
は、シリコン酸化膜がシリコン基板との間に入っていな
くても、シリコン窒化膜62が剥がれるという問題は生
じない。
化膜64の上面に所定の形状にパターニングして形成さ
れた図示せぬレジストをマスクとして、異方性エッチン
グ法、例えばRIE法を用いてシリコン酸化膜64及び
ポリシリコン膜63並びにシリコン窒化膜62を所定の
形状にエッチングする。このとき、ポリシリコン膜63
が順テーパー形状になるようにする。ここで、順テーパ
ー形状とは台形の形状をいう。これにより、シリコン基
板61の上面の一部が露出される。ここで、図示せぬレ
ジストをアッシングにより除去する。次いで、シリコン
酸化膜64をマスクとして、異方性エッチング法、例え
ばRIE法を用いてシリコン基板61をエッチングす
る。これにより、深さ400nm程度の溝65を形成す
る。シリコン基板61のうち、この溝65が形成されな
い部分が素子形成領域となる。そして、例えばNH4F
(フッ化アンモニウム)を用いたフッ酸系のウェットエ
ッチング法により、シリコン酸化膜64を除去する。
用いて、溝65の表面にシリコン酸化膜66を厚さ10
nm程度に形成する。これにより溝65の表面が安定化
される。そして、CVD法を用いて絶縁膜、例えばシリ
コン酸化膜67を全面に厚さ800nm程度に形成す
る。このとき、ポリシリコン膜63の形状が順テーパー
形状となっているため(図13参照)、シリコン酸化膜
67は溝65内に安定して埋め込めることとなる。これ
により、溝65内に形成されたシリコン酸化膜67の中
央部に「す」といわれる空洞ができることを防止でき
る。
セス、例えばCMP法を用いてポリシリコン膜63の上
面までシリコン酸化膜67を除去する。このとき、ポリ
シリコン膜63はストッパー膜として用いられる。ここ
で、ポリシリコン膜63の代わりに、タングステン膜、
チタン膜、窒化チタン膜等のシリコン酸化膜よりもエッ
チング速度の遅いメタル膜やシリコン金属化合物膜でも
同様の効果を得ることができる。
チング法、例えばダウンフローエッチング法を用いて、
ポリシリコン膜63を除去する。これにより、シリコン
酸化膜67の上部が逆テーパー形状としてシリコン窒化
膜62の上方に現れる。このシリコン酸化膜67が素子
分離領域となる。ここで、逆テーパー形状とは、台形の
上下逆の形状をいう。
チング法、例えばNH4Fを用いたフッ酸系のウェット
エッチング法により、シリコン窒化膜62に対して選択
的にシリコン酸化膜67をエッチングする。このとき、
シリコン窒化膜62はシリコン酸化膜66がエッチング
され、シリコン基板61が露出するのを防止するための
ストッパー膜として使用される。すなわち、シリコン窒
化膜62の存在により、シリコン酸化膜67の上部を順
テーパー形状になるまでエッチングしても、シリコン酸
化膜66がエッチングされず、シリコン基板61が露出
することを防止できる。これにより、シリコン酸化膜6
7の上部の角が丸くなり、シリコン酸化膜67の上部は
順テーパー形状とすることが可能となる。ここで、シリ
コン酸化膜67をエッチングする方法としては、ダウン
フローエッチング法など、等方性エッチング法であれば
構わない。
テーパー形状のシリコン酸化膜67を形成することによ
り、素子分離を行う。ここで、図10及び図11に示し
たような従来の技術によると、シリコン酸化膜7をエッ
チングすると、溝5の側面のシリコン基板1が露出して
しまう。すると、図11に示したように、その後のゲー
ト形成工程において、ゲート酸化膜13が溝5の側面に
露出したシリコン基板1の表面にも形成されてしまう。
これにより、前述したように様々な欠点が生じる。これ
に対し、本願発明の第三の実施の形態によると、ストッ
パー膜としてシリコン窒化膜62が存在することから、
シリコン基板61が露出しない。そのため、従来の技術
における欠点を解消することができる。
となるシリコン酸化膜7の形成後に、ゲート電極等の電
極や配線がショートするといった問題が生じていた(図
7参照)。これは、シリコン酸化膜7の上部が逆テーパ
ー形状であることから生じていたものである。しかし、
上述の通り、本願発明の第三の実施の形態によれば、素
子分離領域となるシリコン酸化膜67は順テーパー形状
である。このため、後の工程で形成される電極や配線が
ショートするといった従来の技術における問題は生じな
い。また、シリコン酸化膜7の上部を順テーパー形状に
すべく、シリコン窒化膜3を逆テーパー形状にすると、
シリコン酸化膜7を形成する際に、その中央上部に
「す」といわれる空洞11が生じるといった問題が生じ
ていた(図9参照)。しかし、上述の通り、本願発明の
第三の実施の形態によれば、シリコン酸化膜67を形成
する工程においては(図27参照)、ポリシリコン膜6
3が順テーパー形状であるため、シリコン酸化膜67の
中央上部に「す」といわれる空洞が生じるといった問題
もない。
化膜62をエッチングする工程(図26参照)において
も、ポリシリコン膜63及びシリコン窒化膜62を垂直
にエッチングする難しい制御をする必要はなく、順テー
パー形状になるようすればよい。このため、加工角度の
揺らぎが少しあっても、全体として順テーパー形状とな
っていればよく、加工角度の揺らぎの許容範囲を大きく
とれる利点がある。
て、図面(図31〜図33)を参酌して説明する。ま
ず、図25から図29に示したような本願発明の第二の
実施の形態と同様の工程を行う。これにより、図31に
示したように、シリコン酸化膜67の上部が逆テーパー
形状としてシリコン窒化膜62の上方に現れる。このシ
リコン酸化膜67が素子分離領域となる。ここで、逆テ
ーパー形状とは、台形の上下逆の形状をいう。
用いて絶縁膜、例えばシリコン酸化膜71を全面に厚さ
10nm程度に形成する。このとき、シリコン酸化膜6
7は逆テーパー形状であり、垂直方向に影となる部分が
できている。しかし、シリコン酸化膜71の形成にCV
D法を用いるため、材料ガスが回り込み、シリコン酸化
膜67の側面の垂直方向に影となる部分にもシリコン酸
化膜71は形成される。
チング法、例えばRIE法を用いて、シリコン酸化膜7
1をエッチングする。このとき、垂直方向のエッチング
速度が大きい異方性の強いRIE法を用いることによ
り、シリコン酸化膜67の側面にのみシリコン酸化膜7
1を残すことができる。これにより、シリコン酸化膜6
7の側面の垂直方向に影となる部分を埋めて、この影を
解消することが可能となる。ここで、シリコン窒化膜6
2はエッチングに対するストッパー膜として利用され、
シリコン基板61がエッチングされるのを防ぐ役割を果
たす。
びシリコン酸化膜71からなる素子分離領域を形成する
ことにより、素子分離を行う。ここで、従来の技術によ
ると、素子分離領域となるシリコン酸化膜7の形成後
に、ゲート電極等の電極や配線がショートするといった
問題が生じていた(図7参照)。これは、シリコン酸化
膜7の上部が逆テーパー形状であることから生じていた
ものである。しかし、上述の通り、本願発明の第四の実
施の形態によれば、シリコン酸化膜67及びシリコン酸
化膜71からなる素子分離領域はほぼ垂直なものであ
る。このため、後の工程で形成される電極や配線がショ
ートするといった従来の技術における問題は生じない。
また、シリコン酸化膜7の上部を順テーパー形状にすべ
く、シリコン窒化膜3を逆テーパー形状にすると、シリ
コン酸化膜7を形成する際に、その中央上部に「す」と
いわれる空洞11が生じるといった問題が生じていた
(図9参照)。しかし、上述の通り、本願発明の第四の
実施の形態によれば、シリコン酸化膜67を形成する工
程においては(図27参照)、ポリシリコン膜63が順
テーパー形状であるため、シリコン酸化膜67の中央上
部に「す」といわれる空洞が生じるといった問題もな
い。
化膜62をエッチングする工程(図26参照)において
も、ポリシリコン膜63及びシリコン窒化膜62を垂直
にエッチングする難しい制御をする必要はなく、順テー
パー形状になるようすればよい。このため、加工角度の
揺らぎが少しあっても、全体として順テーパー形状とな
っていればよく、加工角度の揺らぎの許容範囲を大きく
とれる利点がある。
て、図面(図34〜図40)を参酌して説明する。第一
の実施の形態から第四の実施の形態まででは、素子形成
領域の上方に平坦化プロセスに対するストッパー膜を形
成し(図15、図21、図28参照)、まずは素子分離
領域のみを先に形成する場合を説明した(図16、図2
2、図29、図31参照)。これらの実施の形態では、
素子分離領域を形成した後、改めて素子形成領域上にゲ
ート絶縁膜やゲート電極などの素子形成を行うこととな
る。しかし、例えばフラッシュ・メモリーのように、半
導体素子の構造や回路構成によっては、素子形成領域上
にあらかじめゲート絶縁膜やゲート電極を形成してから
素子分離領域を形成する場合や、予めゲート電極層の不
純物注入を行ってから素子分離領域を形成する場合があ
る。この場合にも、異なる種類の積層膜を垂直に加工す
ることが必要となる。これは一般的に困難であり、積層
膜の種類によって順テーパー形状、逆テーパー形状にな
るため、所望の素子分離領域を安定して形成することは
不可能であった。そこで、本願発明の第五の実施の形態
においては、ゲート電極を先に形成し、積層膜の加工を
行い素子分離領域を形成する場合を説明する。
用いて、半導体基板、例えばシリコン基板81の上面に
絶縁膜であるシリコン酸化膜82を厚さ8nm程度に形
成する。このシリコン酸化膜82はゲート酸化膜とな
る。そして、CVD法を用いて、シリコン酸化膜82の
上面に不純物、例えばP(リン)を含んだドープト多結
晶シリコン膜83を厚さ60nm程度に形成する。この
ドープト多結晶シリコン膜83はゲート電極の一部とな
る。次いで、CVD法を用いて、ドープト多結晶シリコ
ン膜83の上面にシリコン窒化膜84を厚さ150nm
程度に形成する。さらに、CVD法を用いて、シリコン
窒化膜84の上面にシリコン酸化膜85を厚さ150n
m程度に形成する。
化膜85の上面に所定の形状にパターニングして形成さ
れた図示せぬレジストをマスクとして、異方性エッチン
グ法、例えばRIE法を用いてシリコン酸化膜85、シ
リコン窒化膜84及びドープト多結晶シリコン膜83並
びにシリコン酸化膜82を所定の形状にエッチングす
る。このとき、シリコン酸化膜85及びドープト多結晶
シリコン膜83並びにシリコン酸化膜82はほぼ垂直に
なるようにエッチングし、シリコン窒化膜84は順テー
パー形状になるようにする。ここで、順テーパー形状と
は台形の形状をいう。これにより、シリコン基板81の
上面の一部が露出される。ここで、図示せぬレジストを
アッシングにより除去する。次いで、シリコン酸化膜8
5をマスクとして、異方性エッチング法、例えばRIE
法を用いてシリコン基板81をエッチングする。これに
より、深さ400nm程度の溝86を形成する。シリコ
ン基板81のうち、この溝86が形成されない部分が素
子形成領域となる。そして、例えばNH4F(フッ化ア
ンモニウム)を用いたフッ酸系のウェットエッチング法
により、シリコン酸化膜85を除去する。
用いて絶縁膜、例えばシリコン酸化膜87を全面に厚さ
800nm程度に形成する。このとき、シリコン窒化膜
84が順テーパー形状となっているため(図35参
照)、シリコン酸化膜87は溝86内に安定して埋め込
めることとなる。これにより、溝86内に形成されたシ
リコン酸化膜87の中央部に「す」といわれる空洞がで
きることを防止できる。さらに、平坦化プロセス、例え
ばCMP法を用いてシリコン窒化膜84の上面までシリ
コン酸化膜87を除去する。このとき、シリコン窒化膜
84はストッパー膜として用いられる。
ェットエッチング法を用いて、シリコン窒化膜84を除
去する。このとき、燐酸系のウェットエッチング法でな
くても、ドライエッチングやダウンフローエッチング法
を用いても構わない。これにより、シリコン酸化膜87
の上部が逆テーパー形状としてドープト多結晶シリコン
膜83の上方に現れる。このシリコン酸化膜87が素子
分離領域となる。ここで、逆テーパー形状とは、台形の
上下逆の形状をいう。
チング法、例えばNH4Fを用いたフッ酸系のウェット
エッチング法により、ドープト多結晶シリコン膜83に
対して選択的にシリコン酸化膜87をエッチングする。
このとき、ドープト多結晶シリコン膜83はシリコン基
板81が露出するのを防止するためのストッパー膜とな
る。すなわち、ドープト多結晶シリコン膜83の存在に
より、シリコン酸化膜87の上部を順テーパー形状にな
るまでエッチングしても、シリコン基板81が露出する
ことを防止できる。これにより、シリコン酸化膜87の
上部の角が丸くなり、シリコン酸化膜87の上部は順テ
ーパー形状となる。ここで、シリコン酸化膜87をエッ
チングする方法としては、ダウンフローエッチング法な
ど、等方性エッチング法であれば構わない。また、図1
7に示したのと同様に、等方性エッチング法を用いる代
わりに、熱処理することによりシリコン酸化膜87の上
部を順テーパー形状にしても構わない。
用いて、全面に多結晶シリコン膜88を厚さ数百nm程
度に形成する。この多結晶シリコン膜88は、不純物を
ドープすることにより、ドープト多結晶シリコン膜83
とともに、ゲート電極の一部として用いられることとな
る。ただし、この工程で不純物をドープしながら多結晶
シリコン膜を形成することにより、ドープト多結晶シリ
コン膜を形成してしまえば、後に不純物をドープする必
要はなくなる。
コン膜88の上面に所定の形状にパターニングして形成
された図示せぬレジストをマスクとして、異方性エッチ
ング法、例えばRIE法を用いて多結晶シリコン膜88
を所定の形状にエッチングする。その後、多結晶シリコ
ン膜88に不純物をドープすることにより、ドープト多
結晶シリコン膜83とともに、ゲート電極が形成される
こととなる。
らなる素子分離領域を形成することにより、素子分離を
行う。ここで、図10及び図11に示したような従来の
技術によると、シリコン酸化膜7をエッチングすると、
溝5の側面のシリコン基板1が露出してしまう。する
と、図11に示したように、その後のゲート形成工程に
おいて、ゲート酸化膜13が溝5の側面に露出したシリ
コン基板1の表面にも形成されてしまう。これにより、
前述したように様々な欠点が生じる。これに対し、本願
発明によると、ストッパー膜としてドープト多結晶シリ
コン膜83が存在することから、シリコン基板81が露
出しない。このため、従来の技術において生じていた欠
点を解消することが可能となる。
となるシリコン酸化膜7の形成後に、ゲート電極等の電
極や配線がショートするといった問題が生じていた(図
7参照)。これは、シリコン酸化膜7の上部が逆テーパ
ー形状であることから生じていたものである。しかし、
上述の通り、本願発明の第五の実施の形態によれば、素
子分離領域となるシリコン酸化膜87は順テーパー形状
である。このため、後の工程で形成される電極や配線が
ショートするといった従来の技術における問題は生じな
い。また、シリコン酸化膜7の上部を順テーパー形状に
すべく、シリコン窒化膜3を逆テーパー形状にすると、
シリコン酸化膜7を形成する際に、その中央上部に
「す」といわれる空洞11が生じるといった問題が生じ
ていた(図9参照)。しかし、上述の通り、本願発明の
第五の実施の形態によれば、シリコン酸化膜87を形成
する工程においては(図36参照)、シリコン窒化膜8
4が順テーパー形状であるため、シリコン酸化膜87の
中央上部に「す」といわれる空洞が生じるといった問題
もない。
化膜84及びドープト多結晶シリコン膜83並びにシリ
コン酸化膜82をエッチングする工程(図35参照)に
おいても、上記すべての膜を垂直にエッチングするとい
う難しい制御をする必要はない。シリコン酸化膜85及
びドープト多結晶シリコン膜83並びにシリコン酸化膜
82をほぼ垂直にしておけば、シリコン窒化膜84は順
テーパー形状で十分であり、これは比較的容易な加工で
あるという利点がある。このため、シリコン窒化膜84
に関しては、加工角度の揺らぎの許容範囲を大きくとれ
る利点がある。
及び配線加工を可能とした埋め込み素子分離法を提供す
ることを可能とする。
程断面図。
程断面図。
程断面図。
程断面図。
程断面図。
ける欠点を示した斜視図。
ける欠点を示した斜視図。
ける欠点を示した斜視図。
ける欠点を示した斜視図。
工程断面図。
おける欠点を示した工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
離法の工程断面図。
Claims (7)
- 【請求項1】 半導体基板の上面にストッパー膜を形成
する工程と、 前記ストッパー膜の断面形状が順テーパー状になるよう
にエッチングして前記半導体基板の一部を露出させる工
程と、 前記半導体基板の露出した部分に溝を形成する工程と、 全面に絶縁膜を形成する工程と、 前記ストッパー膜の上面より上方に形成されている前記
絶縁膜を除去する工程と、 前記ストッパー膜を除去する工程と、 前記絶縁膜を熱処理して、前記絶縁膜の上部の形状を順
テーパー状にする工程とを具備することを特徴とする素
子分離方法。 - 【請求項2】 半導体基板の上面に第一のストッパー膜
を形成する工程と、 前記第一のストッパー膜の上面に第二のストッパー膜を
形成する工程と、 前記第一のストッパー膜及び前記第二のストッパー膜の
形状が順テーパー状になるようにエッチングして前記半
導体基板の一部を露出させる工程と、 前記半導体基板の露出した部分に溝を形成する工程と、 全面に絶縁膜を形成する工程と、 前記第二のストッパー膜の上面より上方に形成されてい
る前記絶縁膜を除去する工程と、 前記第二のストッパー膜を除去する工程と、 前記絶縁膜を等方性エッチングして、前記絶縁膜の上部
の形状を順テーパー状にする工程とを具備することを特
徴とする素子分離方法。 - 【請求項3】 前記第一のストッパー膜がシリコン窒化
膜であり、前記第二のストッパー膜がポリシリコン膜で
あることを特徴とする請求項2記載の素子分離方法。 - 【請求項4】 半導体基板の上面に第一のストッパー膜
を形成する工程と、 前記第一のストッパー膜の上面に第二のストッパー膜を
形成する工程と、 前記第一のストッパー膜及び前記第二のストッパー膜の
形状が順テーパー状になるようにエッチングして前記半
導体基板の一部を露出させる工程と、 前記半導体基板の露出した部分に溝を形成する工程と、 全面に第一の絶縁膜を形成する工程と、 前記第二のストッパー膜の上面より上方に形成されてい
る前記第一の絶縁膜を除去する工程と、 前記第二のストッパー膜を除去する工程と、 全面に第二の絶縁膜を形成する工程と、 前記第二の絶縁膜を前記第一の絶縁膜の側面にのみ残
し、前記第一の絶縁膜と前記第二の絶縁膜を合わせた形
状が順テーパー状になるように前記第二の絶縁膜をエッ
チングする工程とを具備することを特徴とする素子分離
方法。 - 【請求項5】 半導体基板の上面に第一の絶縁膜を形成
する工程と、 前記第一の絶縁膜の上面に第一の導電膜を形成する工程
と、 前記第一の導電膜の上面にストッパー膜を形成する工程
と、 前記ストッパー膜及び前記第一の導電膜並びに前記第一
の絶縁膜の形状が順テーパー状になるようにエッチング
して前記半導体基板の一部を露出させる工程と、 前記半導体基板の露出した部分に溝を形成する工程と、 全面に第二の絶縁膜を形成する工程と、 前記ストッパー膜の上面より上方に形成されている前記
第二の絶縁膜を除去する工程と、 前記ストッパー膜を除去する工程と、 前記第二の絶縁膜を等方性エッチングして、前記第二の
絶縁膜の形状を順テーパー状にする工程と、 全面に第二の導電膜を形成する工程と、 前記第二の導電膜を所定の形状にエッチングする工程と
を具備することを特徴とする素子分離方法。 - 【請求項6】 上面の所定の位置に溝を有する半導体基
板と、 前記溝に埋め込まれた第一の絶縁膜と、 前記第一の絶縁膜の上面に形成された順テーパー形状の
第二の絶縁膜とを具備することを特徴とする半導体装
置。 - 【請求項7】 上面の所定の位置に溝を有する半導体基
板と、 前記溝に埋め込まれた第一の絶縁膜と、 前記第一の絶縁膜及び前記半導体基板の上面であって、
前記第一の絶縁膜の上面よりも広く形成された第二の絶
縁膜とを具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15710098A JP3552913B2 (ja) | 1998-06-05 | 1998-06-05 | 半導体素子の素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15710098A JP3552913B2 (ja) | 1998-06-05 | 1998-06-05 | 半導体素子の素子分離方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354626A true JPH11354626A (ja) | 1999-12-24 |
| JP3552913B2 JP3552913B2 (ja) | 2004-08-11 |
Family
ID=15642245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15710098A Expired - Fee Related JP3552913B2 (ja) | 1998-06-05 | 1998-06-05 | 半導体素子の素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3552913B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013207174A (ja) * | 2012-03-29 | 2013-10-07 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2015084438A (ja) * | 2014-12-10 | 2015-04-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1998
- 1998-06-05 JP JP15710098A patent/JP3552913B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013207174A (ja) * | 2012-03-29 | 2013-10-07 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2015084438A (ja) * | 2014-12-10 | 2015-04-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3552913B2 (ja) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| US5786263A (en) | Method for forming a trench isolation structure in an integrated circuit | |
| US5262346A (en) | Nitride polish stop for forming SOI wafers | |
| JPH07326664A (ja) | ウエハの誘電体分離溝の充填方法 | |
| JPH10189708A (ja) | トレンチ素子分離方法 | |
| KR100297738B1 (ko) | 챔퍼가 형성된 금속 실리사이드층을 갖춘 반도체소자의 제조방법 | |
| JP3407023B2 (ja) | 半導体装置の製造方法 | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JPH0358484A (ja) | 半導体装置とその製造方法 | |
| KR100615121B1 (ko) | 반도체 장치 제조 방법 | |
| JP3552913B2 (ja) | 半導体素子の素子分離方法 | |
| JPS6255700B2 (ja) | ||
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| JP3277957B2 (ja) | Soi半導体装置の製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH06283483A (ja) | エッチング方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| JPS60111439A (ja) | 分離領域の形成方法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| JP2720179B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JP2002100671A (ja) | 半導体装置及びその製造方法 | |
| JPH05206056A (ja) | 半導体装置の製造方法 | |
| JPH10242275A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Effective date: 20040308 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040423 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040427 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090514 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100514 |
|
| LAPS | Cancellation because of no payment of annual fees |