JPH11355360A - Ｉｃカード用リーダ・ライタにおける２値化回路 - Google Patents
Ｉｃカード用リーダ・ライタにおける２値化回路Info
- Publication number
- JPH11355360A JPH11355360A JP10159501A JP15950198A JPH11355360A JP H11355360 A JPH11355360 A JP H11355360A JP 10159501 A JP10159501 A JP 10159501A JP 15950198 A JP15950198 A JP 15950198A JP H11355360 A JPH11355360 A JP H11355360A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- circuit
- signal
- level
- writer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
しても、正確にディジタル信号に変換できる２値化回路
を実現させる。 【解決手段】 コンパレータへの入力信号レベル変動に
対応して、基準値レベルを自動的に変化させるオートス
レッシュ回路をコンパレータの非反転入力端子側に設
け、入力信号の立上り時点と立下り時点における入力信
号レベルと基準値レベルとを比較して、入力信号（アナ
ログ）をディジタル信号に変換させる。
Description
ダ・ライタにおける信号処理回路、詳しくは非接触型の
ＩＣカードにおける入力信号の２値化回路に関する。
をリーダ・ライタによって読み取るためには、リーダ・
ライタに内蔵の発振器のキャリア周波数により変調され
たＩＣカード情報を受信し、受信信号を復調して波形整
形した信号波形を正確に２値化処理し、ディジタル信号
に変換させなくてはならない。
示す。図４において、復調された入力信号（アナログ）
はアンプ２０に入力して増幅され、フィルタ２１によっ
てノイズを除去されたうえでコンパレータ２２に入力す
る。コンパレータ２２の非反転入力端子におけるＡ点の
信号波形は図５（ａ）における〔Ａ〕に示す通りであ
り、基準値Ｖｒｅｆを入力するコンパレータ２２の反転
入力端子におけるＢ点の信号波形は、図５（ａ）におけ
る〔Ｂ〕に示す通りである。また、コンパレータ２２の
出力端子におけるＣ点の信号波形は、図５（ａ）に示す
ディジタル信号波形〔Ｃ〕となる。
レータに正常な入力信号が入力した場合における信号波
形を示しており、コンパレータへの入力信号波形〔Ａ〕
と基準値Ｖｒｅｆによる〔Ｂ〕とによってディジタル信
号〔Ｃ〕が生成される状態を示している。図５（ｂ）と
図５（ｃ）は入力信号レベルが異常の場合であって、入
力信号レベルが基準値Ｖｒｅｆレベルより著しく相違す
るために、入力信号が基準値Ｖｒｅ ｆによって２値化さ
れない状態を示している。図５（ｂ）においては入力信
号レベルが高すぎるので基準値レベルＶｒｅｆも高く設
定する必要があり、図５（ｃ）においては入力信号レベ
ルが低すぎるので基準値レベルＶｒｅｆも低く設定させ
なくてはならないが、従来技術においては基準値レベル
Ｖｒｅｆは一定であるので入力信号が２値化されない事
態も発生していた。
するためになされたものであって、入力信号レベルの変
動に対応して基準信号レベルを変化させるオートスレッ
シュ回路を備えた２値化回路を提供し、受信データを正
確に２値化させようとするものである。
ンパレータへの入力信号レベル変動に対応して、コンパ
レータの基準値レベルを自動的に変化させるオートスレ
ッシュ回路をコンパレータの非反転入力端子側に設け、
入力信号の立上り時点と立下り時点における入力信号レ
ベルと基準信号レベルとを比較してアナログ信号である
入力信号をディジタル信号に変換させる。
１〜図３を参照しながら説明する。図１は、本発明によ
るＩＣカード用リーダ・ライタにおける２値化回路の構
成を示す第１の実施例である。図１において、復調され
た入力信号（アナログ）はアンプ１に入力して増幅さ
れ、フィルタ２に入力して波形整形され、コンパレータ
４における反転入力端子と非反転入力端子に入力する。
コンパレータ４の非反転入力端子には、フィルタ２の出
力端子に接続したバッファ３と、バッファ３の出力端子
に直列接続したダイオード５と６を逆並列接続した並列
回路とを直列接続した回路、および一端を接地したコン
デンサ７の他端とが接続してある。また、コンパレータ
４の出力端子と非反転入力端子との間には抵抗８が接続
してあって正帰還回路を構成している。
端子に直接入力する信号波形は、図３における〔Ａ〕に
示すアナログ信号である。一方、コンパレータ４の非反
転入力端子のＢ点における信号波形は図３における
〔Ｂ〕の信号波形であって、バッファ３、２つのダイオ
ード５と６を逆並列接続した回路、一端を接地したコン
デンサ７、抵抗８を備えた正帰還回路より成るオートス
レッシュ回路によって入力信号〔Ａ〕から生成された基
準信号（アナログ）である。
信号波形は、図３の〔Ｃ〕に示すディジタル信号であっ
て、コンパレータ４の反転入力端子における信号波形
〔Ａ〕の信号レベルと、非反転入力端子における基準信
号〔Ｂ〕の信号レベルとを比較して生成されたディジタ
ル信号である。図３（ｂ）は図３（ａ）におけるＤ部分
の拡大図であって、信号波形〔Ａ〕と〔Ｂ〕における信
号立上り部分と信号立下り部分の信号レベルが比較さ
れ、ディジタル信号〔Ｃ〕が生成される状態を示してお
り、信号立上り部分と立下り部分における信号波形
〔Ａ〕と〔Ｂ〕の信号レベルにはＶＦの差が存在する。
〔Ｃ〕がＬのときは、信号波形〔Ａ〕の信号レベルが信
号波形〔Ｂ〕の信号レベルよりも高い場合であって、バ
ッファ３からの電流はダイオード６と帰還抵抗８を通っ
てコンパレータ４の出力端子に流れる。この時、ダイオ
ード６による電圧降下により信号〔Ｂ〕のレベルはＶＦ
だけ信号〔Ａ〕のレベルより低く、ピークホールド回路
を形成する。
信号〔Ｃ〕がＨのときは、信号波形〔Ａ〕の信号レベル
が信号波形〔Ｂ〕の信号レベルより低い場合であって、
コンパレータ４の出力端子から帰還抵抗８、ダイオード
５を通ってバッファ３へ電流が流れる。この時、ダイオ
ード５による電圧降下ＶＦだけ信号〔Ｂ〕のレベルは信
号〔Ａ〕のレベルよりも高くなり、ボトムホールド回路
を形成する。
動に伴って基準信号レベル〔Ｂ〕も変化し、信号立上り
部分と立下り部分における信号レベル差は常にＶＦであ
るので、コンパレータ４からはディジタル信号〔Ｃ〕が
確実に出力される。
ブロック図であって、コンパレータ４における正帰還回
路が実施例１と異なっている。即ち、ダイオード１０と
抵抗１２より成る直列回路、およびダイオード１１と抵
抗１３より成る直列回路とが夫々の直列回路の両端にお
いて並列接続してあって、正帰還回路を構成している。
なお、ダイオード１１と１２の極性は互いに反対となる
ように接続してあり、抵抗１０と１１の抵抗値も異なっ
たものを用いている。
ートスレッシュ回路において、ピークホールド時もしく
はボトムホールド時におけるコンデンサ７の充電電圧
は、抵抗８を経由して一部放電している。従って、抵抗
からの放電がない場合に比べて、信号〔Ｂ〕におけるピ
ーク部分とボトム部分の波形は放電によって変歪される
ので、完全なピークホールド、ボトムホールドとはなら
ず、このために正確な２値化処理が行われなくなる。
ノイズを含んでおり、かつ時間的に受信信号レベルが徐
々に上昇するような場合においては、抵抗を備えた正帰
還回路によって構成したオートスレッシュ回路では充分
に対応できず、信号立上り部分と立下り部分における信
号〔Ａ〕と〔Ｂ〕の波形からは、ディジタル信号〔Ｃ〕
を正確に検出できないなどの不具合が考えられる。この
不具合を解決するために、ピークホールド時の放電特性
とボトムホールド時の放電特性を夫々別個に設定する方
法として、コンパレータ４の正帰還回路に極性の異なる
ダイオードと抵抗値の異なる抵抗より成る２つの直列回
路を並列接続した。この方法によって、ピークホールド
時（コンパレータ出力がＬの時）およびボトムホールド
時（コンパレータ出力がＨの時）におけるコンデンサの
放電特性を調整することが可能となる。
カード用リーダ・ライタにおける２値化回路では、２値
化回路を構成するコンパレータへの入力信号レベル変動
に対応して基準値レベルを自動的に変化させるオートス
レッシュ回路を設け、入力信号の立上り時点と立下り時
点における入力信号レベルと基準値レベルとを比較して
ディジタル信号を生成させるようにした。さらに、コン
パレータにおける正帰還回路を、極性が異なるダイオー
ドと抵抗値が異なる抵抗より成る２つの直列回路によっ
て構成し、ピークホールド時点とボトムホールド時点に
おける放電特性を調整できるようにして、微弱な入力信
号に対しても正確に２値化でき、ノイズにも強い２値化
回路を実現できる。
施例。
施例。
ク図。
Claims (3)
- 【請求項１】 ＩＣカード用リーダ・ライタからのキャ
リア周波数により変調したＩＣカード情報をリーダ・ラ
イタにおいて受信し、この受信信号を復調したうえでア
ンプとフィルタを介して波形整形してコンパレータに入
力させ、コンパレータに予め設定してある基準値と入力
信号レベルとを比較することにより入力信号をディジタ
ル信号に変換するＩＣカード用リーダ・ライタにおける
２値化回路において、 コンパレータへの入力信号レベル変動に対応して基準値
レベルを自動的に変化させるオートスレッシュ回路をコ
ンパレータの非反転入力端子側に設け、入力信号の立上
り時点と立下り時点とにおける入力信号レベルと基準値
レベルとを比較して入力信号をディジタル信号に変換さ
せるようにしたことを特徴とするＩＣカード用リーダ・
ライタにおける２値化回路。 - 【請求項２】 バッファと逆並列接続した２つのダイオ
ードより成る並列回路とを直列接続した回路と、一端を
接地したコンデンサの他端とをコンパレータの非反転入
力端子に接続すると共に、非反転入力端子と出力端子と
の間に抵抗を接続して構成した正帰還回路を設け、 コンパレータへの入力信号レベル変動に対応して非反転
入力端子における基準値レベルを自動的に変化させるオ
ートスレッシュ回路をコンパレータに設けたことを特徴
とする請求項１に記載のＩＣカード用リーダ・ライタに
おける２値化回路。 - 【請求項３】 バッファと逆並列接続した２つのダイオ
ードより成る並列回路とを直列接続した回路と、一端を
接地したコンデンサの他端とをコンパレータの非反転入
力端子に接続すると共に、非反転入力端子と出力端子と
の間に極性の異なるダイオードと抵抗値の異なる抵抗よ
り成る２つの直列回路を並列接続して構成した正帰還回
路を設け、 コンパレータへの入力信号レベル変動に対応して非反転
入力端子における基準値レベルを自動的に変化させるオ
ートスレッシュ回路をコンパレータに設けたことを特徴
とする請求項１に記載のＩＣカード用リーダ・ライタに
おける２値化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15950198A JP3936471B2 (ja) | 1998-06-08 | 1998-06-08 | Ｉｃカード用リーダ・ライタにおける２値化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15950198A JP3936471B2 (ja) | 1998-06-08 | 1998-06-08 | Ｉｃカード用リーダ・ライタにおける２値化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11355360A true JPH11355360A (ja) | 1999-12-24 |
| JP3936471B2 JP3936471B2 (ja) | 2007-06-27 |
Family
ID=15695157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15950198A Expired - Fee Related JP3936471B2 (ja) | 1998-06-08 | 1998-06-08 | Ｉｃカード用リーダ・ライタにおける２値化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3936471B2 (ja) |
-
1998
- 1998-06-08 JP JP15950198A patent/JP3936471B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3936471B2 (ja) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031419A (en) | Demodulator for contactless chip card | |
| US6525684B2 (en) | Differential input data slicer | |
| JPS6260074A (ja) | バ−コ−ドスキヤナ− | |
| US5801552A (en) | Voltage detector circuit | |
| JPH0677371B2 (ja) | 記憶情報読出回路 | |
| JP2960200B2 (ja) | ピーク検出回路 | |
| JP3936471B2 (ja) | Ｉｃカード用リーダ・ライタにおける２値化回路 | |
| US3993894A (en) | Dual edge detector for bar codes | |
| JP2716298B2 (ja) | バーコード信号２値化装置 | |
| EP0253264A2 (en) | Binary coding circuit for OCR | |
| JP3908643B2 (ja) | デジタル信号復調回路 | |
| JPS61255478A (ja) | 信号識別回路 | |
| JPH0765503A (ja) | 情報再生装置におけるアナログ／ディジタル変換回路 | |
| JPH10162095A (ja) | スライスレシオ制御回路 | |
| JP2694371B2 (ja) | 磁気記録媒体の読取り回路 | |
| JPS63107219A (ja) | ２値化回路 | |
| JP2878960B2 (ja) | バーコードリーダの信号処理回路 | |
| JPS6151662A (ja) | 信号検出回路 | |
| JP2756468B2 (ja) | 二値化回路 | |
| JPH0221720A (ja) | 波形整形回路 | |
| JPS5840427Y2 (ja) | 二値化回路 | |
| JPS605408Y2 (ja) | 二値化回路 | |
| JPH05101212A (ja) | バーコード信号２値化装置 | |
| JPH03143012A (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JP2513123B2 (ja) | 光受信器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |