JPH113677A - Electron multiplier - Google Patents

Electron multiplier

Info

Publication number
JPH113677A
JPH113677A JP15395297A JP15395297A JPH113677A JP H113677 A JPH113677 A JP H113677A JP 15395297 A JP15395297 A JP 15395297A JP 15395297 A JP15395297 A JP 15395297A JP H113677 A JPH113677 A JP H113677A
Authority
JP
Japan
Prior art keywords
dynode
dynodes
electron multiplier
edge
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15395297A
Other languages
Japanese (ja)
Other versions
JP4146529B2 (en
Inventor
Hiroshi Hasegawa
寛 長谷川
Hiroyuki Kushima
浩之 久嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP15395297A priority Critical patent/JP4146529B2/en
Priority to PCT/JP1998/002568 priority patent/WO1998057353A1/en
Priority to AU76736/98A priority patent/AU7673698A/en
Publication of JPH113677A publication Critical patent/JPH113677A/en
Application granted granted Critical
Publication of JP4146529B2 publication Critical patent/JP4146529B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J43/00Secondary-emission tubes; Electron-multiplier tubes
    • H01J43/04Electron multipliers
    • H01J43/06Electrode arrangements
    • H01J43/18Electrode arrangements using essentially more than one dynode
    • H01J43/22Dynodes consisting of electron-permeable material, e.g. foil, grid, tube, venetian blind

Landscapes

  • Electron Tubes For Measurement (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electron multiplying tube capable of effectively preventing noise generation. SOLUTION: In this electron multiplier 1, neighboring edge parts 12b, 13b are displaced from each other in the extending direction of verge parts 12, 13 in the whole circumference of the verge parts 12, 13 of dynodes 11 [n-stage side dynodes 11A, (n+1) stage side dynodes 11B], and a distance between the neighboring edge parts 12b, 13b is enlarged, whereby suppression of electric field discharge is achieved. Such a constitution enables further suppression of the electric field discharge with space between the dynodes 11 maintained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、真空容器内に導入
させた電子を、多段に積層させたダイノードによって増
倍させる電子増倍管に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron multiplier in which electrons introduced into a vacuum vessel are multiplied by dynodes stacked in multiple stages.

【0002】[0002]

【従来の技術】従来、このような分野の技術として、特
開平6−314551号公報がある。この公報に記載さ
れた電子増倍管は、真空容器内に配設された電子増倍部
を有し、この電子増倍部は、マトリックス状に配列した
電子増倍孔をもつ板状のダイノードを、多段に積層させ
た構成になっている。更に、各ダイノードは、2枚のダ
イノード薄板を張り合わせて、ダイノード薄板の隅部
(コーナ部)を溶接することで一体化が図られている。
そして、各ダイノードには、隣接するダイノードの溶接
跡を避けるようにして、その隅部に切欠きが設けられ、
溶接部位で引き起こされる電界放電を抑制している。
2. Description of the Related Art Conventionally, there is JP-A-6-314551 as a technique in such a field. The electron multiplier described in this publication has an electron multiplier disposed in a vacuum vessel, and the electron multiplier has a plate-like dynode having electron multiplier holes arranged in a matrix. Are stacked in multiple stages. Further, the dynodes are integrated by bonding two dynode thin plates and welding the corners (corners) of the dynode thin plates.
Each dynode is provided with a notch at the corner so as to avoid welding marks of the adjacent dynode,
It suppresses the electric field discharge caused at the welding site.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
電子増倍管は、上述したように構成されているため、次
のような課題が存在していた。すなわち、ダイノードの
隅部に切欠きを設けることで、溶接部位での電界放電は
抑制されるものの、ダイノードの間隔が0.16〜0.
17mmと非常に狭く形成されているので、隣接するダ
イノードの縁部に設けられたエッジ部間で電界放電が発
生し易く、ノイズ発生の更なる抑制を阻害していた。
However, since the conventional electron multiplier is configured as described above, there are the following problems. In other words, by providing the notches at the corners of the dynode, the electric field discharge at the welding site is suppressed, but the distance between the dynodes is 0.16-0.
Since it is formed as very narrow as 17 mm, electric field discharge is likely to occur between the edge portions provided at the edge portions of the adjacent dynodes, which hinders further suppression of noise generation.

【0004】本発明は、上述の課題を解決するためにな
されたもので、ノイズ発生の抑制を効果的に阻止するよ
うにした電子増倍管を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to provide an electron multiplier in which the suppression of noise generation is effectively prevented.

【0005】[0005]

【課題を解決するための手段】請求項1に係る本発明の
電子増倍管は、ダイノードを複数段に積層してなる電子
増倍部を真空容器内に配設させて構成した電子増倍管に
おいて、複数のダイノードのうちで隣接するダイノード
の縁部の略全周において、対向するダイノードのエッジ
部を、縁部の延在方向で相互に位置ずれさせたことを特
徴とする。
According to a first aspect of the present invention, there is provided an electron multiplier including an electron multiplier including a plurality of dynodes stacked in a plurality of stages arranged in a vacuum vessel. In the pipe, the edges of the opposing dynodes are displaced from each other in the direction in which the edges extend in substantially the entire periphery of the edge of the adjacent dynode among the plurality of dynodes.

【0006】発明者らは、隣接するダイノード間におい
て、ダイノードの縁部に形成されたエッジ部間で電界放
電が発生し、これがノイズの発生に大きく拘わっている
ことを見出した。そこで、本発明の電子増倍管は、ダイ
ノードの縁部に着目し、隣接するエッジ部を、縁部の延
在方向で相互に位置ずれさせ、隣接するエッジ部間の距
離を大きくして、電界放電の抑制を達成した。このよう
に構成することで、ダイノード同士の間隔を広げること
なく、電界放電の更なる抑制を可能にする。
The inventors have found that an electric field discharge is generated between the adjacent dynodes and between the edge portions formed at the edges of the dynodes, and this is greatly related to the generation of noise. Therefore, the electron multiplier of the present invention focuses on the edge of the dynode, displaces adjacent edges mutually in the direction in which the edges extend, and increases the distance between the adjacent edges, Suppression of electric field discharge was achieved. With this configuration, it is possible to further suppress the electric field discharge without increasing the interval between the dynodes.

【0007】この場合、隣接するダイノードの側面を、
縁部の延在方向で相互に位置ずれさせると好ましい。こ
のような構成を採用した場合、電子増倍部は、隣接する
ダイノードの側面を互い違いに配列させるだけの簡単な
構成となる。
In this case, the side of the adjacent dynode is
It is preferable to displace each other in the direction in which the edges extend. When such a configuration is adopted, the electron multiplier has a simple configuration in which the side surfaces of adjacent dynodes are alternately arranged.

【0008】また、各ダイノードの側面を同一方向のテ
ーパ面として形成し、各ダイノードの最外周ラインを真
空容器の軸線方向に一列に整列させると好ましい。この
ような構成を採用した場合、電子増倍部は、各ダイノー
ドの側面を一直線状に整列させても、隣接するエッジ部
の間隔を大きくとることができる。しかも、真空容器内
で各ダイノードの側面の位置を略全周で揃えることがで
きる。
It is preferable that the side surfaces of the respective dynodes are formed as tapered surfaces in the same direction, and the outermost peripheral lines of the respective dynodes are aligned in a line in the axial direction of the vacuum vessel. When such a configuration is employed, the electron multiplier can increase the interval between adjacent edge portions even if the side surfaces of the dynodes are aligned in a straight line. In addition, the positions of the side surfaces of the dynodes in the vacuum vessel can be aligned substantially all around.

【0009】更に、各ダイノードを2枚のダイノード薄
板で形成し、ダイノードのうちの第1のダイノード薄板
の側面と、ダイノードのうちの第2のダイノード薄板の
側面とを、縁部の延在方向で相互に位置ずれさせると好
ましい。このような構成を採用した場合、電子増倍部
は、各ダイノードの縁部に段差をもたせ、縁部を同一の
形状に揃えることができる。
Further, each dynode is formed by two dynode thin plates, and the side surface of the first dynode thin plate among the dynodes and the side surface of the second dynode thin plate among the dynodes extend in the direction in which the edge extends. It is preferable to displace each other. When such a configuration is adopted, the electron multiplying section can be provided with a step at the edge of each dynode, and the edges can be aligned in the same shape.

【0010】[0010]

【発明の実施の形態】以下、図面と共に本発明による電
子増倍管の好適な実施形態について詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of an electron multiplier according to the present invention will be described below in detail with reference to the drawings.

【0011】図1は、本発明に係る電子増倍管の全体を
示す断面図である。同図に示す電子増倍管は、微弱光を
電子に変換して、その電子を増倍させる光電子増倍管で
ある。この光電子増倍管1は、両端が開放された円筒状
の金属製側管2を有し、この側管2の一方の開口端に
は、入射光を受け入れるガラス製の受光面板3が固定さ
れ、他方の開口端には、複数のステムピン4を配列させ
た円板状のステム5が固定されている。そして、側管2
と受光面板3とステム5とで真空容器6を構成し、真空
容器6の内部に電子増倍部7を配置させている。
FIG. 1 is a sectional view showing the whole of an electron multiplier according to the present invention. The electron multiplier shown in FIG. 1 is a photomultiplier that converts weak light into electrons and multiplies the electrons. This photomultiplier tube 1 has a cylindrical metal side tube 2 whose both ends are open, and a glass light receiving surface plate 3 for receiving incident light is fixed to one open end of the side tube 2. A disc-shaped stem 5 on which a plurality of stem pins 4 are arranged is fixed to the other open end. And side tube 2
The light receiving face plate 3 and the stem 5 constitute a vacuum vessel 6, and an electron multiplier 7 is arranged inside the vacuum vessel 6.

【0012】真空容器6の内方側において、受光面板3
の裏面には、GaAs半導体結晶からなる光電変換面
(光電陰極)8が設けられ、この光電変換面8と電子増
倍部7との間には、収束電極9が配置されている。従っ
て、光電変換面8から放出された電子は、収束電極9の
影響によりその軌道が収束され、電子増倍部7の所定の
領域に入射する。
On the inner side of the vacuum vessel 6, the light receiving face plate 3
A photoelectric conversion surface (photocathode) 8 made of a GaAs semiconductor crystal is provided on the back surface of the semiconductor device, and a focusing electrode 9 is arranged between the photoelectric conversion surface 8 and the electron multiplier 7. Therefore, the trajectory of the electrons emitted from the photoelectric conversion surface 8 is converged by the influence of the focusing electrode 9, and enters the predetermined area of the electron multiplier 7.

【0013】電子増倍部7は、リニアに配列した電子増
倍孔10をもつ板状のダイノード11を、多段に積層さ
せた構成になっている。積層したダイノード11の下方
には、増倍させた電子を反射させる最終段ダイノード1
2が配置され、最終段ダイノード12とダイノード11
との間には、電子を受けるアノード13が配置されてい
る。なお、ダイノード11、最終段ダイノード12及び
アノード13は、各ステムピン4にそれぞれ接続固定さ
れている。
The electron multiplier 7 has a configuration in which plate-like dynodes 11 having electron multiplier holes 10 arranged linearly are stacked in multiple stages. Below the stacked dynodes 11, a final dynode 1 that reflects the multiplied electrons is provided.
2 and the final stage dynode 12 and dynode 11
Between them, an anode 13 for receiving electrons is arranged. The dynode 11, the last dynode 12, and the anode 13 are connected and fixed to the respective stem pins 4.

【0014】図2〜図4に示すように、正方形状のダイ
ノード11には、2種類のダイノード11Aと11Bと
があり、ダイノード11Aをn段側のダイノードとした
場合、ダイノード11Bはn+1段側のダイノードとな
る。n段側ダイノード11Aは、リニアに配列した複数
本の電子増倍孔10Aを有し、全ての電子増倍孔10A
を包囲するように、n段側ダイノード11Aは、その全
周に亙って幅広の縁部12を有している。これに対し
て、n+1段側ダイノード11Bは、リニアに配列した
複数本の電子増倍孔10Bを有し、全ての電子増倍孔1
0Bを包囲するように、n+1段側ダイノード11B
は、その全周に亙って幅狭の縁部13を有している。ま
た、ダイノード11A,11Bにおいて、縁部12の側
面12a及び縁部13の側面13aは、縁部12の表面
12c及び縁部13の表面13cに対して、その全周に
亙り直角に形成されている。
As shown in FIGS. 2 to 4, the square dynode 11 has two types of dynodes 11A and 11B. When the dynode 11A is an n-stage dynode, the dynode 11B is located on the (n + 1) -stage dynode. Dynode. The n-stage dynode 11A has a plurality of electron multiplier holes 10A arranged linearly, and all the electron multiplier holes 10A
The n-stage side dynode 11A has a wide edge 12 over the entire circumference. On the other hand, the (n + 1) th stage dynode 11B has a plurality of electron multiplier holes 10B arranged linearly,
0B, the n + 1-stage dynode 11B
Has a narrow edge 13 over its entire circumference. In the dynodes 11A and 11B, the side surface 12a of the edge portion 12 and the side surface 13a of the edge portion 13 are formed at right angles to the surface 12c of the edge portion 12 and the surface 13c of the edge portion 13 over the entire circumference. I have.

【0015】そこで、n段側ダイノード11Aの電子増
倍孔10Aとn+1段側ダイノード11Bの電子増倍孔
10Bとを対向させるように、電子増倍部7を組み立て
ると、n段側ダイノード11Aの縁部12の側面12a
が外側に向けて迫り出し、n+1段側ダイノード11B
の縁部13の側面13aが内側に引き込むことになる。
その結果、n段側ダイノード11Aの縁部12とn+1
段側ダイノード11Bの縁部13とを比較した場合、縁
部12のエッジ部12bと縁部13のエッジ部13bと
が斜め方向で対向し、対向するエッジ部12bと13b
とを、縁部12,13の延在方向で相互に位置ずれさせ
ることができる。
The electron multiplier 7 is assembled so that the electron multiplier hole 10A of the n-stage dynode 11A and the electron multiplier hole 10B of the (n + 1) -stage dynode 11B face each other. Side 12a of edge 12
Protruding outward, and the (n + 1) th stage dynode 11B
The side surface 13a of the edge portion 13 of FIG.
As a result, the edge 12 of the n-stage dynode 11A and n + 1
When comparing the edge portion 13 of the step-side dynode 11B, the edge portion 12b of the edge portion 12 and the edge portion 13b of the edge portion 13 obliquely face each other, and the opposing edge portions 12b and 13b
Can be displaced from each other in the direction in which the edges 12 and 13 extend.

【0016】このように、同種のn段側ダイノード11
Aと同種のn+1段側ダイノード11Bとを交互に積層
させるだけで、隣接するエッジ部12b,13b間の距
離を大きくすることができ、この間で起こる電界放電を
抑制することができる。また、ダイノード11の間隔
を、従来の電子増倍部と同様に0.16〜0.17mm
程度の微小な空間として維持したまま、電界放電の更な
る抑制を可能にする。
As described above, the same type of n-stage dynode 11
By simply alternately stacking A and the n + 1-stage dynode 11B of the same type, the distance between the adjacent edge portions 12b and 13b can be increased, and the electric field discharge occurring between them can be suppressed. Further, the distance between the dynodes 11 is set to 0.16 to 0.17 mm as in the conventional electron multiplier.
It is possible to further suppress the electric field discharge while maintaining the minute space.

【0017】なお、各ダイノード11A,11Bと各ス
テムピン4との電気的接続を考慮して、ダイノード11
A,11Bにおける縁部12,13の側面12a,13
aに、その側方に向けて突出する耳部(図示せず)が設
けられている場合、すなわち、ダイノード11A,11
Bの外周において、側面12a,13aの一部が耳部に
よって途切れている場合、耳部のエッジ部と、この耳部
に隣接する縁部のエッジ部との電界放電は無視すること
ができる程度に小さい。なぜなら、縁部のエッジ部の長
さは、耳部のエッジ部の長さに対して非常に長く形成さ
れるからである。
In consideration of the electrical connection between each dynode 11A, 11B and each stem pin 4, the dynode 11
Sides 12a, 13 of edges 12, 13 in A, 11B
a is provided with ears (not shown) projecting toward the side, that is, dynodes 11A and 11A.
When part of the side surfaces 12a and 13a is interrupted by ears on the outer periphery of B, the electric field discharge between the edge of the ear and the edge of the edge adjacent to the ear is negligible. Small. This is because the edge portion of the edge portion is formed to be much longer than the edge portion of the ear portion.

【0018】前述した実施形態において、n段側ダイノ
ード11Aは、2枚のダイノード薄板AとBを張り合わ
せて、ダイノード薄板AとBとを溶接することで一体化
が図られている。同様に、n+1段側ダイノード11B
もダイノード薄板CとDで一体化が図られている。
In the above embodiment, the n-stage dynode 11A is integrated by bonding two dynode thin plates A and B and welding the dynode thin plates A and B. Similarly, the (n + 1) th stage dynode 11B
Also, the dynode thin plates C and D are integrated.

【0019】本発明に係る電子増倍管の他の実施形態に
ついて説明する。なお、後述するダイノード21以外の
構成は、前述した光電子増倍管1と同様であり、その説
明は省略する。
Another embodiment of the electron multiplier according to the present invention will be described. The configuration other than the dynode 21 described later is the same as that of the photomultiplier tube 1 described above, and a description thereof will be omitted.

【0020】図5〜図8に示すように、正方形状のダイ
ノード21には、2種類のダイノード21Aと21Bと
があり、ダイノード21Aをn段側のダイノードとした
場合、ダイノード21Bはn+1段側のダイノードとな
る。n段側ダイノード21Aは、リニアに配列した複数
本の電子増倍孔20Aを有し、全ての電子増倍孔20A
を包囲するように、n段側ダイノード21Aは、その全
周に亙って縁部22を有している。これに対して、n+
1段側ダイノード21Bは、リニアに配列した複数本の
電子増倍孔20Bを有し、全ての電子増倍孔20Bを包
囲するように、n+1段側ダイノード21Bは、その全
周に亙って縁部23を有している。
As shown in FIGS. 5 to 8, the square dynode 21 includes two types of dynodes 21A and 21B. When the dynode 21A is an n-stage dynode, the dynode 21B is located on the (n + 1) -stage dynode. Dynode. The n-stage dynode 21A has a plurality of electron multiplying holes 20A linearly arranged.
, The n-stage dynode 21A has an edge 22 over the entire circumference. In contrast, n +
The first-stage dynode 21B has a plurality of electron multiplier holes 20B linearly arranged, and the (n + 1) -stage dynode 21B extends over the entire circumference so as to surround all the electron multiplier holes 20B. It has an edge 23.

【0021】また、縁部22の側面22a及び縁部23
の側面23aは、縁部22の表面22c及び縁部23の
表面23cに対して所定の角度をもつテーパ面として形
成されている。この場合、側面22a及び23aは、縁
部22の表面22c及び縁部23の表面23cに対して
鋭角のテーパ面として形成されている。
The side surface 22a of the edge 22 and the edge 23
Is formed as a tapered surface having a predetermined angle with respect to the surface 22c of the edge 22 and the surface 23c of the edge 23. In this case, the side surfaces 22a and 23a are formed as tapered surfaces at acute angles to the surface 22c of the edge 22 and the surface 23c of the edge 23.

【0022】そこで、n段側ダイノード21Aの電子増
倍孔20Aとn+1段側ダイノード21Bの電子増倍孔
20Bとを対向させるように、電子増倍部7Aを組み立
てると、n段側ダイノード21Aにおける側面22aの
最外周ライン22dと、n+1段側ダイノード21Bに
おける側面23aの最外周ライン23dとは、側管2の
管軸線L(図1参照)の方向に沿って一列に整列する。
その結果、n段側ダイノード21Aの縁部22とn+1
段側ダイノード21Bの縁部23とを比較した場合、縁
部22のエッジ部22bと縁部23のエッジ部23bと
が斜め方向で対向し、対向するエッジ部22bと23b
とを、縁部22,23の延在方向で相互に位置ずれさせ
ることができる。また、エッジ部22bが鈍角の面で形
成されていることに起因して、この部位での電子の放出
が起こり難く、隣接するエッジ部22b,23b間での
電界放電を効率よく抑制することができる。
Then, when the electron multiplier 7A is assembled so that the electron multiplier hole 20A of the n-stage dynode 21A and the electron multiplier hole 20B of the (n + 1) -stage dynode 21B face each other, the n-stage dynode 21A The outermost peripheral line 22d of the side surface 22a and the outermost peripheral line 23d of the side surface 23a in the (n + 1) th stage dynode 21B are aligned in a line along the direction of the tube axis L of the side tube 2 (see FIG. 1).
As a result, the edge 22 of the n-stage dynode 21A and n + 1
When comparing the edge 23 of the step-side dynode 21B, the edge 22b of the edge 22 and the edge 23b of the edge 23 are obliquely opposed to each other, and the opposing edges 22b and 23b are opposed to each other.
Can be displaced from each other in the direction in which the edges 22 and 23 extend. In addition, since the edge portion 22b is formed with an obtuse angle, electrons are less likely to be emitted at this portion, and electric field discharge between the adjacent edge portions 22b and 23b can be efficiently suppressed. it can.

【0023】このように、ダイノード21Aの側面22
a及びダイノード21Bの側面23aを平行にし且つ管
軸線L方向に沿って整列させても、隣接するエッジ部2
2b,23bの間隔を大きくとることができる。しか
も、真空容器6内でダイノード21Aの側面22a及び
ダイノード21Bの側面23aの位置を略全周で揃える
ことができる。なお、n段側ダイノード21Aは、2枚
のダイノード薄板A1とB1を張り合わせて、ダイノー
ド薄板A1とB1とを溶接することで一体化が図られて
いる。同様に、n+1段側ダイノード21Bもダイノー
ド薄板C1とD1で一体化が図られている。
As described above, the side surface 22 of the dynode 21A
a and the side surface 23a of the dynode 21B are parallel and aligned along the direction of the tube axis L.
The interval between 2b and 23b can be increased. In addition, the positions of the side surface 22a of the dynode 21A and the side surface 23a of the dynode 21B can be aligned substantially all around in the vacuum vessel 6. The n-stage dynode 21A is integrated by bonding two dynode thin plates A1 and B1 and welding the dynode thin plates A1 and B1. Similarly, the (n + 1) th stage dynode 21B is also integrated by the dynode thin plates C1 and D1.

【0024】本発明に係る電子増倍管の更に他の実施形
態について説明する。なお、後述するダイノード31以
外の構成は、前述した光電子増倍管1と同様であり、そ
の説明は省略する。
A further embodiment of the electron multiplier according to the present invention will be described. The configuration other than the dynode 31 described later is the same as that of the photomultiplier tube 1 described above, and the description thereof is omitted.

【0025】図9〜図12に示すように、正方形状のダ
イノード31には、2種類のダイノード31Aと31B
とがあり、ダイノード31Aをn段側のダイノードとし
た場合、ダイノード31Bはn+1段側のダイノードと
なる。n段側ダイノード31Aは、リニアに配列した複
数本の電子増倍孔30Aを有し、全ての電子増倍孔30
Aを包囲するように、n段側ダイノード31Aは、その
全周に亙って縁部32を有している。同様に、n+1段
側ダイノード31Bは、リニアに配列した複数本の電子
増倍孔30Bを有し、全ての電子増倍孔30Bを包囲す
るように、n+1段側ダイノード31Bは、その全周に
亙って縁部33を有している。
As shown in FIGS. 9 to 12, the square dynode 31 has two types of dynodes 31A and 31B.
When the dynode 31A is a dynode on the n-th stage, the dynode 31B is a dynode on the n + 1-th stage. The n-stage dynode 31A has a plurality of electron multiplying holes 30A linearly arranged.
The n-stage dynode 31A has an edge 32 over the entire circumference so as to surround A. Similarly, the (n + 1) th stage dynode 31B has a plurality of electron multiplier holes 30B linearly arranged, and the (n + 1) th stage dynode 31B is provided around the entire periphery thereof so as to surround all the electron multiplier holes 30B. It has an edge 33 over it.

【0026】また、n段側ダイノード31Aは、第1の
ダイノード薄板A2と第2のダイノード薄板B2を張り
合わせて、ダイノード薄板A2とB2とを溶接すること
で一体化が図られている。この場合、第1のダイノード
薄板A2の側面32aAと第2のダイノード薄板B2の
側面32aBとを、同一面上に配置させることなく、具
体的には、第1のダイノード薄板A2の側面32aAと
第2のダイノード薄板B2の側面32aBとを互いにず
らしている。そして、第1のダイノード薄板A2の側面
32aAは外側に向けて迫り出し、第2のダイノード薄
板B2の側面32aBは内側に引込む。同様に、n+1
段側ダイノード31Bもダイノード薄板C2とD2で一
体化が図られ、第1のダイノード薄板C2の側面33a
Cは外側に向けて迫り出し、第2のダイノード薄板D2
の側面33aDは内側に引込む。
The n-stage dynode 31A is integrated by bonding the first dynode thin plate A2 and the second dynode thin plate B2 and welding the dynode thin plates A2 and B2. In this case, without arranging the side surface 32aA of the first dynode thin plate A2 and the side surface 32aB of the second dynode thin plate B2 on the same surface, specifically, the side surface 32aA of the first dynode thin plate A2 and the second The side surfaces 32aB of the second dynode thin plate B2 are shifted from each other. Then, the side surface 32aA of the first dynode thin plate A2 protrudes outward, and the side surface 32aB of the second dynode thin plate B2 retracts inward. Similarly, n + 1
The step-side dynode 31B is also integrated by the dynode thin plates C2 and D2, and the side surface 33a of the first dynode thin plate C2 is formed.
C protrudes outward, and the second dynode thin plate D2
Side surface 33aD is drawn inward.

【0027】そこで、n段側ダイノード31Aの電子増
倍孔30Aとn+1段側ダイノード31Bの電子増倍孔
30Bとを対向させるように、電子増倍部7Bを組み立
てると、n段側ダイノード31Aの側面32aと、n+
1段側ダイノード31Bの側面33aとは、側管2の管
軸線L(図1参照)の方向に沿って一列に整列する。そ
の結果、n段側ダイノード31Aの縁部32とn+1段
側ダイノード31Bの縁部33とを比較した場合、縁部
32のエッジ部32bと縁部33のエッジ部33bとが
斜め方向で対向し、対向するエッジ部32bと33bと
を、縁部32,33の延在方向で相互に位置ずれさせる
ことができる。
The electron multiplier 7B is assembled so that the electron multiplier hole 30A of the n-stage dynode 31A and the electron multiplier hole 30B of the (n + 1) -stage dynode 31B face each other. Side 32a and n +
The side surface 33a of the first-stage dynode 31B is aligned in a line along the direction of the tube axis L of the side tube 2 (see FIG. 1). As a result, when comparing the edge 32 of the n-stage dynode 31A and the edge 33 of the (n + 1) th dynode 31B, the edge 32b of the edge 32 and the edge 33b of the edge 33 face in an oblique direction. The opposing edges 32b and 33b can be displaced from each other in the direction in which the edges 32 and 33 extend.

【0028】このように、ダイノード31Aの側面32
a及びダイノード31Bの側面33aを互いに管軸線L
方向に沿って整列させても、隣接するエッジ部32b,
33bの間隔を大きくとることができ、隣接するエッジ
部32b,33b間での電界放電を抑制することができ
る。しかも、真空容器6内でダイノード31Aの側面3
2a及びダイノード31Bの側面33aの位置を略全周
で揃えることができる。
As described above, the side surface 32 of the dynode 31A
a and the side surface 33a of the dynode 31B
Even if aligned along the direction, adjacent edge portions 32b,
The space between 33b can be made large, and electric field discharge between adjacent edge portions 32b and 33b can be suppressed. Moreover, the side surface 3 of the dynode 31A in the vacuum vessel 6
The positions of 2a and the side surface 33a of the dynode 31B can be aligned substantially all around.

【0029】本発明は、前述した種々の実施形態に限定
されるものではなく、例えば、前述したダイノードは、
メッシュ型のダイノードであってもよい。また、光電変
換面(光電陰極)8はGaAs半導体結晶である必要は
ないが、このGaAsタイプの光電変換面8は、有効面
積が小さく、ダイノードの縁部を幅広く形成することが
でき、縁部の側面に工夫を施し易い。なお、前述の実施
形態では、光電変換面をもった光電子増倍管として説明
したが、光電変換面をもたない電子増倍管であってもよ
い。
The present invention is not limited to the various embodiments described above.
It may be a mesh type dynode. Although the photoelectric conversion surface (photocathode) 8 does not need to be a GaAs semiconductor crystal, the GaAs type photoelectric conversion surface 8 has a small effective area and can form a wide edge of the dynode. It is easy to devise the side. In the above-described embodiment, the photomultiplier tube having the photoelectric conversion surface has been described. However, an electron multiplier tube having no photoelectric conversion surface may be used.

【0030】[0030]

【発明の効果】本発明による電子増倍管は、以上のよう
に構成されているため、次のような効果を得る。すなわ
ち、複数のダイノードのうちで隣接するダイノードの縁
部の略全周において、対向するダイノードのエッジ部
を、縁部の延在方向で相互に位置ずれさせたことによ
り、隣接するダイノードの縁部間で発生する電界放電を
効果的に抑制し、ノイズ発生の抑制を効果的に阻止する
ことができる。
As described above, the electron multiplier according to the present invention has the following effects. That is, by displacing the edges of the opposing dynodes in the direction in which the edges extend in substantially the entire periphery of the edge of the adjacent dynode among the plurality of dynodes, It is possible to effectively suppress the electric field discharge generated between them, and effectively prevent the noise from being generated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る電子増倍管の一実施形態を示す断
面図である。
FIG. 1 is a cross-sectional view showing one embodiment of an electron multiplier according to the present invention.

【図2】図1の電子増倍管に適用する電子増倍部の要部
拡大斜視図である。
FIG. 2 is an enlarged perspective view of a main part of an electron multiplier applied to the electron multiplier of FIG.

【図3】図2のIII-III線に沿う断面図である。FIG. 3 is a sectional view taken along the line III-III in FIG. 2;

【図4】図2の電子増倍部に適用するダイノードの平面
図である。
FIG. 4 is a plan view of a dynode applied to the electron multiplier of FIG. 2;

【図5】電子増倍部の変形例を示す要部拡大斜視図であ
る。
FIG. 5 is an enlarged perspective view of a main part showing a modification of the electron multiplier.

【図6】図5のVI−VI線に沿う断面図である。FIG. 6 is a sectional view taken along the line VI-VI in FIG. 5;

【図7】図5の電子増倍部に適用するダイノードの平面
図である。
FIG. 7 is a plan view of a dynode applied to the electron multiplier of FIG.

【図8】図7に示したダイノードの底面図である。FIG. 8 is a bottom view of the dynode shown in FIG. 7;

【図9】電子増倍部の他の変形例を示す要部拡大斜視図
である。
FIG. 9 is an enlarged perspective view of a main part showing another modification of the electron multiplier.

【図10】図9のX−X線に沿う断面図である。FIG. 10 is a sectional view taken along line XX in FIG. 9;

【図11】図9の電子増倍部に適用するダイノードの平
面図である。
11 is a plan view of a dynode applied to the electron multiplier of FIG.

【図12】図11に示したダイノードの底面図である。FIG. 12 is a bottom view of the dynode shown in FIG. 11;

【符号の説明】[Explanation of symbols]

1…電子増倍管(光電子増倍管)、6…真空容器、7,
7A,7B…電子増倍部、11,21,31…ダイノー
ド、11A,21A,31A…n段側ダイノード、11
B,21B,31B…n+1段側ダイノード、12,1
3,22,23,32,33…縁部、12a,13a,
22a,23a…ダイノードの側面、12b,13b,
22b,23b…エッジ部、23d…最外周ライン、3
2aA,33aC…第1のダイノード薄板の側面、32
aB,33aD…第2のダイノード薄板の側面、A2,
C2…第1のダイノード薄板、B2,D2…第2のダイ
ノード薄板。
1: Electron multiplier (photomultiplier), 6: vacuum vessel, 7,
7A, 7B: electron multiplier, 11, 21, 31 ... dynode, 11A, 21A, 31A ... n-stage dynode, 11
B, 21B, 31B... N + 1 stage side dynodes, 12, 1
3, 22, 23, 32, 33 ... edge, 12a, 13a,
22a, 23a... Side surfaces of dynodes, 12b, 13b,
22b, 23b: edge portion, 23d: outermost peripheral line, 3
2aA, 33aC: Side surface of first dynode thin plate, 32
aB, 33aD: Side surface of the second dynode thin plate, A2
C2: first dynode sheet, B2, D2: second dynode sheet.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ダイノードを複数段に積層してなる電子
増倍部を真空容器内に配設させて構成した電子増倍管に
おいて、 前記複数のダイノードのうちで隣接する前記ダイノード
の縁部の略全周において、対向する前記ダイノードのエ
ッジ部を、前記縁部の延在方向で相互に位置ずれさせた
ことを特徴とする電子増倍管。
1. An electron multiplier comprising an electron multiplier comprising a plurality of dynodes stacked in a plurality of stages disposed in a vacuum vessel, wherein an edge of an adjacent dynode of the plurality of dynodes is provided. An electron multiplier wherein substantially opposite edges of the dynodes are displaced from each other in an extending direction of the edge.
【請求項2】 隣接する前記ダイノードの側面を、前記
縁部の延在方向で相互に位置ずれさせたことを特徴とす
る請求項1記載の電子増倍管。
2. The electron multiplier according to claim 1, wherein the side surfaces of the adjacent dynodes are mutually displaced in the extending direction of the edge.
【請求項3】 前記各ダイノードの側面を同一方向のテ
ーパ面として形成し、前記各ダイノードの最外周ライン
を前記真空容器の軸線方向に一列に整列させたことを特
徴とする請求項1記載の電子増倍管。
3. The method according to claim 1, wherein the side surfaces of the dynodes are formed as tapered surfaces in the same direction, and the outermost peripheral lines of the dynodes are aligned in a line in the axial direction of the vacuum vessel. Electron multiplier.
【請求項4】 前記各ダイノードを2枚のダイノード薄
板で形成し、前記ダイノードのうちの第1の前記ダイノ
ード薄板の側面と、前記ダイノードのうちの第2の前記
ダイノード薄板の側面とを、前記縁部の延在方向で相互
に位置ずれさせたことを特徴とする請求項1記載の電子
増倍管。
4. Each of the dynodes is formed of two dynode thin plates, and a side of a first one of the dynodes and a side of a second one of the dynodes are formed by the dynode. 2. The electron multiplier according to claim 1, wherein the electron multipliers are displaced from each other in a direction in which the edges extend.
JP15395297A 1997-06-11 1997-06-11 Electron multiplier Expired - Fee Related JP4146529B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15395297A JP4146529B2 (en) 1997-06-11 1997-06-11 Electron multiplier
PCT/JP1998/002568 WO1998057353A1 (en) 1997-06-11 1998-06-11 Electron multiplier and photomultiplier
AU76736/98A AU7673698A (en) 1997-06-11 1998-06-11 Electron multiplier and photomultiplier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15395297A JP4146529B2 (en) 1997-06-11 1997-06-11 Electron multiplier

Publications (2)

Publication Number Publication Date
JPH113677A true JPH113677A (en) 1999-01-06
JP4146529B2 JP4146529B2 (en) 2008-09-10

Family

ID=15573667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15395297A Expired - Fee Related JP4146529B2 (en) 1997-06-11 1997-06-11 Electron multiplier

Country Status (3)

Country Link
JP (1) JP4146529B2 (en)
AU (1) AU7673698A (en)
WO (1) WO1998057353A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650050B1 (en) 1999-04-23 2003-11-18 Hamamatsu Photonics K.K. Photomultiplier tube
JP2007258035A (en) * 2006-03-24 2007-10-04 Hamamatsu Photonics Kk Photomultiplier tube and radiation detector using the same
JP2010267414A (en) * 2009-05-12 2010-11-25 Hamamatsu Photonics Kk Photomultiplier tube
JP2012094252A (en) * 2010-10-25 2012-05-17 Hitachi Ltd Mass spectrometer
WO2012165380A1 (en) * 2011-06-03 2012-12-06 浜松ホトニクス株式会社 Electron multiplier and photomultiplier tube containing same
US8587196B2 (en) 2010-10-14 2013-11-19 Hamamatsu Photonics K.K. Photomultiplier tube

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093742B (en) * 2021-11-25 2024-02-09 上海集成电路研发中心有限公司 Photosensitive sensor and preparation process thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3312770B2 (en) * 1993-04-30 2002-08-12 浜松ホトニクス株式会社 Electron multiplier
JP3445663B2 (en) * 1994-08-24 2003-09-08 浜松ホトニクス株式会社 Photomultiplier tube
JPH10116582A (en) * 1996-10-09 1998-05-06 Sumitomo Electric Ind Ltd Micro photomultiplier array and metal plate for micro photomultiplier array

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650050B1 (en) 1999-04-23 2003-11-18 Hamamatsu Photonics K.K. Photomultiplier tube
JP2007258035A (en) * 2006-03-24 2007-10-04 Hamamatsu Photonics Kk Photomultiplier tube and radiation detector using the same
US7906754B2 (en) 2006-03-24 2011-03-15 Hamamatsu Photonics K.K. Photomultiplier tube and radiation detecting device
JP2010267414A (en) * 2009-05-12 2010-11-25 Hamamatsu Photonics Kk Photomultiplier tube
US8587196B2 (en) 2010-10-14 2013-11-19 Hamamatsu Photonics K.K. Photomultiplier tube
JP2012094252A (en) * 2010-10-25 2012-05-17 Hitachi Ltd Mass spectrometer
WO2012165380A1 (en) * 2011-06-03 2012-12-06 浜松ホトニクス株式会社 Electron multiplier and photomultiplier tube containing same
CN102918624A (en) * 2011-06-03 2013-02-06 浜松光子学株式会社 Electron multiplier unit and photomultiplier tube including same
JP5154717B2 (en) * 2011-06-03 2013-02-27 浜松ホトニクス株式会社 Electron multiplier and photomultiplier tube including the same
EP2557589A4 (en) * 2011-06-03 2013-08-21 Hamamatsu Photonics Kk ELECTRON MULTIPLIER AND PHOTOMULTIPLIER TUBE CONTAINING THE SAME
US9293309B2 (en) 2011-06-03 2016-03-22 Hamamatsu Photonics K.K. Electron multiplier and photomultiplier including the same
US9589774B2 (en) 2011-06-03 2017-03-07 Hamamatsu Photonics K.K. Electron multiplier and photomultiplier including the same

Also Published As

Publication number Publication date
JP4146529B2 (en) 2008-09-10
AU7673698A (en) 1998-12-30
WO1998057353A1 (en) 1998-12-17

Similar Documents

Publication Publication Date Title
JP3598173B2 (en) Electron multiplier and photomultiplier tube
EP0690478B1 (en) Electron tube
JP5290804B2 (en) Photomultiplier tube
JP4231123B2 (en) Electron tubes and photomultiplier tubes
JP4640881B2 (en) Photomultiplier tube
JP5290805B2 (en) Photomultiplier tube
JP4573407B2 (en) Photomultiplier tube
JPH113677A (en) Electron multiplier
JP4246879B2 (en) Electron and photomultiplier tubes
JPH06310084A (en) Electron multiplier
JPS6391950A (en) Photoelectric multiplier tube
JP3640464B2 (en) Electron multiplier and photomultiplier tube
JP4108905B2 (en) Manufacturing method and structure of dynode
EP0833368B1 (en) Photomultiplier tube
JPH0246646A (en) Electron tube
JP4627470B2 (en) Photomultiplier tube
EP2099057B1 (en) Micro channel plate assembly
JP4921248B2 (en) Electron tube
JP3872419B2 (en) Photocathode, electron tube and photocathode assembly method
JP2010267414A (en) Photomultiplier tube
JP3312770B2 (en) Electron multiplier
JP2000306544A (en) Photomultiplier
US5491380A (en) Photomultiplier including an electron multiplier for cascade-multiplying an incident electron flow using a multilayered dynode
JP3620920B2 (en) Electron multiplier and photomultiplier tube
JPS62287561A (en) Secondary electron release electron multiplier plate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040406

A131 Notification of reasons for refusal

Effective date: 20071016

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20071113

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20080620

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees