JPH113836A - 積層電子部品 - Google Patents
積層電子部品Info
- Publication number
- JPH113836A JPH113836A JP9153843A JP15384397A JPH113836A JP H113836 A JPH113836 A JP H113836A JP 9153843 A JP9153843 A JP 9153843A JP 15384397 A JP15384397 A JP 15384397A JP H113836 A JPH113836 A JP H113836A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- ground electrode
- laminated
- metal case
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 abstract description 36
- 229910052751 metal Inorganic materials 0.000 abstract description 36
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 239000011295 pitch Substances 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000000919 ceramic Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 102100027340 Slit homolog 2 protein Human genes 0.000 description 1
- 101710133576 Slit homolog 2 protein Proteins 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 外部電極及びグランド電極の配置ピッチを細
かくできるとともに、金属ケースを取り付ける際にも低
背化が可能な積層電子部品を提供する。 【解決手段】 積層電子部品１０は、回路要素（図示せ
ず）を内部に介在させた状態で複数の絶縁性シートが積
層されてなる直方体状の積層体１１を有する。積層体１
１の裏面１１１の複数か所に、段差１２を設けることに
より、第１の面１１１ａとその第１の面１１１ａに比べ
て凹んでいる複数の第２の面１１１ｂを形成する。そし
て、第１の面１１１ａ上には、複数の外部電極１３が形
成され、複数の第２の面１１１ｂ上には、それぞれ１つ
ずつのグランド電極１４が形成される。
かくできるとともに、金属ケースを取り付ける際にも低
背化が可能な積層電子部品を提供する。 【解決手段】 積層電子部品１０は、回路要素（図示せ
ず）を内部に介在させた状態で複数の絶縁性シートが積
層されてなる直方体状の積層体１１を有する。積層体１
１の裏面１１１の複数か所に、段差１２を設けることに
より、第１の面１１１ａとその第１の面１１１ａに比べ
て凹んでいる複数の第２の面１１１ｂを形成する。そし
て、第１の面１１１ａ上には、複数の外部電極１３が形
成され、複数の第２の面１１１ｂ上には、それぞれ１つ
ずつのグランド電極１４が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、回路要素を内部に配置
した積層電子部品に関し、特に、積層電子部品のグラン
ド電極の構造の改良に関する。
した積層電子部品に関し、特に、積層電子部品のグラン
ド電極の構造の改良に関する。
【０００２】
【従来の技術】図８に、従来の積層電子部品の斜視図を
示す。例えば、積層コンデンサ、積層インダクタ、多層
回路基板、多層複合電子部品で代表される積層電子部品
５０は、内部に内部配線パターン（図示せず）が形成さ
れる略直方体状の積層体５１を有し、その積層体５１の
裏面５１１には外部電極５２、グランド電極５３が形成
される。そして、図示していないが、積層体５１の表面
にはＩＣチップ、チップコンデンサなどの電子部品が搭
載される。また、図９に示すように、金属ケース付き積
層電子部品６０の場合には、グランド電極５３は、輻射
低減やシールド強化のために、積層電子部品５０の表面
に被せられる金属ケース５４とはんだ５５にて接続され
る。なお、金属ケース５４の側面の端部５４ａは、はん
だ５５にてグランド電極５３と接続しやすいように、積
層電子部品５０の裏面で内側に折り曲げられる。
示す。例えば、積層コンデンサ、積層インダクタ、多層
回路基板、多層複合電子部品で代表される積層電子部品
５０は、内部に内部配線パターン（図示せず）が形成さ
れる略直方体状の積層体５１を有し、その積層体５１の
裏面５１１には外部電極５２、グランド電極５３が形成
される。そして、図示していないが、積層体５１の表面
にはＩＣチップ、チップコンデンサなどの電子部品が搭
載される。また、図９に示すように、金属ケース付き積
層電子部品６０の場合には、グランド電極５３は、輻射
低減やシールド強化のために、積層電子部品５０の表面
に被せられる金属ケース５４とはんだ５５にて接続され
る。なお、金属ケース５４の側面の端部５４ａは、はん
だ５５にてグランド電極５３と接続しやすいように、積
層電子部品５０の裏面で内側に折り曲げられる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
従来の積層電子部品においては、積層電子部品を回路基
板上に実装する際に、積層電子部品の裏面上の外部電極
と回路基板上の回路パターンとを接続するはんだと、積
層電子部品の裏面上のグランド電極と回路基板上のグラ
ンドパターンとを接続するはんだとが存在するため、は
んだの量が過多になると、それらのはんだが積層電子部
品の外部電極及びグランド電極の周囲に広がる。したが
って、外部電極とグランド電極とが短絡する危険性があ
り、外部電極及びグランド電極の配置ピッチを小さくす
ることが困難であるという問題があった。
従来の積層電子部品においては、積層電子部品を回路基
板上に実装する際に、積層電子部品の裏面上の外部電極
と回路基板上の回路パターンとを接続するはんだと、積
層電子部品の裏面上のグランド電極と回路基板上のグラ
ンドパターンとを接続するはんだとが存在するため、は
んだの量が過多になると、それらのはんだが積層電子部
品の外部電極及びグランド電極の周囲に広がる。したが
って、外部電極とグランド電極とが短絡する危険性があ
り、外部電極及びグランド電極の配置ピッチを小さくす
ることが困難であるという問題があった。
【０００４】また、金属ケースを取り付ける際に、金属
ケースの側面の端部を積層電子部品の裏面にて内側に折
り曲げるため、金属ケースの折り曲げ部及び金属ケース
とグランド電極とを接続するはんだの厚み（図９中の
ｔ）で積層電子部品の低背化が困難であるという問題も
あった。
ケースの側面の端部を積層電子部品の裏面にて内側に折
り曲げるため、金属ケースの折り曲げ部及び金属ケース
とグランド電極とを接続するはんだの厚み（図９中の
ｔ）で積層電子部品の低背化が困難であるという問題も
あった。
【０００５】本発明は、このような問題点を解消するた
めになされたものであり、外部電極及びグランド電極の
配置ピッチを細かくできるとともに、金属ケースを取り
付ける際にも低背化が可能な積層電子部品を提供するこ
とを目的とする。
めになされたものであり、外部電極及びグランド電極の
配置ピッチを細かくできるとともに、金属ケースを取り
付ける際にも低背化が可能な積層電子部品を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】上述する問題点を解決す
るため本発明の積層電子部品は、内部に回路要素を介在
させた状態で複数の絶縁性シートを積層して、相対する
主面と該主面間を連結する側面からなる略直方体状の積
層体を構成し、該積層体の一方主面に、前記回路要素に
電気的に接続された複数の外部電極及びグランド電極を
備える積層電子部品において、前記積層体の一方主面
に、少なくとも１つの段差を設けることにより、第１の
面と該第１の面に比べて凹んでいる第２の面とを形成
し、前記第１の面に前記外部電極が設けられ、前記第２
の面に前記グランド電極が設けられることを特徴とす
る。
るため本発明の積層電子部品は、内部に回路要素を介在
させた状態で複数の絶縁性シートを積層して、相対する
主面と該主面間を連結する側面からなる略直方体状の積
層体を構成し、該積層体の一方主面に、前記回路要素に
電気的に接続された複数の外部電極及びグランド電極を
備える積層電子部品において、前記積層体の一方主面
に、少なくとも１つの段差を設けることにより、第１の
面と該第１の面に比べて凹んでいる第２の面とを形成
し、前記第１の面に前記外部電極が設けられ、前記第２
の面に前記グランド電極が設けられることを特徴とす
る。
【０００７】本発明の積層電子部品によれば、段差によ
り形成される第２の面が凹んでいるため、積層電子部品
を回路基板に実装する際に、積層電子部品の第２の面に
形成されるグランド電極と回路基板上のグランドパター
ンとを接続するはんだが、グランド電極が形成される第
２の面から外部電極が形成される第１の面へ広がらない
ため、グランド電極と外部電極とが短絡する危険性がな
い。
り形成される第２の面が凹んでいるため、積層電子部品
を回路基板に実装する際に、積層電子部品の第２の面に
形成されるグランド電極と回路基板上のグランドパター
ンとを接続するはんだが、グランド電極が形成される第
２の面から外部電極が形成される第１の面へ広がらない
ため、グランド電極と外部電極とが短絡する危険性がな
い。
【０００８】また、積層電子部品を構成している積層体
の一方主面に、第１の面に比べて凹んでいる第２の面を
形成し、その第２の面上に、グランド電極を設けている
ため、金属ケース付き積層電子部品の場合には、金属ケ
ースの側面の端部が第２の面上に設けられるグランド電
極と接続される。したがって、金属ケースの側面の端部
が積層電子部品の一方主面から飛び出さない。
の一方主面に、第１の面に比べて凹んでいる第２の面を
形成し、その第２の面上に、グランド電極を設けている
ため、金属ケース付き積層電子部品の場合には、金属ケ
ースの側面の端部が第２の面上に設けられるグランド電
極と接続される。したがって、金属ケースの側面の端部
が積層電子部品の一方主面から飛び出さない。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１に、本発明に係る積層電子部品の一実施例の
斜視図を示す。積層電子部品１０は、図示したチップ状
の形態で適宜の回路基板上に実装されるが、図１では、
積層電子部品１０の裏面、すなわち回路基板側に向けら
れる面を上方に向けた状態で、図示されている。
する。図１に、本発明に係る積層電子部品の一実施例の
斜視図を示す。積層電子部品１０は、図示したチップ状
の形態で適宜の回路基板上に実装されるが、図１では、
積層電子部品１０の裏面、すなわち回路基板側に向けら
れる面を上方に向けた状態で、図示されている。
【００１０】積層電子部品１０は、回路要素（図示せ
ず）を内部に介在させた状態で複数の絶縁性シートが積
層されてなる略直方体状の積層体１１を有する。積層体
１１の一方主面、すなわち積層体１１の裏面１１１の複
数か所に、段差１２を設けることにより、第１の面１１
１ａとその第１の面１１１ａに比べて凹んでいる複数の
第２の面１１１ｂを形成する。そして、第１の面１１１
ａ上には、複数の外部電極１３が形成され、複数の第２
の面１１１ｂ上には、それぞれ１つずつのグランド電極
１４が形成される。段差１２の形状は、円形、角形、あ
るいはそれらを組合わせた形のいずれでもよい。また、
段差１２の高さは、金属ケース（図示せず）の厚みより
高く０．０１〜０．３ｍｍ程度である。
ず）を内部に介在させた状態で複数の絶縁性シートが積
層されてなる略直方体状の積層体１１を有する。積層体
１１の一方主面、すなわち積層体１１の裏面１１１の複
数か所に、段差１２を設けることにより、第１の面１１
１ａとその第１の面１１１ａに比べて凹んでいる複数の
第２の面１１１ｂを形成する。そして、第１の面１１１
ａ上には、複数の外部電極１３が形成され、複数の第２
の面１１１ｂ上には、それぞれ１つずつのグランド電極
１４が形成される。段差１２の形状は、円形、角形、あ
るいはそれらを組合わせた形のいずれでもよい。また、
段差１２の高さは、金属ケース（図示せず）の厚みより
高く０．０１〜０．３ｍｍ程度である。
【００１１】上述したような積層電子部品１０を得るた
め、図２に示すようなマザー積層体１５が用意される。
そして、マザー積層体１５において、切断線１６で区切
られた部分が個々の積層電子部品１０となる。なお、図
２では、外部電極１３及びグランド電極１４は省略され
ている。
め、図２に示すようなマザー積層体１５が用意される。
そして、マザー積層体１５において、切断線１６で区切
られた部分が個々の積層電子部品１０となる。なお、図
２では、外部電極１３及びグランド電極１４は省略され
ている。
【００１２】図３及び図４にプレス前後のマザー積層体
１５の断面図を示す。まず、図３に示すように、ドクタ
ーブレード法などにより、シート形成を行い、マザー積
層体１５を構成するセラミックグリーンシート１７ａ〜
１７ｅを得る。そして、セラミックグリーンシート１７
ｂ〜１７ｄには、シートの厚み方向の電気的導通を可能
とするため、シートを貫通するビアホール１８がパンチ
ング等により形成される。
１５の断面図を示す。まず、図３に示すように、ドクタ
ーブレード法などにより、シート形成を行い、マザー積
層体１５を構成するセラミックグリーンシート１７ａ〜
１７ｅを得る。そして、セラミックグリーンシート１７
ｂ〜１７ｄには、シートの厚み方向の電気的導通を可能
とするため、シートを貫通するビアホール１８がパンチ
ング等により形成される。
【００１３】次いで、セラミックグリーンシート１７
ｂ、１７ｃには、回路要素（図示せず）となるべき導電
膜１９あるいは抵抗膜２０を構成する導電材が、セラミ
ックグリーンシート１７ｄには、外部電極（図示せず）
あるいはグランド電極１４を構成する導電材がそれぞれ
印刷される。この際、ビアホール１８に、導電膜１９、
抵抗膜２０、外部電極あるいはグランド電極１４を構成
する導電材が充填され、シートの厚み方向の電気的導通
が可能となる。そして、最下層のセラミックグリーンシ
ート１７ｅの段差部となる部分２１は、段差１２を設け
るためにパンチング等により取り除かれる。
ｂ、１７ｃには、回路要素（図示せず）となるべき導電
膜１９あるいは抵抗膜２０を構成する導電材が、セラミ
ックグリーンシート１７ｄには、外部電極（図示せず）
あるいはグランド電極１４を構成する導電材がそれぞれ
印刷される。この際、ビアホール１８に、導電膜１９、
抵抗膜２０、外部電極あるいはグランド電極１４を構成
する導電材が充填され、シートの厚み方向の電気的導通
が可能となる。そして、最下層のセラミックグリーンシ
ート１７ｅの段差部となる部分２１は、段差１２を設け
るためにパンチング等により取り除かれる。
【００１４】次いで、セラミックグリーンシート１７ａ
〜１７ｅが積み重ねられ、プレスされる。これによっ
て、図４に示すようなマザー積層体１５が得られる。な
お、図５に示すように、外部電極１３及びグランド電極
１４は、個々の積層電子部品１０が独立するように分離
したパターンとして印刷されているため、互いに他のも
のに対して電気的に独立している。
〜１７ｅが積み重ねられ、プレスされる。これによっ
て、図４に示すようなマザー積層体１５が得られる。な
お、図５に示すように、外部電極１３及びグランド電極
１４は、個々の積層電子部品１０が独立するように分離
したパターンとして印刷されているため、互いに他のも
のに対して電気的に独立している。
【００１５】次いで、はんだ付性の確保とはんだ食われ
防止のため、外部電極１３及びグランド電極１４には、
Ｎｉ／Ａｕ、Ｎｉ／Ｓｎ等がめっき成膜される。次い
で、図５に示すように、マザー積層体１５には、切断線
１６（図２）に沿って、マザー積層体１５の裏面と表面
とに、互いに対向してそれぞれブレイク用スリット２
２、２３が設けられる。なお、ブレイク用スリット２
２、２３は、いずれか一方が省略されてもよい。
防止のため、外部電極１３及びグランド電極１４には、
Ｎｉ／Ａｕ、Ｎｉ／Ｓｎ等がめっき成膜される。次い
で、図５に示すように、マザー積層体１５には、切断線
１６（図２）に沿って、マザー積層体１５の裏面と表面
とに、互いに対向してそれぞれブレイク用スリット２
２、２３が設けられる。なお、ブレイク用スリット２
２、２３は、いずれか一方が省略されてもよい。
【００１６】次いで、マザー積層体１５は、外部電極１
３及びグランド電極１４、並びに回路要素（図示せず）
となるべき導電膜１９あるいは抵抗膜２０とともに、一
体焼成される。なお、外部電極１３及びグランド電極１
４は、回路要素（図示せず）となるべき導電膜１９ある
いは抵抗膜２０と同時にマザー絶縁性シートに印刷し、
マザー積層体１５とともに一体焼成するのが一般的であ
るが、マザー積層体１５を焼成した後に、外部電極１３
及びグランド電極１４を印刷し、焼き付けてもよい。
３及びグランド電極１４、並びに回路要素（図示せず）
となるべき導電膜１９あるいは抵抗膜２０とともに、一
体焼成される。なお、外部電極１３及びグランド電極１
４は、回路要素（図示せず）となるべき導電膜１９ある
いは抵抗膜２０と同時にマザー絶縁性シートに印刷し、
マザー積層体１５とともに一体焼成するのが一般的であ
るが、マザー積層体１５を焼成した後に、外部電極１３
及びグランド電極１４を印刷し、焼き付けてもよい。
【００１７】その後、必要に応じて、マザー積層体１５
の表面に導電膜あるいは抵抗膜（図示せず）が形成さ
れ、そして、その上に、保護膜（図示せず）が形成され
る。次いで、良品と判断された積層電子部品１０の表面
１１２（図１）上には、必要に応じて、複合化のための
他の電子部品（図示せず）が実装される。
の表面に導電膜あるいは抵抗膜（図示せず）が形成さ
れ、そして、その上に、保護膜（図示せず）が形成され
る。次いで、良品と判断された積層電子部品１０の表面
１１２（図１）上には、必要に応じて、複合化のための
他の電子部品（図示せず）が実装される。
【００１８】上述の実施例では、ここまで述べた工程
が、マザー積層体１５の状態で能率的に行うことができ
る。なお、積層電子部品１０の出荷はこの段階で行って
もよい。
が、マザー積層体１５の状態で能率的に行うことができ
る。なお、積層電子部品１０の出荷はこの段階で行って
もよい。
【００１９】次いで、機械的に独立した複数の積層電子
部品１０を得るため、マザー積層体１５は、切断線１６
（図２）に沿って形成されたブレイク用スリット２２、
２３を利用して、完全に分割される。このようにして、
図１に示した積層電子部品１０が得られる。
部品１０を得るため、マザー積層体１５は、切断線１６
（図２）に沿って形成されたブレイク用スリット２２、
２３を利用して、完全に分割される。このようにして、
図１に示した積層電子部品１０が得られる。
【００２０】そして、積層電子部品１０は、図示しない
が、回路基板上に実装され、積層電子部品１０の外部電
極１３と回路基板上の回路パターン、積層電子部品１０
のグランド電極１４と回路基板上のグランドパターンと
がはんだにより接続される。
が、回路基板上に実装され、積層電子部品１０の外部電
極１３と回路基板上の回路パターン、積層電子部品１０
のグランド電極１４と回路基板上のグランドパターンと
がはんだにより接続される。
【００２１】この際、グランド電極１４を形成する第２
の面１１１ｂが、外部電極１３を形成する第１の面１１
１ａに比べて凹んでいるため、積層電子部品１０を回路
基板に実装する際に、第２の面１１１ｂ上のグランド電
極１４と回路基板上のグランドパターンとを接続するは
んだが、第２の面１１１ｂから第１の面１１１ａへ広が
らない。したがって、外部電極１３とグランド電極１４
とが短絡する危険性がないため、外部電極１３及びグラ
ンド電極１４の配置ピッチを細かくでき、積層電子部品
１０の小型化が可能となる。
の面１１１ｂが、外部電極１３を形成する第１の面１１
１ａに比べて凹んでいるため、積層電子部品１０を回路
基板に実装する際に、第２の面１１１ｂ上のグランド電
極１４と回路基板上のグランドパターンとを接続するは
んだが、第２の面１１１ｂから第１の面１１１ａへ広が
らない。したがって、外部電極１３とグランド電極１４
とが短絡する危険性がないため、外部電極１３及びグラ
ンド電極１４の配置ピッチを細かくでき、積層電子部品
１０の小型化が可能となる。
【００２２】図６に、このようにして得られた積層電子
部品１０の表面に金属ケースを被せた場合の金属ケース
付き積層電子部品の断面図を示す。金属ケース付き積層
電子部品３０において、積層電子部品１０に被せられた
金属ケース２４は、その側面の端部２４ａを積層電子部
品１０に形成されたグランド電極１４とはんだ２５によ
り接続することにより、積層電子部品１０と固定され
る。
部品１０の表面に金属ケースを被せた場合の金属ケース
付き積層電子部品の断面図を示す。金属ケース付き積層
電子部品３０において、積層電子部品１０に被せられた
金属ケース２４は、その側面の端部２４ａを積層電子部
品１０に形成されたグランド電極１４とはんだ２５によ
り接続することにより、積層電子部品１０と固定され
る。
【００２３】この際、積層電子部品１０が、第１の面１
１１ａに比べて凹ませて形成した第２の面１１１ｂ上
に、グランド電極１４を備えているため、金属ケース付
き積層電子部品３０のように、金属ケース２４の側面の
端部２４ａを、第２の面１１１ｂ上に設けられたグラン
ド電極１４と接続させても、金属ケース２４の側面の端
部２４ａが積層電子部品１０の一方主面から飛び出さな
い。したがって、金属ケース付き積層電子部品３０にお
いて低背化が可能となる。
１１ａに比べて凹ませて形成した第２の面１１１ｂ上
に、グランド電極１４を備えているため、金属ケース付
き積層電子部品３０のように、金属ケース２４の側面の
端部２４ａを、第２の面１１１ｂ上に設けられたグラン
ド電極１４と接続させても、金属ケース２４の側面の端
部２４ａが積層電子部品１０の一方主面から飛び出さな
い。したがって、金属ケース付き積層電子部品３０にお
いて低背化が可能となる。
【００２４】図７に、別の金属ケース付き積層電子部品
を示す断面図を示す。金属ケース付き積層電子部品３０
ａのように、金属ケース２６の側面の端部２６ａが積層
電子部品１０の段部１２の方向に折り曲げられ、金属ケ
ース２６の側面の端部２６ａとグランド電極１４とがは
んだ２７を介して接続されると、金属ケース２６の側面
の端部２６ａとグランド電極１４とがより強固な接続と
なる。
を示す断面図を示す。金属ケース付き積層電子部品３０
ａのように、金属ケース２６の側面の端部２６ａが積層
電子部品１０の段部１２の方向に折り曲げられ、金属ケ
ース２６の側面の端部２６ａとグランド電極１４とがは
んだ２７を介して接続されると、金属ケース２６の側面
の端部２６ａとグランド電極１４とがより強固な接続と
なる。
【００２５】
【発明の効果】本発明の積層電子部品によれば、積層電
子部品を構成している積層体の一方主面に段差を設け、
外部電極が形成される第１の面と、その第１の面に比べ
て凹んでいるとともに、グランド電極が形成される第２
の面とを形成しているため、積層電子部品を回路基板に
実装する際に、第２の面上のグランド電極と回路基板上
のグランドパターンを接続するはんだが、グランド電極
が形成される第２の面から外部電極が形成される第１の
面へ広がらない。したがって、グランド電極と外部電極
とが短絡する危険性がないため、外部電極及びグランド
電極の配置ピッチを細かくでき、積層電子部品の小型化
が可能となる。
子部品を構成している積層体の一方主面に段差を設け、
外部電極が形成される第１の面と、その第１の面に比べ
て凹んでいるとともに、グランド電極が形成される第２
の面とを形成しているため、積層電子部品を回路基板に
実装する際に、第２の面上のグランド電極と回路基板上
のグランドパターンを接続するはんだが、グランド電極
が形成される第２の面から外部電極が形成される第１の
面へ広がらない。したがって、グランド電極と外部電極
とが短絡する危険性がないため、外部電極及びグランド
電極の配置ピッチを細かくでき、積層電子部品の小型化
が可能となる。
【００２６】また、積層電子部品に金属ケースを取り付
けて金属ケース付き積層電子部品にする際には、第１の
面に比べて凹ませて形成した第２の面上に、グランド電
極を設けているため、金属ケースの側面の端部を、第２
の面上に設けられたグランド電極と接続させても、金属
ケースの側面の端部が積層電子部品の一方主面から飛び
出さない。したがって、金属ケース付き積層電子部品に
おいて低背化が可能となる。
けて金属ケース付き積層電子部品にする際には、第１の
面に比べて凹ませて形成した第２の面上に、グランド電
極を設けているため、金属ケースの側面の端部を、第２
の面上に設けられたグランド電極と接続させても、金属
ケースの側面の端部が積層電子部品の一方主面から飛び
出さない。したがって、金属ケース付き積層電子部品に
おいて低背化が可能となる。
【００２７】さらに、金属ケース付き積層電子部品にお
いても、金属ケースの側面の端部と、第２の面上に設け
られたグランド電極とを接続するはんだが、グランド電
極が形成される第２の面から外部電極が形成される第１
の面へ広がらないため、グランド電極と外部電極との短
絡を防止することができる。
いても、金属ケースの側面の端部と、第２の面上に設け
られたグランド電極とを接続するはんだが、グランド電
極が形成される第２の面から外部電極が形成される第１
の面へ広がらないため、グランド電極と外部電極との短
絡を防止することができる。
【図１】本発明に係る積層電子部品の一実施例を示す斜
視図である。
視図である。
【図２】図１に示した積層電子部品を得るために準備さ
れるマザー積層体を示す斜視図である。
れるマザー積層体を示す斜視図である。
【図３】図２に示したマザー積層体のプレス前を示す断
面図である。
面図である。
【図４】図２に示したマザー積層体のプレス後を示す断
面図である。
面図である。
【図５】図２に示したマザー積層体を示す拡大斜視図で
ある。
ある。
【図６】金属ケース付き積層電子部品を示す断面図であ
る。
る。
【図７】別の金属ケース付き積層電子部品を示す断面図
である。
である。
【図８】従来の積層電子部品を示す斜視図である。
【図９】従来の金属ケース付き積層電子部品を示す断面
図である。
図である。
１０ 積層電子部品 １１ 積層体 １１１ 一方主面 １１１ａ 第1の面 １１１ｂ 第２の面 １２ 段差 １３ 外部電極 １４ グランド電極 １７ａ〜１７ｅ 絶縁性シート
Claims (1)
- 【請求項１】 内部に回路要素を介在させた状態で複数
の絶縁性シートを積層して、相対する主面と該主面間を
連結する側面からなる略直方体状の積層体を構成し、該
積層体の一方主面に、前記回路要素に電気的に接続され
た複数の外部電極及びグランド電極を備える積層電子部
品において、 前記積層体の一方主面に、少なくとも１つの段差を設け
ることにより、第１の面と該第１の面に比べて凹んでい
る第２の面とを形成し、前記第１の面に前記外部電極が
設けられ、前記第２の面に前記グランド電極が設けられ
ることを特徴とする積層電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9153843A JPH113836A (ja) | 1997-06-11 | 1997-06-11 | 積層電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9153843A JPH113836A (ja) | 1997-06-11 | 1997-06-11 | 積層電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113836A true JPH113836A (ja) | 1999-01-06 |
Family
ID=15571319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9153843A Pending JPH113836A (ja) | 1997-06-11 | 1997-06-11 | 積層電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113836A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814026A (en) * | 1987-02-03 | 1989-03-21 | Ford Motor Company | Method of producing composite welded components |
| US6751101B2 (en) | 2000-11-02 | 2004-06-15 | Murata Manufacturing Co., Ltd. | Electronic component and method of producing the same |
| US6760227B2 (en) | 2000-11-02 | 2004-07-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| JP2009099766A (ja) * | 2007-10-17 | 2009-05-07 | Murata Mfg Co Ltd | コイル部品及びその実装構造 |
| US8064211B2 (en) | 2006-08-31 | 2011-11-22 | Tdk Corporation | Passive component and electronic component module |
| JP2012084936A (ja) * | 2012-02-03 | 2012-04-26 | Tdk Corp | コイル部品及びその製造方法 |
| WO2018159482A1 (ja) * | 2017-02-28 | 2018-09-07 | 株式会社村田製作所 | 積層型電子部品および積層型電子部品の製造方法 |
| WO2018159481A1 (ja) * | 2017-02-28 | 2018-09-07 | 株式会社村田製作所 | 積層型電子部品および積層型電子部品の製造方法 |
-
1997
- 1997-06-11 JP JP9153843A patent/JPH113836A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814026A (en) * | 1987-02-03 | 1989-03-21 | Ford Motor Company | Method of producing composite welded components |
| US6751101B2 (en) | 2000-11-02 | 2004-06-15 | Murata Manufacturing Co., Ltd. | Electronic component and method of producing the same |
| US6760227B2 (en) | 2000-11-02 | 2004-07-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| US8064211B2 (en) | 2006-08-31 | 2011-11-22 | Tdk Corporation | Passive component and electronic component module |
| JP2009099766A (ja) * | 2007-10-17 | 2009-05-07 | Murata Mfg Co Ltd | コイル部品及びその実装構造 |
| JP2012084936A (ja) * | 2012-02-03 | 2012-04-26 | Tdk Corp | コイル部品及びその製造方法 |
| WO2018159482A1 (ja) * | 2017-02-28 | 2018-09-07 | 株式会社村田製作所 | 積層型電子部品および積層型電子部品の製造方法 |
| WO2018159481A1 (ja) * | 2017-02-28 | 2018-09-07 | 株式会社村田製作所 | 積層型電子部品および積層型電子部品の製造方法 |
| JPWO2018159481A1 (ja) * | 2017-02-28 | 2019-12-19 | 株式会社村田製作所 | 積層型電子部品および積層型電子部品の製造方法 |
| US10972066B2 (en) | 2017-02-28 | 2021-04-06 | Murata Manufacturing Co., Ltd. | Laminated electronic component and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP2976049B2 (ja) | 積層電子部品 | |
| US5488765A (en) | Method of measuring characteristics of a multilayer electronic component | |
| US10014111B2 (en) | Substrate terminal mounted electronic element | |
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| US6785941B2 (en) | Method for manufacturing multi layer ceramic components | |
| US7660132B2 (en) | Covered multilayer module | |
| JP3736387B2 (ja) | 複合電子部品及びその製造方法 | |
| JP3257532B2 (ja) | 積層電子部品の製造方法およびその特性測定方法 | |
| JPH113836A (ja) | 積層電子部品 | |
| JP3425711B2 (ja) | 積層電子部品の製造方法 | |
| JP3227648B2 (ja) | 多層回路基板及びその製造方法 | |
| JPH03181191A (ja) | 配線基板 | |
| JP3257531B2 (ja) | 積層電子部品 | |
| US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
| JP3767704B2 (ja) | チップ型電子部品 | |
| JP2003258398A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JPH08241827A (ja) | 積層電子部品及びその製造方法 | |
| US7218002B2 (en) | Electronic device and intermediate product of electronic device | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH10200257A (ja) | 多層回路基板及びその製造方法 | |
| JP2000133546A (ja) | 積層セラミックチップ部品及びその製造方法 | |
| JP2006041238A (ja) | 配線基板及び配線基板の製造方法 | |
| JP3935833B2 (ja) | 電子装置 | |
| JP2002076629A (ja) | 複合多層配線基板 |