JPH10200257A - 多層回路基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 マザー積層体からブレークする際に、キャビ
ティ側壁に欠損が生じない小形の多層回路基板を提供す
る。 【解決手段】 多層回路基板１０は、内部回路要素を介
在させた状態で複数の絶縁性シートが積層されてなる積
層体１１を備える。積層体１１の一方主面には、キャビ
ティ１２が形成される。また、積層体１１の４つの側面
の各々には、積層体１１の上半分１１１と下半分１１２
との境界面の位置に対応して段部１３が形成される。す
なわち、段部１３により、高さｈ２の下半分１１２が高
さｈ１の上半分１１１より飛び出すような形状になって
いる。さらに、積層体１１の下半分１１２には、積層体
１１の外表面に露出する外部電極１４が形成される。こ
れら外部電極１４は、内部回路要素に電気的に接続さ
れ、下半分１１２のみに形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、内部回路要素を内
部に配置した多層回路基板に関し、特に、多層回路基板
における外部電極の形成態様に関する。

【０００２】

【従来の技術】従来の多層回路基板を図８に示す。多層
回路基板５０は、内部回路要素（図示せず）を介在させ
た状態で複数の絶縁性シートが積層させてなる積層体５
１を備える。積層体５１の表面にはキャビティ５２が設
けられる。また、多層回路基板５０の側面には凹部が設
けられる。そして、その凹部には導電材が付与され、実
装基板（図示せず）に実装される際に、その実装基板上
の電極と、リフロー半田付等によって接続される外部電
極５３を形成する。

【０００３】

【発明が解決しようとする課題】ところが、上記の従来
の多層回路基板においては、小形化のために、キャビテ
ィ側壁の厚みｗ´（図８）を薄くする、例えば１．０ｍ
ｍ以下にする必要が生じる。しかしながら、キャビティ
側壁が薄いために、マザー積層体からブレークする際
に、キャビティ側壁が欠損するという問題が発生する。

【０００４】本発明は、このような問題点を解決するた
めになされたものであり、マザー積層体からブレークす
る際に、キャビティ側壁に欠損が生じない小形の多層回
路基板を提供することを目的とする。

【０００５】

【課題を解決するための手段】上述する問題点を解決す
るため本発明は、内部回路要素を介在させた状態で複数
の絶縁性シートが積層されてなり、対向する両主面、該
両主面を連結する側面及び前記一方主面に設けられるキ
ャビティを有する積層体と、前記内部回路要素に電気的
に接続され、かつ前記積層体の外表面に形成された外部
電極とを備える多層回路基板であって、前記積層体の側
面は、前記一方主面側の一方半部及び前記他方主面側の
他方半部との境界に段部を有し、前記外部電極は、少な
くとも前記他方半部に設けられ、かつ導電材が付与され
たビアホールの少なくとも側部を露出させることによっ
て形成されることを特徴とする。

【０００６】また、所定の切断線に沿って切断すること
によって複数の多層回路基板が得られるものであって、
前記切断線によって区画される各領域に個々の前記多層
回路基板のための内部回路要素を分布させるように、該
内部回路要素を介在させた状態で複数のマザー絶縁性シ
ートが積層されてなり、かつ前記内部回路要素に電気的
に接続される導電材が付与されたビアホールが前記切断
線に沿う切断によって切断面に露出する位置に設けられ
たマザー積層体を準備する工程と、前記ビアホールを切
断面に露出させるように前記マザー積層体に溝を形成す
る工程と、前記溝が形成された前記マザー積層体を前記
溝の位置において分割する工程とを備えることを特徴と
する。

【０００７】本発明の多層回路基板によれば、積層体側
面の一方半部と他方半部との境界に段部を有しているた
め、マザー積層体からブレークする際に、キャビティ側
壁の欠損が生じない。

【０００８】また、本発明の多層回路基板の製造方法に
よれば、外部電極となるべき導電材が付与されたビアホ
ールがマザー積層体内にすでに設けられ、このマザー積
層体を切断することによって、導電材が露出して外部電
極となるため、外部電極を設けるための特別な工程が必
要ない。

【０００９】

【発明の実施の形態】図１に、本発明に係る多層回路基
板の一実施例の斜視図を示す。多層回路基板１０は、内
部回路要素（図示せず）を介在させた状態で複数の絶縁
性シートが積層されてなる積層体１１を備える。積層体
１１の一方主面には、集積回路等の電子部品（図示せ
ず）が搭載されるキャビティ１２が形成される。また、
積層体１１の例えば４つの側面の各々には、積層体１１
の一方主面側の一方半部、すなわち上半分１１１と他方
主面側の他方半部、すなわち下半分１１２との境界に段
部１３が形成される。すなわち、段部１３により、高さ
ｈ２の下半分１１２が高さｈ１の上半分１１１より飛び
出すような形状になっている。

【００１０】さらに、積層体１１の下半分１１２には、
積層体１１の外表面に露出する外部電極１４が形成され
る。これら外部電極１４は、図示しないが、内部回路要
素に電気的に接続される。また、外部電極１４は、下半
分１１２のみに形成され、上半分１１１には形成されな
い。

【００１１】以上のような構造の多層回路基板１０を得
るため、図２に示すようなマザー積層体１５が用意され
る。図２では、多層回路基板１０として回路基板上に実
装されたときに、回路基板側に向けられる面を上方に向
けた状態で、マザー積層体１５が図示されている。

【００１２】マザー積層体１５は、所定の切断線１６
（一点鎖線）に沿って切断することにより複数の多層回
路基板１０を与えるものである。また、マザー積層体１
５は、切断線１６によって区画される各領域に個々の多
層回路基板１０のための内部回路要素（図示せず）を分
布させるように、これら内部回路要素を介在させた状態
で複数のマザー絶縁性シート１７、１８が積層されてな
るものである。さらに、マザー積層体１５には、図示し
ない内部回路要素と電気的に接続される導電材が内周面
上に層状に形成されたビアホール１９が、切断線１６に
沿う切断によって分断される位置に設けられる。図１に
示した外部電極１４は、これらビアホール１９内の導電
材によって与えられる。

【００１３】以上のようなマザー積層体１５を得るた
め、例えば、以下のような工程が実施される。なお、こ
の実施例では、マザー絶縁性シート１７、１８はセラミ
ックシートで構成される。

【００１４】まず、ドクターブレード法などによりシー
ト成形を行い、マザー絶縁性シート１７、１８となるべ
きセラミックグリーンシートを得る。これらセラミック
グリーンシートの特定のものには、シートを厚み方向の
電気的導通を可能にするため、ビアホールがパンチング
等により形成される。また、マザー絶縁性シート１７、
１８となるべきセラミックグリーンシートには、ビアホ
ール１９が形成される。さらに、マザー絶縁性シート１
７となるべきセラミックグリーンシートには、キャビテ
ィ１２（図１）となるべき開口部２０が形成される。

【００１５】次いで、セラミックグリーンシートの上に
は、内部回路要素となるべき導体膜や抵抗膜が印刷され
る。この際、すでに形成されたビアホールの内周面上
に、導電材が層状に形成される。また、図２において比
較的下部に位置するマザー絶縁性シート１８となるべき
セラミックグリーンシートに形成されたビアホール１９
の内周面上にのみ、導電材が層状に形成される。

【００１６】次いで、マザー絶縁性シート１７、１８が
積み重ねられ、プレスされる。これによって、マザー積
層体１５が得られる。この際、マザー積層体１５におい
て、マザー絶縁性シート１８に設けられた複数のビアホ
ール１９は、厚み方向に整列するため、各ビアホール１
９の内周面上に層状に形成された導電材は直列に連なっ
た状態となる。

【００１７】次いで、図３に示すように、マザー積層体
１５には、切断線１６（図２）に沿って、ビアホール１
９の直径以上の幅ｗを有する溝２１が例えばダイシング
ソーによって形成される。この溝２１の形成によって、
マザー絶縁性シート１７に設けられた複数のビアホール
１９は無くなる。この際、好ましくは、溝２１の底面と
それに対向するマザー積層体１５の他方主面とに、それ
ぞれスリット２２、２３が設けられる。スリット２２、
２３は、いずれか一方が省略されてもよい。

【００１８】次いで、マザー積層体１５は、マザー絶縁
性シート１７、１８を構成するセラミックグリーンシー
トを焼結させるため、焼成される。その後、必要に応じ
て、マザー積層体１５の表面及びキャビティ１２の底面
に、導電膜や抵抗膜が形成され、オーバーコートが施さ
れ、また、ソルダーレジストが付与される。また、必要
に応じて、外部電極１４となるべき導電材や他の導電膜
にめっきが施される。

【００１９】次いで、機械的に独立した複数の多層回路
基板１０を得るために、マザー積層体１５は、切断線１
６（図２）、すなわち溝２１（図３）に沿って完全に切
断される。この切断は、チョコレートを割るように、マ
ザー積層体１５を溝２１に沿って割ることによって容易
に達成される。この際、前述したスリット２２、２３
は、このような分割をより容易にする。

【００２０】このようにして、図１に示した多層回路基
板１０が得られる。以上のべた説明からもわかるよう
に、段部１３は、溝２１の形成の結果もたらされたもの
である。また、積層体１１を、段部１３の位置で一方主
面側の上半分１１１と他方主面側の下半分１１２とに区
別したとき、キャビティ１２は上半分１１１においての
み存在し、外部電極１４は下半分１１２においてのみ露
出する。

【００２１】次いで、多層回路基板１０は、必要に応じ
てケーシングされる。このケーシングは、多層回路基板
１０のキャビティ１２に実装された他の部品を覆うもの
である。

【００２２】以上、この発明を図１〜図３に図示した実
施例に沿って説明したが、この発明の範囲内において、
その他いくつかの変形例が可能である。

【００２３】例えば、図１では、外部電極１４が、積層
体１１の側面の下半分１１２だけでなく、溝２１の底
面、すなわち段部１３の上面にも露出するように形成さ
れたが、図４に示した多層回路基板１０ａのように、外
部電極１４ａが、積層体１１ａの側面の下半分１１２ａ
にのみ露出するように形成されてもよい。この多層回路
基板１０ａを得るためには、図２に示したマザー積層体
１５の製造段階において、キャビティ１２の底面近傍に
位置する何枚かのマザー絶縁性シートに外部電極形成用
のビアホール１９が設けられていないものを用いればよ
い。

【００２４】また、図５に示した多層回路基板１０ｂの
ように、外部電極１４ｂが、積層体１１ｂの側面の上半
分１１１ｂにも露出するように形成されてもよい。この
多層回路基板１０ｂを得るためには、図２に示したマザ
ー積層体１５の製造段階において、キャビティ１２の底
面近傍に位置する何枚かのマザー絶縁性シートに設けら
れた外部電極形成用のビアホール１９の内周面上に導電
材を層状に形成し、切断線１６（図２）に沿って、ビア
ホール１９の直径以下の幅を有する溝をダイシングソー
によって形成すればよい。

【００２５】以上のように、上述の実施例では、積層体
側面の上半分と下半分との境界に段部を有しているた
め、マザー積層体からブレークする際に、キャビティ側
壁の欠損が生じない。したがって、キャビティ側壁の幅
を薄くすることができるため、多層回路基板を小形にす
ることができる。

【００２６】また、積層体の下半分が上半分より大きい
ため、個々の独立した多層回路基板にした後の測定時、
テーピング時、輸送時、マウント時の多層回路基板の姿
勢が安定する。したがって、多層回路基板の破損等を発
生しないようにすることができる。

【００２７】さらに、外部電極となるべき導電材が付与
されたビアホールがマザー積層体内にすでに設けられ、
このマザー積層体を切断することによって、導電材が露
出して外部電極となるため、外部電極を設けるための特
別な工程が必要ない。したがって、製造工程を短縮する
ことができる。

【００２８】また、ビアホールは、ドリルを用いること
なく、パンチングにより小さい径のものを容易に設ける
ことができるため、外部電極の配置ピッチを細かくする
ことができる。

【００２９】さらに、ドリルを使用する必要がないた
め、ドリルの寿命に起因する製造コストの増大を避ける
ことができる。

【００３０】なお、図１、図４及び図５に示した態様の
外部電極の少なくとも２つを１個の多層回路基板に混在
させてもよい。また、図１、図４及び図５に示した実施
例において、外部電極を得るためのビアホールは、断面
を円形としたが、矩形状等の他の形状に変更されてもよ
い。また、外部電極をより広い面積で露出させるように
するため、１つの外部電極を断面の一部が互いに重なり
あった複数のビアホール、すなわち横長のビアホールに
よって形成されてもよい。

【００３１】さらに、図６に示した多層回路基板１０ｃ
のように、相対する２つの側面にのみ段部１３ｃを形成
してもよい。この場合には、段部を設ける側面にのみ溝
２１（図３）を設け、それ以外の側面になる箇所にはス
リットのみを設け、切断線に沿って一挙に切断すればよ
い。

【００３２】また、溝やスリットの形成は、マザー積層
体の焼成後に行ってもよい。さらに、焼成後の積層体の
導電膜や抵抗膜の形成またはめっきの効率を考慮しない
ならば、切断線に沿う切断を焼成前に行い、機械的に分
離された状態で、多層回路基板の焼成を行ってもよい。

【００３３】また、ビアホールの内周面上に層状に形成
される導電材は、導電膜の印刷と同時に付与されること
なく、別の工程で、ビアホールの内周面上に層状に金属
ペーストを印刷するようにしてもよい。この場合、ビア
ホールを設けた複数のマザー絶縁体シートが積み重ねら
れた状態で、連なる複数のビアホールの内周面上に層状
に一挙に導電材を印刷することもできる。

【００３４】さらに、マザー絶縁性シートはセラミック
グリーンシートに限らず、他の材料からなるものに置き
換えられてもよい。

【００３５】また、本発明は、複数の外部電極のすべて
がビアホールに基づいて形成された多層回路基板に限ら
ず、外部電極のいくつかが他の方法によって形成された
多層回路基板にも適用することができる。例えば、図７
に示した多層回路基板１０ｄのように、いくつかの外部
電極、例えばシールド電極２４を別の方法で形成しても
よい。シールド電極２４は、個々の独立した積層体１１
ｄを得てから、下半分１１１ｄに、スクリーン印刷等で
形成する。

【００３６】

【発明の効果】請求項１の多層回路基板によれば、積層
体側面の一方半部と他方半部との境界に段部を有してい
るため、マザー積層体からブレークする際に、キャビテ
ィ側壁の欠損が生じない。したがって、キャビティ側壁
の幅を薄くすることができるため、多層回路基板を小形
にすることができる。

【００３７】また、段部により、積層体の他方主面側が
一方主面より大きいため、個々の独立した多層回路基板
にした後の測定時、テーピング時、輸送時、マウント時
の多層回路基板の姿勢が安定する。したがって、多層回
路基板の破損等を発生しないようにすることができる。

【００３８】請求項２の多層回路基板の製造方法によれ
ば、外部電極となるべき導電材が付与されたビアホール
がマザー積層体内にすでに設けられ、このマザー積層体
を切断することによって、導電材が露出して外部電極と
なるため、外部電極を設けるための特別な工程が必要な
い。したがって、製造工程を短縮することができる。

【００３９】また、ビアホールは、ドリルを用いること
なく、パンチングにより小さい径のものを容易に設ける
ことができるため、外部電極の配置ピッチを細かくする
ことができる。

【００４０】さらに、ドリルを使用する必要がないた
め、ドリルの寿命に起因する製造コストの増大を避ける
ことができる。

【図面の簡単な説明】

【図１】本発明の多層回路基板に係る一実施例を示す斜
視図である。

【図２】図１に示した多層回路基板を得るために準備さ
れるマザー積層体を示す一部分解斜視図である。

【図３】図２に示したマザー積層体に溝が形成された状
態を示す拡大斜視図である。

【図４】図１の多層回路基板の変形例を示す斜視図であ
る。

【図５】図１の多層回路基板の別の変形例を示す斜視図
である。

【図６】図１の多層回路基板のさらに別の変形例を示す
斜視図である。

【図７】図１の多層回路基板のさらに別の変形例を示す
斜視図である。

【図８】従来の多層回路基板を示す図である。

【符号の説明】

１０、１０ａ、１０ｂ、１０ｃ、１０ｄ 多層回路
基板 １１、１１ａ、１１ｂ、１１ｃ、１１ｄ 積層体 １１１、１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ
一方半部（上半分） １１２、１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ
他方半部（下半分） １２、１２ａ、１２ｂ、１２ｃ、１２ｄ キャビテ
ィ １３、１３ａ、１３ｂ、１３ｃ、１３ｄ 段部 １４、１４ａ、１４ｂ、１４ｃ、１４ｄ 外部電極 １５ マザー積層体 １６ 切断線 １７、１８ マザー絶縁性シート １９ ビアホール ２１ 溝

Claims (2)

【特許請求の範囲】
1. 【請求項１】 内部回路要素を介在させた状態で複数の
   絶縁性シートが積層されてなり、対向する一方主面及び
   他方主面からなる両主面、該両主面を連結する側面及び
   前記一方主面に設けられるキャビティを有する積層体
   と、前記内部回路要素に電気的に接続され、かつ前記積
   層体の外表面に形成された外部電極とを備える多層回路
   基板であって、 前記積層体の側面は、前記一方主面側の一方半部及び前
   記他方主面側の他方半部との境界に段部を有し、 前記外部電極は、少なくとも前記他方半部に設けられ、
   かつ導電材が付与されたビアホールの少なくとも側部を
   露出させることによって形成されることを特徴とする多
   層回路基板。
2. 【請求項２】 所定の切断線に沿って切断することによ
   って複数の多層回路基板が得られるものであって、 前記切断線によって区画される各領域に個々の前記多層
   回路基板のための内部回路要素を分布させるように、該
   内部回路要素を介在させた状態で複数のマザー絶縁性シ
   ートが積層されてなり、かつ前記内部回路要素に電気的
   に接続される導電材が付与されたビアホールが前記切断
   線に沿う切断によって切断面に露出する位置に設けられ
   たマザー積層体を準備する工程と、 前記ビアホールを切断面に露出させるように前記マザー
   積層体に溝を形成する工程と、 前記溝が形成された前記マザー積層体を前記溝の位置に
   おいて分割する工程とを備えることを特徴とする多層回
   路基板の製造方法。