JPH113954A - 半導体素子搭載用配線基板および半導体装置 - Google Patents
半導体素子搭載用配線基板および半導体装置Info
- Publication number
- JPH113954A JPH113954A JP9153382A JP15338297A JPH113954A JP H113954 A JPH113954 A JP H113954A JP 9153382 A JP9153382 A JP 9153382A JP 15338297 A JP15338297 A JP 15338297A JP H113954 A JPH113954 A JP H113954A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- substrate
- mounting
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 インナーリードや半導体素子の電極を汚染す
ることがなく、さらに、熱応力に対する緩和能力にもす
ぐれた半導体素子搭載用配線基板とこれを使用した半導
体装置を提供する。 【解決手段】 基板１の半導体素子搭載部７に対し接着
用フィルム８を貼り付けることによって半導体素子搭載
用配線基板を構成し、この接着用フィルム８上に半導体
素子９を載せ、これを加熱加圧することによって半導体
素子９を素子搭載部７に接着固定する。これにより、イ
ンナーリード４や半導体素子の電極１１に対する汚染の
恐れは解消され、結果として、接合強度の高いワイヤボ
ンディング１０を構成することができる。また、接着用
フィルム８に対して充分な厚さを与えることが可能であ
ることから、熱応力に対する高い緩和能力も確保するこ
とができる。
ることがなく、さらに、熱応力に対する緩和能力にもす
ぐれた半導体素子搭載用配線基板とこれを使用した半導
体装置を提供する。 【解決手段】 基板１の半導体素子搭載部７に対し接着
用フィルム８を貼り付けることによって半導体素子搭載
用配線基板を構成し、この接着用フィルム８上に半導体
素子９を載せ、これを加熱加圧することによって半導体
素子９を素子搭載部７に接着固定する。これにより、イ
ンナーリード４や半導体素子の電極１１に対する汚染の
恐れは解消され、結果として、接合強度の高いワイヤボ
ンディング１０を構成することができる。また、接着用
フィルム８に対して充分な厚さを与えることが可能であ
ることから、熱応力に対する高い緩和能力も確保するこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子搭載用
配線基板と半導体装置とに関し、特に、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置の用途
に好適な半導体素子搭載用配線基板と、これを使用した
半導体装置とに関する。
配線基板と半導体装置とに関し、特に、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置の用途
に好適な半導体素子搭載用配線基板と、これを使用した
半導体装置とに関する。
【０００２】
【従来の技術】従来のＢＧＡ型半導体素子搭載用配線基
板として、図３、４に示されるようなものが知られてい
る。
板として、図３、４に示されるようなものが知られてい
る。
【０００３】図３（イ）は、樹脂基板１の片面側を示
し、インナーリード４を含む配線部３と、ランド部５
と、半導体素子搭載部７（点線の部分）がそれぞれ形成
されている。
し、インナーリード４を含む配線部３と、ランド部５
と、半導体素子搭載部７（点線の部分）がそれぞれ形成
されている。
【０００４】図３（ロ）は、基板１の他面側を示し、外
部端子形成用ランド部６が設けられている。
部端子形成用ランド部６が設けられている。
【０００５】図３（ハ）は、ランド部５と６とがスルー
ホール２を介して互いに電気的に接続されていることを
示している。
ホール２を介して互いに電気的に接続されていることを
示している。
【０００６】図４（イ）、（ロ）は、以上の配線基板を
使用して構成された半導体装置の断面構造を示したもの
で、９は半導体素子搭載部７の上に搭載された半導体素
子を示し、この半導体素子９は、（ロ）のように、接着
剤１４によって素子搭載部７へ接着固定されている。
使用して構成された半導体装置の断面構造を示したもの
で、９は半導体素子搭載部７の上に搭載された半導体素
子を示し、この半導体素子９は、（ロ）のように、接着
剤１４によって素子搭載部７へ接着固定されている。
【０００７】接着剤１４としては、熱硬化性の液状接着
剤が使用されており、たとえば、ディスペンサーロボッ
トによって素子搭載部７に自動塗布されたのち、半導体
素子９が搭載され、加熱硬化される。
剤が使用されており、たとえば、ディスペンサーロボッ
トによって素子搭載部７に自動塗布されたのち、半導体
素子９が搭載され、加熱硬化される。
【０００８】１０はインナーリード４と半導体素子９の
電極１１との間を金線によって接続したワイヤボンディ
ング、１２はこれらを覆うように形成された樹脂封止
部、１３は外部端子形成用ランド部６に設けられたはん
だボールを示す。
電極１１との間を金線によって接続したワイヤボンディ
ング、１２はこれらを覆うように形成された樹脂封止
部、１３は外部端子形成用ランド部６に設けられたはん
だボールを示す。
【０００９】以上のように構成される半導体装置は、た
とえば、パーソナルコンピュータや携帯電話などの電子
機器類に多用されているが、これら電子機器類における
高性能化と高機能化の進展には著しいものがあり、従っ
て、これに使用される半導体装置にも、いっそうの高密
度実装化とそのための多ピン化、小型化、軽量化、およ
び高信頼性が要求されることになる。
とえば、パーソナルコンピュータや携帯電話などの電子
機器類に多用されているが、これら電子機器類における
高性能化と高機能化の進展には著しいものがあり、従っ
て、これに使用される半導体装置にも、いっそうの高密
度実装化とそのための多ピン化、小型化、軽量化、およ
び高信頼性が要求されることになる。
【００１０】
【発明が解決しようとする課題】しかし、以上のような
従来の半導体装置によると、素子搭載部に対する半導体
素子の接着固定が、液状接着剤の塗布とこれの加熱硬化
とによって行われるものであることから、接着剤を塗布
したあとの接着剤の広がりないしは流れ、あるいは、デ
ィスペンサーからの接着剤供給量の不均一さなどのため
に、インナーリードが接着剤によって汚染されたり、さ
らには、熱硬化時の際に接着剤から揮散する溶剤や他の
成分によっても、インナーリードや半導体素子の電極が
汚染される傾向があり、このため、これらの汚染が原因
して、インナーリードと電極に対するワイヤボンディン
グの接合力を低下させることがある。
従来の半導体装置によると、素子搭載部に対する半導体
素子の接着固定が、液状接着剤の塗布とこれの加熱硬化
とによって行われるものであることから、接着剤を塗布
したあとの接着剤の広がりないしは流れ、あるいは、デ
ィスペンサーからの接着剤供給量の不均一さなどのため
に、インナーリードが接着剤によって汚染されたり、さ
らには、熱硬化時の際に接着剤から揮散する溶剤や他の
成分によっても、インナーリードや半導体素子の電極が
汚染される傾向があり、このため、これらの汚染が原因
して、インナーリードと電極に対するワイヤボンディン
グの接合力を低下させることがある。
【００１１】金属製のリードフレームに比較して剛性の
低いこの種半導体素子搭載用配線基板にとって、このイ
ンナーリードや素子電極等に対する汚染問題は重大であ
り、従って、これへの対策として、たとえば、窒素気流
中で接着剤を熱硬化させるクリーンキュア方式の採用も
考えられているが、設備が大掛かりになることから現実
的とはいえない。
低いこの種半導体素子搭載用配線基板にとって、このイ
ンナーリードや素子電極等に対する汚染問題は重大であ
り、従って、これへの対策として、たとえば、窒素気流
中で接着剤を熱硬化させるクリーンキュア方式の採用も
考えられているが、設備が大掛かりになることから現実
的とはいえない。
【００１２】また、以上のような従来の配線基板による
と、塗布形成できる接着剤層の厚さには限度があること
から、半導体素子と配線基板との熱膨張率のちがいを原
因とした熱応力に対しての応力緩和機能の確保がむずか
しく、このため、基板の反りによる素子の剥離やはんだ
接合部のクラックの発生等を招き、信頼性を向上させる
うえにおいて限界があった。
と、塗布形成できる接着剤層の厚さには限度があること
から、半導体素子と配線基板との熱膨張率のちがいを原
因とした熱応力に対しての応力緩和機能の確保がむずか
しく、このため、基板の反りによる素子の剥離やはんだ
接合部のクラックの発生等を招き、信頼性を向上させる
うえにおいて限界があった。
【００１３】従って、本発明の目的は、インナーリード
や半導体素子の電極を汚染することがなく、さらに、熱
応力に対する緩和能力にもすぐれた半導体素子搭載用配
線基板と、これを使用した半導体装置とを提供すること
にある。
や半導体素子の電極を汚染することがなく、さらに、熱
応力に対する緩和能力にもすぐれた半導体素子搭載用配
線基板と、これを使用した半導体装置とを提供すること
にある。
【００１４】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、基板の片面側に形成された配線部と、前
記基板の他面側に設けられ且つスルーホールを介して前
記配線部に電気的に接続された外部端子形成用ランド部
と、前記基板の片面側に形成された半導体素子搭載部と
から構成される配線基板において、前記半導体素子搭載
部には、半導体素子を接着固定するための接着用フィル
ムを貼り付けて構成したことを特徴とする半導体素子搭
載用配線基板を提供するものである。
達成するため、基板の片面側に形成された配線部と、前
記基板の他面側に設けられ且つスルーホールを介して前
記配線部に電気的に接続された外部端子形成用ランド部
と、前記基板の片面側に形成された半導体素子搭載部と
から構成される配線基板において、前記半導体素子搭載
部には、半導体素子を接着固定するための接着用フィル
ムを貼り付けて構成したことを特徴とする半導体素子搭
載用配線基板を提供するものである。
【００１５】また、本発明は、上記の目的を達成するた
め、基板の片面側に形成された配線部と、前記基板の他
面側に設けられ且つスルーホールを介して前記配線部に
電気的に接続された外部端子形成用ランド部と、この外
部端子形成用ランド部に設けられたはんだボールと、前
記基板の片面側に形成された半導体素子搭載部と、この
半導体素子搭載部に搭載された半導体素子と、前記配線
部のインナーリードと前記半導体素子の電極とを電気的
に接続したワイヤボンディングと、これら半導体素子、
配線部、ワイヤボンディング等を覆うように形成された
樹脂封止部とから構成され、前記半導体素子が、半導体
素子搭載部に貼り付けられた接着用フィルムによって半
導体素子搭載部へ接着固定されたことを特徴とする半導
体装置をも提供するものである。
め、基板の片面側に形成された配線部と、前記基板の他
面側に設けられ且つスルーホールを介して前記配線部に
電気的に接続された外部端子形成用ランド部と、この外
部端子形成用ランド部に設けられたはんだボールと、前
記基板の片面側に形成された半導体素子搭載部と、この
半導体素子搭載部に搭載された半導体素子と、前記配線
部のインナーリードと前記半導体素子の電極とを電気的
に接続したワイヤボンディングと、これら半導体素子、
配線部、ワイヤボンディング等を覆うように形成された
樹脂封止部とから構成され、前記半導体素子が、半導体
素子搭載部に貼り付けられた接着用フィルムによって半
導体素子搭載部へ接着固定されたことを特徴とする半導
体装置をも提供するものである。
【００１６】上記の基板としては、たとえば、ガラス混
入エポキシ樹脂やガラス混入トリアジン樹脂等の耐熱性
に富む材料によって構成されたものが使用され、配線部
の構成材料としては銅箔や銅合金箔などが使用される。
入エポキシ樹脂やガラス混入トリアジン樹脂等の耐熱性
に富む材料によって構成されたものが使用され、配線部
の構成材料としては銅箔や銅合金箔などが使用される。
【００１７】外部への放熱性を高めるため、基板を構成
する材料の中に金属粉や無機質粉末などを混入すること
は可能である。
する材料の中に金属粉や無機質粉末などを混入すること
は可能である。
【００１８】半導体素子搭載部に貼付けられる接着用フ
ィルムとしては、熱可塑性樹脂および熱硬化性樹脂のい
ずれでもよく、具体的には、たとえば、ポリアミド樹
脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエー
テルイミド樹脂、エポキシ樹脂、アクリル樹脂等の各単
独、あるいは、これらの混合物などが使用される。
ィルムとしては、熱可塑性樹脂および熱硬化性樹脂のい
ずれでもよく、具体的には、たとえば、ポリアミド樹
脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエー
テルイミド樹脂、エポキシ樹脂、アクリル樹脂等の各単
独、あるいは、これらの混合物などが使用される。
【００１９】接着用フィルムの構造としては、単一のフ
ィルムか、あるいは、異なる材料の積層体のいずれかが
考えられ、積層体とする場合には、たとえば、接着性に
富む材料を耐熱性フィルムの片面または両面に直接コー
ティングしたものや、あるいは、いったんフィルム状に
成型した接着性材料を耐熱性フィルムに対してラミネー
トしたものなどが使用される。
ィルムか、あるいは、異なる材料の積層体のいずれかが
考えられ、積層体とする場合には、たとえば、接着性に
富む材料を耐熱性フィルムの片面または両面に直接コー
ティングしたものや、あるいは、いったんフィルム状に
成型した接着性材料を耐熱性フィルムに対してラミネー
トしたものなどが使用される。
【００２０】半導体素子搭載部に対する接着用フィルム
の貼付方法としては、たとえば、基板の上に接着用フィ
ルムを配し、これを金型によって所定の形状に打ち抜い
たものをそのまゝ直下の半導体素子搭載部に対して押し
付けるようにしたり、あるいは、別個の工程で所定形状
に打ち抜いた接着用フィルムをあらためて基板の半導体
素子搭載部に対して供給し、これを貼り付けるなどの方
法が考えられる。
の貼付方法としては、たとえば、基板の上に接着用フィ
ルムを配し、これを金型によって所定の形状に打ち抜い
たものをそのまゝ直下の半導体素子搭載部に対して押し
付けるようにしたり、あるいは、別個の工程で所定形状
に打ち抜いた接着用フィルムをあらためて基板の半導体
素子搭載部に対して供給し、これを貼り付けるなどの方
法が考えられる。
【００２１】接着用フィルムの構成材としては、１０〜
２０００ＭＰａの弾性率を有するものであることが望ま
しい。
２０００ＭＰａの弾性率を有するものであることが望ま
しい。
【００２２】弾性率が１０ＭＰａよりも小さくなると、
はんだリフロー実装中や実使用中に加わる熱ストレスに
対しての機械強度（接着強度維持力）が不足するように
なり、このため、接着用フィルムが剥がれたり、あるい
は、ふくれたりする傾向が強くなる。
はんだリフロー実装中や実使用中に加わる熱ストレスに
対しての機械強度（接着強度維持力）が不足するように
なり、このため、接着用フィルムが剥がれたり、あるい
は、ふくれたりする傾向が強くなる。
【００２３】一方、半導体素子と配線基板間における熱
応力に対しての緩和機能を確保し、これによって素子接
着部やはんだ接合部の信頼性を高めるためには、接着用
フィルム構成材の弾性率上限値は、２０００ＭＰａに設
定することが望ましい。
応力に対しての緩和機能を確保し、これによって素子接
着部やはんだ接合部の信頼性を高めるためには、接着用
フィルム構成材の弾性率上限値は、２０００ＭＰａに設
定することが望ましい。
【００２４】樹脂封止部の構成材料としては、エポキシ
樹脂をはじめとした各種の樹脂類が使用される。
樹脂をはじめとした各種の樹脂類が使用される。
【００２５】インナーリードのような半導体素子実装の
ために必要な部分を除いた配線部表面を保護ないしは絶
縁する目的から、配線部に対してソルダーレジストやフ
ォトソルダーレジスト等の被覆層を設けることは可能で
ある。
ために必要な部分を除いた配線部表面を保護ないしは絶
縁する目的から、配線部に対してソルダーレジストやフ
ォトソルダーレジスト等の被覆層を設けることは可能で
ある。
【００２６】
【発明の実施の形態】次に、本発明による半導体素子搭
載用配線基板におけるひとつの実施の形態を説明する。
載用配線基板におけるひとつの実施の形態を説明する。
【００２７】図１（イ）、（ロ）において、１はガラス
混入エポキシ樹脂から成る基板、２はこの基板１に穿設
されたスルーホール、３は基板１の片面側に形成された
銅箔製の配線部を示し、この配線部３には、インナーリ
ード４とランド部５とが設けられている。
混入エポキシ樹脂から成る基板、２はこの基板１に穿設
されたスルーホール、３は基板１の片面側に形成された
銅箔製の配線部を示し、この配線部３には、インナーリ
ード４とランド部５とが設けられている。
【００２８】６は基板１の他面側に設けられた外部端子
形成用ランド部を示し、片面側のランド部５に対し、ス
ルーホール２を介して電気的に接続されており、さら
に、これらランド部５と６の表面には、厚さ３μｍのニ
ッケルめっきによる下地めっきと、厚さ１μｍの金めっ
きとが順次ほどこされている。
形成用ランド部を示し、片面側のランド部５に対し、ス
ルーホール２を介して電気的に接続されており、さら
に、これらランド部５と６の表面には、厚さ３μｍのニ
ッケルめっきによる下地めっきと、厚さ１μｍの金めっ
きとが順次ほどこされている。
【００２９】これらニッケルと金による積層めっきは、
インナーリード４を含めた配線部３の表面にも形成され
ている。
インナーリード４を含めた配線部３の表面にも形成され
ている。
【００３０】７は基板１の片面側に設けられた半導体素
子搭載部、８はこの半導体素子搭載部７に貼り付けられ
た接着用フィルムを示し、厚さ１００μｍの熱硬化性の
未硬化エポキシ樹脂フィルムによって構成されている。
子搭載部、８はこの半導体素子搭載部７に貼り付けられ
た接着用フィルムを示し、厚さ１００μｍの熱硬化性の
未硬化エポキシ樹脂フィルムによって構成されている。
【００３１】この接着用フィルム８は、金型によって、
搭載すべき半導体素子とほぼ同寸法となるように打ち抜
かれ、次いで搭載部７に対して位置合わせされたのち、
そのまゝの状態で１４０℃に加熱、加圧されることによ
って貼り付けられたものであるが、本実施形態の過程に
おいて確認されたその貼り付け寸法の精度は、±０．１
ｍｍ以内という高い精度内におさまるものであった。
搭載すべき半導体素子とほぼ同寸法となるように打ち抜
かれ、次いで搭載部７に対して位置合わせされたのち、
そのまゝの状態で１４０℃に加熱、加圧されることによ
って貼り付けられたものであるが、本実施形態の過程に
おいて確認されたその貼り付け寸法の精度は、±０．１
ｍｍ以内という高い精度内におさまるものであった。
【００３２】図２は、以上の構造から成る図１の半導体
素子搭載用配線基板を使用して構成された半導体装置の
断面構造を示したもので、９は半導体素子搭載部７の上
に搭載された半導体素子、１０は半導体素子９の電極１
１とインナーリード４間を接続した金線によるワイヤボ
ンディング、１２はこれら各部の周囲を覆うように設け
られた樹脂封止部、１３はランド部６に対して、リフロ
ー法により形成された外部端子としてのはんだボールを
示す。
素子搭載用配線基板を使用して構成された半導体装置の
断面構造を示したもので、９は半導体素子搭載部７の上
に搭載された半導体素子、１０は半導体素子９の電極１
１とインナーリード４間を接続した金線によるワイヤボ
ンディング、１２はこれら各部の周囲を覆うように設け
られた樹脂封止部、１３はランド部６に対して、リフロ
ー法により形成された外部端子としてのはんだボールを
示す。
【００３３】素子搭載部７に対する半導体素子９の搭載
は、まず、素子９を接着用フィルム８上に載置して加熱
加圧し、次いで、これを１６０℃で１時間加熱してフィ
ルム８を熱硬化させることによって行われたが、このよ
うにして得られた半導体装置における半導体素子９と素
子搭載部７とは、接着用フィルム８によって強固に接合
されていることが確認された。
は、まず、素子９を接着用フィルム８上に載置して加熱
加圧し、次いで、これを１６０℃で１時間加熱してフィ
ルム８を熱硬化させることによって行われたが、このよ
うにして得られた半導体装置における半導体素子９と素
子搭載部７とは、接着用フィルム８によって強固に接合
されていることが確認された。
【００３４】次に、図２における樹脂封止前の半導体装
置と、図４（従来品）における樹脂封止前の半導体装置
とを対象として行った性能試験結果について説明する。
置と、図４（従来品）における樹脂封止前の半導体装置
とを対象として行った性能試験結果について説明する。
【００３５】従来の半導体装置としては、図３における
従来の配線基板の素子搭載部７にエポキシ樹脂主体の液
状接着剤を約３０μｍ厚さに塗布し、次いで、図４のよ
うに、この液状接着剤１４の上に半導体素子９を搭載
し、これを大気中で１６０℃に１０分間加熱することに
よって接着剤１４を熱硬化させたのち、半導体素子９の
電極１１とインナーリード４との間に、金線によるワイ
ヤボンディング１０をほどこしたものを使用した。
従来の配線基板の素子搭載部７にエポキシ樹脂主体の液
状接着剤を約３０μｍ厚さに塗布し、次いで、図４のよ
うに、この液状接着剤１４の上に半導体素子９を搭載
し、これを大気中で１６０℃に１０分間加熱することに
よって接着剤１４を熱硬化させたのち、半導体素子９の
電極１１とインナーリード４との間に、金線によるワイ
ヤボンディング１０をほどこしたものを使用した。
【００３６】試験は、ワイヤボンディング１０に張力を
作用させたときの、ワイヤボンディング１０と電極１１
またはインナーリード４との間における接合部の界面剥
離の有無を確認することによって行われた。
作用させたときの、ワイヤボンディング１０と電極１１
またはインナーリード４との間における接合部の界面剥
離の有無を確認することによって行われた。
【００３７】なお、図２および図４のいずれのワイヤボ
ンディングも、同一条件下での超音波併用熱圧着法によ
って行った。
ンディングも、同一条件下での超音波併用熱圧着法によ
って行った。
【００３８】試験の結果は、本発明によるものが接合部
での界面剥離が全くなかったのに対し、従来のものには
２０％の接合部界面剥離が確認され、両者間には明確な
差が認められた。
での界面剥離が全くなかったのに対し、従来のものには
２０％の接合部界面剥離が確認され、両者間には明確な
差が認められた。
【００３９】これは半導体素子の電極やインナーリード
に対する汚染の有無の差がそのまま現れたもので、これ
によって、本発明の非汚染性とそれによる信頼性の高さ
とが確認された。
に対する汚染の有無の差がそのまま現れたもので、これ
によって、本発明の非汚染性とそれによる信頼性の高さ
とが確認された。
【００４０】なお、従来のものにおける接着剤１４の塗
布精度は０．８ｍｍと粗く、これは、前述した図１にお
ける接着用フィルム８の形成精度±０．１ｍｍに比べる
と、格段に粗い数値であり、この差の影響は大きい。
布精度は０．８ｍｍと粗く、これは、前述した図１にお
ける接着用フィルム８の形成精度±０．１ｍｍに比べる
と、格段に粗い数値であり、この差の影響は大きい。
【００４１】形成精度が緻密な本発明の場合には、配線
部のインナーリードを半導体素子に密接して形成するこ
とが可能になることから、そのぶん配線設計の自由度が
高くなり、従って、高密度実装による半導体装置を構成
する上において有利となる。
部のインナーリードを半導体素子に密接して形成するこ
とが可能になることから、そのぶん配線設計の自由度が
高くなり、従って、高密度実装による半導体装置を構成
する上において有利となる。
【００４２】
【発明の効果】以上説明したように、本発明による半導
体素子搭載用基板によれば、半導体素子搭載部に対して
接着用フィルムを貼り付け、これによって半導体素子を
接着固定するものであることから、従来の液状接着剤に
よるものとは違って、半導体素子搭載部に対する接着成
分形成を精度良く行うことができる。
体素子搭載用基板によれば、半導体素子搭載部に対して
接着用フィルムを貼り付け、これによって半導体素子を
接着固定するものであることから、従来の液状接着剤に
よるものとは違って、半導体素子搭載部に対する接着成
分形成を精度良く行うことができる。
【００４３】この結果、従来の液状接着剤を使用した半
導体素子搭載型におけるような液状接着剤の広がりない
しは流れ、あるいは、接着剤供給量の不均一さ等を原因
としたインナーリードに対する汚染や、さらには、液状
接着剤使用時特有の揮散溶剤や他の揮散成分を原因とし
たインナーリードや半導体素子の電極に対する汚染の恐
れはなくなり、従って、高接合強度で信頼性の高いワイ
ヤボンディング構造を形成することができる。
導体素子搭載型におけるような液状接着剤の広がりない
しは流れ、あるいは、接着剤供給量の不均一さ等を原因
としたインナーリードに対する汚染や、さらには、液状
接着剤使用時特有の揮散溶剤や他の揮散成分を原因とし
たインナーリードや半導体素子の電極に対する汚染の恐
れはなくなり、従って、高接合強度で信頼性の高いワイ
ヤボンディング構造を形成することができる。
【００４４】また、半導体素子の接着固定をフィルムに
よって行う本発明の場合には、この接着用フィルムを、
厚さに制限なく形成することが可能であることから、半
導体素子と配線基板間の熱膨張率の差を原因とした熱応
力に対して、充分な緩和能力を備えた半導体装置を構築
することができる。
よって行う本発明の場合には、この接着用フィルムを、
厚さに制限なく形成することが可能であることから、半
導体素子と配線基板間の熱膨張率の差を原因とした熱応
力に対して、充分な緩和能力を備えた半導体装置を構築
することができる。
【図１】本発明による半導体素子搭載用配線基板におけ
るひとつの実施の形態説明図であり、（イ）はその平面
図、（ロ）は断面図である。
るひとつの実施の形態説明図であり、（イ）はその平面
図、（ロ）は断面図である。
【図２】図１の半導体素子搭載用配線基板を使用して構
成された半導体装置の断面図。
成された半導体装置の断面図。
【図３】従来の半導体素子搭載用配線基板の説明図であ
り、（イ）は平面図、（ロ）は下面図である。
り、（イ）は平面図、（ロ）は下面図である。
【図４】図３の半導体素子搭載用配線基板を使用して構
成された従来の半導体装置の説明図であり、（イ）は平
面図、（ロ）は断面図である。
成された従来の半導体装置の説明図であり、（イ）は平
面図、（ロ）は断面図である。
１，基板 ２，スルーホール ３，配線部 ４，インナーリード ５，ランド部 ６，外部端子形成用ランド部 ７，半導体素子搭載部 ８，接着用フィルム ９，半導体素子 １０，ワイヤボンディング １１，電極 １２，樹脂封止部 １３，はんだボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 御田 護 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (4)
- 【請求項１】 基板の片面側に形成された配線部と、前
記基板の他面側に設けられ且つスルーホールを介して前
記配線部に電気的に接続された外部端子形成用ランド部
と、前記基板の片面側に形成された半導体素子搭載部と
から構成される配線基板において、前記半導体素子搭載
部には、半導体素子を接着固定するための接着用フィル
ムを貼り付けて構成したことを特徴とする半導体素子搭
載用配線基板。 - 【請求項２】 前記接着用フィルムが、１０〜２０００
ＭＰａの弾性率を有する材料によって構成されたことを
特徴とする請求項第１項記載の半導体素子搭載用配線基
板。 - 【請求項３】 前記接着用フィルムが、異なる材料の積
層体によって構成されたことを特徴とする請求項第１項
記載の半導体素子搭載用配線基板。 - 【請求項４】 基板の片面側に形成された配線部と、前
記基板の他面側に設けられ且つスルーホールを介して前
記配線部に電気的に接続された外部端子形成用ランド部
と、この外部端子形成用ランド部に設けられたはんだボ
ールと、前記基板の片面側に形成された半導体素子搭載
部と、この半導体素子搭載部に搭載された半導体素子
と、前記配線部のインナーリードと前半導体素子の電極
とを電気的に接続したワイヤボンディングと、これら半
導体素子、配線部、ワイヤボンディング等を覆うように
設けられた樹脂封止部とから構成され、前記半導体素子
は、半導体素子搭載部に貼り付けられた接着用フィルム
によって半導体素子搭載部へ接着固定されたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9153382A JPH113954A (ja) | 1997-06-11 | 1997-06-11 | 半導体素子搭載用配線基板および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9153382A JPH113954A (ja) | 1997-06-11 | 1997-06-11 | 半導体素子搭載用配線基板および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113954A true JPH113954A (ja) | 1999-01-06 |
Family
ID=15561259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9153382A Pending JPH113954A (ja) | 1997-06-11 | 1997-06-11 | 半導体素子搭載用配線基板および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208153A (ja) * | 2006-02-06 | 2007-08-16 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172105A (ja) * | 1994-12-16 | 1996-07-02 | Toshiba Corp | 半導体装置の製造方法および製造装置 |
| JPH091723A (ja) * | 1995-04-17 | 1997-01-07 | Kanegafuchi Chem Ind Co Ltd | 耐熱性ボンディングシート |
-
1997
- 1997-06-11 JP JP9153382A patent/JPH113954A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172105A (ja) * | 1994-12-16 | 1996-07-02 | Toshiba Corp | 半導体装置の製造方法および製造装置 |
| JPH091723A (ja) * | 1995-04-17 | 1997-01-07 | Kanegafuchi Chem Ind Co Ltd | 耐熱性ボンディングシート |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208153A (ja) * | 2006-02-06 | 2007-08-16 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW501208B (en) | Semiconductor device and manufacturing method of the same | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW533507B (en) | An electronic device an electronic device sealing method and an electronic device connecting method | |
| JP5226087B2 (ja) | 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ | |
| JPWO2001026147A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11191569A (ja) | フリップチップ実装方法および半導体装置 | |
| WO2001018864A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| KR100392718B1 (ko) | 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치 | |
| CN100573840C (zh) | 安装体及其制造方法 | |
| JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
| JPS63150930A (ja) | 半導体装置 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2010153670A (ja) | フリップチップ実装方法と半導体装置 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| CN1316579C (zh) | 半导体装置及其制造方法 | |
| JP2001127194A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPH10256259A (ja) | マルチチップモジュールの製造方法 | |
| JP2001068604A (ja) | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004266271A (ja) | 電子部品の実装体及びその製造方法 | |
| JPH1140697A (ja) | 半導体装置用テープキャリア | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 |