JPH1141069A - Ｃｒ発振回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力オフセット電圧による発振周波数への影
響を少なくして高精度の周波数設定が可能なＣＲ発振回
路を提供する。 【解決手段】 １つのＯＰアンプ回路３の一方の入力端
子には、ＣＲ時定数回路２の出力端子Ｏｕｔ１からの充
電電荷に応じた電位を入力し、他方の端子には、これと
比較するための第１の基準電位Ｖ１、第２の基準電位Ｖ
２を選択的に入力するように構成した。これにより、実
際に出力端子Ｏｕｔ１と比較される電位Ｖ１’、Ｖ２’
はともに第１、第２の基準電位Ｖ１、Ｖ２からオフセッ
ト電圧Ｖｏだけ低電位側にずれたものとなり、所定の充
電および放電完了時の電位を同じベクトルのずれをもっ
て判定可能とし、入力オフセット電圧による発振周波数
への影響を少なくすることができる。これにより、高精
度の周波数設定が可能なＣＲ発振回路を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明はＣＲ発振回路に関するもの
である。

【０００２】

【従来の技術】従来のＣＲ発振回路は図５に示すような
構成をとっていた。５１は基準電源であり、電源端子Ｖ
ＤＤ、ＶＳＳ間に抵抗ｒ１、ｒ２およびｒ３を直列に接
続し、抵抗ｒ１、ｒ２の接続点から第１の基準電位Ｖ１
を、抵抗ｒ２、ｒ３の接続点から第２の基準電位Ｖ２
（ここでＶ２＞Ｖ１＞０とする。）を得るようにしてあ
る。５２はＣＲ時定数回路であり、バッフッア回路５３
の出力と電源端子ＶＳＳとの間に直列に接続された抵抗
ｒ４、コンデンサｃ１とからなり、バッファ回路５３の
出力レベルに応じてコンデンサｃ１を充放電する。コン
デンサｃ１と抵抗ｒ４との接続点を出力端子Ｏｕｔ１と
してある。５４、５５は第１、第２のＯＰ（Operationa
l）アンプ回路であり、第１のＯＰアンプ回路５４は−
入力端子に基準電位Ｖ１を受け、＋入力端子をＣＲ時定
数回路の出力端子Ｏｕｔ１の電位を受ける。第２のＯＰ
アンプ回路５５は＋入力端子に基準電位Ｖ２を受け、−
入力端子に出力端子Ｏｕｔ１の電位を受ける。ｆ１、ｆ
２は縦続に接続されたフリップフロップ回路であり、フ
リップフロップ回路ｆ１のセット入力端子Ｓバー、リセ
ット端子Ｒバーにはそれぞれ第２のＯＰアンプ回路５５
の出力、第１のＯＰアンプ回路５４の出力が印加され、
フリップフロップ回路ｆ２の出力端子Ｑ’バーはインバ
ータ５６に接続されている。インバータ５６の出力はバ
ッファ回路５３の入力となり、バッフア回路５３はこれ
により、発振出力を発生する。現在、以上のようなＣＲ
発振回路では抵抗ｒ４、コンデンサｃ１以外を集積化
し、抵抗ｒ４、コンデンサｃ１を外付けとしたものが一
般的である。

【０００３】このＣＲ発振回路の発振動作は次のような
ものである。例えば、図６（ａ）のタイミングｔ１にお
いてＣＲ時定数回路５２が放電動作中であれば、第１の
ＯＰアンプ回路５４、第２のＯＰアンプ回路５５はとも
に出力が“Ｈ”である。これにより、フリップフロップ
回路ｆ１、ｆ２はその出力状態を保持している。放電が
進み、タイミングｔ２に出力端子Ｏｕｔ１の電位が基準
電位Ｖ１より低くなると第１のＯＰアンプ回路５４は出
力を反転し“Ｌ”とする。これにより、フリップフロッ
プ回路ｆ１の出力端子Ｑ、Ｑバーはそれぞれ、“Ｌ”、
“Ｈ”となってフリップフロップ回路ｆ２の出力端子
Ｑ’Ｑ’バーはそれぞれ、“Ｈ”、“Ｌ”となる。これ
によってインバータ５６は出力を“Ｈ”とし、バッフア
回路５３の出力を“Ｈ”とし、ＣＲ時定数回路５２は放
電動作を止めて充電動作を開始する。この後、充電によ
って出力端子Ｏｕｔ１の電位が基準電位Ｖ１より高くな
り、第１のＯＰアンプ回路５４の出力は“Ｈ”に戻る
が、フリップフロップ回路ｆ１、ｆ２はその出力状態を
保持し、充電動作は続けられる。さらに、充電がすすみ
タイミングｔ３に出力端子Ｏｕｔ１の電位が基準電位Ｖ
２より高くなると、第２のＯＰアンプ回路５５は出力を
反転し“Ｌ”とする。これにより、フリップフロップ回
路ｆ１の出力端子Ｑ、Ｑバーはそれぞれ、“Ｈ”、
“Ｌ”となってフリップフロップ回路ｆ２の出力端子
Ｑ’Ｑ’バーはそれぞれ、“Ｌ”、“Ｈ”となる。これ
によってＣＲ時定数回路５２は充電動作を止めて放電動
作を開始する。この直後、充電によって出力端子Ｏｕｔ
１の電位が基準電位Ｖ２より低くなり、第２のＯＰアン
プ回路５５の出力は“Ｈ”に戻るが、フリップフロップ
回路ｆ１、ｆ２はその出力状態を保持し、放電動作は続
けられる。このような一連の動作を繰り返すことによ
り、バッファ回路５３の出力端子Ｏｕｔ２より、図６
（ａ）のＯｕｔ２に示すような発振出力が得られる。

【０００４】

【発明が解決しようとする課題】図５に示すＣＲ発振回
路の動作は理想的には上述のとおりであるが、実際は第
１のＯＰアンプ回路５４、第２のＯＰアンプ回路５５は
入力オフセット特性を有し、それぞれ単純に図６（ａ）
に示したように出力端子Ｏｕｔ１の電位と基準電位Ｖ
１、Ｖ２とを比較するものではない。すなわち、ＯＰア
ンプ回路のオフセット特性により、＋入力端子に基準に
して−入力端子側の入力電位を例えばオフセット電圧Ｖ
ｏだけ下げる（ここでは、下げるものとするが、逆に上
げる場合もある。）。このため、出力端子Ｏｕｔ１の電
位を、第１のＯＰアンプ回路５４、第２のＯＰアンプ回
路５５においてそれぞれ逆極性の入力端子、＋入力端
子、−入力端子に入力した場合、図６（ｂ）に示すよう
に、出力端子Ｏｕｔ１の電位は第１のＯＰアンプ回路５
４では、基準電位Ｖ１よりオフセット電圧Ｖｏだけ低い
電位Ｖ１’と比較され、第２のＯＰアンプ回路５５では
逆に基準電位Ｖ２よりオフセット電圧Ｖｏだけ高い電位
Ｖ２’と比較されることとなる。このため、所定の放電
電位である第１の基準電位Ｖ１、所定の充電電位である
第２の基準電位Ｖ２となってもさらに放電、充電がすす
まなければ判定出力が生じず、放電完了、充電完了両方
の判定出力が遅れることとなる。このため、図６（ｂ）
の発振出力波形を示すＯｕｔ２は、図６（ａ）のＯｕｔ
２のような理想的な波形に比べ、周期が長い（周波数が
低い）ものとなる。このようにＣＲ発振回路の発振周波
数に影響を及ぼすオフセット電圧は、集積化の際にコン
トロールすることが難しく、ＣＲ発振回路の周波数設定
を難しくする要因の一つであった。

【０００５】

【課題を解決するための手段】そこで、本発明では、Ｃ
Ｒ時定数の充電放電動作を制御する制御信号の電位レベ
ルに応じて比較に用いる第１、第２の基準電位を選択的
に出力する基準電位回路を設け、ＣＲ時定数回路の充電
電荷に対応した電位のレベル判定に用いる比較回路を１
つとし、一方の入力にＣＲ時定数回路の充電電荷に対応
した電位を入力し、他方の入力には選択的に出力される
第１、第２の基準電位を入力してこれらを比較し、この
判定出力に基づいて電位レベルの異なる２つの状態を有
する上記制御信号を発生する制御回路を設ける。これに
より、オフセット電圧によってそれぞれ第１、第２の基
準電位からずれた比較動作において実際に基準とされる
電位のそれぞれのずれのベクトルを同じくし、所定の充
電および放電完了時の電位を同じベクトルのずれをもっ
て判定可能として入力オフセット電圧が発振周波数に及
ぼす影響を少なくしてＣＲ発振回路の周波数設定を容易
にし、ひいては、高精度の周波数設定が可能なＣＲ発振
回路を提供する。

【０００６】

【発明の実施の形態】御信号の電位レベルの状態に応じ
て互いに電位レベルの異なる第１、第２の基準電位を選
択的に出力する基準電位回路と、抵抗素子と容量素子と
を含み、上記制御信号の電位レベルの状態に応じて、上
記抵抗を介して上記容量素子の充電放電を行って充電電
荷に応じた電位レベルの信号を出力するＣＲ時定数回路
と、上記ＣＲ時定数回路からの出力と上記基準電位回路
からの出力との電位レベルを比較して判定出力を発生す
る比較回路と、上記比較回路の判定出力に基づいて電位
レベルの異なる２つの状態を有する上記制御信号を発生
する制御回路とを具備するこＣＲ発振回路を構成するこ
とが好ましい。

【０００７】また、上記制御回路は上記比較回路の判定
出力が反転するごとに、制御信号の状態を反転保持し
て、上記基準電位回路による第１、第２の基準電位の切
り替えを行うもので、この切り替えから特定時間の間は
上記制御信号の状態反転動作を禁止する禁止回路を有す
ることも好ましい。

【０００８】また、上記制御回路は、上記制御信号を反
転保持するフリップフロップ回路と、このフリップフロ
ップ回路からの出力を上記特定時間分遅延する遅延回路
と、この遅延回路の出力と上記比較回路からの判定出力
とに基づいて上記フリップフロップ回路の反転保持動作
を禁止する論理回路とからなる上記禁止回路とを有する
ことも好ましい。

【０００９】

【実施例】次に本発明の一実施例のＣＲ発振回路につい
て説明する。まず、本例の構成について図１を参照しな
がら説明する。なお、同図において図５と同じ符号で示
したものは図５のものと同様のものである。

【００１０】同図において、１は基準電位回路であり、
電源端子ＶＳＳ、ＶＤＤ間で直列に接続された抵抗ｒ
１、ｒ２およびｒ３と、一方の端子をそれぞれ抵抗ｒ
１、ｒ２との接続点、抵抗ｒ２、ｒ３との接続点に接続
され、他端を共通の出力端子Ｏｕｔ０に接続した第１、
第２のトランスミッションゲートｔｒ１、ｔｒ２とから
なる。第１、第２のトランスミッションゲートｔｒ１、
ｔｒ２はそれぞれれ第１の基準電位Ｖ１、Ｖ２を通過さ
せるものであり、出力端子Ｏｕｔ０からは後述する制御
信号に応じて第１の基準電位Ｖ１、Ｖ２が選択的に出力
される。

【００１１】２はＣＲ時定数回路であり、抵抗ｒ４とコ
ンデンサｃ１とからなる。時定数回路２は後述する制御
信号によって充電放電動作を制御され、出力端子Ｏｕｔ
１からは充電電荷に応じた電位が出力される。

【００１２】３はＯＰアンプ回路であり、＋入力にＣＲ
時定数回路２の出力端子Ｏｕｔ１の電位が印加され、−
入力には出力端子Ｏｕｔ０からの第１または第２の基準
電位が印加されており、理想的には出力端子Ｏｕｔ１の
電位が出力端子Ｏｕｔ０の電位を越える毎に出力を
“Ｈ”とし、すなわち、判定出力を発生する。しかしな
がら、一般的にＯＰアンプ回路３はオフセット電圧を有
しており、ここでは、ＯＰアンプ回路３は、＋入力端子
を基準にして−入力端子側の入力電位を例えばオフセッ
ト電圧Ｖｏだけ下げる入力特性をもち、実際には出力端
子Ｏｕｔ１の電位が出力端子Ｏｕｔ０の電位からオフセ
ット電圧Ｖｏだけ低い電位を越える毎に判定出力“Ｈ”
を発生するものとする。

【００１３】４は制御回路であり、インバータ回路ｉ１
〜ｉ４と、フリップフロップ回路ｆ１と、遅延回路ｄ１
と、ＮＡＮＤゲートｎａ１と、ＮＯＲゲートｎｏ１とか
らなる。フリップフロップ回路ｆ１は、出力端子Ｑバー
から制御信号を発生し、これを反転保持する。この制御
信号は端子Ｎ１バーから出力され、トランスミッション
ゲートｔｒ１、ｔｒ２においてそれぞれＮチャネルＭＯ
Ｓトランジスタ、ＰチャネルＭＯＳトランジスタのゲー
トに印加される。また、この制御信号はインバータｉ１
により反転され、その出力端子Ｎ１から出力され、トラ
ンスミッションゲートｔｒ１、ｔｒ２において、それぞ
れＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳト
ランジスタのゲートに印加されるものである。すなわ
ち、制御信号により、トランスミッションゲートｔｒ
１、ｔｒ２が交互に開閉され、第１、第２の基準電位Ｖ
１、Ｖ２の切り替えが行われるのである。遅延回路ｄ１
はインバータｉ１、ｉ２を介して制御信号を受け、制御
信号を特定時間Ｔ０だけ遅延する。ＮＡＮＤゲートｎａ
１とＮＯＲゲートｎｏ１の一方の入力端子にはインバー
タ回路ｉ３を介してＯＰアンプ回路３からの判定出力が
入力され、他方の端子には遅延回路ｄ１からの遅延出力
が入力される。ＮＡＮＤゲートｎａ１、とＮＯＲゲート
ｎｏ１はそれぞれフリップフロップ回路ｆ１のセット
用、リセット用のものであり、ＮＡＮＤゲートｎａ１か
らの出力はフリップフロップ回路ｆ１のセット端子Ｓバ
ーに、ＮＯＲゲートｎｏｒ１からの出力はインバータｉ
４を介してフリップフロップ回路ｆ１のリセット端子Ｒ
バーに入力されている。これら遅延回路ｄ１、ＮＡＮＤ
ゲートｎａ１、ＮＯＲゲートｎｏ１、インバータｉ３、
ｉ４により、第１、第２の基準電位Ｖ１、Ｖ２のの切り
替えから特定時間の間、上記制御信号の状態反転動作を
禁止する禁止回路４０が構成される。

【００１４】５はバッファ回路であり、インバータｉ
１、ｉ２、ｉ５を介した制御信号を受けて出力を
“Ｈ”、“Ｌ”とする。バッファ回路５の出力端子と電
源端子ＶＳＳとの間にはＣＲ時定数回路２を構成する抵
抗ｒ４、コンデンサｃ１が直列に接続され、コンデンサ
ｃ１はバッファ回路５の出力レベルに応じて充電放電さ
れる。

【００１５】なお、本例においては、ＣＲ時定数回路２
以外の上記構成要素を１つのチップに集積化し、このチ
ップに抵抗ｒ４、コンデンサｃ１を外付けしてＣＲ時定
数回路２を構成することとする。

【００１６】次に本例の動作について、図１および図
２、３に示す図１の各端子の波形を示す波形図を参照し
ながら説明する。

【００１７】図２においてはＣＲ発振回路２の出力端子
Ｏｕｔ１の波形および発振出力とされるインバータｉ１
を介した制御信号、すなわち発振出力Ｎ１を１周期分示
してある。図３は図２のタイミングＴ１〜Ｔ２、Ｔ３〜
Ｔ４における各端子の波形を詳細に説明するためのもの
であり、図２に比べ特に時間軸を拡大して示してある。

【００１８】まず、図２のタイミングＴ１〜Ｔ２におけ
る動作、すなわち、ＣＲ時定数回路２においてコンデン
サｃ１への充電が進み、出力端子Ｏｕｔ１が第２の基準
電位Ｖ２からオフセット電位Ｖｏだけ低い電位Ｖ２’を
越えるタイミングの前後の動作について説明する。この
とき、フリップフロップ回路ｆ１の出力端子Ｑバーの出
力、すなわち制御信号は“Ｌ”に保持され、バッファ回
路５の出力を“Ｈ”としてコンデンサｃ１が充電されて
いる。

【００１９】タイミングＴ１においてはＯＰアンプ回路
３の出力端子Ｎ２は“Ｌ”、インバータｉ３の出力端子
Ｎ３は“Ｈ”、遅延回路ｄ１の出力端子Ｎ４は“Ｌ”と
なっている。ＮＡＮＤゲートｎａ１、ＮＯＲゲートｎｏ
１は、ともに一方の入力として出力端子Ｎ３の出力を受
け、他方の入力として出力端子Ｎ４の出力を受けてお
り、ここではそれぞれ“Ｈ”、“Ｌ”を出力している。
また、ＮＯＲゲートｎｏ１の出力“Ｌ”はインバータｉ
４を介して“Ｈ”に反転される。これらにより、フリッ
プフロップ回路ｆ１のセット端子Ｓバー、リセット端子
Ｒバーはともに“Ｈ”となっており、フリップフロップ
回路ｆ１は出力端子Ｑバーの制御信号を“Ｌ”に保持し
ているのである。

【００２０】タイミングＴ１１においてコンデンサｃ１
への充電が進み、出力端子Ｏｕｔ１が電位Ｖ２’を越え
ると、ＯＰアンプ回路３の出力端子Ｎ２の出力は
“Ｈ”、インバータｉ３の出力端子Ｎ３の出力は“Ｌ”
となる。ＮＡＮＤゲートｎａ１は一方に入力されている
遅延回路ｄ１の出力端子Ｎ４の出力“Ｌ”により、他方
の入力を無効としてあり、出力端子Ｎ３からの出力が
“Ｌ”となっても出力“Ｈ”を保持しており、これによ
り、セット端子Ｓバーは“Ｈ”に保持されている。ＮＯ
Ｒゲートｎｏ１は、出力端子Ｎ３からの出力が“Ｌ”と
なることにより、出力を“Ｈ”とする。これにより、リ
セット端子Ｒバー１は“Ｌ”となり、フリップフロップ
回路ｆ１は出力を反転し、出力端子Ｑバーは“Ｈ”とな
る。これによって、インバータｉ１の出力端子Ｎ１から
の出力が“Ｌ”となり、第２のトランスミッションゲー
トｔｒ２がオフ、第１のトランスミッションゲートｔｒ
１がオンとなり、出力端子Ｏｕｔ０からの出力が第２の
基準電位Ｖ２から第１の基準電位Ｖ１に切り替わる。こ
の切り替え時に出力端子Ｏｕｔ０の出力にスイッチング
ノイズがのる。図３では便宜上、このようなノイズをタ
イミングＴ１１より遅れたタイミングＴ１２におけるｎ
１として示してある。また、出力端子Ｑバーからの制御
信号“Ｈ”はインバータｉ１、ｉ２、ｉ５を介してバッ
ファ回路５の出力を“Ｌ”とし、これによりコンデンサ
ｃ１の放電が開始される。

【００２１】タイミングＴ１２においてはノイズｎ１の
影響で、ＯＰアンプ回路３の出力Ｎ２およびインバータ
ｉ３の出力Ｎ３は急激に“Ｈ”、“Ｌ”を繰り返す。し
かしながら、フリップフロップ回路ｆ１をセットするＮ
ＡＮＤゲートｎａ１は、その他方の入力である遅延回路
ｄ１の出力Ｎ４が制御信号Ｑバーに対して特定時間Ｔ０
の遅れを持っており、制御信号Ｑバーが“Ｈ”となって
から特定時間Ｔ０の間は制御信号Ｑバーを“Ｌ”として
保持している、すなわち出力Ｎ４が“Ｌ”に保持されて
いるので、この間インバータｉ３からの出力Ｎ３の入力
を無効とされる。また、ＮＯＲゲートｏｒ１の出力は
“Ｈ”、“Ｌ”を繰り返すが、フリップフロップ回路ｆ
１に対しては再リセット、保持を指定するものとなるた
め、出力端子Ｑバーからの出力は“Ｈ”に保持される。
このように、基準電位切り替えの際のノイズによるＯＰ
アンプ回路３の出力Ｎ２の反転に対して制御信号が反転
することは禁止され、ノイズによる寄生発振は防止され
る。

【００２２】また、タイミングＴ１３において、基準電
位の切り替えから特定時間Ｔ０が経過し、遅延回路ｄ１
の出力Ｎ４も“Ｈ”となる。これにより、ＮＡＮＤゲー
トｎａ１においてはインバータｉ３の出力Ｎ３の入力が
有効となる。このタイミングは、基準電位の切り替えに
よるノイズの発生が既に無くなっていると見なせるよう
に設定されたタイミングであり、出力端子Ｏｕｔ０は第
１の基準電位Ｖ１を安定して出力しており、ＯＰアンプ
回路３の出力Ｎ２は安定して“Ｈ”である。このため、
ＮＡＮＤゲートｎａ１においてインバータｉ３の出力Ｎ
３の入力を有効としてもノイズの影響を受ける危険性は
ない。また、ＮＯＲゲートｎｏ１においては逆にインバ
ータｉ３の出力Ｎ３の入力が無効になり、出力を“Ｌ”
に保持し、これにより、ＯＰアンプ回路３の出力Ｎ２に
関わらず、フリップフロップ回路ｆ１のリセット端子Ｒ
バーが“Ｈ”に保持される。

【００２３】次に図２のタイミングＴ３〜Ｔ４の動作、
すなわち、ｃ１の放電が進み、出力端子Ｏｕｔ１が第１
の基準電位Ｖ１からオフセット電位Ｖｏだけ低い電位Ｖ
１’を越えるタイミングの前後の動作について説明す
る。

【００２４】タイミングＴ１３と同様の放電動作状態に
あるタイミングＴ３の状態から、コンデンサｃ１の放電
が進み、タイミングＴ３１に出力端子Ｏｕｔ１の電位が
第１の基準電位Ｖ１からオフセット電位Ｖｏだけ低い電
位Ｖ１’を越えて低くなると、ＯＰアンプ回路３の出力
Ｎ２は“Ｌ”となる。これによってＮＡＮＤゲートｎａ
１の出力の電位は“Ｌ”となり、すなわち、フリップフ
ロップ回路ｆ１のセット端子Ｓバーの電位は“Ｌ”とな
り、フリップフロップ回路ｆ１がセットされ、出力端子
Ｑバーは“Ｌ”となる。これにより、第１のトランスミ
ッションゲートｔｒ１がオフ、第２のトランスミッショ
ンゲートｔｒ２がオンとなり、基準電位が第１の基準電
位Ｖ１から第２の基準電位Ｖ２に切り替わる。この切り
替え時にも出力端子Ｏｕｔ０にスイッチングノイズがの
る。ここでは、これをタイミングＴ３２におけるｎ２で
示してある。また、出力端子Ｑバーからの制御信号
“Ｌ”により、コンデンサｃ１の充電が開始される。

【００２５】タイミングＴ３２におけるノイズｎ２の影
響でＯＰアンプ回路３の出力Ｎ２およびインバータｉ３
の出力Ｎ３は急激に“Ｈ”、“Ｌ”を繰り返す。しかし
ながら、基準電位の切り替えから特定時間が経過するま
で、フリップフロップ回路ｆ１をリセットするＮＯＲゲ
ートｎｏ１は、遅延回路ｄ１の出力端子Ｎ４の出力
“Ｈ”により、インバータｉ３の出力Ｎ３の入力を無効
とされている。これにより、制御信号の反転は禁止され
る。この後、基準電位の切り替えから特定時間Ｔ０が満
了するタイミングＴ３３においては、出力端子Ｎ４から
の出力が“Ｌ”となり、フリップフロップ回路ｆ１をリ
セットするＮＯＲゲートｎｏ１はインバータｉ３の出力
Ｎ３の入力を有効とされる。これ以降のタイミングＴ４
においてはタイミングＴ１と同様の充電動作状態とな
る。

【００２６】以上の動作を繰り返すことにより、出力端
子Ｏｕｔ１からは図２のＯｕｔ１に示すような波形が、
出力端子Ｎ１からは同図のＮ１に示すような波形が得ら
れる。本例では、１つのＯＰアンプ回路３の一方の入力
端子にはＣＲ時定数回路２の出力端子Ｏｕｔ１からの充
電電荷に応じた電位を入力し、他方の端子には、これと
比較するための第１の基準電位Ｖ１、第２の基準電位Ｖ
２を選択的に入力するように構成した。これにより、実
際に出力端子Ｏｕｔ１と比較される電位Ｖ１’、Ｖ２’
はともに第１、第２の基準電位Ｖ１、Ｖ２からオフセッ
ト電圧Ｖｏだけ低電位側にずれたものとなる。これによ
り、所定の充電および放電完了時の電位を同じベクトル
のずれをもって判定可能となり、入力オフセット電圧に
よる発振周波数への影響を少なくすることができる。こ
れにより、ＣＲ発振回路の周波数設定を容易にし、ひい
ては、高精度の周波数設定が可能なＣＲ発振回路を提供
する。また、ＯＰアンプ回路が１つですみ、規模の縮
小、簡素化を進めることができる。

【００２７】また、基準電位の切り替えから特定時間が
満了するまでＯＰアンプ回路３の判定出力に応じて制御
信号が反転することを禁止したので、基準電位の切り替
えによるノイズの影響をうけることのない安定した発振
動作を可能としている。

【００２８】なお、このようなノイズの影響を抑えるた
めには、制御回路４を用いず図４に示すように構成する
ことも可能である。同図においてはインバータｉ３の出
力端子Ｎ３の出力を図１における端子Ｎ１の出力と置き
替え、ＯＰアンプ回路３の出力端子Ｎ２の出力を端子Ｎ
１バーの出力と置き替えて用いており、インバータｉ３
の出力をインバータｉ６を介してインバータｉ５に出力
している。また、ＣＲ時定数回路６を出力端子Ｏｕｔ０
に接続してノイズを吸収するようにしてある。ただし、
この場合、ノイズを効果的に吸収するため、ＣＲ時定数
回路の抵抗ｒ５、コンデンサｃ２のサイズを適当に大き
く設定する必要がある。

【００２９】

【発明の効果】本発明によれば、１つの比較回路を、そ
の基準電位を切り替えて用いるようにしたため、比較回
路の入力オフセット電圧による発振周波数への影響を少
なくすることができ、ＣＲ発振回路の周波数設定を容易
とする。ひいては、高精度の周波数設定が可能なＣＲ発
振回路を提供することが可能となる。

【００３０】また、禁止回路を設けることにより、基準
電位の切り替えに伴う寄生発振を防止することができ
る。このため、安定した発振動作が可能なＣＲ発振回路
を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例のＣＲ発振回路の構成を説明
するための説明図。

【図２】図１の動作説明のための波形図。

【図３】図１の動作説明のための波形図。

【図４】本発明の他の例を説明するための説明図。

【図５】従来のＣＲ発振回路の構成を示す説明図。

【図６】図５の動作説明のための波形図。

【符号の説明】

１ 基準電位回路 ２ ＣＲ時定数回路 ３ ＯＰアンプ回路（比較回路） ４ 制御回路 ４０ 禁止回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御信号の電位レベルの状態に応じて互
   いに電位レベルの異なる第１、第２の基準電位を選択的
   に出力する基準電位回路と、 抵抗素子と容量素子とを含み、上記制御信号の電位レベ
   ルの状態に応じて、上記抵抗を介して上記容量素子の充
   電放電を行って充電電荷に応じた電位レベルの信号を出
   力するＣＲ時定数回路と、 上記ＣＲ時定数回路からの出力と上記基準電位回路から
   の出力との電位レベルを比較して判定出力を発生する比
   較回路と、 上記比較回路の判定出力に基づいて電位レベルの異なる
   ２つの状態を有する上記制御信号を発生する制御回路と
   を具備することを特徴とするＣＲ発振回路。
2. 【請求項２】 上記制御回路は上記比較回路の判定出力
   が反転するごとに、制御信号の状態を反転保持して、上
   記基準電位回路による第１、第２の基準電位の切り替え
   を行うもので、この切り替えから特定時間の間は上記制
   御信号の状態反転動作を禁止する禁止回路を有している
   ことを特徴とする請求項１記載のＣＲ発振回路。
3. 【請求項３】 上記制御回路は、上記制御信号を反転保
   持するフリップフロップ回路と、このフリップフロップ
   回路からの出力を上記特定時間分遅延する遅延回路と、
   この遅延回路の出力と上記比較回路からの判定出力とに
   基づいて上記フリップフロップ回路の反転保持動作を禁
   止する論理回路とからなる上記禁止回路とを有すること
   を特徴とする請求項２記載のＣＲ発振回路。