JPH1141079A - 入力増幅器 - Google Patents

入力増幅器

Info

Publication number
JPH1141079A
JPH1141079A JP10103337A JP10333798A JPH1141079A JP H1141079 A JPH1141079 A JP H1141079A JP 10103337 A JP10103337 A JP 10103337A JP 10333798 A JP10333798 A JP 10333798A JP H1141079 A JPH1141079 A JP H1141079A
Authority
JP
Japan
Prior art keywords
transistor
input
input amplifier
mos transistor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10103337A
Other languages
English (en)
Other versions
JP3440201B2 (ja
Inventor
Christian Sichert
ジツヒエルト クリスチアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH1141079A publication Critical patent/JPH1141079A/ja
Application granted granted Critical
Publication of JP3440201B2 publication Critical patent/JP3440201B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 急峻なエッジを有する入力信号に対する片側
電流遮断を有する入力増幅器であって、出力端と接続さ
れている電極を有する少なくとも１つのトランジスタ７
を有する入力増幅器において、速い入力エッジの際にも
確実なスイツチングを保証する。 【解決手段】 電極ＱＮが、急峻なエッジを有する入力
信号が与えられると直ちに作動電圧にプルアップされる
ように、トランジスタ７の完全な遮断を阻止する装置２
１が、入力増幅器の両ＰチャネルＭＯＳトランジスタ
６、７の間に設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、急峻なエッジ（特
に“ハイ‐ロー‐エッジ”）を有する入力信号に対する
片側電流遮断を有する入力増幅器であって、出力端と接
続されている電極を有する少なくとも１つのトランジス
タを有する入力増幅器に関する。
【０００２】
【従来の技術】ＣＭＯＳ増幅器はかなり以前から知られ
ており、また非常に広範な回路に使用されている。冒頭
に記載した種類の入力増幅器はたとえば専門図書“ＣＭ
ＯＳ‐Ａｎａｌｏｇ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇ
ｎ”、Ｐ．Ｅ．ＡｌｌｅｎおよびＤ．Ｒ．Ｈｏｌｂｅｒ
ｇ、第３８１頁に記載されている。
【０００３】図３は差動増幅器１、ＰチャネルＭＯＳト
ランジスタ９およびＮチャネルＭＯＳトランジスタ１０
から成るこのような公知の入力増幅器を示す。トランジ
スタ９、１０のゲートおよび差動増幅器１の入力端ＩＮ
は、入力信号ＸＩＮを与えられる入力端子５と接続され
ており、他方においてトランジスタ９のソース‐ドレイ
ン間パスは作動電圧ＶＣＣに対する端子８と接続されて
いる。さらに差動増幅器１は基準電圧ＸＲＥＦを与えら
れており、また出力信号ＯＵＴを出力するための出力端
子２０と接続されている。
【０００４】このような公知の入力増幅器は、たとえば
ＬＶＴＴＬ回路（ＬＶＴＴＬ＝Ｌｏｗ Ｖｏｌｔａｇｅ
‐Ｔｒａｎｓｉｓｔｏｒ‐Ｔｒａｎｓｉｓｔｏｒ‐Ｌｏ
ｇｉｋ）およびＳＳＴＬ論理回路（ＳＳＴＬ＝Ｓｔｕｂ
‐Ｓｅｒｉｅｓ‐Ｔｅｒｍｉｎａｔｅｄ‐Ｌｏｇｉｃ）
に使用され得る。ＬＶＴＴＬ論理回路では約０．８Ｖな
いし２．０Ｖの電圧上昇‐および下降エッジが生じ、他
方においてＳＳＴＬ論理回路は基準値のまわりに約４０
０ｍＶの相応の上昇‐および下降エッジを有する。
【０００５】両論理回路、すなわちＬＶＴＴＬ論理回路
およびＳＳＴＬ論理回路、では電圧下降エッジが非常に
急峻であり、従って相応に速い入力エッジが存在する。
いまチップの上に多数の入力増幅器が設けられているな
らば、電流節減作動モードでは駆動されている回路のみ
が実際に能動的であるべきである。
【０００６】いましかし、入力信号の急峻なエッジの際
に入力増幅器の相応の遮断が確実に保証されていないこ
とが判明している。
【０００７】この問題を解決するため、従来は、電流ミ
ラー回路または非対称な入力増幅器を使用することが考
えられた。しかし、電流ミラー回路は比較的多くの電流
を消費し、他方において非対称な入力増幅器はそのスイ
ツチング特性の対称性の点で欠点を有する。
【０００８】
【発明が解決しようとする課題】従って、本発明の課題
は、片側電流遮断を有する入力増幅器であって、速い入
力エッジの際にも確実なスイツチングを保証し得る入力
増幅器を提供することである。
【０００９】
【課題を解決するための手段】この課題は、本発明によ
れば、冒頭に記載した種類の入力増幅器において、電極
が、急峻なエッジを有する入力信号が与えられると直ち
に作動電圧にプルアップされるように、トランジスタの
完全な遮断を阻止する装置が設けられていることにより
解決される。
【００１０】好ましくはトランジスタは第１の伝導形式
の第１のＭＯＳトランジスタである。その場合，前記装
置に対しては、第１のＭＯＳトランジスタのしきい電圧
よりも高いしきい電圧を有する、第１の伝導形式とは逆
の第２の伝導形式の別のＭＯＳトランジスタが使用され
る。前記別のＭＯＳトランジスタは、そのソース‐ドレ
イン間パスで入力増幅器の電流ミラートランジスタのゲ
ートの間に接続されており、そのゲートでこれらのトラ
ンジスタのソースまたはドレインと接続されており、ま
たは作動電圧を与えられている。
【００１１】
【実施例】以下、図面ににより本発明を一層詳細に説明
する。
【００１２】図３は既に冒頭に説明されている。図１お
よび図２中で互いに相応する構成部分には図３中と等し
い参照符号が付されている。
【００１３】差動増幅器１は、そのゲートに基準電圧Ｘ
ＲＥＦを与えられるＮチャネルＭＯＳトランジスタ２
と、節点４に関してこれに対して対称に位置しているＮ
チャネルＭＯＳトランジスタ３とから成っている。トラ
ンジスタ３のゲートと接続されている入力端子５には入
力信号ＸＩＮが供給されている。トランジスタ２、３の
ソースまたはドレインは電流ミラー‐ＰチャネルＭＯＳ
トランジスタ６、７と接続されており、それらの基板は
それぞれ、端子８を介して供給されている作動電圧ＶＣ
Ｃを与えられている。この作動電圧ＶＣＣは、そのゲー
トに入力信号ＸＩＮが導かれているＰチャネルＭＯＳト
ランジスタ９にも印加されている。ＮチャネルＭＯＳト
ランジスタ１０のソースまたはドレインは、節点４と接
続されており、そのゲートに入力端子からの入力信号Ｘ
ＩＮが供給されている。トランジスタ６のゲートは、ト
ランジスタ２とトランジスタ６との間の節点Ｑと接続さ
れている。さらにトランジスタ３とトランジスタ７との
間の節点ＱＮは、出力信号ＯＵＴを供給するための出力
端子２０と接続されている。
【００１４】トランジスタ９、１０は、高い電圧ストロ
ークの際に差動増幅器１のなかを流れる横電流を遮断す
る役割をする。
【００１５】トランジスタ３、７はトランジスタ２、６
に対して対称である。トランジスタ６および７から成る
電流ミラー回路は、ＮチャネルＭＯＳトランジスタによ
っても実現され得る。同様に入力トランジスタ２、３は
ＰチャネルＭＯＳトランジスタであり得る。
【００１６】入力端子５にはたとえば、ＬＶＴＴＬ論理
で急峻にほぼ２．０Ｖ以上から０．８Ｖ以下へ下降する
入力信号が与えられる。
【００１７】前記形式の“ハイ‐ロー‐電圧エッジ”
は、上記のような回路においてトランジスタ１０を遮断
し、それによって節点Ｑはその電圧をトランジスタ６に
よりプルアップされる。それにより再び、そもそも節点
ＱＮを電圧的にプルアップすべきであったトランジスタ
７も遮断される。換言すれば、上記の入力増幅器は急峻
なエッジを有する入力信号では満足に動作しない。
【００１８】このような満足な動作をこのような急峻な
エッジを有する入力信号の際にも保証するため、本発明
による入力増幅器は追加的に、トランジスタ７の完全な
遮断を阻止する、たとえば（図２を参照）ＮチャネルＭ
ＯＳトランジスタ２１から成る装置Ｘ（図１を参照）を
も有する。このＮチャネルＭＯＳトランジスタ２１は、
そのソース‐ドレイン間パスでトランジスタ６、７のゲ
ートまたは節点Ｑとトランジスタ７のゲートとの間に接
続されており、またそのゲートでトランジスタ６、７の
ソース‐ドレイン間パスの間の節点に接続されており、
または作動電圧ＶＣＣを与えられている。
【００１９】トランジスタ２１の作用により、急峻なハ
イ‐ロー‐エッジを有する入力信号の際に、このように
構成された本発明による入力増幅器では、節点Ｑがトラ
ンジスタ６のＶＣＣ‐しきい電圧をとり、従ってトラン
ジスタ６が遮断される。しかし、トランジスタ２１のし
きい電圧は、トランジスタ６のしきい電圧よりも高い
（このことは“バルク効果”により達成され得る）の
で、それによりトランジスタ７の遮断が阻止され、それ
によって節点ＱＮがプルアップされる。
【００２０】こうして本発明による入力増幅器は、非常
に速いエッジを有する信号のスイツチングを可能にし、
従って確実に遮断が行われ得る。既存の入力増幅器に対
して追加的に必要な回路費用は、別のトランジスタ２１
しか必要とされないので、非常にわずかである。
【図面の簡単な説明】
【図１】本発明による入力増幅器の回路図。
【図２】図１による入力増幅器の詳細回路図。
【図３】従来通常の入力増幅器の回路図。
【符号の説明】
１ 差動増幅器 ５ 入力端子 ２０ 出力端 ２１ 電流源として作用するＮチャネルＭＯＳトランジ
スタ Ｘ トランジスタの完全遮断を阻止する装置 ＸＩＮ 入力信号

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 急峻なエッジを有する入力信号に対する
    片側電流遮断を有する入力増幅器であって、出力端と接
    続されている電極を有する少なくとも１つのトランジス
    タ（７）を有する入力増幅器において、 電極（ＱＮ）が、急峻なエッジを有する入力信号が与え
    られると直ちに作動電圧にプルアップされるように、ト
    ランジスタ（７）の完全な遮断を阻止する装置（２１）
    が設けられていることを特徴とする入力増幅器。
  2. 【請求項２】 ＭＯＳトランジスタ（７）が第１の伝導
    形式の第１のＭＯＳトランジスタであり、前記装置が第
    １のＭＯＳトランジスタ（７）のしきい電圧よりも高い
    しきい電圧を有する第２の伝導形式の別のＭＯＳトラン
    ジスタ（２１）であることを特徴とする請求項１記載の
    入力増幅器。
  3. 【請求項３】 前記別のＭＯＳトランジスタがそのソー
    ス‐ドレイン間パスで差動増幅器（１）のＭＯＳトラン
    ジスタ（６、７）のゲートの間に接続されており、その
    ゲートでこれらのトランジスタ（６、７）のソースまた
    はドレインと接続されており、または作動電圧（ＶＣ
    Ｃ）を与えられていることを特徴とする請求項２記載の
    入力増幅器。
JP10333798A 1997-04-03 1998-03-31 入力増幅器 Expired - Fee Related JP3440201B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19713833A DE19713833C1 (de) 1997-04-03 1997-04-03 Eingangsverstärker für Eingangssignale mit steilen Flanken, insbesondere High-Low-Flanken
DE19713833.0 1997-04-03

Publications (2)

Publication Number Publication Date
JPH1141079A true JPH1141079A (ja) 1999-02-12
JP3440201B2 JP3440201B2 (ja) 2003-08-25

Family

ID=7825375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10333798A Expired - Fee Related JP3440201B2 (ja) 1997-04-03 1998-03-31 入力増幅器

Country Status (7)

Country Link
US (1) US6020766A (ja)
EP (1) EP0869615B1 (ja)
JP (1) JP3440201B2 (ja)
KR (1) KR100333240B1 (ja)
CN (1) CN1118926C (ja)
DE (2) DE19713833C1 (ja)
TW (1) TW429677B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005004425A1 (de) * 2005-01-31 2006-08-03 Infineon Technologies Ag Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente
DE102005007579A1 (de) * 2005-02-18 2006-08-24 Infineon Technologies Ag Empfängerschaltung
US8684318B2 (en) 2010-09-16 2014-04-01 Spx International Limited Mechanical lock
US20150244464A1 (en) * 2012-09-06 2015-08-27 Telefonaktiebolaget L M Ericsson (Publ) Operating a Node in an Optical Transport Network

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4644196A (en) * 1985-01-28 1987-02-17 Motorola, Inc. Tri-state differential amplifier
JPS6247897A (ja) * 1985-08-28 1987-03-02 Sony Corp 読み出し増幅器
JPS62192997A (ja) * 1986-02-20 1987-08-24 Toshiba Corp カレントミラ−型センスアンプ
US4808859A (en) * 1987-01-09 1989-02-28 American Electronic Laboratories, Inc. Broadband electronic switch
JPH04301921A (ja) * 1991-03-28 1992-10-26 Nec Corp インバータ回路
US5202594A (en) * 1992-02-04 1993-04-13 Motorola, Inc. Low power level converter
JP2813103B2 (ja) * 1992-06-15 1998-10-22 富士通株式会社 半導体集積回路
US5377150A (en) * 1993-03-31 1994-12-27 Sgs-Thomson Microelectronics, Inc. Disabling sense amplifier
US5378943A (en) * 1993-04-20 1995-01-03 International Business Machines Corporation Low power interface circuit
US5391940A (en) * 1993-10-20 1995-02-21 Hewlett-Packard Corporation Pad driver circuit with powered down device protection
US5493244A (en) * 1994-01-13 1996-02-20 Atmel Corporation Breakdown protection circuit using high voltage detection
US5469080A (en) * 1994-07-29 1995-11-21 Sun Microsytems, Inc. Low-power, logic signal level converter
US5508643A (en) * 1994-11-16 1996-04-16 Intel Corporation Bitline level insensitive sense amplifier
US5495195A (en) * 1994-11-17 1996-02-27 Advanced Micro Devices, Inc. Output buffer for a high density programmable logic device
KR100196510B1 (ko) * 1995-12-28 1999-06-15 김영환 센스 증폭기

Also Published As

Publication number Publication date
CN1118926C (zh) 2003-08-20
TW429677B (en) 2001-04-11
CN1195225A (zh) 1998-10-07
DE19713833C1 (de) 1998-10-01
KR100333240B1 (ko) 2002-06-20
EP0869615B1 (de) 2002-02-20
EP0869615A1 (de) 1998-10-07
DE59803115D1 (de) 2002-03-28
JP3440201B2 (ja) 2003-08-25
KR19980081059A (ko) 1998-11-25
US6020766A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
JP2616142B2 (ja) 出力回路
KR940003809B1 (ko) Ttl 대 cmos 입력 버퍼
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
JP3868293B2 (ja) 半導体集積回路
US7504862B2 (en) Level shifter translator
KR910002127A (ko) 전원절환회로
US6359496B1 (en) Analog switch including two complementary MOS field-effect transitors
US7167052B2 (en) Low voltage differential amplifier circuit for wide voltage range operation
JPH1141079A (ja) 入力増幅器
JP3927312B2 (ja) 入力増幅器
JPS6051023A (ja) 論理レベル変換回路
JP2872058B2 (ja) 出力バッファ回路
JP3556533B2 (ja) レベルシフタ回路
JP2001223561A (ja) シュミット・トリガ回路
KR970031312A (ko) 3-상태회로의 출력 안정화회로
JP2654275B2 (ja) 双方向バッファ
JP3005560B1 (ja) 入力回路
KR100281146B1 (ko) 씨모스 낸드회로
KR100233381B1 (ko) 입력버퍼회로
JPS62194736A (ja) 半導体集積回路
TW202431782A (zh) 漏電減少及偏壓電路
JP2002288984A (ja) 低電力半導体集積回路
JP3930191B2 (ja) Ｔｔｌ入力受けシュミット入力回路
JPH0666656B2 (ja) シユミツトトリガ回路
JPH0347012B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030508

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees