JPS62192997A - カレントミラ−型センスアンプ - Google Patents
カレントミラ−型センスアンプInfo
- Publication number
- JPS62192997A JPS62192997A JP61035478A JP3547886A JPS62192997A JP S62192997 A JPS62192997 A JP S62192997A JP 61035478 A JP61035478 A JP 61035478A JP 3547886 A JP3547886 A JP 3547886A JP S62192997 A JPS62192997 A JP S62192997A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- sense amplifier
- output
- transistor
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はセンスアンプに係り，特にカレントミラー型の
ＣＭＯ Ｓセンスアンプに関する。
ＣＭＯ Ｓセンスアンプに関する。
（従来の技術）
従来． ＣＭＯＳ （相補性絶縁型）スタティック
ＲＡＭ（ランダム・アクセス・メモリ）とか不揮発性Ｒ
ＯＭ （リード・オンリ・メモリ）などによく用いられ
ているカレントミラー型負荷を有する差動増幅型のＣＭ
ＯＳセンスアンプは、たとえば第４図乃至第６図に示す
ように構成されている。即ち、第４図において、Ｑｌお
よびＱｌ（は増幅用のＮチャネルトランジスタであり、
それぞれのソースはＶ、ｓ電源ノード（接地端）に接続
され、それぞれのケゝ−トにはセンスアンプ入力信号線
１，２が接続されている。Ｑ８およびＱ、は」−記トラ
ンジスタＱｌ 、Ｑｌのカレントミラー型負荷となるＰ
チャネルトランジスタであり、それぞれのソースはＶＤ
Ｄｌに源ノードに接続されておシ、それぞれのゲート相
互が接続されており、一方のトランジスタＱ３のドレイ
ンはそのｒ−）に接続されると共に前記増幅用のトラン
ジスタＱｌのドレインに接続され又おり、他方のトラン
ジスタＱ４のドレインは前記増幅用のトランジスタＱ２
のドレインに接続されている。そして、上記トランジス
タＱｓａＱ＋ のドレイン相互接続点（出力ノードＮｌ
）とトランジスタＱ４ 、Ｑｌのドレイン相互接
続点（出力ノードＮ！ ）とにそれぞれセンスアンプ出
力信号ｆＩＭ３＋４が接続されている。
ＲＡＭ（ランダム・アクセス・メモリ）とか不揮発性Ｒ
ＯＭ （リード・オンリ・メモリ）などによく用いられ
ているカレントミラー型負荷を有する差動増幅型のＣＭ
ＯＳセンスアンプは、たとえば第４図乃至第６図に示す
ように構成されている。即ち、第４図において、Ｑｌお
よびＱｌ（は増幅用のＮチャネルトランジスタであり、
それぞれのソースはＶ、ｓ電源ノード（接地端）に接続
され、それぞれのケゝ−トにはセンスアンプ入力信号線
１，２が接続されている。Ｑ８およびＱ、は」−記トラ
ンジスタＱｌ 、Ｑｌのカレントミラー型負荷となるＰ
チャネルトランジスタであり、それぞれのソースはＶＤ
Ｄｌに源ノードに接続されておシ、それぞれのゲート相
互が接続されており、一方のトランジスタＱ３のドレイ
ンはそのｒ−）に接続されると共に前記増幅用のトラン
ジスタＱｌのドレインに接続され又おり、他方のトラン
ジスタＱ４のドレインは前記増幅用のトランジスタＱ２
のドレインに接続されている。そして、上記トランジス
タＱｓａＱ＋ のドレイン相互接続点（出力ノードＮｌ
）とトランジスタＱ４ 、Ｑｌのドレイン相互接
続点（出力ノードＮ！ ）とにそれぞれセンスアンプ出
力信号ｆＩＭ３＋４が接続されている。
なお、第５図に示すセンスアンプは、第４図のセンスア
ンプにおけるトランジスタＱｓ、Ｑ＋のドレイン相互間
およびトランジスタＱ＋−Ｑ＊のドレイン相互間に、セ
ンスアンプイネーブル（ＳＡＥ ）信号がゲートに与え
られてスイッチ制御されるスイッチ用のＮチャネルトラ
ンジスタＱ ａ ＋Ｑｅ ’に挿入したものである。ま
た、第６図に示すセンスアンプは、第４図のセンスアン
プにおけるトランジスタＱｌ、Ｑ！のソース相互を接続
し、この相互接続点とＶ８ｓ電源ノードとの間にＳＡＥ
信号がゲートに力えられてスイッチ制御されるスイッチ
用のＮチャネルトランジスタＱ７ ｋ挿入したものであ
る。
ンプにおけるトランジスタＱｓ、Ｑ＋のドレイン相互間
およびトランジスタＱ＋−Ｑ＊のドレイン相互間に、セ
ンスアンプイネーブル（ＳＡＥ ）信号がゲートに与え
られてスイッチ制御されるスイッチ用のＮチャネルトラ
ンジスタＱ ａ ＋Ｑｅ ’に挿入したものである。ま
た、第６図に示すセンスアンプは、第４図のセンスアン
プにおけるトランジスタＱｌ、Ｑ！のソース相互を接続
し、この相互接続点とＶ８ｓ電源ノードとの間にＳＡＥ
信号がゲートに力えられてスイッチ制御されるスイッチ
用のＮチャネルトランジスタＱ７ ｋ挿入したものであ
る。
上記第６図に示したセンスアンプは、センスアンプ入力
信号線１，２から微少な電圧差を有する入力信号ＩＮ、
ＩＮが入力しているときにセンスアンプイネ−ゾル信号
ＳＡＥが与えられて活性化されると、上記入力を増幅し
て出力信号線３，４に相補的なレベルを有する出力信号
ＯＵＴ 、 ＯＵＴ 全出力する。ν１」ち、たとえば
入カイサ号ＩＮがＩＮよシも低電位であるとき、出力信
号ＯＵＴが高電位（ハイレベル）ｖｏＨ１出力信号ＯＵ
Ｔが低電位（ローレベル）ｖｏＬになる。この場合、Ｐ
チャネルトランジスタＱ３のｒ−）・ドレイン相互が接
続されているので、その閾値電圧’ｆｒ： ＶＴＨＰで
表わすと、上記高電位Ｖ。Ｈは■ＤＤ−１ｖＴＨＰｌま
でしか上がらない。こ、１１に対して、上記低電位■。
信号線１，２から微少な電圧差を有する入力信号ＩＮ、
ＩＮが入力しているときにセンスアンプイネ−ゾル信号
ＳＡＥが与えられて活性化されると、上記入力を増幅し
て出力信号線３，４に相補的なレベルを有する出力信号
ＯＵＴ 、 ＯＵＴ 全出力する。ν１」ち、たとえば
入カイサ号ＩＮがＩＮよシも低電位であるとき、出力信
号ＯＵＴが高電位（ハイレベル）ｖｏＨ１出力信号ＯＵ
Ｔが低電位（ローレベル）ｖｏＬになる。この場合、Ｐ
チャネルトランジスタＱ３のｒ−）・ドレイン相互が接
続されているので、その閾値電圧’ｆｒ： ＶＴＨＰで
表わすと、上記高電位Ｖ。Ｈは■ＤＤ−１ｖＴＨＰｌま
でしか上がらない。こ、１１に対して、上記低電位■。
ＬはＰチャネルトランジスタＱ４とＮチャネルトランジ
スタＱＲとのコンダクタンス比で決まる。したがって、
出力レベル差（ｖｏＨ−ＶｏＬ）ＦｉｖＤＤ−１ｖＴＨ
Ｐ１−ｖｏＬニ制限されることになり、上記センスアン
プの出力振幅は比較的小さく、メモリの電源マージン等
の動作マージンが小さく、センス動作の高速化を達成し
難いという間匙がある。なお、出力の低電位Ｖ。Ｌ′ｆ
：さらに低下させるべく、ＮチャネルトランジスタＱｈ
、Ｑｘのサイズを大きくしてその駆動力を上げても、出
力信号ＯＵＴが低電位Ｖ。Ｌになるときにはそのドレイ
ン１１位によりＰチャネルトランジスタＱｘ ｔＱ４の
駆動力が向上するので、上記低電位Ｖ。Ｌ全十分に低下
させることができない。
スタＱＲとのコンダクタンス比で決まる。したがって、
出力レベル差（ｖｏＨ−ＶｏＬ）ＦｉｖＤＤ−１ｖＴＨ
Ｐ１−ｖｏＬニ制限されることになり、上記センスアン
プの出力振幅は比較的小さく、メモリの電源マージン等
の動作マージンが小さく、センス動作の高速化を達成し
難いという間匙がある。なお、出力の低電位Ｖ。Ｌ′ｆ
：さらに低下させるべく、ＮチャネルトランジスタＱｈ
、Ｑｘのサイズを大きくしてその駆動力を上げても、出
力信号ＯＵＴが低電位Ｖ。Ｌになるときにはそのドレイ
ン１１位によりＰチャネルトランジスタＱｘ ｔＱ４の
駆動力が向上するので、上記低電位Ｖ。Ｌ全十分に低下
させることができない。
（発明が解決しようとする問題点）
本発明は上述したような出力振幅差が小さいという欠点
を除去すべくなされたもので、出力振幅を大幅に大きく
でき、メモリの動作マージンの改善、センス動作の高速
化を図り得るカレントミラー型センスアンプを提供する
ことを目的とする。
を除去すべくなされたもので、出力振幅を大幅に大きく
でき、メモリの動作マージンの改善、センス動作の高速
化を図り得るカレントミラー型センスアンプを提供する
ことを目的とする。
〔発明の構成〕
（問題点を解決するための手段）
本発明のカレントミラー型センスアンプは、その一対の
出力ノードとプルアップ用電源ノードとの間にそれぞれ
ゾルアップ用トランジスタのドレイン・ソース間全接続
し、この２個のトランジスタの互いのゲート・ドレイン
相互を接続するようにし之ことを特徴とするものである
。
出力ノードとプルアップ用電源ノードとの間にそれぞれ
ゾルアップ用トランジスタのドレイン・ソース間全接続
し、この２個のトランジスタの互いのゲート・ドレイン
相互を接続するようにし之ことを特徴とするものである
。
（作 用）
センスアンプのセンス動作時において、例えはプルアッ
プ用トランジスタとしてＰチャネルトランジスタを用い
たならば、一対の出力ノードのうちの一方が（プルアッ
プ電源電位−ゾルアップ用トランジスタの閾値電圧の絶
対値）の電位より低くなると、この一方の出力ノードの
電位がゲートに導カれる一方のゾルアップ用トランジス
タがオン状態になって他方の出力ノードの電位がプルア
ップされる。これによって、上記一対の出力ノードのう
ち高電位側のメートの電位は従来例よりも高くなシ、一
対の出力ノード間の電位差（出力振幅）は従来例よりも
大きくなる。
プ用トランジスタとしてＰチャネルトランジスタを用い
たならば、一対の出力ノードのうちの一方が（プルアッ
プ電源電位−ゾルアップ用トランジスタの閾値電圧の絶
対値）の電位より低くなると、この一方の出力ノードの
電位がゲートに導カれる一方のゾルアップ用トランジス
タがオン状態になって他方の出力ノードの電位がプルア
ップされる。これによって、上記一対の出力ノードのう
ち高電位側のメートの電位は従来例よりも高くなシ、一
対の出力ノード間の電位差（出力振幅）は従来例よりも
大きくなる。
（実施例）
以下、図面全参照して本発明の一実施例を詳細に説明す
る。
る。
第１図に示すカレントミラー型ＣＭＯＳセンスアンプは
、第６図を参照して前述した従来のセンスアンプに比べ
て、一対の出力ノードＮ、、Ｎ１間に出力電位デルアソ
ゾ回路５を接続した点が異なり、その他は同じであるの
で第６図中と同−符号全村してその説８Ａヲ省略する。
、第６図を参照して前述した従来のセンスアンプに比べ
て、一対の出力ノードＮ、、Ｎ１間に出力電位デルアソ
ゾ回路５を接続した点が異なり、その他は同じであるの
で第６図中と同−符号全村してその説８Ａヲ省略する。
上記出力電位プルアップ回路５は、■ＤＤｔｌ！８ｉｉ
ノードにソースが接続され、ドレインおよびゲートが各
対応して前記出力ノードＮＩ 、Ｎｗに接続されたＰチ
ャネルＭＯ８トランジスタＱ８と、同様にＶＤＤ電源ノ
ードにソースが接続され、ドレインおよびゲートが前記
出力ノードＮ＋、Ｎ意に逆対応して接続された（つまり
、上記トランジスタＱｓに交差接続された）Ｐチャネル
ＭＯ８トランジスタＱ、とからなる。
ノードにソースが接続され、ドレインおよびゲートが各
対応して前記出力ノードＮＩ 、Ｎｗに接続されたＰチ
ャネルＭＯ８トランジスタＱ８と、同様にＶＤＤ電源ノ
ードにソースが接続され、ドレインおよびゲートが前記
出力ノードＮ＋、Ｎ意に逆対応して接続された（つまり
、上記トランジスタＱｓに交差接続された）Ｐチャネル
ＭＯ８トランジスタＱ、とからなる。
上記センス７ンゾによれば、入力信号をセンス増幅する
際、出力ノードＮ＋、Ｎ＊の一方（たとえばＮｌ ）
が■ＤＤ−ｌ”ＴＨＰＩより低電位になったとき、出力
電位ゾルアップ回路５におけるＰチャネルトランジスタ
Ｑｓ 、Ｑｏのうち、そのｒ−トに上記低い電位が与
えられる一方のトランジスタＱｓがオン状態になるので
、このオン状態になるトランジスタＱ♂のドレインが接
続されている他方側の出力ノードＮｌ の電位は、従来
例のような”ＤＯ−ｌＶＴＨＰＩに制限されることなく
、さらにそれ以上の大きなレベルまで引き上げられ、従
来例よりも大幅に高い高電位■。Ｈ′になる。
際、出力ノードＮ＋、Ｎ＊の一方（たとえばＮｌ ）
が■ＤＤ−ｌ”ＴＨＰＩより低電位になったとき、出力
電位ゾルアップ回路５におけるＰチャネルトランジスタ
Ｑｓ 、Ｑｏのうち、そのｒ−トに上記低い電位が与
えられる一方のトランジスタＱｓがオン状態になるので
、このオン状態になるトランジスタＱ♂のドレインが接
続されている他方側の出力ノードＮｌ の電位は、従来
例のような”ＤＯ−ｌＶＴＨＰＩに制限されることなく
、さらにそれ以上の大きなレベルまで引き上げられ、従
来例よりも大幅に高い高電位■。Ｈ′になる。
上記動作は、入力信号ＩＮ、ＩＮの電位の篩低関係が逆
の場合でも同様に行なわれ、つまシメモリセルからの″
１＃データあるいは“０＃データのいずれの読み出しの
場合でも上記したように一方側の出力ノードに高電位Ｖ
。Ｉ（′が得られ、この高電位Ｖ。Ｈ′と他方側の出力
ノードの低′成位Ｖ。Ｌとのレベル差（出力振幅）は従
来例に比べて大幅に大食くなる。したがって、上記セン
スアンプを採用したメモリは電源電圧の変動とか製造プ
ロセスの揺らぎによる素子特性のばらつき等に対して動
作マージンが大幅に改善されるばかりか、センスアンゾ
出力振幅が茜速に得られることからセンス動作の高速化
が達成されるようになる。
の場合でも同様に行なわれ、つまシメモリセルからの″
１＃データあるいは“０＃データのいずれの読み出しの
場合でも上記したように一方側の出力ノードに高電位Ｖ
。Ｉ（′が得られ、この高電位Ｖ。Ｈ′と他方側の出力
ノードの低′成位Ｖ。Ｌとのレベル差（出力振幅）は従
来例に比べて大幅に大食くなる。したがって、上記セン
スアンプを採用したメモリは電源電圧の変動とか製造プ
ロセスの揺らぎによる素子特性のばらつき等に対して動
作マージンが大幅に改善されるばかりか、センスアンゾ
出力振幅が茜速に得られることからセンス動作の高速化
が達成されるようになる。
なお、前述した動作に際して、特にメモリセルからのパ
１”データをセンス増幅する場合（入力イビ号ＩＮがＩ
Ｎ、ｌ：＃：Ｊも低い電位の場合）、出力ノードＮ工が
前記したように尚電位Ｖ。Ｉになることによって負荷用
トランジスタＱＳ 、Ｑ４の駆動力が弱められ、これ
により低電位側の出力ノードＮ２の電位を引き上げる力
が弱まるので、この出力ノードＮ２は従来例の低電位Ｖ
。Ｌよシもさらに低くなシ、このときの出力振幅がさら
に大きくなる。
１”データをセンス増幅する場合（入力イビ号ＩＮがＩ
Ｎ、ｌ：＃：Ｊも低い電位の場合）、出力ノードＮ工が
前記したように尚電位Ｖ。Ｉになることによって負荷用
トランジスタＱＳ 、Ｑ４の駆動力が弱められ、これ
により低電位側の出力ノードＮ２の電位を引き上げる力
が弱まるので、この出力ノードＮ２は従来例の低電位Ｖ
。Ｌよシもさらに低くなシ、このときの出力振幅がさら
に大きくなる。
なお、上記実施例における出力電位プルアップ回路５の
２個のトランジスタＱ、、ＱＩは互いに同じ素子寸法に
通常は設定されるが、必らずしもそうでなくてもよい。
２個のトランジスタＱ、、ＱＩは互いに同じ素子寸法に
通常は設定されるが、必らずしもそうでなくてもよい。
また、上記２個のトランジスタＱ、、Ｑ、の引き上げ用
電源電位は、センスアン７″電源電位ＶＤＤと同じでな
くともよく、ｖＤＤ電位以上を用いればセンスアンプの
出力の高電位Ｖｏ！１′はさらに引き上げられるように
なる。
電源電位は、センスアン７″電源電位ＶＤＤと同じでな
くともよく、ｖＤＤ電位以上を用いればセンスアンプの
出力の高電位Ｖｏ！１′はさらに引き上げられるように
なる。
また、本発明は上記実施例に限らず、第５図あるいは第
４図に示したようなセンスアンプに上記実施例と同様に
出力電位ゾルアップ回路を接続するようにしてもよい。
４図に示したようなセンスアンプに上記実施例と同様に
出力電位ゾルアップ回路を接続するようにしてもよい。
さらに、センスアンプのセンス動作開始前（前回のセン
ス動作の終了後）に出力信号線３，４がイコライズ用ス
イッチ素子（図示せず）により等電位化されることが多
いが、このイコライズ動作が不完全であったような場合
にはこの出力信号線３，４の電位の不平衡状態に出力電
位プルアップ回路５が応動した状態になシ、センス動作
時における出力電位のレベルが安定するまでに若干の遅
れが生じるおそれがある。これを防止するｌこめには、
センスアンプイネーブル信号ＳＡＥにより出力電位プル
アップ回路５を活性化するように制御すれはよく、前記
実施例の回路に対して第２図に示すようにゾルアップ用
トランジスタＱｓ 、ＱｇのソースとｖＤＤ′亀源ノ
ードとの間にスイッチ用ＭＯ８トランジスタＱ１゜を接
続し、あるいは第３図に示すようにゾルアップ用トラン
ジスタＱ８ ＝Ｑｔの各ドレインと出力ノードＮ１ 。
ス動作の終了後）に出力信号線３，４がイコライズ用ス
イッチ素子（図示せず）により等電位化されることが多
いが、このイコライズ動作が不完全であったような場合
にはこの出力信号線３，４の電位の不平衡状態に出力電
位プルアップ回路５が応動した状態になシ、センス動作
時における出力電位のレベルが安定するまでに若干の遅
れが生じるおそれがある。これを防止するｌこめには、
センスアンプイネーブル信号ＳＡＥにより出力電位プル
アップ回路５を活性化するように制御すれはよく、前記
実施例の回路に対して第２図に示すようにゾルアップ用
トランジスタＱｓ 、ＱｇのソースとｖＤＤ′亀源ノ
ードとの間にスイッチ用ＭＯ８トランジスタＱ１゜を接
続し、あるいは第３図に示すようにゾルアップ用トラン
ジスタＱ８ ＝Ｑｔの各ドレインと出力ノードＮ１ 。
Ｎ２との間にそれぞれスイッチ用ＭＯ８トランジスタＱ
１ｘｙＱｘａを挿入すればよい。このようなゾルアップ
回路の活性化制御は、第５図に示したセンスアンプに対
しても適用可能であり、さらに第４図に示したセンスア
ンプに通用した場合には、センスアンプの動作開始前に
は何らかの原因により入力１６号線相互間に電位差が生
じていたことにより出力ノード相互間に生じる′亀位走
に対してプルアップ回路を応動させなくすることが可能
になる。
１ｘｙＱｘａを挿入すればよい。このようなゾルアップ
回路の活性化制御は、第５図に示したセンスアンプに対
しても適用可能であり、さらに第４図に示したセンスア
ンプに通用した場合には、センスアンプの動作開始前に
は何らかの原因により入力１６号線相互間に電位差が生
じていたことにより出力ノード相互間に生じる′亀位走
に対してプルアップ回路を応動させなくすることが可能
になる。
尚、上記実施し１１においては、増幅用トランジスノー
ド７、 りをＮチャネル、負荷用トランジスタをＰチャネル、ゾ
ルアップ用トランジスタをＰチャネルとしたが、それぞ
れを逆のチャネル型のトランジスタとしてもよい。
ド７、 りをＮチャネル、負荷用トランジスタをＰチャネル、ゾ
ルアップ用トランジスタをＰチャネルとしたが、それぞ
れを逆のチャネル型のトランジスタとしてもよい。
上述したように本兄明のカレントミラー型センスアンプ
によれば、出力振幅を大幅に大きくでき、メモリの動作
マ・−ジンの改善、センス動作の高速化を実現できるの
で、スタティックＲＡＭ 、不揮発性ＰＲＯＭ ｆｒ、
どに用いで好適である。
によれば、出力振幅を大幅に大きくでき、メモリの動作
マ・−ジンの改善、センス動作の高速化を実現できるの
で、スタティックＲＡＭ 、不揮発性ＰＲＯＭ ｆｒ、
どに用いで好適である。
第１図は本発明のカレントミラー型センスアンプの一実
施例を７］＜ず回路図、第２図および第３図はそれぞれ
他の実施例をノＪ＜す回路図、第４図乃至第６図はそれ
ぞれ従来のカレン＋−ミラー型センスアンプを示す回路
図である。 Ｑｌ−Ｑ２・・・増幅用トランジスタ、Ｑｓ、Ｑ４・・
・負荷用ｌ・ランジスタ、Ｑｓ＝Ｑ會・・・プルアップ
用トランジスタ、Ｑｓ 、Ｑｇ 、Ｑ７ 、Ｑｌ
。＋Ｑ１１１Ｑ１．・・・スイッチ用トランジスタ、Ｎ
１．Ｎ、・・・出力出願人代理人 弁理士 鈴 江 武
彦Ｔ幻 ＴＮ
ＩＮ τＮＮ開開０
８６２〜１９２９９７５） 第４図 第５図 ○ＵＴ ｍ 第６図
施例を７］＜ず回路図、第２図および第３図はそれぞれ
他の実施例をノＪ＜す回路図、第４図乃至第６図はそれ
ぞれ従来のカレン＋−ミラー型センスアンプを示す回路
図である。 Ｑｌ−Ｑ２・・・増幅用トランジスタ、Ｑｓ、Ｑ４・・
・負荷用ｌ・ランジスタ、Ｑｓ＝Ｑ會・・・プルアップ
用トランジスタ、Ｑｓ 、Ｑｇ 、Ｑ７ 、Ｑｌ
。＋Ｑ１１１Ｑ１．・・・スイッチ用トランジスタ、Ｎ
１．Ｎ、・・・出力出願人代理人 弁理士 鈴 江 武
彦Ｔ幻 ＴＮ
ＩＮ τＮＮ開開０
８６２〜１９２９９７５） 第４図 第５図 ○ＵＴ ｍ 第６図
Claims (4)
- （１）それぞれのゲートに第１及び第２の入力信号が入
力する増幅用の２個の第１導電型のＭＯＳトランジスタ
と、これらのトランジスタとセンスアンプ電源ノードと
の間にカレントミラー型負荷回路として接続される２個
の第２導電型のＭＯＳトランジスタとを備えた半導体メ
モリのカレントミラー型センスアンプにおいて、センス
アンプの一対の出力ノードＮ＿１、Ｎ＿２とプルアップ
電源ノードとの間にそれぞれのドレイン・ソース間が接
続され、それぞれの各ゲートに逆対応して上記一対の出
力ノードＮ＿１、Ｎ＿２の各電位が導かれる出力電位プ
ルアップ用の２個の第２導電型のＭＯＳトランジスタと
を具備することを特徴とするカレントミラー型センスア
ンプ。 - （２）前記プルアップ電源ノードの電位は前記センスア
ンプ電源ノードの電位と等しいかそれ以上であることを
特徴とする前記特許請求の範囲第１項記載のカレントミ
ラー型センスアンプ。 - （３）前記増幅用のトランジスタに直列に、センスアン
プイネーブル信号によりスイッチ制御されるトランジス
タが接続されていることを特徴とする前記特許請求の範
囲第１項記載のカレントミラー型センスアンプ。 - （４）前記プルアップ用のトランジスタに直列に、セン
スアンプイネーブル信号によりスイッチ制御されるトラ
ンジスタが接続されていることを特徴とする前記特許請
求の範囲第１項または第３項記載のカレントミラー型セ
ンスアンプ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61035478A JPS62192997A (ja) | 1986-02-20 | 1986-02-20 | カレントミラ−型センスアンプ |
| US06/878,372 US4697112A (en) | 1986-02-20 | 1986-06-25 | Current-mirror type sense amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61035478A JPS62192997A (ja) | 1986-02-20 | 1986-02-20 | カレントミラ−型センスアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62192997A true JPS62192997A (ja) | 1987-08-24 |
Family
ID=12442871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61035478A Pending JPS62192997A (ja) | 1986-02-20 | 1986-02-20 | カレントミラ−型センスアンプ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4697112A (ja) |
| JP (1) | JPS62192997A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169798A (ja) * | 1987-12-24 | 1989-07-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH06302192A (ja) * | 1990-12-12 | 1994-10-28 | Samsung Electron Co Ltd | 差動感知増幅回路 |
| JP2007296909A (ja) * | 2006-04-28 | 2007-11-15 | Honda Motor Co Ltd | 船外機 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62167698A (ja) * | 1986-01-20 | 1987-07-24 | Fujitsu Ltd | 半導体記億装置 |
| US4791324A (en) * | 1987-04-10 | 1988-12-13 | Motorola, Inc. | CMOS differential-amplifier sense amplifier |
| ATE95004T1 (de) * | 1987-08-18 | 1993-10-15 | Siemens Ag | Leseverstaerker fuer statische speicher in cmostechnologie. |
| KR0141494B1 (ko) * | 1988-01-28 | 1998-07-15 | 미다 가쓰시게 | 레벨시프트회로를 사용한 고속센스 방식의 반도체장치 |
| US4859880A (en) * | 1988-06-16 | 1989-08-22 | International Business Machines Corporation | High speed CMOS differential driver |
| JPH0713857B2 (ja) * | 1988-06-27 | 1995-02-15 | 三菱電機株式会社 | 半導体記憶装置 |
| US5126974A (en) * | 1989-01-20 | 1992-06-30 | Hitachi, Ltd. | Sense amplifier for a memory device |
| IT1229305B (it) * | 1989-04-28 | 1991-08-08 | Sgs Thomson Microelectonics S | Dispositivo circuitale per incrementare il prodotto banda guasagno di un amplificatore cmos. |
| US5136258A (en) * | 1989-04-28 | 1992-08-04 | Sgs-Thomson Microelectronics S.R.L. | Circuit arrangement for enhancing the transconductance of a differential amplifier stage comprising MOS transistors |
| IT1230187B (it) * | 1989-04-28 | 1991-10-18 | Sgs Thomson Microelectronics | Dispositivo circuitale per elevare la transconduttanza di uno stadio amplificatore differenziale comprendente transistori mos. |
| US5241504A (en) * | 1989-05-29 | 1993-08-31 | U.S. Philips Corp. | Integrated memory comprising a sense amplifier |
| JP2968826B2 (ja) * | 1990-08-31 | 1999-11-02 | 富士通株式会社 | カレントミラー型増幅回路及びその駆動方法 |
| JP3319610B2 (ja) * | 1991-11-22 | 2002-09-03 | 日本テキサス・インスツルメンツ株式会社 | 信号伝達回路 |
| US5245223A (en) * | 1992-03-17 | 1993-09-14 | Hewlett-Packard Company | CMOS latching comparator |
| US5239274A (en) * | 1992-05-26 | 1993-08-24 | Digital Equipment Corporation | Voltage-controlled ring oscillator using complementary differential buffers for generating multiple phase signals |
| JP2940844B2 (ja) * | 1992-09-08 | 1999-08-25 | シャープ株式会社 | 半導体記憶装置 |
| JP3029958B2 (ja) * | 1993-01-18 | 2000-04-10 | シャープ株式会社 | 半導体記憶装置 |
| US5389841A (en) * | 1993-09-01 | 1995-02-14 | Matsushita Electric Industrial Co., Ltd. | Differential transmission circuit |
| KR100256120B1 (ko) * | 1993-09-22 | 2000-05-15 | 김영환 | 고속 감지 증폭기 |
| JPH07211081A (ja) * | 1994-01-06 | 1995-08-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5808487A (en) * | 1994-11-30 | 1998-09-15 | Hitachi Micro Systems, Inc. | Multi-directional small signal transceiver/repeater |
| JPH08278916A (ja) * | 1994-11-30 | 1996-10-22 | Hitachi Ltd | マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路 |
| KR0121137B1 (ko) * | 1994-12-31 | 1997-12-04 | 문정환 | 센스 앰프의 구동 신호 발생 회로 |
| US5546026A (en) * | 1995-03-01 | 1996-08-13 | Cirrus Logic, Inc. | Low-voltage high-performance dual-feedback dynamic sense amplifier |
| US5506524A (en) * | 1995-03-01 | 1996-04-09 | Lin; Jyhfong | Low-voltage low-power dynamic folded sense amplifier |
| DE19713833C1 (de) * | 1997-04-03 | 1998-10-01 | Siemens Ag | Eingangsverstärker für Eingangssignale mit steilen Flanken, insbesondere High-Low-Flanken |
| JP3488612B2 (ja) * | 1997-12-11 | 2004-01-19 | 株式会社東芝 | センス増幅回路 |
| JP4000215B2 (ja) * | 1998-03-24 | 2007-10-31 | 株式会社ルネサステクノロジ | 充放電電流発生回路、チャージポンプ回路、ｐｌｌ回路およびパルス幅変調回路 |
| GB9828039D0 (en) * | 1998-12-18 | 1999-02-17 | Sgs Thomson Microelectronics | Comparator circuits |
| US6597613B1 (en) * | 2002-03-27 | 2003-07-22 | Artisan Components, Inc. | Load independent single ended sense amplifier |
| DE10219649C1 (de) * | 2002-05-02 | 2003-11-27 | Infineon Technologies Ag | Differentielle Strombewerterschaltung und Leseverstärkerschaltung zum Bewerten eines Speicherzustands einer SRAM-Halbleiterspeicherzelle |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111181A (en) * | 1980-02-08 | 1981-09-02 | Matsushita Electric Ind Co Ltd | Amplifier circuit for logic signal |
| JPS58100291A (ja) * | 1981-12-09 | 1983-06-14 | Ricoh Co Ltd | センスアンプ回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342633A (en) * | 1976-09-30 | 1978-04-18 | Toshiba Corp | Voltage sense circuit of semiconductor memory device |
| JPS6032912B2 (ja) * | 1979-09-13 | 1985-07-31 | 株式会社東芝 | Ｃｍｏｓセンスアンプ回路 |
| US4461965A (en) * | 1980-08-18 | 1984-07-24 | National Semiconductor Corporation | High speed CMOS sense amplifier |
| JPS5840918A (ja) * | 1981-09-03 | 1983-03-10 | Nec Corp | 電圧比較回路 |
| US4494020A (en) * | 1983-04-13 | 1985-01-15 | Tokyo Shibaura Denki Kabushiki Kaisha | High sensitivity sense amplifier using different threshold valued MOS devices |
| US4551641A (en) * | 1983-11-23 | 1985-11-05 | Motorola, Inc. | Sense amplifier |
| US4611130A (en) * | 1984-02-13 | 1986-09-09 | At&T Bell Laboratories | Floating input comparator with precharging of input parasitic capacitors |
| US4567389A (en) * | 1984-07-05 | 1986-01-28 | Mostek Corporation | CMOS Differential amplifier |
-
1986
- 1986-02-20 JP JP61035478A patent/JPS62192997A/ja active Pending
- 1986-06-25 US US06/878,372 patent/US4697112A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111181A (en) * | 1980-02-08 | 1981-09-02 | Matsushita Electric Ind Co Ltd | Amplifier circuit for logic signal |
| JPS58100291A (ja) * | 1981-12-09 | 1983-06-14 | Ricoh Co Ltd | センスアンプ回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169798A (ja) * | 1987-12-24 | 1989-07-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH06302192A (ja) * | 1990-12-12 | 1994-10-28 | Samsung Electron Co Ltd | 差動感知増幅回路 |
| JP2007296909A (ja) * | 2006-04-28 | 2007-11-15 | Honda Motor Co Ltd | 船外機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4697112A (en) | 1987-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697112A (en) | Current-mirror type sense amplifier | |
| KR19980033148A (ko) | 저전압 레벨 쉬프팅 회로 및 저전압 감지 증폭기 | |
| KR950034259A (ko) | 전류차 감지 방식의 고속 감지 증폭기 | |
| US4658160A (en) | Common gate MOS differential sense amplifier | |
| JP2000306385A (ja) | 半導体メモリ装置の相補型差動入力バッファ | |
| US6356148B1 (en) | Systems and methods for enhancing charge transfer amplifier gain | |
| US4606012A (en) | Sense amplifier | |
| US4626713A (en) | Trip-point clamping circuit for a semiconductor device | |
| JPH0249519B2 (ja) | ||
| US6597612B2 (en) | Sense amplifier circuit | |
| EP0322915A3 (en) | Digital signal input buffer circuit having a simple construction and capable of retaining data | |
| JPS6196587A (ja) | センスアンプ回路 | |
| JPS5823010B2 (ja) | 差動増幅装置 | |
| KR100366523B1 (ko) | 센스 앰프 회로 | |
| US6064613A (en) | Pre-sense amplifier with reduced output swing | |
| JP2865762B2 (ja) | 増幅回路 | |
| JPS62159905A (ja) | 半導体差動増幅器 | |
| JP3085769B2 (ja) | 差動増幅回路 | |
| JP3712993B2 (ja) | センスアンプ回路 | |
| US20040145389A1 (en) | High speed current mode NOR logic circuit | |
| JPH0273598A (ja) | 電流検出装置 | |
| KR100242469B1 (ko) | 고속 동작 교차 결합 증폭기 | |
| JPH09121154A (ja) | 完全レール間電圧ではない入力信号を補償するｃｍｏｓインバータ | |
| JPH0246595A (ja) | センスアンプ | |
| KR950003280B1 (ko) | 교차 결합 증폭기 |