JPH1141428A - 画像読取装置及び画像読取方法 - Google Patents

Abstract

(57)【要約】 【課題】 略等しい飽和電荷量を持ち且つ異なる感度に
設定された複数の光電変換画素列の出力信号を加算する
ことで、飽和露光量を格段に高くすることを可能とした
画像読取装置及び画像読取方法を提供する。 【解決手段】 複数の画素が主走査方向に１次元的に等
ピッチで配置された光電変換画素列１ａ・・・、２ａ・
・・と、光電変換画素列１ａ・・・、２ａ・・・でそれ
ぞれ光電変換された電荷を移送する移送ゲート４ａ・・
・、５ａ・・・と、信号電荷を列方向に転送する転送部
６、７と、転送信号電荷を画素列信号として所定期間に
独立に読み出す出力回路８、９とを有すると共に、光電
変換画素列は、光入力に対する蓄積電荷量の比が少なく
とも２種類に設定され且つ最大蓄積電荷量が略等しく設
定された光電変換画素から構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像読取装置及び
画像読取方法に係り、更に詳しくは、リニアイメージセ
ンサを用いて画像を読取る場合に好適な画像読取装置及
び画像読取方法に関する。

【０００２】

【従来の技術】従来、画像読取装置として固体リニアイ
メージセンサを用いることはよく知られており、代表的
なものにはＣＣＤリニアイメージセンサがある。図２０
（ａ）、（ｂ）は従来例に係るＣＣＤリニアイメージセ
ンサの構成を示す図であり、（ａ）は全体構成を示す
図、（ｂ）は光電変換画素列２０１ａ、２０１ｂ部を拡
大して示した図である。ＣＣＤリニアイメージセンサ
は、光電変換画素列２０１ａ、２０１ｂ、２０１ｃ、２
０１ｄ・・・と、移送ゲート２０２ａ、２０２ｂ、２０
２ｃ、２０２ｄ・・・と、転送部２０３と、出力回路２
０４とを備えている。光電変換画素列２０１ａ、２０１
ｂ、２０１ｃ、２０１ｄ・・・は、主走査方向に１次元
的に等ピッチで配置されている。移送ゲート２０２ａ、
２０２ｂ、２０２ｃ、２０２ｄ・・・は、光電変換画素
列２０１ａ、２０１ｂ、２０１ｃ、２０１ｄ・・・で光
電変換された電荷を移送する。転送部２０３は、移送さ
れた電荷を順次転送する。出力回路２０４は、転送され
た電荷をライン状に出力信号として読み出す。

【０００３】上記構成を有するＣＣＤリニアイメージセ
ンサを例えばスキャナやデジタル複写機等の画像読取装
置に用いた場合の動作を説明する。先ず、画像読取しよ
うとする原稿画像はライン上に照明され、光学レンズ等
を通して光電変換画素列２０１ａ、２０１ｂ、２０１
ｃ、２０１ｄ・・・上に結像した光学像が、図２０
（ｂ）に示す副走査方向（以下ｙ方向）に所定速度で移
動する。結像画像が図２０（ｂ）に示す位置Ａから位置
Ｂに移動する所定期間に光学変換画素列２０１ａ、２０
１ｂ、２０１ｃ、２０１ｄ・・・で光電変換されて蓄積
された電荷が転送部２０３に移送され、次に、結像画像
が位置Ｂから位置Ｃに移動する所定期間に出力回路２０
４から読み出される。

【０００４】一般には図２０（ｂ）に示すごとく、距離
ＡＢ（及び距離ＢＣ）は主走査方向（以下ｘ方向）の光
電変換画素ピッチＰに等しく設定され、主走査、副走査
両方向とも等しい解像度となるようにしている。

【０００５】図２１は図２０（ａ）の矢視Ｘ１−Ｙ１線
に沿う部分の構造を示す断面図であり、図２２（ａ）〜
（ｃ）はその電位分布を示した図である。図２１におい
て、２１１はｐ型半導体シリコン基板（以下ｐ−Ｓｉ基
板）、２１２はｎ＋領域であり、ｐ−Ｓｉ基板との間に
ｐｎ接合フォトダイオードを形成し、光電変換画素２０
１ａとして機能する。２１３はｎ−領域であり、適当な
深さの電位井戸を形成する。

【０００６】２１４、２１５は多結晶Ｓｉ等からなる電
極である。電極２１４は正パルス電圧を印加することに
よって、光電変換画素２０１ａに蓄積された信号電荷を
転送部２０３に移送する移送ゲート２０２ａとして機能
する。電極２１５はクロックパルス電圧を印加すること
によって、転送部２０３の信号電荷を主走査方向に転送
する転送部２０３として機能する。２１６はアルミニウ
ム等によって形成される遮光膜である。

【０００７】信号電荷の流れを図２２（ａ）〜（ｃ）を
参照して説明する。図２２（ａ）において、ｎ＋領域に
よって適当な深さの電位井戸２２２が形成され、ここに
入射した光によって電子が励起されて信号電荷２２６と
なる。次に、電極２１４に正電圧が印加され、同時に電
極２１５にも正電圧が印加され、図２２（ｂ）に示すご
とく電極２１４、２１５の下の電位が下がり、信号電荷
２２３が転送部２０３に移送される。次に、図２２
（ｃ）に示すごとく電極２１４の電位が元に戻り、電位
障壁２２３が形成され、信号電荷２２６は電極２１５の
下の電位井戸２２４に全て蓄積される。そして、電極２
１５にクロックパルス電圧が印加されることで、紙面の
垂直方向、即ち主走査方向に信号電荷２２６が転送され
る。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術においては下記のような問題があった。即
ち、上記のような従来のＣＣＤリニアイメージセンサで
は、光電変換画素の飽和電荷量は、図２２（ａ）に示す
電位井戸２２２の容量によって決定される。図２３は光
電変換画素の露光量と蓄積電荷量の関係を示した図で、
露光量Ｅ１にて蓄積電荷量はＱ１となり、それ以上の露
光量では発生した信号電荷は電位井戸２２３から溢れて
しまうために、蓄積電荷量は増加しない。従って、読み
取ろうとする原稿画像の比較的反射率の高い部分等にお
いて、露光量Ｅ１以上の領域については一様に電荷量Ｑ
１となってしまい、識別が不可能になってしまうという
欠点があった。

【０００９】また、上記のような従来のＣＣＤリニアイ
メージセンサでは、解像度を例えば２倍に高めようとす
ると、光電変換画素ピッチＰを１／２とする必要があ
り、そのために光電変換画素列２０１ａ、２０１ｂ、２
０１ｃ、２０１ｄ・・・の画素サイズをｘ、ｙ両方向と
も１／２として、上述した読み出しのための期間も１／
２としなければならなかった。従って、光電変換画素の
面積が１／４となり、尚且つ光電変換される時間が１／
２となるため、感度が１／８となってしまい、画質を非
常に劣化させるという問題があった。

【００１０】上記の問題に対して、光電変換画素のサイ
ズを大きくして、レンズの結像倍率を小さくする方法が
考えられる。しかし、例えば光電変換画素のサイズを
ｘ、ｙ両方向とも約２.８倍とすれば、感度は従来と同
等となるが、ｘ方向のチップサイズも約２.８倍となっ
てしまい、リニアイメージセンサやレンズのコストを大
幅に上昇させてしまうという問題がある。

【００１１】本発明は、上述した点に鑑みなされたもの
であり、第１の目的は、略等しい飽和電荷量を持ち且つ
異なる感度に設定された複数の光電変換画素列の出力信
号を加算することで、飽和露光量を格段に高くすること
を可能とした画像読取装置及び画像読取方法を提供する
ことにある。

【００１２】また、本発明の第２の目的は、複数の光電
変換画素列の出力信号を加算するために、チップサイズ
を従来と略同等に保ったまま高解像度化と感度の維持を
両立可能とした画像読取装置及び画像読取方法を提供す
ることにある。

【００１３】また、本発明の第３の目的は、リニアイメ
ージセンサ上に結像する画像が、副走査方向に移動する
場合と副走査方向とは逆方向に移動する場合の両方に対
応可能とした画像読取装置及び画像読取方法を提供する
ことにある。

【００１４】また、本発明の第４の目的は、信号処理回
路をデジタル信号処理回路で構成することを可能とした
画像読取装置及び画像読取方法を提供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、光電変換により画像読取りを行
う画像読取装置において、複数の画素が１次元的に等ピ
ッチで且つ列方向の垂直方向に前記ピッチのＫ（Ｋ：整
数）倍の列間隔でＮ列配置された光電変換画素列と、該
光電変換画素列に蓄積された信号電荷を列方向に転送す
る列方向転送手段と、転送された信号電荷を画素列信号
として所定期間に独立に読み出す出力手段とを有するこ
とを特徴とする。

【００１６】上記目的を達成するため、請求項２の発明
は、前記垂直方向の第Ｎ列目から第Ｍ列目（Ｍ：Ｎより
小さい整数）までの光電変換画素列の間隔に対応して前
記所定期間の（Ｎ−Ｍ）×Ｋ倍に相当する分だけ遅延す
る遅延手段を有することを特徴とする。

【００１７】上記目的を達成するため、請求項３の発明
は、前記遅延手段の出力信号を加算する遅延出力加算手
段を有することを特徴とする。

【００１８】上記目的を達成するため、請求項４の発明
は、前記Ｎ列の光電変換画素列は、光入力に対する蓄積
電荷量の比が少なくとも２種類に設定され且つ最大蓄積
電荷量が略等しく設定された光電変換画素から構成され
ることを特徴とする。

【００１９】上記目的を達成するため、請求項５の発明
は、前記画素列信号をデジタル信号に変換する変換手段
を有することを特徴とする。

【００２０】上記目的を達成するため、請求項６の発明
は、前記変換手段で変換したデジタル信号を前記垂直方
向の第Ｎ列目から第Ｍ列目までの光電変換画素列の間隔
に対応して前記所定期間の（Ｎ−Ｍ）×Ｋ倍に相当する
分だけ記憶する記憶手段を有することを特徴とする。

【００２１】上記目的を達成するため、請求項７の発明
は、前記記憶手段の出力信号を加算する記憶出力加算手
段を有することを特徴とする。

【００２２】上記目的を達成するため、請求項８の発明
は、前記光電変換画素列に蓄積された信号電荷を前記垂
直方向に隣接する画素に転送する垂直方向転送手段を有
し、前記列方向転送手段は、前記垂直方向転送手段で垂
直方向に転送されたＮ列の信号電荷を加算し前記列方向
に転送することを特徴とする。

【００２３】上記目的を達成するため、請求項９の発明
は、光電変換画素に結像する画像の移動方向が前記垂直
方向の正方向か逆方向かを指示する方向指示手段を有す
ることを特徴とする。

【００２４】上記目的を達成するため、請求項１０の発
明は、前記方向指示手段の指示に基づき、結像画像の移
動方向に対して第Ｍ列目の画素列信号が前記所定期間の
（Ｎ−Ｍ）×Ｋ倍に相当する遅延手段に供給されるよう
に切り替える遅延入力切替手段を有することを特徴とす
る。

【００２５】上記目的を達成するため、請求項１１の発
明は、前記方向指示手段の指示に基づき、結像画像の移
動方向に対して第Ｍ列目の画素列信号が前記所定期間の
（Ｎ−Ｍ）×Ｋ倍に相当する記憶手段に供給されるよう
に切り替える記憶入力切替手段を有することを特徴とす
る。

【００２６】上記目的を達成するため、請求項１２の発
明は、光電変換により画像読取りを行う画像読取方法に
おいて、複数の画素が１次元的に等ピッチで且つ列方向
の垂直方向に前記ピッチのＫ（Ｋ：整数）倍の列間隔で
Ｎ列配置された光電変換画素列に蓄積された信号電荷を
列方向に転送する列方向転送ステップと、転送された信
号電荷を画素列信号として所定期間に独立に読み出す出
力ステップとを有することを特徴とする。

【００２７】上記目的を達成するため、請求項１３の発
明は、前記垂直方向の第Ｎ列目から第Ｍ列目（Ｍ：Ｎよ
り小さい整数）までの光電変換画素列の間隔に対応して
前記所定期間の（Ｎ−Ｍ）×Ｋ倍に相当する分だけ遅延
する遅延ステップを有することを特徴とする。

【００２８】上記目的を達成するため、請求項１４の発
明は、前記遅延ステップの出力信号を加算する遅延出力
加算ステップを有することを特徴とする。

【００２９】上記目的を達成するため、請求項１５の発
明は、前記Ｎ列の光電変換画素列の光電変換画素は、光
入力に対する蓄積電荷量の比が少なくとも２種類に設定
され且つ最大蓄積電荷量が略等しく設定されていること
を特徴とする。

【００３０】上記目的を達成するため、請求項１６の発
明は、前記画素列信号をデジタル信号に変換する変換ス
テップを有することを特徴とする。

【００３１】上記目的を達成するため、請求項１７の発
明は、前記変換ステップで変換したデジタル信号を前記
垂直方向の第Ｎ列目から第Ｍ列目までの光電変換画素列
の間隔に対応して前記所定期間の（Ｎ−Ｍ）×Ｋ倍に相
当する分だけ記憶する記憶ステップを有することを特徴
とする。

【００３２】上記目的を達成するため、請求項１８の発
明は、前記記憶ステップの出力信号を加算する記憶出力
加算ステップを有することを特徴とする。

【００３３】上記目的を達成するため、請求項１９の発
明は、前記光電変換画素列に蓄積された信号電荷を前記
垂直方向に隣接する画素に転送する垂直方向転送ステッ
プを有し、前記列方向転送ステップでは、前記垂直方向
転送ステップで垂直方向に転送されたＮ列の信号電荷を
加算し前記列方向に転送することを特徴とする。

【００３４】上記目的を達成するため、請求項２０の発
明は、光電変換画素に結像する画像の移動方向が前記垂
直方向の正方向か逆方向かを指示する方向指示ステップ
を有することを特徴とする。

【００３５】上記目的を達成するため、請求項２１の発
明は、前記方向指示ステップの指示に基づき、結像画像
の移動方向に対して第Ｍ列目の画素列信号が前記所定期
間の（Ｎ−Ｍ）×Ｋ倍に相当する遅延手段に供給される
ように切り替える遅延入力切替ステップを有することを
特徴とする。

【００３６】上記目的を達成するため、請求項２２の発
明は、前記方向指示ステップの指示に基づき、結像画像
の移動方向に対して第Ｍ列目の画素列信号が前記所定期
間の（Ｎ−Ｍ）×Ｋ倍に相当する記憶手段に供給される
ように切り替える記憶入力切替ステップを有することを
特徴とする。

【００３７】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００３８】［１］第１の実施の形態 図１（ａ）、（ｂ）は第１の実施の形態に係る画像読取
装置に用いられるＣＣＤリニアイメージセンサの構成を
示す図であり、（ａ）は全体構成を示す図、（ｂ）は光
電変換画素１ａ、１ｂ、２ａ、２ｂ部を拡大して示した
図である。ＣＣＤリニアイメージセンサは、光電変換画
素列１ａ、１ｂ、１ｃ、１ｄ・・・、２ａ、２ｂ、２
ｃ、２ｄ・・・と、移送ゲート４ａ、４ｂ、４ｃ、４ｄ
・・・、５ａ、５ｂ、５ｃ、５ｄ・・・と、転送部６、
７と、出力回路８、９とを備えている。

【００３９】上記各部の構成を詳述すると、光電変換画
素列１ａ、１ｂ、１ｃ、１ｄ・・・、２ａ、２ｂ、２
ｃ、２ｄ・・・は、主走査方向に１次元的に等ピッチで
配置されている。光電変換画素列２ａ、２ｂ、２ｃ、２
ｄ・・・の中に実線で示す領域３ａ、３ｂ、３ｃ、３ｄ
・・・は、実際に光電変換に供される領域であり、それ
以外の光電変換画素の領域は、後述するごとく遮光され
るなどの手段により露光しないように構成されている。
移送ゲート４ａ、４ｂ、４ｃ、４ｄ・・・、５ａ、５
ｂ、５ｃ、５ｄ・・・は、それぞれ光電変換画素列１
ａ、１ｂ、１ｃ、１ｄ・・・、２ａ、２ｂ、２ｃ、２ｄ
・・・で光電変換された電荷を移送する。転送部６、７
は、それぞれ移送された電荷を順次転送する。出力回路
８、９は、それぞれ転送された電荷をライン状に出力信
号Ｓ１、Ｓ２として読み出す。

【００４０】上記のように図１（ｂ）は光電変換画素列
１ａ、１ｂ、２ａ、２ｂ部を拡大して示した図であり、
光電変換画素列１ａ、１ｂ、１ｃ、１ｄ・・・及び光電
変換画素列２ａ、２ｂ、２ｃ、２ｄ・・・の主走査方向
の画素ピッチはそれぞれＰに設定され、且つ、それぞれ
の光電変換画素列間の副走査方向の距離は上記画素ピッ
チＰと等しく設定されている。

【００４１】図２は図１（ａ）の矢視Ｘ２−Ｙ２線に沿
う部分の構造を示す断面図であり、図３（ａ）〜（ｃ）
はその電位分布を示した図である。２２、２３はｎ＋領
域であり光電変換画素として機能し、２４、２５はｎ−
領域であり転送部として機能する。２６、２７は移送ゲ
ートとしての電極、２８、２９は転送用クロックパルス
を供給するための電極である。３０は遮光膜であり、ｎ
＋領域２３の一部を遮光するように形成される。

【００４２】上記構成において、信号電荷の流れを図３
（ａ）〜（ｃ）を参照して説明する。図３（ａ）におい
て、ｎ＋領域２２、２３によって適当な深さの電位井戸
３４、３６が形成され、ここに入射した光によって電子
が励起されて信号電荷４０、４１となる。ｎ＋領域２３
は一部遮光されているために、信号電荷４１は当然なが
ら信号電荷４０よりも少ない。次に、電極２６、２７に
正電圧が印加され、同時に電極２８、２９にも正電圧が
印加され、図３（ｂ）に示すごとくそれらの電極下の電
位が下がり、信号電荷４０、４１がそれぞれ電極２８、
２９の下の電位井戸３２、３８に移送される。

【００４３】次に、図３（ｃ）に示すごとく電極２６、
２７の電位が元に戻り、電位障壁３３、３７が形成さ
れ、信号電荷４０、４１はそれぞれ電位井戸３２、３８
に全て蓄積される。そして、電極２８、２９にクロック
パルス電圧が印加されることで、紙面の垂直方向、即ち
主走査方向に信号電荷４０、４１がそれぞれ転送され
る。

【００４４】図４（ａ）〜（ｅ）は第１の実施の形態の
動作を説明するためのタイミング図である。図４（ａ）
は移送ゲート４ａ、４ｂ、４ｃ、４ｄ・・・、５ａ、５
ｂ、５ｃ、５ｄ・・・を制御する移送ゲート制御パルス
φＴであり、“Ｈ”の時に光電変換画素列１ａ、１ｂ、
１ｃ、１ｄ・・・、２ａ、２ｂ、２ｃ、２ｄ・・・の電
荷をそれぞれ転送部６、７に転送する。図４（ｂ）、
（ｃ）は転送部６、７に共に供給される転送クロックパ
ルスφＡ、φＢであり、通常φＡとφＢの１周期におけ
るパルス数は光電変換画素列１ａ、１ｂ、１ｃ、１ｄ・
・・、２ａ、２ｂ、２ｃ、２ｄ・・・の画素数と略等し
く設定され、また、φＡとφＢは共にデューティ５０％
で且つ互いに逆位相で供給されている。図４（ｄ）、
（ｅ）はそれぞれ出力回路８、９の出力信号Ｓ１、Ｓ２
である。

【００４５】上記において、図４に示す時刻ｔ１にて図
１（ｂ）に示す位置Ａに結像した光学像が副走査方向に
所定速度で移動し、時刻ｔ２にて位置Ｂに移動するもの
とする。同時に位置Ａ′に結像した光学像は位置Ｂ′に
移動する。従って、時刻ｔ２において移送ゲート制御パ
ルスφＴが“Ｈ”となり、時刻ｔ１〜時刻ｔ２の期間に
光電変換画素列１ａ、１ｂ、１ｃ、１ｄ・・・、２ａ、
２ｂ、２ｃ、２ｄ・・・に蓄積された電荷がそれぞれ転
送部６、７に移送される。

【００４６】次に、結像画像が位置Ｂから位置Ｃに移動
（同時に位置Ｂ′から位置Ｃ′に移動）する時刻ｔ２〜
ｔ５の期間中の時刻ｔ３〜ｔ４の期間に、転送部６、７
に移送された電荷が順次転送され、出力回路８、９から
出力信号Ｓ１ａ、Ｓ２ａが出力される。そして、時刻ｔ
５にて再び移送ゲート制御パルスφＴが“Ｈ”となり、
時刻ｔ２〜ｔ５の期間に光電変換画素列１ａ、１ｂ、１
ｃ、１ｄ・・・、２ａ、２ｂ、２ｃ、２ｄ・・・に蓄積
された電荷がそれぞれ転送部６、７に移送され、時刻ｔ
６〜ｔ７の期間に順次転送され、出力信号Ｓ１ｂ、Ｓ２
ｂが出力される。以降、これが順次繰り返される。

【００４７】ところで、第１の実施の形態においては、
図１（ｂ）に示すごとく、副走査方向に所定期間に移動
する距離ＡＢ（またはＡ′Ｂ′）、ＢＣ（またはＢ′
Ｃ′）は、光電変換画素列１ａ、１ｂ、１ｃ、１ｄ・・
・、２ａ、２ｂ、２ｃ、２ｄ・・・の列間距離Ｐに設定
されているため、例えば時刻ｔ１〜ｔ２に光電変換画素
列１ａ、１ｂ、１ｃ、１ｄ・・・上を移動するライン状
の光学像は、ちょうど時刻ｔ２〜ｔ５に光電変換画素列
２ａ、２ｂ、２ｃ、２ｄ・・・上を移動することにな
る。従って、出力回路８から得られる出力信号Ｓ１ａに
対して、１周期分だけ遅延して出力回路９から得られる
出力信号Ｓ２ｂは、同一のライン状の光学像から得られ
た信号ということになる。

【００４８】図５は第１の実施の形態に係る上記のよう
に得られた出力信号を画像処理するための回路構成を示
すブロック図である。画像処理回路は、ＣＣＤリニアセ
ンサ（リニアイメージセンサ）５１と、クロック発生回
路５２と、１ライン遅延素子５３と、加算回路５４とを
備えている。

【００４９】上記各部の構成を説明すると、ＣＣＤリニ
アセンサ５１は、図１で説明した構成を有する。クロッ
ク発生回路５２は、ＣＣＤリニアセンサ５１を駆動する
ためのクロックパルスを生成する。１ライン遅延素子５
３は、ＣＣＤリニアセンサ５１の出力信号Ｓ１を１主走
査期間分遅延させる。加算回路５４は、ＣＣＤリニアセ
ンサ５１の出力信号Ｓ２と１ライン遅延素子５３の出力
信号Ｓ３を加算する。従って、加算回路５４に入力され
る信号Ｓ２、Ｓ３は、同一のライン状の光学像から得ら
れた信号ということになる。

【００５０】ところで、図６はＣＣＤリニアセンサ５１
の出力信号Ｓ２、Ｓ３、及び加算回路５４の出力信号Ｓ
４のそれぞれの露光量に対する蓄積電荷量の関係を示し
た図である。図６から明らかなように信号Ｓ４は信号Ｓ
２、Ｓ３を加算した特性となるので、信号Ｓ３が飽和す
る露光量Ｅ１までは従来よりも高感度なリニア特性とな
り、露光量Ｅ１からは光電変換画素列２ａ、２ｂ、２
ｃ、２ｄ・・・の感度値に依存するために低感度、即ち
勾配の緩いＫnee特性となり、信号Ｓ２が飽和する露光
量Ｅ２からは完全に飽和した特性となる。即ち、信号Ｓ
５からは従来よりも大きな露光量まで飽和しないダイナ
ミックレンジの広い信号が得られることになる。

【００５１】また、上述したごとく、Ｋnee特性の勾配
は光電変換画素列２ａ、２ｂ、２ｃ、２ｄ・・・の感度
値によって決まるため、図１（ａ）、（ｂ）に示したご
とく、光電変換画素列２ａ、２ｂ、２ｃ、２ｄ・・・の
中に実線で示す領域３ａ、３ｂ、３ｃ、３ｄ・・・の面
積を適当に設定することによって、勾配を任意に変える
ことが可能である。

【００５２】図７は第１の実施の形態に適用可能な上記
のように得られた出力信号を画像処理するための異なる
回路構成を示すブロック図である。画像処理回路は、Ｃ
ＣＤリニアセンサ５１と、クロック発生回路５２と、Ａ
／Ｄ変換器７１と、Ａ／Ｄ変換器７２と、１ラインメモ
リ７３と、デジタル加算処理回路７４とを備えている。
尚、図５と同一構成には同一符号を付し説明は省略す
る。

【００５３】上記要部の構成を説明すると、Ａ／Ｄ変換
器７１、７２は、ＣＣＤリニアセンサ５１の出力信号Ｓ
１、Ｓ２を例えば８ビットのデジタル信号に変換する。
１ラインメモリ７３は、Ａ／Ｄ変換器７１でＡ／Ｄ変換
された信号を記憶する。デジタル加算処理回路７４は、
１ラインメモリ７３の出力信号Ｓ７とＡ／Ｄ変換器７２
の出力信号Ｓ６を加算する。

【００５４】即ち、１ラインメモリ７３は、光電変換画
素列１ａ、１ｂ、１ｃ、１ｄ・・・の出力信号Ｓ１を記
憶し、１主走査期間分遅延して読み出すように構成され
る。従って、デジタル加算処理回路７４に入力される信
号Ｓ６、Ｓ７は、同一のライン状の光学像から得られた
信号ということになり、デジタル加算処理回路７４の出
力信号Ｓ８からは図６に示したものと同様な特性の信号
が得られることになる。

【００５５】上述したように、第１の実施の形態によれ
ば、複数の画素が主走査方向に１次元的に等ピッチで配
置された光電変換画素列１ａ・・・、２ａ・・・と、光
電変換画素列に蓄積された信号電荷を列方向に転送する
転送部６、７と、転送信号電荷を画素列信号として所定
期間に独立に読み出す出力回路８、９と、ＣＣＤリニア
センサ５１の出力を１主走査期間分遅延させる１ライン
遅延素子５３と、ＣＣＤリニアセンサ５１の出力と１ラ
イン遅延素子５３の出力を加算する加算回路５４とを有
すると共に、光電変換画素列は、光入力に対する蓄積電
荷量の比（感度）が少なくとも２種類に設定され且つ最
大蓄積電荷量が略等しく設定された光電変換画素から構
成しているため、略等しい飽和電荷量を持ち且つ異なる
感度に設定された複数の光電変換画素列の出力信号を加
算することで、飽和露光量を格段に高くすることができ
る。

【００５６】［２］第２の実施の形態 図８（ａ）、（ｂ）は第２の実施の形態に係る画像読取
装置に用いられるＣＣＤリニアイメージセンサの構成を
示す図であり、（ａ）は全体構成を示す図、（ｂ）は光
電変換画素列８１ａ、８１ｂ、８５ａ、８５ｂ、蓄積画
素列８３ａ、８３ｂ、及び移送ゲート８２ａ、８２ｂ、
８４ａ、８４ｂ部を拡大して示した図である。ＣＣＤリ
ニアイメージセンサは、光電変換画素列８１ａ、８１
ｂ、８１ｃ、８１ｄ・・・、８５ａ、８５ｂ、８５ｃ、
８５ｄ・・・と、蓄積画素列８３ａ、８３ｂ、８３ｃ、
８３ｄ・・・と、移送ゲート８２ａ、８２ｂ、８２ｃ、
８２ｄ・・・、８４ａ、８４ｂ、８４ｃ、８４ｄ・・
・、８７ａ、８７ｂ、８７ｃ、８７ｄ・・・と、転送部
８８と、出力回路８９とを備えている。

【００５７】上記各部の構成を詳述すると、光電変換画
素列８１ａ、８１ｂ、８１ｃ、８１ｄ・・・、８５ａ、
８５ｂ、８５ｃ、８５ｄ・・・は、それぞれ主走査方向
に１次元的に等ピッチで配置されている。光電変換画素
列８５ａ、８５ｂ、８５ｃ、８５ｄ・・・の中に実線で
示す領域８６ａ、８６ｂ、８６ｃ、８６ｄ・・・は、実
際に光電変換に供される領域であり、それ以外の光電変
換画素の領域は、後述するごとく遮光されるなどの手段
により露光しないように構成されている。

【００５８】蓄積画素列８３ａ、８３ｂ、８３ｃ、８３
ｄ・・・は、光電変換画素列８１ａ、８１ｂ、８１ｃ、
８１ｄ・・・と同様に構成され、全面遮光された蓄積用
の画素列である。移送ゲート８２ａ、８２ｂ、８２ｃ、
８２ｄ・・・、８４ａ、８４ｂ、８４ｃ、８４ｄ・・
・、８７ａ、８７ｂ、８７ｃ、８７ｄ・・・は、それぞ
れ画素列８１ａ、８１ｂ、８１ｃ、８１ｄ・・・、８３
ａ、８３ｂ、８３ｃ、８３ｄ・・・、８５ａ、８５ｂ、
８５ｃ、８５ｄ・・・に蓄積された電荷を移送する。転
送部８８は、移送された電荷を順次主走査方向に転送す
る。出力回路８９は、それぞれ転送された電荷をライン
状に出力信号Ｓ９として読み出す。

【００５９】上記のように図８（ｂ）は光電変換画素列
８１ａ、８１ｂ、８５ａ、８５ｂ、蓄積画素列８３ａ、
８３ｂ、及び移送ゲート８２ａ、８２ｂ、８４ａ、８４
ｂ部を拡大して示した図であり、それぞれの主走査方向
のピッチはＰに設定され、且つ、画素８１ａ、８１ｂと
８３ａ、８３ｂの副走査方向の距離、及び画素８３ａ、
８３ｂと８５ａ、８５ｂの副走査方向の距離は上記画素
ピッチＰと等しく設定されている。

【００６０】図９は図８（ａ）の矢視Ｘ３−Ｙ３線に沿
う部分の構造を示す断面図であり、図１０（ａ）〜
（ｅ）はその電位分布を示した図である。９２、９３、
９４はｎ＋領域であり、９２、９４は光電変換画素とし
て機能し、９３は後述するごとく蓄積画素として機能す
る。９５はｎ−領域であり転送部として機能する。９
６、９７、９８は移送ゲートとしての電極、９９は蓄積
画素８３ａの電位井戸の深さ制御を行うための電圧を印
加する電極、１００は転送用クロックパルスを供給する
ための電極である。１０１は遮光膜であり、ｎ＋領域９
４の一部を遮光するように形成される。

【００６１】上記構成において、信号電荷の流れを図１
０（ａ）〜（ｅ）を参照して説明する。図１０（ａ）に
おいて、ｎ＋領域９２、９４によって適当な深さの電位
井戸１１２、１１６が形成され、ここに入射した光によ
って電子が励起されて信号電荷１２０、１２３となる。
ｎ＋領域９４は一部遮光されているために、電位井戸１
１６に励起される電子は当然ながら電位井戸１１２に励
起される電子よりも少ないが、信号電荷１２３には後述
するごとく、２主走査期間前に電位井戸１１２に蓄積さ
れた信号電荷も含まれているので、信号電荷１２１より
も多い。また、このとき同時にｎ＋領域９３の下にも電
位井戸１１４が形成され、ここには後述するごとく、１
主走査期間前に電位井戸１１２に蓄積された信号電荷１
２１が蓄積されている。

【００６２】次に、電極９８に正電圧が印加され、同時
に電極１００にも正電圧が印加され、図１０（ｂ）に示
すごとくそれらの電極下の電位が下がり、信号電荷１２
３が電極１００下の電位井戸１１８に移送される。次
に、図１０（ｃ）に示すごとく電極９８の電位が元に戻
り、電位障壁１１７が形成され、信号電荷１２３は電位
井戸１１８に全て蓄積される。そして、その直後に電極
９７に正電圧が供給され、電位障壁１１５が下がり、電
位井戸１１４に蓄積されていた信号電荷１２１がｎ＋領
域９４下の電位井戸１１６に移送される。

【００６３】次に、図１０（ｄ）に示すごとく電極９７
の電位が元に戻り、電位障壁１１５が形成され、信号電
荷１２１は電位井戸１１６に全て蓄積される。そして、
その直後に電極９６に正電圧が供給され、電位障壁１１
３が下がり、電位井戸１１２に蓄積されていた信号電荷
１２０が電極９９下の電位井戸１１４に移送される。次
に、図１０（ｅ）に示すごとく電極９６の電位が元に戻
り、電位障壁１１３が形成され、信号電荷１２０は電位
井戸１１４に全て蓄積される。そして、電極１００にク
ロックパルス電圧が印加されることで、紙面の垂直方
向、即ち主走査方向に信号電荷１２３が転送され、１主
走査期間の信号が出力される。この転送期間中、電位井
戸１１２、１１６には入射した光に応じた電子が励起さ
れ、図１０（ａ）に戻って電位井戸１１２には信号電荷
１２０が発生し、電位井戸１１６には移送された信号電
荷１２１に加算されて信号電荷１２３となる。このと
き、ｎ＋領域９３は全面遮光されているので、電位井戸
１１４の信号電荷１２０には変化はない。以下、これが
繰り返される。

【００６４】図１１（ａ）〜（ｇ）は第１の実施の形態
の動作を説明するためのタイミング図である。図１１
（ａ）は移送ゲート８７ａ、８７ｂ、８７ｃ、８７ｄ・
・・を制御する移送ゲートパルスφＴ１であり、“Ｈ”
の時に光電変換画素列８５ａ、８５ｂ、８５ｃ、８５ｄ
・・・の電荷を転送部８８に移送する。図１１（ｂ）は
移送ゲート８４ａ、８４ｂ、８４ｃ、８４ｄ・・・を制
御する移送ゲートパルスφＴ２であり、“Ｈ”の時に蓄
積画素列８３ａ、８３ｂ、８３ｃ、８３ｄ・・・の電荷
を光電変換画素列８５ａ、８５ｂ、８５ｃ、８５ｄ・・
・に移送する。

【００６５】図１１（ｃ）は移送ゲート８２ａ、８２
ｂ、８２ｃ、８２ｄ・・・を制御する移送ゲートパルス
φＴ３であり、“Ｈ”の時に光電変換画素列８１ａ、８
１ｂ、８１ｃ、８１ｄ・・・の電荷を蓄積画素列８３
ａ、８３ｂ、８３ｃ、８３ｄ・・・に移送する。図１１
（ｄ）は蓄積画素列８３ａ、８３ｂ、８３ｃ、８３ｄ・
・・の電位井戸の深さを制御する蓄積ゲートパルスφＳ
であり、移送ゲートパルスφＴ３に同期して“Ｈ”とな
る。

【００６６】図１１（ｅ）、（ｆ）は転送部８８に共に
供給される転送クロックパルスφＡ、φＢであり、通常
φＡとφＢの１周期におけるパルス数は光電変換画素列
８１ａ、８１ｂ、８１ｃ、８１ｄ・・・、８５ａ、８５
ｂ、８５ｃ、８５ｄ・・・の画素数と略等しく設定さ
れ、また、φＡとφＢは共にデューティ５０％で且つ互
いに逆位相で供給されている。図１１（ｇ）は出力回路
８９の出力信号Ｓ９である。

【００６７】上記において、図１１に示す時刻ｔ１は図
１０（ａ）の状態を示し、時刻ｔ２は図１０（ｂ）の状
態を示し、時刻ｔ３は図１０（ｃ）の状態を示し、時刻
ｔ４は図１０（ｄ）の状態を示し、時刻ｔ５は図１０
（ｅ）の状態を示している。時刻ｔ５〜時刻ｔ６の期間
は主走査方向の転送期間である。以降、主走査期間毎に
これが繰り返される。

【００６８】ここで、例えば時刻ｔ４にて図８（ｂ）に
示す位置Ｄに結像した光学像は副走査方向に所定速度で
移動し、時刻ｔ９にて位置Ｅに移動するものとする。同
時に位置Ｅに結像した光学像は位置Ｆに移動する。時刻
ｔ４〜時刻ｔ９までの期間に光電変換画素列８１ａ、８
１ｂ、８１ｃ、８１ｄ・・・で光電変換された信号電荷
は、時刻ｔ９において蓄積画素列８３ａ、８３ｂ、８３
ｃ、８３ｄ・・・に移送されて、時刻ｔ１３において光
電変換画素列８５ａ、８５ｂ、８５ｃ、８５ｄ・・・に
移送され、時刻ｔ１３〜時刻ｔ１７までの期間に光電変
換された信号電荷が加算され、時刻ｔ１７において転送
部８８に移送され、時刻ｔ２０〜時刻ｔ２１の期間に転
送されて出力信号Ｓ９ａが出力される。

【００６９】ところで、第１の実施の形態においては、
図８（ｂ）に示すごとく、光電変換画素列８１ａ、８１
ｂ、８１ｃ、８１ｄ・・・と８５ａ、８５ｂ、８５ｃ、
８５ｄ・・・の列間距離Ｐ２は、主走査方向に１主走査
期間に移動する距離ＤＥ、ＥＦの２倍に設定されている
ため、時刻ｔ４〜ｔ９に光電変換画素列８１ａ、８１
ｂ、８１ｃ、８１ｄ・・・上を移動するライン状の光学
像は、ちょうど時刻ｔ１４〜ｔ１９に光電変換画素列８
５ａ、８５ｂ、８５ｃ、８５ｄ・・・上を移動すること
になる。光電変換画素列８５ａ、８５ｂ、８５ｃ、８５
ｄ・・・は一部遮光されているため、実際に光電変換さ
れた光学像の範囲は光電変換画素列８１ａ、８１ｂ、８
１ｃ、８１ｄ・・・にて光電変換された光学像の範囲に
含まれることになる。

【００７０】図１２は露光量に対する光電変換画素列８
１ａ、８１ｂ、８１ｃ、８１ｄ・・・と光電変換画素列
８５ａ、８５ｂ、８５ｃ、８５ｄ・・・のそれぞれの蓄
積信号電荷Ｓ８１、Ｓ８５の関係を示した図である。図
１２から明らかなように信号電荷Ｓ８１とＳ８５を加算
した時の特性は、信号電荷Ｓ８１が飽和する露光量Ｅ１
までは、それぞれ単独の感度よりも高感度なリニア特性
となり、露光量Ｅ１からは光電変換画素列８５ａ、８５
ｂ、８５ｃ、８５ｄ・・・の感度値に依存するために低
感度、即ち勾配の緩いＫnee特性となり、信号電荷Ｓ８
５が飽和する露光量Ｅ２からは完全に飽和した特性とな
る。従って、信号Ｓ９からは従来よりも大きな露光量ま
で飽和しないダイナミックレンジの広い信号が得られる
ことになる。

【００７１】また、上述したごとくＫnee特性の勾配は
光電変換画素列８５ａ、８５ｂ、８５ｃ、８５ｄ・・・
の感度値によって決まるため、図８（ａ）、（ｂ）に示
したごとく領域８６ａ、８６ｂ、８６ｃ、８６ｄ・・・
の面積を適当に設定することによって、勾配を任意に変
えることが可能である。

【００７２】上述したように、第２の実施の形態によれ
ば、複数の画素が主走査方向に１次元的に等ピッチで配
置された光電変換画素列８１ａ・・・、８５ａ・・・
と、光電変換画素列に蓄積された信号電荷を列方向に転
送する転送部８８と、転送信号電荷を画素列信号として
所定期間に独立に読み出す出力回路８９とを有すると共
に、光電変換画素列は、光入力に対する蓄積電荷量の比
（感度）が少なくとも２種類に設定され且つ最大蓄積電
荷量が略等しく設定された光電変換画素から構成してい
るため、略等しい飽和電荷量を持ち且つ異なる感度に設
定された複数の光電変換画素列の出力信号を加算するこ
とで、飽和露光量を格段に高くすることができる。

【００７３】尚、上述した第１及び第２の実施の形態で
は、光電変換画素列が２列の場合について説明したが、
これに限定されず、３列以上であっても勿論一向に構わ
ない。また、光電変換画素の感度を異ならしめるため
に、図２に示したような遮光膜３０を用いて実質的な開
口を少なくする方法を用いずに、光電変換部の上に光量
を減じるような光学的な減光フィルタを用いても構わな
い。この場合は複数の光電変換画素列の開口形状は同一
に設定できるので、全露光量の範囲中で全ての画素のＭ
ＴＦ（Ｍoduration Ｔransfer Ｆunction）が等しく設
定できる。

【００７４】［３］第３の実施の形態 図１３（ａ）、（ｂ）は第３の実施の形態に係る画像読
取装置に用いられるＣＣＤリニアイメージセンサの構成
を示す図であり、（ａ）は全体構成を示す図、（ｂ）は
光電変換画素１３１ａ、１３１ｂ、１３２ａ、１３２ｂ
部を拡大して示した図である。ＣＣＤリニアイメージセ
ンサは、光電変換画素列１３１ａ、１３１ｂ、１３１
ｃ、１３１ｄ・・・、１３２ａ、１３２ｂ、１３２ｃ、
１３２ｄ・・・と、移送ゲート１３３ａ、１３３ｂ、１
３３ｃ、１３３ｄ・・・、１３４ａ、１３４ｂ、１３４
ｃ、１３４ｄ・・・と、転送部１３５、１３６と、出力
回路１３７、１３８とを備えている。

【００７５】上記各部の構成を詳述すると、光電変換画
素列１３１ａ、１３ｂ、１３１ｃ、１３１ｄ・・・、１
３２ａ、１３２ｂ、１３２ｃ、１３２ｄ・・・は、それ
ぞれ主走査方向（ｘ方向）に１次元的に等ピッチで配置
されている。移送ゲート１３３ａ、１３３ｂ、１３３
ｃ、１３３ｄ・・・、１３４ａ、１３４ｂ、１３４ｃ、
１３４ｄ・・・は、それぞれ光電変換画素列１３１ａ、
１３ｂ、１３１ｃ、１３１ｄ・・・、１３２ａ、１３２
ｂ、１３２ｃ、１３２ｄ・・・で光電変換された電荷を
移送する。転送部１３５、１３６は、それぞれ移送され
た電荷を順次転送する。出力回路１３７、１３８は、そ
れぞれ転送された電荷をライン状に出力信号Ｓ１、Ｓ２
として読み出す。

【００７６】上記のように図１３（ｂ）は光電変換画素
列１３１ａ、１３１ｂ、１３２ａ、１３２ｂ部を拡大し
て示した図であり、光電変換画素列１３１ａ、１３１
ｂ、１３１ｃ、１３１ｄ・・・及び光電変換画素列１３
２ａ、１３２ｂ、１３２ｃ、１３２ｄ・・・の主走査方
向（ｘ方向）の画素ピッチはそれぞれＰに設定され、且
つ、それぞれの光電変換画素列間の副走査方向（ｙ方
向）の距離は上記画素ピッチＰと等しく設定されてい
る。

【００７７】図１４（ａ）〜（ｅ）は第３の実施の形態
の動作を説明するためのタイミング図である。図１４
（ａ）は移送ゲート１３３ａ、１３３ｂ、１３３ｃ、１
３３ｄ・・・、１３４ａ、１３４ｂ、１３４ｃ、１３４
ｄ・・・を制御する移送ゲート制御パルスφＴであり、
“Ｈ”の時に光電変換画素列１３１ａ、１３１ｂ、１３
１ｃ、１３１ｄ・・・、１３２ａ、１３２ｂ、１３２
ｃ、１３２ｄ・・・の電荷をそれぞれ転送部１３５、１
３６に転送する。

【００７８】図１４（ｂ）、（ｃ）は転送部１３５、１
３６に共に供給される転送クロックパルスφＡ、φＢで
あり、通常φＡとφＢの１周期におけるパルス数は光電
変換画素列１３１ａ、１３１ｂ、１３１ｃ、１３１ｄ・
・・（または１３２ａ、１３２ｂ、１３２ｃ、１３２ｄ
・・・）の画素数と略等しく設定され、また、φＡとφ
Ｂは共にデューティ５０％で且つ互いに逆位相で供給さ
れている。図１４（ｄ）、（ｅ）はそれぞれ出力回路１
３７、１３８の出力信号Ｓ１、Ｓ２である。

【００７９】上記において、図１４に示す時刻ｔ１にて
図１３（ｂ）に示す位置Ａに結像した光学像が副走査方
向（ｙ方向）に所定速度で移動し、時刻ｔ２にて位置Ｂ
に移動するものとする。同時に位置Ａ′に結像した光学
像は位置Ｂ′に移動する。このとき、移送ゲート制御パ
ルスφＴが“Ｈ”となり、時刻ｔ１〜時刻ｔ２の期間に
光電変換画素列１３１ａ、１３１ｂ、１３１ｃ、１３１
ｄ・・・、１３２ａ、１３２ｂ、１３２ｃ、１３２ｄ・
・・に蓄積された電荷がそれぞれ転送部１３５、１３６
に移送される。

【００８０】次に、結像画像が位置Ｂから位置Ｃに移動
（同時に位置Ｂ′から位置Ｃ′に移動）する時刻ｔ２〜
ｔ５の期間中の時刻ｔ３〜ｔ４の期間に、転送部１３
５、１３６に移送された電荷が順次転送され、出力回路
１３７、１３８から出力信号Ｓ１ａ、Ｓ２ａが出力され
る。そして、時刻ｔ５にて再び移送ゲート制御パルスφ
Ｔが“Ｈ”となり、時刻ｔ２〜ｔ５の期間に光電変換画
素列１３１ａ、１３１ｂ、１３１ｃ、１３１ｄ・・・、
１３２ａ、１３２ｂ、１３２ｃ、１３２ｄ・・・に蓄積
された電荷がそれぞれ転送部１３５、１３６に移送さ
れ、時刻ｔ６〜ｔ７の期間に順次転送され、出力信号Ｓ
１ｂ、Ｓ２ｂが出力される。以降、これが順次繰り返さ
れる。

【００８１】ところで、第３の実施の形態においては、
図１３（ｂ）に示すごとく、副走査方向（ｙ方向）に所
定期間に移動する距離ＡＢ（またはＡ′Ｂ′）、ＢＣ
（またはＢ′Ｃ′）は、光電変換画素列１３１ａ、１３
１ｂ、１３１ｃ、１３１ｄ・・・、１３２ａ、１３２
ｂ、１３２ｃ、１３２ｄ・・・の列間距離Ｐに設定され
ているため、例えば時刻ｔ１〜ｔ２に光電変換画素列１
３１ａ、１３１ｂ、１３１ｃ、１３１ｄ・・・上を移動
するライン状の光学像は、ちょうど時刻ｔ２〜ｔ５に光
電変換画素列１３２ａ、１３２ｂ、１３２ｃ、１３２ｄ
・・・上を移動することになる。従って、出力回路１３
７から得られる出力信号Ｓ１ａに対して、１周期分だけ
遅延して出力回路１３８から得られる出力信号Ｓ２ｂ
は、同一のライン状の光学像から得られた信号というこ
とになる。

【００８２】また、光電変換画素に結像する光画像が副
走査方向（ｙ方向）とは逆方向に移動する場合には、出
力回路１３８から得られる出力信号Ｓ２ａに対して、１
周期分だけ遅延して出力回路１３７から得られる出力信
号Ｓ１ｂは、同一のライン状の光学像から得られた信号
ということになる。

【００８３】図１５は第３の実施の形態に係る上記のよ
うに得られた出力信号を画像処理するための回路構成を
示すブロック図である。画像処理回路は、ＣＣＤリニア
センサ（リニアイメージセンサ）１５１と、クロック発
生回路１５２と、走査方向指示信号発生器１５３と、ア
ナログスイッチ回路１５４と、１ライン遅延素子１５５
と、加算回路１５６とを備えている。

【００８４】上記各部の構成を説明すると、ＣＣＤリニ
アセンサ１５１は、上記図１４で説明した構成を有す
る。クロック発生回路１５２は、ＣＣＤリニアセンサ１
５１を駆動するためのクロックパルスを生成する。走査
方向指示信号発生器１５３は、光電変換画素に結像する
画像の移動方向が副走査方向（ｙ方向）の正方向か逆方
向かを指示する。アナログスイッチ回路１５４は、ＣＣ
Ｄ出力信号Ｓ１とＳ２とを切り替える。１ライン遅延素
子１５５は、アナログスイッチ回路１５４の出力信号を
１周期分遅延させる。加算回路１５６は、１ライン遅延
素子１５５の出力信号Ｓ３とアナログスイッチ回路１５
４の出力信号Ｓ４を加算する。

【００８５】図１５において、アナログスイッチ回路１
５４は走査方向指示信号発生器１５３からの指示信号に
基づいて、光電変換画素に結像する画像の移動方向が副
走査方向（ｙ方向）の正方向の場合は、ＣＣＤ出力信号
Ｓ１が１ライン遅延素子１５５に入力され、光電変換画
素に結像する画像の移動方向が副走査方向（ｙ方向）と
逆方向の場合は、ＣＣＤ出力信号Ｓ２が１ライン遅延素
子１５５に入力されるように制御する。従って、加算回
路１５６に入力される信号Ｓ３とＳ４は、同一のライン
状の光学像から得られた信号ということになり、加算回
路１５６の出力信号Ｓ５からは２倍の高感度信号が得ら
れることになる。

【００８６】図１６は第３の実施の形態に適用可能な上
記のように得られた出力信号を画像処理するための異な
る回路構成を示すブロック図である。画像処理回路は、
ＣＣＤリニアセンサ１５１と、クロック発生回路１５２
と、走査方向指示信号発生器１５３と、Ａ／Ｄ変換器１
６１と、Ａ／Ｄ変換器１６２と、マルチプレクサ回路１
６３と、１ラインメモリ１６４と、デジタル加算処理回
路１６５とを備えている。尚、図１５と同一構成には同
一符号を付し説明は省略する。

【００８７】上記要部の構成を説明すると、Ａ／Ｄ変換
器１６１、１６２は、ＣＣＤリニアセンサ１５１の出力
信号Ｓ１、Ｓ２を例えば８ビットのデジタル信号に変換
する。マルチプレクサ回路１６３は、Ａ／Ｄ変換器１６
１、１６２の８ビットの出力信号Ｓ６、Ｓ７を切り替え
る。１ラインメモリ１６４は、マルチプレクサ回路１６
３による切り替えに基づく信号を記憶する。デジタル加
算処理回路１６５は、１ラインメモリ１６４の出力信号
Ｓ９とマルチプレクサ回路１６３の出力信号Ｓ１０を加
算する。

【００８８】即ち、マルチプレクサ回路１６３は走査方
向指示信号発生器１５３からの指示信号に基づいて、光
電変換画素に結像する画像の移動方向が副走査方向（ｙ
方向）の正方向の場合は、Ａ／Ｄ変換器１６１の出力信
号Ｓ６が１ラインメモリ１６４に入力され、光電変換画
素に結像する画像の移動方向が副走査方向（ｙ方向）と
逆方向の場合は、Ａ／Ｄ変換器１６２の出力信号Ｓ７が
１ラインメモリ１６４に入力されるように制御される。
従って、デジタル加算処理回路１６５に入力される信号
Ｓ９とＳ１０は、同一のライン状の光学像から得られた
信号ということになり、デジタル加算処理回路１６５の
出力信号Ｓ１１からは２倍の高感度信号が得られること
になる。

【００８９】上述したように、第３の実施の形態によれ
ば、複数の画素が主走査方向に１次元的に等ピッチで配
置された光電変換画素列１３１ａ・・・、１３２ａ・・
・と、光電変換画素列に蓄積された信号電荷を列方向に
転送する転送部１３５、１３６と、転送信号電荷を画素
列信号として所定期間に独立に読み出す出力回路１３
７、１３８と、光電変換画素に結像する画像の移動方向
が副走査方向の正方向か逆方向かを指示する走査方向指
示信号発生器１５３と、ＣＣＤ出力を切り替えるアナロ
グスイッチ回路１５４と、アナログスイッチ回路１５４
の出力を１周期分遅延させる１ライン遅延素子１５５
と、１ライン遅延素子１５５の出力とアナログスイッチ
回路１５４の出力を加算する加算回路１５６とを有する
ため、複数の光電変換画素列の出力信号を加算すること
で、解像度を維持したまま感度を画素列数分だけ高くす
ることができる。また、リニアイメージセンサ上に結像
する光学像の移動する方向が、副走査方向であってもそ
の逆方向であっても共に対応が可能となる。

【００９０】［４］第４の実施の形態 図１７（ａ）、（ｂ）は第４の実施の形態に係る画像読
取装置に用いられるＣＣＤリニアイメージセンサの構成
を示す図であり、（ａ）は全体構成を示す図、（ｂ）は
光電変換画素１７１ａ、１７１ｂ、１７２ａ、１７２
ｂ、１７３ａ、１７３ｂ、１７４ａ、１７４ｂ部を拡大
して示した図である。ＣＣＤリニアイメージセンサは、
光電変換画素列１７１ａ、１７１ｂ、１７１ｃ・・・、
１７２ａ、１７２ｂ、１７２ｃ・・・、１７３ａ、１７
３ｂ、１７３ｃ・・・、１７４ａ、１７４ｂ、１７４ｃ
・・・と、移送ゲート１７５ａ、１７５ｂ、１７５ｃ、
１７５ｄ、１７５ｅ、１７５ｆ・・・、１７６ａ、１７
６ｂ、１７６ｃ、１７６ｄ、１７６ｅ、１７６ｆ・・・
と、転送部１７７、１７８と、出力回路１７９、１８０
とを備えている。

【００９１】上記各部の構成を詳述すると、光電変換画
素列１７１ａ、１７１ｂ、１７１・・・・、１７２ａ、
１７２ｂ、１７２ｃ・・・、１７３ａ、１７３ｂ、１７
３ｃ・・・、１７４ａ、１７４ｂ、１７４ｃ・・・は、
それぞれ主走査方向（ｘ方向）に１次元的に等ピッチで
配置されている。移送ゲート１７５ａ、１７５ｂ、１７
５ｃ、１７５ｄ、１７５ｅ、１７５ｆ・・・、１７６
ａ、１７６ｂ、１７６ｃ、１７６ｄ、１７６ｅ、１７６
ｆ・・・は、それぞれ光電変換画素列１７１ａ、１７１
ｂ、１７１ｃ・・・、１７２ａ、１７２ｂ、１７２ｃ・
・・、１７３ａ、１７３ｂ、１７３ｃ・・・、１７４
ａ、１７４ｂ、１７４ｃ・・・で光電変換された電荷を
移送する。転送部１７７、１７８は、それぞれ移送され
た電荷を順次転送する。出力回路１７９、１８０は、そ
れぞれ転送された電荷をライン状に出力信号Ｓ１２、Ｓ
１３として読み出す。

【００９２】上記のように図１７（ｂ）は光電変換画素
列１７１ａ、１７１ｂ、１７２ａ、１７２ｂ、１７３
ａ、１７３ｂ、１７４ａ、１７４ｂ部を拡大して示した
図であり、この４列の光電変換画素列の主走査方向（ｘ
方向）の画素ピッチはそれぞれ２Ｐに設定され、且つ、
それぞれの光電変換画素列間の副走査方向（ｙ方向）の
距離も２Ｐに設定されている。また、光電変換画素列１
７１ａ、１７１ｂ、１７１ｃ・・・と１７２ａ、１７２
ｂ、１７２ｃ・・・の画素配置、及び光電変換画素列１
７３ａ、１７３ｂ、１７３ｃ・・・と１７４ａ、１７４
ｂ、１７４ｃ・・・の画素配置は、互いに主走査方向
（ｘ方向）の画素ピッチの１／２のＰだけずらした補間
配置に設定されている。

【００９３】次に、第４の実施の形態の動作について上
記図１４を参照して簡単に説明する。移送ゲート１７５
ａ、１７５ｂ、１７５ｃ、１７５ｄ、１７５ｅ、１７５
ｆ・・・、１７６ａ、１７６ｂ、１７６ｃ、１７６ｄ、
１７６ｅ、１７６ｆ・・・は、図１４（ａ）に示す移送
ゲート制御パルスφＴにより制御され、“Ｈ”の時に光
電変換画素列１７１ａ、１７１ｂ、１７１ｃ・・・、１
７２ａ、１７２ｂ、１７２ｃ・・・の電荷を転送部１７
７に移送し、光電変換画素列１７３ａ、１７３ｂ、１７
３ｃ・・・、１７４ａ、１７４ｂ、１７４ｃ・・・の電
荷を転送部１７８に移送する。

【００９４】以下、上記第３の実施の形態と同様に、図
１４（ｂ）、（ｃ）に示す転送クロックパルスφＡ、φ
Ｂにより転送部１７７、１７８の電荷は順次転送され、
出力回路１７９、１８０から出力信号Ｓ１２、Ｓ１３が
得られる。この時、転送クロックパルスφＡとφＢの１
周期におけるパルス数は２列の光電変換画素列の総画素
数と略等しく設定される。

【００９５】従って、出力回路１７９から得られる出力
信号Ｓ１２は、光電変換画素列１７１ａ、１７１ｂ、１
７１ｃ・・・に蓄積された電荷と、同一期間に光電変換
画素列１７２ａ、１７２ｂ、１７２ｃ・・・に蓄積され
た電荷が、１画素ごと交互に繰り返す点順次信号とな
る。同様に、出力回路１８０から得られる出力信号Ｓ１
３は、光電変換画素列１７３ａ、１７３ｂ、１７３ｃ・
・・に蓄積された電荷と、同一期間に光電変換画素列１
７４ａ、１７４ｂ、１７４ｃ・・・に蓄積された電荷
が、１画素ごと交互に繰り返す点順次信号となる。

【００９６】上記において、光電変換画素列に結像した
光学像が副走査方向（ｙ方向）に所定速度で移動し、移
送ゲート制御パルスφＴの１周期にて副走査方向（ｙ方
向）の光電変換画素列間距離Ｐだけ移動するものとす
る。従って、光電変換画素列１７１ａ、１７１ｂ、１７
１ｃ・・・に電荷として蓄積されるライン状の光学像を
基準にすると、同一のライン状の光学像による電荷が光
電変換画素列１７２ａ、１７２ｂ、１７２ｃ・・・から
は移送ゲート制御パルスφＴの２周期分遅延して得ら
れ、光電変換画素列１７３ａ、１７３ｂ、１７３ｃ・・
・からは４周期分、光電変換画素列１７４ａ、１７４
ｂ、１７４ｃ・・・からは６周期分遅延して得られるこ
とになる。

【００９７】図１８は第４の実施の形態に係る上記のよ
うにして得られた出力信号を画像処理するための回路構
成を示すブロック図である。画像処理回路は、ＣＣＤリ
ニアセンサ（リニアイメージセンサ）１８１と、クロッ
ク発生回路１８２と、Ａ／Ｄ変換器１８３、１８４と、
データセレクタ回路１８５、１８６と、マルチプレクサ
回路１８７と、走査方向指示信号発生器１５３と、６ラ
インメモリ１８８と、４ラインメモリ１８９と、２ライ
ンメモリ１９０と、加算処理回路１９１、１９２と、デ
ータラッチ回路１９３とを備えている。尚、図１６と同
一の構成には同一符号を付し説明は省略する。

【００９８】上記各部の構成を詳述すると、ＣＣＤリニ
アセンサ１８１は、上記図１７で説明した構成を有す
る。クロック発生回路１８２は、ＣＣＤリニアセンサ１
８１を駆動するためのクロックパルスを生成する。Ａ／
Ｄ変換器１８３、１８４は、ＣＣＤリニアセンサ１８１
の出力信号Ｓ１２、Ｓ１３をそれぞれ例えば８ビットの
デジタル信号Ｓ１４、Ｓ１５に変換する。データセレク
タ回路１８５、１８６は、Ａ／Ｄ変換器１８３、１８４
のデジタル出力信号Ｓ１４、Ｓ１５を奇数画素データと
偶数画素データとに分離する。マルチプレクサ回路１８
７は、データセレクタ回路１８５、１８６の出力信号Ｓ
１６、Ｓ１７、Ｓ１８、Ｓ１９を切り替える。

【００９９】６ラインメモリ１８８、４ラインメモリ１
８９、２ラインメモリ１９０は、マルチプレクサ回路１
８７による切り替えに基づく信号を記憶する。加算処理
回路１９１は、６ラインメモリ１８８の出力信号Ｓ２０
と２ラインメモリ１９０の出力信号Ｓ２２を加算する。
加算処理回路１９２は、４ラインメモリ１８９の出力信
号Ｓ２１とマルチプレクサ回路１８７の出力信号Ｓ２３
を加算する。データラッチ回路１９３は、入力データを
保持する。

【０１００】図１９（ａ）〜（ｆ）は上記図１８の回路
ブロックの動作を説明するためのタイミング図であり、
それぞれ１画素毎にＡ／Ｄ変換された信号の１ビットの
データを示している。図１９（ａ）のＳ１４、Ｓ１５は
Ａ／Ｄ変換器１８３、１８４のデジタル出力信号であ
る。図１９（ｂ）のＰ１はデータセレクタ回路１８５、
１８６に供給するラッチコマンドパルスであり、Ｓ１
４、Ｓ１５の奇数画素信号（光電変換画素列１７１ａ、
１７１ｂ、１７１ｃ・・・、１７３ａ、１７３ｂ、１７
３ｃ・・・に相当する）はパルスＰ１の立ち上がりにお
いてラッチされて、図１９（ｃ）に示すごとくＳ１６、
Ｓ１８として出力される。

【０１０１】また、偶数画素信号（光電変換画素列１７
２ａ、１７２ｂ、１７２ｃ・・・、１７４ａ、１７４
ｂ、１７４ｃ・・・に相当する）はパルスＰ１の立ち下
がりにおいてラッチされて、図１９（ｄ）に示すごとく
Ｓ１７、Ｓ１９として出力される。マルチプレクサ回路
１８７は走査方向指示信号発生器１５３からの指示信号
に基づいて、光電変換画素に結像する画像の移動方向が
副走査方向（ｙ方向）の場合は、データセレクタ回路１
８５で選択した出力信号Ｓ１６、Ｓ１７、Ｓ１８がそれ
ぞれ６ラインメモリ１８８、４ラインメモリ１８９、２
ラインメモリ１９０に入力するように制御される。

【０１０２】光電変換画素に結像する画像の移動方向が
副走査方向（ｙ方向）と逆方向の場合は、データセレク
タ回路１８６で選択した出力信号Ｓ１９、Ｓ１８、Ｓ１
７がそれぞれ６ラインメモリ１８８、４ラインメモリ１
８９、２ラインメモリ１９０に入力するように制御され
る。従って、加算処理回路１９１、１９２に入力される
信号Ｓ２０、Ｓ２１、Ｓ２２、Ｓ２３は、画像の移動方
向がどちらの方向であっても同一のライン状の光学像か
ら得られた信号ということになる。

【０１０３】画像の移動方向が副走査方向（ｙ方向）の
正方向の場合であるとすると、加算処理回路１９１に入
力される信号Ｓ２０、Ｓ２２は奇数画素信号Ｓ１６、Ｓ
１８となり、加算処理回路１９２に入力される信号Ｓ２
１、Ｓ２３は偶数画素信号Ｓ１７、Ｓ１９となる。従っ
て、加算処理回路１９１、１９２の出力信号Ｓ２４、Ｓ
２５からは２倍の高感度信号が得られることになる。

【０１０４】図１９（ｅ）のＰ２はデータラッチ回路１
９３に供給するラッチコマンドパルスであり、加算処理
回路１９１の出力Ｓ２４はＰ２の立ち上がりにおいてラ
ッチされ、加算処理回路１９２の出力Ｓ２５はＰ２の立
ち下がりにおいてラッチされる。図１９（ｆ）のＳ２６
はデータラッチ回路１９３の出力信号である。従って、
データラッチ回路１９３の出力信号Ｓ２６は、主走査方
向（ｘ方向）の空間サンプリング数を１列の画素列のと
きの空間サンプリング数の２倍に増した高解像度で、且
つ高感度な時系列信号となる。

【０１０５】上述したように、第４の実施の形態によれ
ば、複数の画素が主走査方向に１次元的に等ピッチで配
置された光電変換画素列１７１ａ・・・、１７２ａ・・
・、１７３ａ・・・、１７４ａ・・・と、光電変換画素
列に蓄積された信号電荷を列方向に転送する転送部１７
７、１７８と、転送信号電荷を画素列信号として所定期
間に独立に読み出す出力回路１７９、１８０と、ＣＣＤ
リニアセンサ１８１の出力をデジタル信号に変換するＡ
／Ｄ変換器１８３、１８４と、光電変換画素に結像する
画像の移動方向が副走査方向の正方向か逆方向かを指示
する走査方向指示信号発生器１５３と、走査方向指示信
号に基づきデータセレクタ回路１８５、１８６の出力を
切り替えるマルチプレクサ回路１８７と、マルチプレク
サ回路１８７による切り替えに基づく信号を記憶する６
ラインメモリ１８８、４ラインメモリ１８９、２ライン
メモリ１９０と、６ラインメモリ１８８の出力と２ライ
ンメモリ１９０の出力を加算する加算処理回路１９１
と、４ラインメモリ１８９の出力とマルチプレクサ回路
１８７の出力を加算する加算処理回路１９２とを有する
ため、複数の光電変換画素列の出力信号を加算すること
で、解像度を維持したまま感度を画素列数分だけ高くす
ることができる。また、リニアイメージセンサ上に結像
する光学像の移動する方向が、副走査方向であってもそ
の逆方向であっても共に対応が可能となる。

【０１０６】

【発明の効果】以上説明したように、請求項１の発明に
よれば、光電変換により画像読取りを行う画像読取装置
において、複数の画素が１次元的に等ピッチで且つ列方
向の垂直方向に前記ピッチのＫ（Ｋ：整数）倍の列間隔
でＮ列配置された光電変換画素列と、該光電変換画素列
に蓄積された信号電荷を列方向に転送する列方向転送手
段と、転送された信号電荷を画素列信号として所定期間
に独立に読み出す出力手段とを有するため、複数の光電
変換画素列が略等しい飽和電荷量を持ち且つ異なる感度
に設定されている場合、その出力信号を加算すること
で、飽和露光量を格段に高くすることができる。また、
複数の光電変換画素列の出力信号を加算することで、解
像度を維持したまま感度を画素列数分だけ高くすること
ができる。

【０１０７】請求項２の発明によれば、前記垂直方向の
第Ｎ列目から第Ｍ列目（Ｍ：Ｎより小さい整数）までの
光電変換画素列の間隔に対応して前記所定期間の（Ｎ−
Ｍ）×Ｋ倍に相当する分だけ遅延する遅延手段を有する
ため、光電変換画素列からは従来よりも大きな露光量ま
で飽和しないダイナミックレンジの広い信号を得ること
ができる。

【０１０８】請求項３の発明によれば、前記遅延手段の
出力信号を加算する遅延出力加算手段を有するため、複
数の光電変換画素列が略等しい飽和電荷量を持ち且つ異
なる感度に設定されている場合、その出力信号を加算す
ることで、飽和露光量を格段に高くすることができる。
また、複数の光電変換画素列の出力信号を加算すること
で、解像度を維持したまま感度を画素列数分だけ高くす
ることができる。また、光電変換画素列からは従来より
も大きな露光量まで飽和しないダイナミックレンジの広
い信号を得ることができる。

【０１０９】請求項４の発明によれば、前記Ｎ列の光電
変換画素列は、光入力に対する蓄積電荷量の比が少なく
とも２種類に設定され且つ最大蓄積電荷量が略等しく設
定された光電変換画素から構成されるため、略等しい飽
和電荷量を持ち且つ異なる感度に設定された複数の光電
変換画素列の出力信号を加算することで、飽和露光量を
格段に高くすることができる。また、複数の光電変換画
素列の出力信号を加算することで、解像度を維持したま
ま感度を画素列数分だけ高くすることができる。また、
光電変換画素列からは従来よりも大きな露光量まで飽和
しないダイナミックレンジの広い信号を得ることができ
る。

【０１１０】請求項５の発明によれば、前記画素列信号
をデジタル信号に変換する変換手段を有するため、画像
読取装置の信号処理回路をデジタル信号処理回路で構成
することが可能となる。

【０１１１】請求項６の発明によれば、前記変換手段で
変換したデジタル信号を前記垂直方向の第Ｎ列目から第
Ｍ列目までの光電変換画素列の間隔に対応して前記所定
期間の（Ｎ−Ｍ）×Ｋ倍に相当する分だけ記憶する記憶
手段を有するため、画像読取装置の信号処理回路をデジ
タル信号処理回路で構成することが可能となる。

【０１１２】請求項７の発明によれば、前記記憶手段の
出力信号を加算する記憶出力加算手段を有するため、画
像読取装置の信号処理回路をデジタル信号処理回路で構
成することが可能となる。

【０１１３】請求項８の発明によれば、前記光電変換画
素列に蓄積された信号電荷を前記垂直方向に隣接する画
素に転送する垂直方向転送手段を有し、前記列方向転送
手段は、前記垂直方向転送手段で垂直方向に転送された
Ｎ列の信号電荷を加算し前記列方向に転送するため、略
等しい飽和電荷量を持ち且つ異なる感度に設定された複
数の光電変換画素列の出力信号を加算することで、飽和
露光量を格段に高くすることができる。また、複数の光
電変換画素列の出力信号を加算することで、解像度を維
持したまま感度を画素列数分だけ高くすることができ
る。

【０１１４】請求項９の発明によれば、光電変換画素に
結像する画像の移動方向が前記垂直方向の正方向か逆方
向かを指示する方向指示手段を有するため、光電変換画
素上に結像する光学像の移動する方向が、光電変換画素
列の列方向の垂直方向（副走査方向）であってもその逆
方向であっても共に対応が可能となる。

【０１１５】請求項１０の発明によれば、前記方向指示
手段の指示に基づき、結像画像の移動方向に対して第Ｍ
列目の画素列信号が前記所定期間の（Ｎ−Ｍ）×Ｋ倍に
相当する遅延手段に供給されるように切り替える遅延入
力切替手段を有するため、光電変換画素上に結像する光
学像の移動する方向が、光電変換画素列の列方向の垂直
方向（副走査方向）であってもその逆方向であっても共
に対応が可能となる。

【０１１６】請求項１１の発明によれば、前記方向指示
手段の指示に基づき、結像画像の移動方向に対して第Ｍ
列目の画素列信号が前記所定期間の（Ｎ−Ｍ）×Ｋ倍に
相当する記憶手段に供給されるように切り替える記憶入
力切替手段を有するため、光電変換画素上に結像する光
学像の移動する方向が、光電変換画素列の列方向の垂直
方向（副走査方向）であってもその逆方向であっても共
に対応が可能となる。

【０１１７】請求項１２の発明によれば、光電変換によ
り画像読取りを行う画像読取方法において、複数の画素
が１次元的に等ピッチで且つ列方向の垂直方向に前記ピ
ッチのＫ（Ｋ：整数）倍の列間隔でＮ列配置された光電
変換画素列に蓄積された信号電荷を列方向に転送する列
方向転送ステップと、転送された信号電荷を画素列信号
として所定期間に独立に読み出す出力ステップとを有す
るため、請求項１の発明と同様の効果を奏する。

【０１１８】請求項１３の発明によれば、前記垂直方向
の第Ｎ列目から第Ｍ列目（Ｍ：Ｎより小さい整数）まで
の光電変換画素列の間隔に対応して前記所定期間の（Ｎ
−Ｍ）×Ｋ倍に相当する分だけ遅延する遅延ステップを
有するため、請求項２の発明と同様の効果を奏する。

【０１１９】請求項１４の発明によれば、前記遅延ステ
ップの出力信号を加算する遅延出力加算ステップを有す
るため、請求項３の発明と同様の効果を奏する。

【０１２０】請求項１５の発明によれば、前記Ｎ列の光
電変換画素列の光電変換画素は、光入力に対する蓄積電
荷量の比が少なくとも２種類に設定され且つ最大蓄積電
荷量が略等しく設定されているため、請求項４の発明と
同様の効果を奏する。

【０１２１】請求項１６の発明によれば、前記画素列信
号をデジタル信号に変換する変換ステップを有するた
め、請求項５の発明と同様の効果を奏する。

【０１２２】請求項１７の発明によれば、前記変換ステ
ップで変換したデジタル信号を前記垂直方向の第Ｎ列目
から第Ｍ列目までの光電変換画素列の間隔に対応して前
記所定期間の（Ｎ−Ｍ）×Ｋ倍に相当する分だけ記憶す
る記憶ステップを有するため、請求項６の発明と同様の
効果を奏する。

【０１２３】請求項１８の発明によれば、前記記憶ステ
ップの出力信号を加算する記憶出力加算ステップを有す
るため、請求項７の発明と同様の効果を奏する。

【０１２４】請求項１９の発明によれば、前記光電変換
画素列に蓄積された信号電荷を前記垂直方向に隣接する
画素に転送する垂直方向転送ステップを有し、前記列方
向転送ステップでは、前記垂直方向転送ステップで垂直
方向に転送されたＮ列の信号電荷を加算し前記列方向に
転送するため、請求項８の発明と同様の効果を奏する。

【０１２５】請求項２０の発明によれば、光電変換画素
に結像する画像の移動方向が前記垂直方向の正方向か逆
方向かを指示する方向指示ステップを有するため、請求
項９の発明と同様の効果を奏する。

【０１２６】請求項２１の発明によれば、前記方向指示
ステップの指示に基づき、結像画像の移動方向に対して
第Ｍ列目の画素列信号が前記所定期間の（Ｎ−Ｍ）×Ｋ
倍に相当する遅延手段に供給されるように切り替える遅
延入力切替ステップを有するため、請求項１０の発明と
同様の効果を奏する。

【０１２７】請求項２２の発明によれば、前記方向指示
ステップの指示に基づき、結像画像の移動方向に対して
第Ｍ列目の画素列信号が前記所定期間の（Ｎ−Ｍ）×Ｋ
倍に相当する記憶手段に供給されるように切り替える記
憶入力切替ステップを有するため、請求項１１の発明と
同様の効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る画像読取装置
に用いられるＣＣＤリニアイメージセンサの構成を示す
図であり、（ａ）は全体構成を示す説明図、（ｂ）は
（ａ）の一部を拡大した説明図である。

【図２】図１（ａ）の矢視Ｘ２−Ｙ２線に沿う部分の構
造を示す断面図である。

【図３】図１（ａ）の矢視Ｘ２−Ｙ２線に沿う部分の電
位分布を示す図であり、（ａ）は電位井戸が形成された
状態を示す説明図、（ｂ）は信号電荷が電位井戸に移送
された状態を示す説明図、（ｃ）は信号電荷が電位井戸
に全て蓄積された状態を示す説明図である。

【図４】本発明の第１の実施の形態の動作を説明するた
めの図であり、（ａ）は移送ゲート制御パルスのタイミ
ング図、（ｂ）は転送クロックのタイミング図、（ｃ）
は転送クロックのタイミング図、（ｄ）は出力信号のタ
イミング図、（ｅ）は出力信号のタイミング図である。

【図５】本発明の第１の実施の形態に係る出力信号を画
像処理するための回路構成を示すブロック図である。

【図６】本発明の第１の実施の形態に係るＣＣＤリニア
センサの出力信号及び加算回路の出力信号のそれぞれの
露光量に対する蓄積電荷量の関係を示す説明図である。

【図７】本発明の第１の実施の形態に係る出力信号を画
像処理するための他の回路構成を示すブロック図であ
る。

【図８】本発明の第２の実施の形態に係る画像読取装置
に用いられるＣＣＤリニアイメージセンサの構成を示す
図であり、（ａ）は全体構成を示す説明図、（ｂ）は
（ａ）の一部を拡大した説明図である。

【図９】図８（ａ）の矢視Ｘ３−Ｙ３線に沿う部分の構
造を示す断面図である。

【図１０】図８（ａ）の矢視Ｘ３−Ｙ３線に沿う部分の
電位分布を示す図であり、（ａ）は電位井戸が形成され
た状態を示す説明図、（ｂ）は信号電荷が電位井戸に移
送された状態を示す説明図、（ｃ）は信号電荷が電位井
戸に全て蓄積された状態を示す説明図、（ｄ）は信号電
荷が電位井戸に全て蓄積された状態を示す説明図、
（ｅ）は信号電荷が電位井戸に全て蓄積された状態を示
す説明図である。

【図１１】本発明の第２の実施の形態の動作を説明する
ための図であり、（ａ）は移送ゲート制御パルスのタイ
ミング図、（ｂ）は移送ゲート制御パルスのタイミング
図、（ｃ）移送ゲート制御パルスのタイミング図、
（ｄ）は蓄積ゲートパルスのタイミング図、（ｅ）は転
送クロックパルスのタイミング図、（ｆ）は転送クロッ
クパルスのタイミング図、（ｇ）は出力信号のタイミン
グ図である。

【図１２】本発明の第２の実施の形態に係る露光量に対
する光電変換画素列のそれぞれの蓄積信号電荷の関係を
示す説明図である。

【図１３】本発明の第３の実施の形態に係る画像読取装
置に用いられるＣＣＤリニアイメージセンサの構成を示
す図であり、（ａ）は全体構成を示す説明図、（ｂ）は
（ａ）の一部を拡大した説明図である。

【図１４】本発明の第３の実施の形態の動作を説明する
ための図であり、（ａ）は移送ゲート制御パルスのタイ
ミング図、（ｂ）は転送クロックパルスのタイミング
図、（ｃ）転送クロックパルスのタイミング図、（ｄ）
は出力信号のタイミング図、（ｅ）は出力信号のタイミ
ング図である。

【図１５】本発明の第３の実施の形態に係る出力信号を
画像処理するための回路構成を示すブロック図である。

【図１６】本発明の第３の実施の形態に係る出力信号を
画像処理するための他の回路構成を示すブロック図であ
る。

【図１７】本発明の第４の実施の形態に係る画像読取装
置に用いられるＣＣＤリニアイメージセンサの構成を示
す図であり、（ａ）は全体構成を示す説明図、（ｂ）は
（ａ）の一部を拡大した説明図である。

【図１８】本発明の第４の実施の形態に係る出力信号を
画像処理するための回路構成を示すブロック図である。

【図１９】本発明の第４の実施の形態の動作を説明する
ためのタイミング図であり、（ａ）はデジタル出力信号
のタイミング図、（ｂ）はラッチコマンドパルスのタイ
ミング図、（ｃ）は奇数画素信号のタイミング図、
（ｄ）は偶数画素信号のタイミング図、（ｅ）はラッチ
コマンドパルスのタイミング図、（ｆ）はデータラッチ
回路出力信号のタイミング図である。

【図２０】従来例に係る画像読取装置に用いられるＣＣ
Ｄリニアイメージセンサの構成を示す図であり、（ａ）
は全体の構成を示す説明図、（ｂ）は（ａ）の一部を拡
大した説明図である。

【図２１】図２０（ａ）の矢視Ｘ１−Ｙ１線に沿う部分
の構造を示す断面図である。

【図２２】図２０（ａ）の矢視Ｘ１−Ｙ１線に沿う部分
の電位分布を示す図であり、（ａ）は電位井戸が形成さ
れた状態を示す説明図、（ｂ）は信号電荷が転送部に移
送された状態を示す説明図、（ｃ）は信号電荷が電位井
戸に全て蓄積された状態を示す説明図である。

【図２３】光電変換画素の露光量と蓄積電荷量の関係を
示す説明図である。

【符号の説明】

１ａ〜１ｄ、２ａ〜２ｄ 光電変換画素列 ４ａ〜４ｄ、５ａ〜５ｄ 移送ゲート ６、７ 転送部 ８、９ 出力回路 ５１ ＣＣＤリニアセンサ ５２ クロック発生回路 ５３ １ライン遅延素子 ５４ 加算回路 ７１、７２ Ａ／Ｄ変換器 ７４ デジタル加算処理回路 ８１ａ〜８１ｄ、８５ａ〜８５ｄ 光電変換画素列 ８３ａ〜８３ｄ 蓄積画素列 ８２ａ〜８２ｄ、８４ａ〜８４ｄ、８７ａ〜８７ｄ 移
送ゲート ８８ 転送部 ８９ 出力回路 １３１ａ〜１３１ｄ、１３２ａ〜１３２ｄ 光電変換画
素列 １３３ａ〜１３３ｄ、１３４ａ〜１３４ｄ 移送ゲート １３５、１３６ 転送部 １３７、１３８ 出力回路 １５１ ＣＣＤリニアセンサ １５３ 走査方向指示信号発生器 １５６ 加算回路 １６１、１６２ Ａ／Ｄ変換器 １６４ １ラインメモリ １６５ デジタル加算処理回路 １７１ａ〜１７１ｄ、１７２ａ〜１７２ｄ、１７３ａ〜
１７３ｄ、１７４ａ〜１７４ｄ 光電変換画素列 １７５ａ〜１７５ｄ、１７６ａ〜１７６ｄ 移送ゲート １７７、１７８ 転送部 １７９、１８０ 出力回路 １８１ ＣＣＤリニアセンサ １８３、１８４ Ａ／Ｄ変換器 １８８ ６ラインメモリ １８９ ４ラインメモリ １９０ ２ラインメモリ １９１、１９２ 加算処理回路

Claims (22)

【特許請求の範囲】
1. 【請求項１】 光電変換により画像読取りを行う画像読
   取装置において、 複数の画素が１次元的に等ピッチで且つ列方向の垂直方
   向に前記ピッチのＫ（Ｋ：整数）倍の列間隔でＮ列配置
   された光電変換画素列と、該光電変換画素列に蓄積され
   た信号電荷を列方向に転送する列方向転送手段と、転送
   された信号電荷を画素列信号として所定期間に独立に読
   み出す出力手段とを有することを特徴とする画像読取装
   置。
2. 【請求項２】 前記垂直方向の第Ｎ列目から第Ｍ列目
   （Ｍ：Ｎより小さい整数）までの光電変換画素列の間隔
   に対応して前記所定期間の（Ｎ−Ｍ）×Ｋ倍に相当する
   分だけ遅延する遅延手段を有することを特徴とする請求
   項１記載の画像読取装置。
3. 【請求項３】 前記遅延手段の出力信号を加算する遅延
   出力加算手段を有することを特徴とする請求項１又は２
   記載の画像読取装置。
4. 【請求項４】 前記Ｎ列の光電変換画素列は、光入力に
   対する蓄積電荷量の比が少なくとも２種類に設定され且
   つ最大蓄積電荷量が略等しく設定された光電変換画素か
   ら構成されることを特徴とする請求項１乃至３の何れか
   に記載の画像読取装置。
5. 【請求項５】 前記画素列信号をデジタル信号に変換す
   る変換手段を有することを特徴とする請求項１乃至４の
   何れかに記載の画像読取装置。
6. 【請求項６】 前記変換手段で変換したデジタル信号を
   前記垂直方向の第Ｎ列目から第Ｍ列目までの光電変換画
   素列の間隔に対応して前記所定期間の（Ｎ−Ｍ）×Ｋ倍
   に相当する分だけ記憶する記憶手段を有することを特徴
   とする請求項１乃至５の何れかに記載の画像読取装置。
7. 【請求項７】 前記記憶手段の出力信号を加算する記憶
   出力加算手段を有することを特徴とする請求項１乃至６
   の何れかに記載の画像読取装置。
8. 【請求項８】 前記光電変換画素列に蓄積された信号電
   荷を前記垂直方向に隣接する画素に転送する垂直方向転
   送手段を有し、前記列方向転送手段は、前記垂直方向転
   送手段で垂直方向に転送されたＮ列の信号電荷を加算し
   前記列方向に転送することを特徴とする請求項１乃至７
   の何れかに記載の画像読取装置。
9. 【請求項９】 光電変換画素に結像する画像の移動方向
   が前記垂直方向の正方向か逆方向かを指示する方向指示
   手段を有することを特徴とする請求項１乃至８の何れか
   に記載の画像読取装置。
10. 【請求項１０】 前記方向指示手段の指示に基づき、結
    像画像の移動方向に対して第Ｍ列目の画素列信号が前記
    所定期間の（Ｎ−Ｍ）×Ｋ倍に相当する遅延手段に供給
    されるように切り替える遅延入力切替手段を有すること
    を特徴とする請求項１乃至９の何れかに記載の画像読取
    装置。
11. 【請求項１１】 前記方向指示手段の指示に基づき、結
    像画像の移動方向に対して第Ｍ列目の画素列信号が前記
    所定期間の（Ｎ−Ｍ）×Ｋ倍に相当する記憶手段に供給
    されるように切り替える記憶入力切替手段を有すること
    を特徴とする請求項１乃至９の何れかに記載の画像読取
    装置。
12. 【請求項１２】 光電変換により画像読取りを行う画像
    読取方法において、 複数の画素が１次元的に等ピッチで且つ列方向の垂直方
    向に前記ピッチのＫ（Ｋ：整数）倍の列間隔でＮ列配置
    された光電変換画素列に蓄積された信号電荷を列方向に
    転送する列方向転送ステップと、転送された信号電荷を
    画素列信号として所定期間に独立に読み出す出力ステッ
    プとを有することを特徴とする画像読取方法。
13. 【請求項１３】 前記垂直方向の第Ｎ列目から第Ｍ列目
    （Ｍ：Ｎより小さい整数）までの光電変換画素列の間隔
    に対応して前記所定期間の（Ｎ−Ｍ）×Ｋ倍に相当する
    分だけ遅延する遅延ステップを有することを特徴とする
    請求項１２記載の画像読取方法。
14. 【請求項１４】 前記遅延ステップの出力信号を加算す
    る遅延出力加算ステップを有することを特徴とする請求
    項１２又は１３記載の画像読取方法。
15. 【請求項１５】 前記Ｎ列の光電変換画素列の光電変換
    画素は、光入力に対する蓄積電荷量の比が少なくとも２
    種類に設定され且つ最大蓄積電荷量が略等しく設定され
    ていることを特徴とする請求項１２乃至１４の何れかに
    記載の画像読取方法。
16. 【請求項１６】 前記画素列信号をデジタル信号に変換
    する変換ステップを有することを特徴とする請求項１２
    乃至１５の何れかに記載の画像読取方法。
17. 【請求項１７】 前記変換ステップで変換したデジタル
    信号を前記垂直方向の第Ｎ列目から第Ｍ列目までの光電
    変換画素列の間隔に対応して前記所定期間の（Ｎ−Ｍ）
    ×Ｋ倍に相当する分だけ記憶する記憶ステップを有する
    ことを特徴とする請求項１２乃至１６の何れかに記載の
    画像読取方法。
18. 【請求項１８】 前記記憶ステップの出力信号を加算す
    る記憶出力加算ステップを有することを特徴とする請求
    項１２乃至１７の何れかに記載の画像読取方法。
19. 【請求項１９】 前記光電変換画素列に蓄積された信号
    電荷を前記垂直方向に隣接する画素に転送する垂直方向
    転送ステップを有し、前記列方向転送ステップでは、前
    記垂直方向転送ステップで垂直方向に転送されたＮ列の
    信号電荷を加算し前記列方向に転送することを特徴とす
    る請求項１２乃至１８の何れかに記載の画像読取方法。
20. 【請求項２０】 光電変換画素に結像する画像の移動方
    向が前記垂直方向の正方向か逆方向かを指示する方向指
    示ステップを有することを特徴とする請求項１２乃至１
    ９の何れかに記載の画像読取方法。
21. 【請求項２１】 前記方向指示ステップの指示に基づ
    き、結像画像の移動方向に対して第Ｍ列目の画素列信号
    が前記所定期間の（Ｎ−Ｍ）×Ｋ倍に相当する遅延手段
    に供給されるように切り替える遅延入力切替ステップを
    有することを特徴とする請求項１２乃至２０の何れかに
    記載の画像読取方法。
22. 【請求項２２】 前記方向指示ステップの指示に基づ
    き、結像画像の移動方向に対して第Ｍ列目の画素列信号
    が前記所定期間の（Ｎ−Ｍ）×Ｋ倍に相当する記憶手段
    に供給されるように切り替える記憶入力切替ステップを
    有することを特徴とする請求項１２乃至２０の何れかに
    記載の画像読取方法。