JPH114264A - ディジタル信号識別回路 - Google Patents

Abstract

(57)【要約】 【課題】 正確なサンプリングクロックでＡ／Ｄ変換し
て正確な復号が可能な微分系のディジタル信号識別回路
を提供する。 【解決手段】 積分等化器１でビデオ再生信号をナイキ
スト等化する。パーシャルレスポンス等化器５でナイキ
スト等化信号をさらにパーシャルレスポンス等化する。
Ａ／Ｄ変換器８でＰＲ等化信号をＡ／Ｄ変換する。ナイ
キスト等化信号をコンパレータ２で２値識別した比較結
果信号Ｓ２からクロック発生器３においてＰＬＬ方式で
クロック信号Ｓ３を発生する。位相誤差検出器２９にお
いて加算イネーブル信号発生器２５からのイネーブル信
号がハイレベルのとき、Ａ／Ｄ変換データＳ８を積分し
て、クロック信号Ｓ３とサンプリングクロック信号との
位相誤差を算出し、位相変調器２７でその位相誤差に応
じてクロック信号Ｓ３を位相調整して、位相変調したク
ロック信号Ｓ２７をＡ／Ｄ変換器８に印加する。Ａ／Ｄ
変換データＳ８を２値識別回路２０で２値識別する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はディジタル信号を識
別するディジタル信号識別回路に関する。より特定的に
は、本発明は、パーシャルレスポンス等化を行う振幅検
出方式（微分方式）によるディジタル信号識別を改良し
たディジタル信号識別回路に関する。本発明のディジタ
ル信号識別回路は、たとえば、ディジタル・ビデオ信号
記録再生装置、光ディスク装置、データ伝送系統または
データ通信系統などにおけるディジタル再生信号を識別
して復号する回路に用いられる。

【０００２】

【従来の技術】近年、ディジタル・ビデオ信号記録再生
装置（ディジタルＶＴＲ装置）または光ディスク装置な
どにおける再生信号の２値識別をディジタル的に行うこ
とが多い。２値識別のために種々の方法が提案されてい
る。それらのいずれのディジタル値識別方法において
も、記録媒体、たとえば、ビデオ・テープなどから読み
だした２値識別対象の再生信号を、パーシャルレスポン
スの手法を用いて符号間干渉が存在しないか又はその符
号間干渉が予め知れているように波形等化し、波形等化
した信号から２値識別を行う。そのような識別方法の代
表的な方法として、ナイキスト等化を行う積分検出方法
と、微分系の等化基準を用いる振幅検出方法（微分法）
が知られている。

【０００３】図７〜図８（Ａ）〜（Ｅ）を参照して積分
検出方法について述べる。図７は積分検出方法のディジ
タル信号識別回路の回路構成図である。図８（Ａ）〜
（Ｅ）は図７のディジタル信号識別回路の動作を示す信
号波形図である。図９は横軸に周波数をとり縦軸に振幅
をとったときの再生信号のナイキスト第１基準の波形等
化信号を示すグラフである。図１０は図９に示したナイ
キスト等化された信号のアイパターンを示すグラフであ
る。図７に示した積分検出方式のディジタル信号識別回
路は、積分等化器１、コンパレータ２、クロック発生器
３、同期化回路４Ａによって構成されている。積分等化
器１は、たとえば、積分等化器１はコンサインイコライ
ザー等で構成され、ディジタルＶＴＲ装置におけるビデ
オ・テープ（記録媒体）から読みだしたビデオ再生信号
を積分等化する。積分等化信号を図８（Ｂ）に示す。積
分等化器１においてナイキスト等化された信号はコンパ
レータ２において基準レベル信号、この例では大地電位
（０Ｖ）と比較されて２値化される。２値化された信号
を図８（Ｃ）に示す。コンパレータ２において２値化さ
れた信号は同期化回路４Ａにおいてクロック発生器３か
らのクロック信号によって同期化される。すなわち、図
８（Ｄ）に示すクロック発生器３からのクロック信号
で、コンパレータ２において２値化された信号（図８
（Ｃ））を同期化回路４Ａにおいてラッチすれば、クロ
ック信号に同期した正確な同期化が得られる（図８
（Ｅ））。この同期化信号が復号信号となる。

【０００４】クロック発生器３におけるクロック信号の
発生について説明する。クロック発生器３は位相比較器
３１、積分器３２、電圧制御型発振回路（ＶＣＯ）３３
からなる位相同期型発振回路（ＰＬＬ回路）として構成
されている。コンパレータ２の出力信号が位相比較器３
１においてＶＣＯ３３の出力信号と位相比較されて、位
相比較器３１において算出された位相誤差が積分器３２
で積分され、ＶＣＯ３３はその積分された電圧に応じた
周波数で発振してクロック信号を発生する。以上の動作
が位相比較器３１においてコンパレータ２の出力信号と
ＶＣＯ３３の信号との位相差がなくなるように反復され
る。なおビデオ再生信号のノイズの影響を軽減するため
にＶＣＯ３３の制御電圧は、積分器３２において適切に
積分されている。なお、積分器３２に代えてローパスフ
ィルタを用いることもできる。

【０００５】上述した積分検出方法によるディジタル信
号２値識別回路の動作内容を要約すると、ビデオ再生信
号を積分等化器１において図９に示すような曲線で示さ
れるナイキスト第１基準に波形等化し、波形等化した信
号をコンパレータ２で基準レベル信号と比較し、その結
果を同期化回路４Ａで同期化して２値識別信号を復号す
る。積分等化器１における等化信号のアイパターンを図
１０に示す。図１０に図解のアイパターンから明らかな
ようにアイパターンは明瞭に開いており、簡単な比較回
路であるコンパレータ２によって２値識別は容易であ
る。

【０００６】しかしながら、積分検出方法による２値識
別は、図９に示す周波数特性曲線から明らかなように低
域成分（直流成分：ＤＣ成分）を多く必要とする。その
ため、ビデオ再生信号のＤＣ成分の再生ができないとい
う不利益がある。また、アジマス効果のない低域のクロ
ストークが多いという不利益がある。これを改善するた
めには、たとえば、ディジタルＶＴＲ装置内の磁気記録
再生系では過度の低域強調（エンファシス）を行う必要
がある。しかしながら、過度の低域強調を行うと、クロ
ストーク等の低域ノイズの問題に遭遇する。また積分検
出方法においては、図７におけるコンパレータ２の出力
の位相が±Ｔ／２以上ずれると誤った復号が行われる。

【０００７】図１１〜図１４（Ａ）〜（Ｅ）を参照し
て、振幅検出方法（微分法）について述べる。振幅検出
方法では、通常、パーシャルレスポンス等化を行い、最
短記録波長を１周期とするクロック信号でパーシャルレ
スポンス等化信号をＡ／Ｄ変換し、ディジタル信号に変
換した信号をディジタル演算して２値識別を行う。図１
１は振幅検出方法のディジタル信号識別回路の回路構成
図である。図１２（Ａ）〜（Ｆ）は図１１のディジタル
信号識別回路の動作を示す信号波形図である。図１３は
横軸に周波数をとり縦軸に振幅をとった時のビデオ再生
信号のパーシャルレスポンスの波形等化信号を示すグラ
フである。図１４は図１３に示した信号のアイパターン
を示すグラフである。図１１に示す振幅検出方法のディ
ジタル信号識別回路は、ナイキスト等化を行う積分等化
器１、コンパレータ２、クロック発生器３、パーシャル
レスポンス等化器５、２つのコンパレータ６Ａ、６Ｂ、
Ｊ−Ｋ型フリップ・フロップ７を有する。積分等化器
１、コンパレータ２、クロック発生器３は図７に示した
積分検出方法における回路と同様である。積分等化器１
は、上記同様、ナイキスト等化を行う。

【０００８】この例においては、パーシャルレスポンス
等化器５は、パーシャルレスポンス（１，−１）（以
下、ＰＲ（1 ，−１）とも表す）を行う例を述べる。Ｐ
Ｒ（１、−１）とはデータ１の孤立波形が入力された場
合に、その応答が次のビットに−１の符号間干渉を与え
ることを示す。従ってその出力信号は３値となる。

【０００９】図１１の回路において、ビデオ再生信号は
積分等化器１においてナイキスト等化され、パーシャル
レスポンス等化器５における〔ｓｉｎ（πｆ／ｆｂ）〕
のフィルタでＰＲ（１、−１）の特性に波形等化され
る。ｆは再生信号の周波数を表し、ｆｂはビット周波数
を表す。パーシャルレスポンス等化した信号を図１２
（Ｂ）に示す。このように振幅検出方式における等化基
準は、前述した積分検出方法におけるナイキスト等化基
準に、パーシャルレスポンス等化器５において〔ｓｉｎ
（πｆ／ｆｂ）〕で表される伝達特性をかけたものであ
る。パーシャルレスポンス等化器５において、ＰＲ
（１，−１）等化した３値信号は、図１２（Ｃ）、
（Ｄ）に示すように、２つのコンパレータ６Ａ、６Ｂで
３値識別され、その結果をＪ−Ｋ型フリップ・フロップ
７でクロック発生器３からのクロック信号（図１２
（Ｅ））で同期化して２値識別した復号信号（図１２
（Ｆ））を得る。

【００１０】上述した振幅検出方法によれば、図１３に
パーシャルレスポンス等化信号を図解したように、積分
検出方法におけるような直流成分を必要とせず、低域成
分をあまり必要とせず、上述した積分検出方式の不利益
を克服できる。図１３において横軸は規格化周波数を示
し、縦軸は振幅を示す。

【００１１】

【発明が解決しようとする課題】微分系の等化基準（パ
ーシャルレスポンス等化基準）を用いる振幅検出方法は
積分検出方法に対して、ＤＣ成分が少なくてよいという
利点がある。しかし、図１４に示したアイパターンから
明らかなように、振幅検出方式の波形等化信号は３値信
号となる。そのためコンパレータ６Ａ、６Ｂを用いて２
値より複雑な３値の識別（１、０、−１）を行う必要が
あり、識別回路が複雑になる。

【００１２】また、図１０のアイパターンと図１４のア
イパターンの比較から明らかなように、図１４のアイパ
ターンは十分開いていないから、振幅検出方法における
３値識別はレベル変動に弱く、不安定になる。もちろ
ん、３値識別の不安定を克服するため、高速応答式自動
利得制御（ＡＧＣ）などの技術を適用しているが、温度
変化に起因する回路の特性変化、経時変化などが起こる
と充分ではなく、さらに改善することが要望されてい
る。特に、Ａ／Ｄ変換器８におけるサンプリングタイミ
ングが重要になる。

【００１３】本発明の目的は、振幅検出方法における位
相ずれおよびノイズの影響に対して耐用性のあるサンプ
リング方式を改善し、正確にディジタル信号を２値識別
可能なパーシャルレスポンス等化式のディジタル信号２
値識別回路を提供することにある。

【００１４】

【課題を解決するための手段】本発明は、パーシャルレ
スポンス等化方式のディジタル信号識別回路においてパ
ーシャルレスポンス等化信号の位相誤差を算出し、その
位相誤差からサンプリングクロック信号の位相を調整し
て、位相誤差のないサンプリングクロック信号でパーシ
ャルレスポンス等化信号をＡ／Ｄ変換した結果を、２値
識別するという構想に基づく。

【００１５】したがって、本発明によれば、識別すべき
信号から基準クロック信号を発生するクロック発生手段
と、前記識別すべき信号を積分等化し、該積分等化信号
をパーシャルレスポンス等化する等化手段と、該等化手
段で等化した信号を所定のサンプリングクロック信号で
ディジタル信号に変換するＡ／Ｄ変換手段と、該Ａ／Ｄ
変換した結果から位相誤差を算出し、該位相誤差に応じ
て前記クロック信号を位相調整し、該位相調整したクロ
ック信号を前記Ａ／Ｄ変換手段のサンプリングクロック
信号として提供するクロック信号調整手段と、前記Ａ／
Ｄ変換手段でＡ／Ｄ変換した結果を２値識別する２値識
別手段とを具備するディジタル信号識別回路が提供され
る。

【００１６】好適には、前記クロック発生手段は、前記
識別すべき信号を積分等化する積分等化器と、該積分等
化信号を所定の基準レベルで比較し、前記積分等化信号
が所定レベルを越えていると第１の論理値を有する比較
結果信号を出力する比較器と、該比較結果を基に位相同
期方式でクロック信号を発生するクロック発振回路とを
有し得る。また好適には、上記前記クロック発振回路
は、位相比較手段と、該位相比較手段からの位相差を積
分する積分手段と、該積分手段で積分した結果に応じた
発振周波数のクロック信号を発生する電圧制御型発振回
路とを有し、前記位相比較手段は、前記比較手段で算出
した比較結果信号と前記電圧制御型発振回路からの信号
との位相差を算出する。

【００１７】前記等化手段は、前記識別すべき信号を積
分等化する積分等化器と、該積分等化信号を所定のパー
シャルレスポンス等化するパーシャルレスポンス等化器
とを有する。

【００１８】好適には、前記クロック発生手段における
積分等化器と、前記等化手段における積分等化器とが両
者に共用させる。好適には、前記積分等化手段はナイキ
スト等化を行う。

【００１９】前記パーシャルレスポンス等化手段は、Ｐ
Ｒ（１，−１）のパーシャルレスポンス等化、ＰＲ
（１，０，−１）のパーシャルレスポンス等化、ＰＲ
（１，１，−１，−１）のパーシャルレスポンス等化な
どのいずれかを行う。

【００２０】好適には、前記クロック信号調整手段は、
前記比較手段からの比較結果信号を前記クロック信号に
応じて同期化する同期化手段と、該同期化手段からの同
期化信号と該同期化信号を１クロック分遅延して信号と
のＡＮＤ論理を取ったイネーブル信号を発生させる位相
誤差算出イネーブル信号発生手段と、前記加算イネーブ
ル信号がイネーブル状態のとき、前記Ａ／Ｄ変換信号か
ら位相誤差を検出する位相誤差検出手段と、該位相誤差
検出手段で検出した位相誤差に基づき、前記クロック信
号発生手段で発生させたクロック信号の位相を変調する
位相変調手段とを有し、該位相変調したクロック信号
を、前記Ａ／Ｄ変換手段のサンプリングクロック信号お
よび前記２値識別手段のクロック信号として用いる。

【００２１】特定的には、前記位相誤差検出手段は、前
記イネーブル信号に応答して前記Ａ／Ｄ変換手段から出
力されたディジタル信号を積分する積分手段と、該積分
手段で積分した信号をアナログ信号に変換するＤ／Ａ変
換手段と、該Ｄ／Ａ変換手段で変換したアナログ信号の
低域成分を通過させるフィルタ手段とを有する。

【００２２】また特定的には、前記位相変調手段は、前
記クロック発生手段からのクロック信号から所定周期の
鋸歯状波を発生させる鋸歯状波発生手段と、該鋸歯状波
信号と前記位相誤差検出手段からの位相誤差信号と比較
して、前記位相誤差信号より鋸歯状波の振幅が高いとき
ハイレベル信号を出力する比較手段とを具備する。

【００２３】前記２値識別手段は、前記パーシャルレス
ポンス等化に応じたＮＲＺＩ処理手段を有する、また
は、前記パーシャルレスポンス等化に応じたビタビ復号
手段を有する。

【００２４】

【発明の実施の形態】本発明のディジタル信号識別回路
の実施の形態として、ディジタル・ビデオ信号記録再生
装置（ディジタルＶＴＲ装置）に適用したディジタル信
号２値識別回路について述べる。もちろん、本発明のデ
ィジタル信号識別回路はビデオ信号の再生復号に適用が
限定されるものではなく、データ伝送系、データ通信系
などにおけるディジタル信号の復号に広く適用できる。
しかしながら、以下の記述においては、記述を明瞭にす
るため、ディジタルＶＴＲ装置の再生系統において記録
媒体から読みだされたビデオ再生信号（識別対象信号）
の復号を行う場合について例示する。

【００２５】本発明のディジタル信号識別回路の実施の
形態としてのディジタル信号２値識別回路について述べ
る。図１は本発明の実施の形態としてのディジタル信号
２値識別回路の構成図である。図２（Ａ）〜（Ｃ）はパ
ーシャルレスポンス（１，−１）に等化された信号の２
Ｔ，３Ｔ，４Ｔのパルスの応答波形図である。図３
（Ａ）〜（Ｃ）はパーシャルレスポンス（１，１，−
１，−１）に等化された信号の２Ｔ，３Ｔ，４Ｔのパル
スの応答波形図である。

【００２６】図１に図解したディジタル信号２値識別回
路の構成について述べる。本実施の形態のディジタル信
号２値識別回路は、振幅検出方法（微分系）のディジタ
ル信号２値識別回路であるから、積分等化器１、パーシ
ャルレスポンス等化器５、Ａ／Ｄ変換器８および２値識
別回路２０を有する。積分等化器１とパーシャルレスポ
ンス等化器５およびＡ／Ｄ変換器８の回路構成は、図１
１に図解した振幅検出方式（微分系）の回路構成の一部
と同じである。積分等化器１およびパーシャルレスポン
スＰＲ（１、−１）等化器５が本発明の等化手段として
機能する。

【００２７】ディジタル信号２値識別回路はさらに、積
分等化器１、コンパレータ２、クロック発生器３を有す
る。これらの回路の目的を述べる。Ａ／Ｄ変換器８にお
いてパーシャルレスポンス等化信号をＡ／Ｄ変換するに
はサンプリングクロック信号が必要であるが、図１３の
曲線から明瞭なように、パーシャルレスポンス等化信号
からはクロック信号が抽出できない。そこで、本実施の
形態においては、積分等化器１、コンパレータ２、クロ
ック発生器３を用いてクロック信号を抽出する。積分等
化器１、コンパレータ２およびクロック発生器３は本発
明のクロック信号発生手段として機能する。積分等化器
１、コンパレータ２およびクロック発生器３は、図７に
図解した積分検出方法のディジタル信号２値識別回路の
一部と同様である。積分等化器１は、たとえば、本実施
の形態においてはコンサインイコライザー等で構成さ
れ、クロック信号発生手段と等化手段の両者に共用され
ている。クロック発生器３は好適には、図７に図解した
回路構成と同様、位相同期方式（ＰＬＬ方式）のクロッ
ク発生回路である。クロック信号Ｓ３の発生は、上述し
た積分検出方法の回路において述べた方法と同じであ
る。

【００２８】さらにディジタル信号２値識別回路は、同
期化回路４、加算イネーブル信号発生器２５、位相誤差
検出器２９、位相変調器２７を有する。これらの回路が
クロック信号Ｓ３の位相を調整してＡ／Ｄ変換器８に正
確なサンプリングクロックを提供する本発明のサンプリ
ングタイミング調整手段を構成している。これらの回路
の目的について述べる。上述したクロック信号Ｓ３は積
分等化信号から発生させたものであるから、パーシャル
レスポンス等化信号の位相と一致するとは限らない。こ
の位相の不一致を、仮に、オープンループの位相調整回
路で調整することも可能であるが、温度変化に起因する
回路定数の変化、経時変化に起因する回路の動作条件の
変化は起こりうる。そこで、本実施の形態においては、
クロック信号Ｓ３をパーシャルレスポンス等化信号の位
相に合わせて、正確なタイミングでＡ／Ｄ変換器８を動
作させるため、クロック信号Ｓ３の位相を調整する。

【００２９】以下、クロック信号の位相調整の原理につ
いて図２（Ａ）〜（Ｃ）および図３（Ａ）〜（Ｃ）を参
照して述べる。図２（Ａ）〜（Ｃ）はパーシャルレスポ
ンス（１，−１）に等化された信号の２Ｔ，３Ｔ，４Ｔ
のパルスの応答波形図である。図３（Ａ）〜（Ｃ）はパ
ーシャルレスポンス（１，１，−１，−１）に等化され
た信号の２Ｔ，３Ｔ，４Ｔのパルスの応答波形図であ
る。図２（Ａ）〜（Ｃ）および図３（Ａ）〜（Ｃ）か
ら、それぞれの波形がゼロクロス点を基準として奇対称
であることが判る。位相誤差は下記の条件から得られ
る。

【００３０】２Ｔ信号：図２（Ａ）および図３（Ａ）の
データＢ ピーク・ピーク間（正のピークと負のピークまたは、負
のピークと正のピーク）のデータ ３Ｔ信号：図２（Ｂ）および図３（Ｂ）のデータＢ，Ｃ ピーク・ピーク間（正のピークと負のピークまたは、負
のピークと正のピーク）のデータ ４Ｔ信号：図２（Ｃ）および図３（Ｃ）のデータＢ，
Ｃ，Ｄ ピーク・ピーク間（正のピークと負のピークまたは、負
のピークと正のピーク）のデータ

【００３１】なお、１Ｔの信号は位相誤差からは得られ
ないが、位相変動は温度変化、経時変化など比較的長時
間に渡る変化であるから、１Ｔの位相誤差を使用しなく
も実用上は問題ない。

【００３２】以上のように、本実施の形態においては、
パーシャルレスポンス等化信号のピーク・ピーク間のデ
ータを演算して位相誤差を得る。そのためには、ピーク
位相を得る必要がある。図１１に図解したように、積分
等化器１において積分等化された信号のゼロクロス点が
微分系の等化基準に等化された信号のピーク位相を示す
ことが判る。そこで、この信号を用いて微分系の等化信
号のピーク位相を知る。

【００３３】したがって、同期化回路４においてクロッ
ク信号Ｓ３の立ち下がりエッジに同期して比較結果信号
Ｓ２をラッチして同期化信号Ｓ４を得る。同期化信号Ｓ
４は図６（Ｃ）、（Ｅ）に図解したように、比較結果信
号Ｓ２より最大、１クロック信号Ｓ３分だけ遅延してい
る。タイミングによっては、同期化信号Ｓ４のパルス幅
は、比較結果信号Ｓ２より最大、１クロック信号Ｓ３だ
け短くなることもある。加算イネーブル信号発生器２５
において、同期化信号Ｓ４とこの同期化信号Ｓ４を１ク
ロック信号Ｓ３だけ遅延した信号とＡＮＤ演算して、図
６（Ｅ）、（Ｆ）に図解したように、位相誤差を算出す
るイネーブル信号、すなわち、タイミング信号を算出す
る。

【００３４】図４は図１に示したディジタル信号２値識
別回路における位相誤差検出器２９の回路構成図であ
る。位相誤差検出器２９は、積算器２９１、Ｄ／Ａ変換
器２９２、ローパスフィルタ２９３で構成されている。
積算器２９１は、パーシャルレスポンス等化器５のＰＲ
等化信号Ｓ５をＡ／Ｄ変換器８においてＡ／Ｄ変換した
データＳ８を加算イネーブル信号発生器２５からの加算
イネーブル信号Ｓ２５がハイレベル（イネーブル）のと
き積算する。図６（Ｈ）に図解した例示においては、Ａ
／Ｄ変換データＳ８のうち、太線で示したＢ，Ｃ：Ｇ：
Ｌ，Ｍのタイミングのデータが積算されて位相誤差算出
に用いられる。Ｄ／Ａ変換器２９２は算出されたディジ
タル位相誤差をアナログ信号に変換する。ローパスフィ
ルタ２９３はアナログ形式の位相誤差信号を低域成分を
通過させる。ローパスフィルタ２９３の出力は、位相誤
差信号Ｓ２９として位相変調器２７に印加される。位相
誤差信号Ｓ２９は、Ａ／Ｄ変換器８に印加されるサンプ
リングクロック信号がクロック信号Ｓ３より位相が進む
と大きな値を示し、サンプリングクロック信号がクロッ
ク信号Ｓ３より遅れると小さな値になる。

【００３５】位相変調器２７は、位相誤差検出器２９で
検出した位相誤差信号Ｓ２９に応じてクロック信号Ｓ３
の位相を変調して、Ａ／Ｄ変換器８のサンプリングクロ
ックとして提供する。この位相変調方法としては、種々
の方法が可能であるが、図５にその回路構成例を示す。
図５は図１に示したディジタル信号２値識別回路におけ
る位相変調器の回路構成図である。位相変調器２７は、
鋸歯状波発生回路２７１、コンパレータ２７２、パルス
整形回路２７３で構成されており、クロック信号Ｓ３か
ら鋸歯状波を生成し、この鋸歯状波を位相誤差信号Ｓ２
９でスライスして、位相誤差に基づいて位相変調したク
ロック信号Ｓ２７を発生する。この回路例においては、
位相誤差が大きくなると（サンプリングクロック信号が
クロック信号Ｓ３より位相が進むと）、サンプリングク
ロック信号の位相を遅延する。鋸歯状波発生回路２７１
は、クロック信号Ｓ３がハイレベルのとき積分し、クロ
ック信号Ｓ３／ローレベルになると急速に０レベルまで
放電する積分回路を有している。したがって、鋸歯状波
発生回路２７１はクロック信号Ｓ３に応じた周期の鋸歯
状波形の信号を発生する。この鋸歯状信号は、コンパレ
ータ２７２に印加される。コンパレータ２７２は、位相
誤差検出器２９からの位相誤差信号Ｓ２９と鋸歯状波発
生回路２７１からの鋸歯状波信号Ｓ２７１とを比較し
て、鋸歯状波信号Ｓ２７１が位相誤差信号Ｓ２９よりハ
イレベルのとき、ハイレベルの比較結果信号Ｓ２７２を
出力する。パルス整形回路２７３は、コンパレータ２７
２の比較結果信号Ｓ２７２をパルス整形する。このよう
に位相誤差に基づいて位相変調したクロック信号Ｓ２７
をサンプリングクロック信号として、Ａ／Ｄ変換器８、
２値識別回路２０に印加する。

【００３６】図６（Ａ）〜（Ｈ）は図１のディジタル信
号２値識別回路の各部における信号波形を示すグラフで
ある。図１に図解したディジタル信号２値識別回路の動
作を図６（Ａ）〜（Ｈ）の波形図を参照して述べる。積分等化器１〜同期化回路４の動作 図６（Ａ）に図示したディジタル・ビデオ記録信号は、
ディジタルＶＴＲ装置における記録時に、ディジタルＶ
ＴＲ装置の記録系統において、変調・シャフリング、誤
り訂正符号の付加などの種々の信号処理を施されてビデ
オ・テープに記録される。再生時に、ビデオ・テープに
記録されたビデオ信号は、ディジタルＶＴＲ装置の再生
系統においてビデオ・テープから読みだされ、記録時と
逆の種々の信号処理を施されてビデオ再生信号として積
分等化器１に入力される。積分等化器１に印加されるビ
デオ再生信号は図６（Ａ）に準じた波形を示すが、ノイ
ズが重畳されたり、位相ずれなどがある場合がある。積
分等化器１は、ディジタルＶＴＲ装置のビデオテープ
（記録媒体）から読みだしたビデオ再生信号を、たとえ
ば、ナイキスト第１基準に基づいて、積分等化する。積
分等化信号Ｓ１は図６（Ｂ）に示す曲線で示される波形
になる。コンパレータ２は積分等化器１からの積分等化
信号Ｓ１を基準レベル信号（本実施例では大地電圧、０
Ｖ）と２値比較して、図６（Ｃ）に図解したように、基
準レベルより積分等化信号Ｓ１が高いとき「ハイ
（Ｈ）」レベルの信号（これを比較結果信号Ｓ２とい
う）を出力する。

【００３７】クロック発生器３は、比較結果信号Ｓ２か
ら位相同期方式でクロック信号Ｓ３を発生させる。クロ
ック発生器３の回路構成は、図７に図解した回路と同等
の位相同期型回路（Phase Locked Loop 回路：ＰＬＬ回
路）である。すなわち、クロック発生器３は、位相比較
器３１、積分器３２、電圧制御型発振回路（ＶＣＯ）３
３からなり、コンパレータ２の比較結果信号Ｓ２がクロ
ック発生器３の位相比較器３１においてＶＣＯ３３の発
振出力信号と位相比較されて、位相比較器３１で算出さ
れた位相誤差が積分器３２で積分され、ＶＣＯ３３はそ
の積分電圧に応じた周波数で発振してクロック信号Ｓ３
を発生する。以上の動作が位相比較器３１においてコン
パレータ結果信号Ｓ２とＶＣＯ３３の信号との位相差が
なくなるように反復される。なお、積分等化器１に入力
されるビデオ再生信号のノイズの影響を軽減するために
ＶＣＯ３３の制御電圧は、積分器３２において適切に積
分されている。図６（Ｄ）はクロック信号Ｓ３の波形を
示すグラフである。クロック発生器３において発生させ
たクロック信号Ｓ３は、同期化回路４、加算イネーブル
信号発生器２５、位相誤差検出器２９、位相変調器２７
のクロック信号として用いられる。

【００３８】同期化回路４は、図６（Ｅ）に図解したよ
うに、クロック信号Ｓ３に同期して比較結果信号Ｓ２を
ラッチする。図６（Ｃ）に図解した比較結果信号Ｓ２と
図６（Ｅ）に図解した同期化信号Ｓ４とを比較すると、
同期化信号Ｓ４はクロック信号Ｓ３に同期しているが、
比較結果信号Ｓ２よりも幾分遅延している。このよう
に、図１における同期化回路４からの同期化信号Ｓ４
は、１クロック分の時間の不確定要素を持つ。換言すれ
ば、同期化回路４において同期化されたビデオ再生信号
（同期化信号Ｓ４）は積分等化器１に印加されるビデオ
再生信号のＳ／Ｎが悪くても所定位相の１クロック以内
にほとんどが収まる。クロック信号Ｓ３と同期化信号Ｓ
４とのタイミングによっては比較結果信号Ｓ２の波形よ
り同期化信号Ｓ４が短くなることもある。図７を参照し
て述べた同期化回路４Ａにおいては、コンパレータ２か
らの比較結果信号Ｓ２が最も安定にラッチできるように
クロック発生器３からのクロック信号Ｓ３の位相を設定
していたが（図８（Ｄ）参照）、本発明の実施の形態と
しての図１に示すディジタル信号２値識別回路において
は、クロック発生器３で発生するクロック信号Ｓ３の位
相はコンパレータ２からの比較結果信号Ｓ２と同位相に
設定する。

【００３９】積分等化器１、パーシャルレスポンス等化
器５〜２値識別回路２０の動作 積分等化器１からの積分等化信号Ｓ１をパーシャルレス
ポンス等化器５でパーシャルレスポンス等化、たとえ
ば、ＰＲ（１、−１）等化することは、図１１を参照し
て述べた振幅検出方法の一部と同じである。本実施の形
態においては、パーシャルレスポンス等化器５は、パー
シャルレスポンス（１，−１）（以下、ＰＲ（1 ，−
１）とも表す）を行う例を述べる。ＰＲ（１、−１）と
はデータ１の孤立波形が入力された場合に、その応答が
次のビットに−１の符号間干渉を与えることを示す。従
ってその出力信号は３値となる。ビデオ再生信号は積分
等化器１においてナイキスト等化され、パーシャルレス
ポンス等化器５における〔ｓｉｎ（πｆ／ｆｂ）〕のフ
ィルタでＰＲ（１、−１）の特性に波形等化される。ｆ
は再生信号の周波数を表し、ｆｂはビット周波数を表
す。パーシャルレスポンス等化した信号を図６（Ｇ）に
示す。このように振幅検出方式における等化基準は、前
述した積分検出方法におけるナイキスト等化基準に、パ
ーシャルレスポンス等化器５において〔ｓｉｎ（πｆ／
ｆｂ）〕で表される伝達特性をかけたものである。

【００４０】Ａ／Ｄ変換器８は、位相変調器２７からの
位相誤差に基づいて位相変調したクロック信号Ｓ２７を
サンプリングクロック信号として、パーシャルレスポン
ス等化器５におけるＰＲ等化信号Ｓ５をサンプリングし
てディジタル信号に変換する（図６（Ｈ））。上述した
ように、位相誤差に基づいて位相変調したクロック信号
Ｓ２７は位相誤差がないから、パーシャルレスポンス等
化信号に対して正確なタイミングがＡ／Ｄ変換できる。

【００４１】２値識別回路２０はＡ／Ｄ変換データＳ８
を２値識別する。パーシャルレスポンス等化器５におけ
るＰＲ等化信号Ｓ５は図６（Ｇ）または図１３に例示し
た波形となり、そのアイパターンは図１４に示したよう
に、通常は、３値識別を必要とするものとなる。本実施
の形態においては、位相誤差に基づいて位相変調したク
ロック信号Ｓ２７を用いてＰＲ等化信号Ｓ５をＡ／Ｄ変
換しているので、位相ずれなどが起きない。

【００４２】パーシャルレスポンス等化器５においてＰ
Ｒ（１，−１）等化した場合２値識別回路２０における
２値識別について述べる。ＰＲ（１，−１）は、１Ｔの
孤立波形が与えられたとき、〔１，−１〕の応答をする
等化基準である。また、２Ｔのパルスは１Ｔの孤立波形
を足し合わせたものと考えられるから、下記の応答波形
になる。

【００４３】さらに、３Ｔのパルスは下記の応答波形に
なる。

【００４４】以上から、２値識別回路２０において、
〔１，０，−１〕を検出し、−１を１にして、ＮＲＺＩ
変換すれば、それぞれ、１Ｔ，２Ｔの復調が可能であ
る。

【００４５】以上のように、本発明の実施の形態によれ
ば、Ａ／Ｄ変換器８において位相ずれがないので、ビデ
オ信号再生信号を正確に２値識別できる。

【００４６】なお２値識別回路２０としては、ビタビ復
号方式によって３値データを２値識別することもでき
る。ビタビ復号方式は、データの系列から最も確からし
いものを選択する復号方式である。

【００４７】パーシャルレスポンス等化器５において
は、上述したＰＲ（１，−１）だけでなく、その他、種
々のパーシャルレスポンス等化を行うことができる。パ
ーシャルレスポンス等化としては、実際にはＰＲ（１、
−１）等化よりも信号帯域を狭められる他のパーシャル
レスポンス等化を用いることが好ましい。本発明におい
ては、そのような他のパーシャルレスポンス等化におい
ても有効である。他のパーシャルレスポンス等化の例と
して、たとえば、図３（Ａ）〜（Ｃ）に図解したＰＲ
（１，１，−１，−１）を行うことができる。この場
合、２値識別回路２０としては、このＰＲ（１，１，−
１，−１）に応じた２値識別処理を行う。もちろん、２
値識別回路２０をビタビ復号回路で実現することができ
る。

【００４８】また、他のパーシャルレスポンス等化の例
として、ＰＲ（１，０，−１）のパーシャルレスポンス
等化を行うこともできる。２値識別回路２０としては、
このＰＲ（１，０，−１）に応じた２値識別処理を行
う。もちろん、２値識別回路２０をビタビ復号回路で実
現することができる。

【００４９】上述したディジタル信号識別回路は、ディ
ジタル・ビデオ信号記録再生装置（ディジタルＶＴＲ装
置）におけるビデオ再生信号の復号を例示したが、本発
明のディジタル信号識別回路はディジタルＶＴＲ装置に
限定されず、種々のディジタル信号識別回路、たとえ
ば、光ディスク装置などにおけるディジタル信号識別回
路などもな適用できる。

【００５０】

【発明の効果】本発明によれば、微分系の等化を行う利
点を活かしながら、正確なサンプリングクロックによっ
て、位相ずれ、レベル変動の影響を受けず、かつ、温度
変化または経年変化の影響を受けない、精度のよい迅速
な２値復号が行える。従って高速レート／高密度の記録
が実現できる。

【図面の簡単な説明】

【図１】図１は本発明の実施の形態としてのディジタル
信号２値識別回路の構成図である。

【図２】図２（Ａ）〜（Ｃ）はパーシャルレスポンス
（１，−１）に等化された信号の２Ｔ，３Ｔ，４Ｔのパ
ルスの応答波形図である。

【図３】図３（Ａ）〜（Ｃ）はパーシャルレスポンス
（１，１，−１，−１）に等化された信号の２Ｔ，３
Ｔ，４Ｔのパルスの応答波形図である。

【図４】図４は図１に示したディジタル信号２値識別回
路における位相誤差検出器の回路構成図である。

【図５】図５は図１に示したディジタル信号２値識別回
路における位相変調器の回路構成図である。

【図６】図６（Ａ）〜（Ｈ）は図１のディジタル信号２
値識別回路の各部における信号波形を示すグラフであ
る。

【図７】図７は積分検出方法のディジタル信号識別回路
の回路構成図である。

【図８】図８（Ａ）〜（Ｅ）は図７のディジタル信号識
別回路の動作を示す信号波形図である。

【図９】図９は横軸に周波数をとり縦軸に振幅をとった
ときの再生信号のナイキスト第１基準の波形等化信号を
示すグラフである。

【図１０】図１０は図９に示したナイキスト等化された
信号のアイパターンを示すグラフである。

【図１１】図１１は振幅検出方法のディジタル信号識別
回路の回路構成図である。

【図１２】図１２（Ａ）〜（Ｆ）は図１５のディジタル
信号識別回路の動作を示す信号波形図である。

【図１３】図１３は横軸に周波数をとり縦軸に振幅をと
った再生信号のパーシャルレスポンスの波形等化信号を
示すグラフである。

【図１４】図１４は図１３に示した信号のアイパターン
を示すグラフである。

【符号の説明】

１・・積分等化器 Ｓ１・・積分等
化信号 ２・・コンパレータ Ｓ２・・比較結
果信号 ３・・クロック発生器 Ｓ３・・クロッ
ク信号 ４・・同期化回路 Ｓ４・・同期化
信号 ５・・パーシャルレスポンス等化器 Ｓ５・・ＰＲ等
化信号 ８・・Ａ／Ｄ変換器 Ｓ８・・Ａ／Ｄ
変換データ ２０・・２値識別回路 ２５・・加算イネーブル信号発生器 Ｓ２５・・加算
イネーブル信号 ２７・・位相変調器 Ｓ２７・・位相誤差に基づいて位相 ２７１・・鋸歯状波発生回路 変調したクロック信号 ２７２・・コンパレータ ２７３・・パルス整形回路 ２９・・位相誤差検出器 Ｓ２９・・位相
誤差信号 ２９１・・積算器 ２９２・・Ｄ／Ａ変換器 ２９３・・ローパスフィルタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｌ 25/40 Ｈ０４Ｌ 25/40 Ｃ // Ｈ０３Ｍ 5/04 Ｈ０３Ｍ 5/04

Claims (14)

【特許請求の範囲】
1. 【請求項１】識別すべき信号から基準クロック信号を発
   生するクロック発生手段と、 前記識別すべき信号を積分等化し、該積分等化信号をパ
   ーシャルレスポンス等化する等化手段と、 該等化手段で等化した信号を所定のサンプリングクロッ
   ク信号でディジタル信号に変換するＡ／Ｄ変換手段と、 該Ａ／Ｄ変換した結果から位相誤差を算出し、該位相誤
   差に応じて前記クロック信号を位相調整し、該位相調整
   したクロック信号を前記Ａ／Ｄ変換手段のサンプリング
   クロック信号として提供するクロック信号調整手段と、 前記Ａ／Ｄ変換手段でＡ／Ｄ変換した結果を２値識別す
   る２値識別手段とを具備するディジタル信号識別回路。
2. 【請求項２】前記クロック発生手段は、 前記識別すべき信号を積分等化する積分等化器と、 該積分等化信号を所定の基準レベルで比較し、前記積分
   等化信号が所定レベルを越えていると第１の論理値を有
   する比較結果信号を出力する比較器と、 該比較結果を基に位相同期方式でクロック信号を発生す
   るクロック発振回路とを有する請求項１記載のディジタ
   ル信号識別回路。
3. 【請求項３】前記クロック発振回路は、位相比較手段
   と、該位相比較手段からの位相差を積分する積分手段
   と、該積分手段で積分した結果に応じた発振周波数のク
   ロック信号を発生する電圧制御型発振回路とを有し、 前記位相比較手段は、前記比較手段で算出した比較結果
   信号と前記電圧制御型発振回路からの信号との位相差を
   算出する請求項２記載のディジタル信号識別回路。
4. 【請求項４】前記等化手段は、 前記識別すべき信号を積分等化する積分等化器と、 該積分等化信号を所定のパーシャルレスポンス等化する
   パーシャルレスポンス等化器とを有する請求項１記載の
   ディジタル信号識別回路。
5. 【請求項５】前記クロック発生手段における積分等化器
   と、前記等化手段における積分等化器とが両者に共用さ
   れている請求項４記載のディジタル信号識別回路。
6. 【請求項６】前記積分等化手段はナイキスト等化を行
   う、請求項５記載のディジタル信号識別回路。
7. 【請求項７】前記パーシャルレスポンス等化手段はＰＲ
   （１，−１）のパーシャルレスポンス等化を行う、請求
   項４記載のディジタル信号識別回路。
8. 【請求項８】前記パーシャルレスポンス等化手段はＰＲ
   （１，０，−１）のパーシャルレスポンス等化を行う、
   請求項４記載のディジタル信号識別回路。
9. 【請求項９】前記パーシャルレスポンス等化手段はＰＲ
   （１，１，−１，−１）のパーシャルレスポンス等化を
   行う、請求項４記載のディジタル信号識別回路。
10. 【請求項１０】前記クロック信号調整手段は、 前記比較手段からの比較結果信号を前記クロック信号に
    応じて同期化する同期化手段と、 該同期化手段からの同期化信号と該同期化信号を１クロ
    ック分遅延して信号とのＡＮＤ論理を取ったイネーブル
    信号を発生させる位相誤差算出イネーブル信号発生手段
    と、 前記加算イネーブル信号がイネーブル状態のとき、前記
    Ａ／Ｄ変換信号から位相誤差を検出する位相誤差検出手
    段と、 該位相誤差検出手段で検出した位相誤差に基づき、前記
    クロック信号発生手段で発生させたクロック信号の位相
    を変調する位相変調手段とを有し、 該位相変調したクロック信号を、前記Ａ／Ｄ変換手段の
    サンプリングクロック信号および前記２値識別手段のク
    ロック信号として用いる請求項１記載のディジタル信号
    識別回路。
11. 【請求項１１】前記位相誤差検出手段は、 前記イネーブル信号に応答して前記Ａ／Ｄ変換手段から
    出力されたディジタル信号を積分する積分手段と、 該積分手段で積分した信号をアナログ信号に変換するＤ
    ／Ａ変換手段と、 該Ｄ／Ａ変換手段で変換したアナログ信号の低域成分を
    通過させるフィルタ手段とを有する請求項１０記載のデ
    ィジタル信号識別回路。
12. 【請求項１２】前記位相変調手段は、 前記クロック発生手段からのクロック信号から所定周期
    の鋸歯状波を発生させる鋸歯状波発生手段と、 該鋸歯状波信号と前記位相誤差検出手段からの位相誤差
    信号と比較して、前記位相誤差信号より鋸歯状波の振幅
    が高いときハイレベル信号を出力する比較手段とを具備
    する請求項１０記載のディジタル信号識別回路。
13. 【請求項１３】前記２値識別手段は、前記パーシャルレ
    スポンス等化に応じたＮＲＺＩ処理手段を有する請求項
    １記載のディジタル信号識別回路。
14. 【請求項１４】前記２値識別手段は、前記パーシャルレ
    スポンス等化に応じたビタビ復号手段を有する、請求項
    １記載のディジタル信号識別回路。