JPH1144872A

JPH1144872A - 液晶駆動用半導体装置

Info

Publication number: JPH1144872A
Application number: JP21591897A
Authority: JP
Inventors: Katsumi Abe; 勝美安部
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-07-25
Filing date: 1997-07-25
Publication date: 1999-02-16
Anticipated expiration: 2017-07-25
Also published as: JP3097612B2

Abstract

(57)【要約】【課題】アクティブマトリックスＴＦＴ型液晶表示装置
の高精細・多階調化のために精度の高い電圧を短い水平
期間で印加できるソースドライバの提供。【解決手段】アクティブマトリックス型液晶表示装置駆
動用のソースドライバにおける、高精度化のためのオフ
セットキャンセル機能を持つＳＣ−ＤＡＣにおいて、オ
フセットキャンセルを１フレームに一度行うことによ
り、各水平期間における実際の駆動時間を長くして、精
度の高い電圧を液晶に印加できるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
ックス型液晶表示装置に関し、特に、ＴＦＴアクティブ
マトリックス型液晶表示装置に画素信号を送出する液晶
駆動用半導体装置に関する。

【０００２】

【従来の技術】マトリックス型液晶表示装置として、液
晶パネル内にアドレス用のＴＦＴ（薄膜トランジスタ）
をマトリックス上に組み込むことによって表示を得るＴ
ＦＴアクティブマトリックス型液晶表示装置が現在主流
である。

【０００３】図１０は、ＴＦＴアクティブマトリックス
型液晶表示装置の構成を示す図である。また図１１に、
液晶表示パネルの内部構成を示す。ＴＦＴアクティブマ
トリックス型液晶表示装置の駆動には、画素信号を送出
するソースドライバ１４と、線順次走査を行うための走
査信号を送出するゲートドライバ１３と、が用いられ
る。

【０００４】ゲートドライバ１３は、画像信号から信号
変換回路１２を通して生成される行電極走査のためのタ
イミング信号に従って、ＴＦＴのゲート電極に電圧を印
加する。その動作は、１水平期間（走査期間）Ｈとする
と、Ｈをパルス値とする走査信号を１行づつ走査電極に
印加し、パネル上のＴＦＴを行ごとに順々にオン状態に
することである。ただし１水平期間（走査期間）Ｈは、
行電極の１フレーム（全走査期間）をＴ、行電極数をＮ
とするとＨ＝Ｔ／Ｎで与えられる。

【０００５】画像信号は、信号変換回路１２とγ補正回
路１１により液晶の電圧−透過率特性に応じた交流駆動
信号に変換され、ソースドライバ１４は変換された信号
に応じた電圧を、ゲートドライバ１３によりオン状態と
なったＴＦＴ（図１１参照）を通して液晶に印加する。
この動作をすべての行電極分繰り返すことにより、すべ
ての画素の液晶に適当な電圧を印加することができる。
上記動作を行電極分繰り返した時間が１フレームとな
る。ただし、１フレーム期間Ｔは、人が線順次走査を認
識できない時間でなければならず、１水平期間Ｈは液晶
層の容量Ｃ１ｃにかかる電圧がソースドライバにより印
加される電圧となる時間より長くする必要がある。

【０００６】ＴＦＴアクティブマトリックス型液晶表示
装置において、階調表示は液晶に印加する電圧を変える
ことで実現している。上下の偏光板との間に挟まれた液
晶の電気的光学的性質により、液晶に加えられた電圧に
従って、光の透過率が変動する。

【０００７】このため、液晶パネルの背後のバックライ
トから液晶パネルを透過する光の明暗＝階調は、液晶に
印加される電圧により決定される。液晶パネルを透過す
る光をＲＧＢ（赤・緑・青）のカラーフィルタに通すこ
とにより多色表示を実現している。例えば、階調が６４
階調の場合は、Ｒ×Ｇ×Ｂ＝６４×６４×６４＝２６万
色表示可能であり、２５６階調の場合は、１６７８万色
（フルカラー）表示が可能である。

【０００８】現在、ＴＦＴアクティブマトリックス型液
晶表示装置の多色化（多階調化）・高精細化が進んでい
る。

【０００９】液晶の電圧−透過率特性によれば、透過率
が中間レベルの場合、電圧のわずかな変化に対し、透過
率が大きく変動する。多階調を実現するためには、液晶
が期待される透過率を持つような、精度の高い電圧を液
晶層に印加できなくてはならない。

【００１０】例えば、６４階調レベルでは、印加電圧の
精度は±１０ｍＶを必要とし、テレビに匹敵する多色表
示となる２５６階調では±５ｍＶの精度を必要とする。

【００１１】ところで、ソースドライバの出力に使用さ
れている演算増幅器のオフセット電圧は、同一チップ内
でも数ｍＶのばらつきがある。例えば、パネルに同一階
調を表示させる場合、液晶の電圧−透過率特性に従っ
て、各画素にはソースドライバから同じ電圧が印加され
るはずである。しかし、各画素に電圧を印加するソース
ドライバ内の各演算増幅器のオフセット電圧が異なる際
には、画素間でオフセット電圧分異なる電圧が印加され
るため、液晶の透過率に違いが現れる。

【００１２】階調数が多いときには、わずかな液晶の透
過率の違いが表示装置における階調の違いとなって現
れ、表示装置の品質を落とす。従って、多階調化を進め
るためには、オフセット電圧を無視できるようなオフセ
ットキャンセル機能を持つ必要がある。

【００１３】ところで、高精細化は、画素数を増加する
ことにより細かな表示を可能にすることである。その
際、行電極数が増加するため、１水平期間を短くしなく
てはならない。例えば、ＸＧＡ(extended graphics arr
ay)表示（画素数１０２４×７６８）の場合、１水平期
間は約１８μｓ以下である必要があり、Ｓ−ＸＧＡ表示
（画素数１２８０×１０２４）の場合では、１水平期間
を約１３μｓ以下としなければならない。

【００１４】従って、多色化・高精細化を同時に実現す
るためには、ソースドライバは、精度の高い電圧を短い
時間で液晶装置に印加できなければならない。

【００１５】次に、現在一般的に用いられているソース
ドライバについて説明する。

【００１６】現在用いられているソースドライバは、デ
ジタル入力／アナログ出力が中心である。デジタル入力
／アナログ出力型のソースドライバのブロック図を図１
２に示す。外部から階調に応じたデジタル信号を入力し
（６４階調なら６ビット、２５６階調なら８ビットデジ
タルデータである）、クロックに同期して全出力分のデ
ジタルデータを順々にレジスタに格納する。その後、全
データをラッチ３でラッチするとともに、液晶の電圧−
透過率特性と適合するレベル電源電圧入力を持つデジタ
ル−アナログ変換回路（Ｄ／Ａコンバータ）４を通し
て、前記デジタル入力に対応したアナログ電圧を出力す
る。Ｄ／Ａコンバータ４には出力タイミング信号及びレ
ベル電源／基準電源が入力される。

【００１７】オフセットキャンセル機能を持つ、容量を
用いたＤ／Ａコンバータの回路の一例を図１３に示す。
この形式のＤ／Ａコンバータは、「スイッチドキャパシ
タ型Ｄ／Ａコンバータ」（「ＳＣ−ＤＡＣ」という）と
呼ばれるものである。現在のところ、ＳＣ−ＤＡＣは、
オフセットキャンセル機能をシンプル（簡易）な形で持
つことができ、チップサイズの面でも最もバランスの取
れたＤ／Ａコンバータである。図１３を参照すると、こ
の回路の構成は、アナログ入力としてレベル電源Ｖ１、
Ｖ２と基準電源電圧Ｖｒを備え、入力デジタルデータの
ビット数と対応する比を持つ入力容量Ｃ０〜Ｃｎと出力
に接続される出力容量Ｃｏｓを持つ。さらに、入力容量
と出力容量を並列接続した配線を反転入力とし、基準電
源電圧Ｖｒを非反転入力とする演算増幅器１５と、入力
デジタルデータに従ってレベル電源Ｖ１、Ｖ２と入力容
量との接続を変えるスイッチＳ１〜Ｓｎ、ＳＣ−ＤＡＣ
の動作状態を切り替えるＳＷ１〜ＳＷ５を持つ。

【００１８】図１３に示したＳＣ−ＤＡＣの回路動作に
ついて以下に説明する。

【００１９】第一の動作状態として、出力端子ＯＵＴを
介して外部負荷に接続されているスイッチＳＷ２がオフ
された後に、出力容量Ｃｏｓに接続されているスイッチ
ＳＷ１の他端を、演算増幅器１５の非反転入力となって
いる基準電源電圧Ｖｒと接続し、スイッチＳＷ３をオン
する。さらに、スイッチＳＷ４がオフし、スチイＳＷ５
がオンするとともに、スイッチＳ１〜Ｓｎを、デジタル
入力信号のビット数に合わせて重みづけられた容量Ｃ０
〜Ｃｎが基準電源電圧ＶｒとスイッチＳＷ５を通して接
続するように、切り替える。この状態におけるＤ／Ａコ
ンバータを図１４に示す。

【００２０】このとき、演算増幅器１５はボルテージフ
ォロワとして働き、反転入力端ノードであるα点の電圧
Ｖαは理想的には演算増幅器１５の非反転入力に接続さ
れている基準電源電圧Ｖｒとなる。実際には、演算増幅
器１５がオフセット電圧を持っているため、α点での電
圧は、基準電源電圧Ｖｒに前記演算増幅器１５のオフセ
ット電圧ΔＶを加えたものとなる。

【００２１】つまり、この動作状態では、出力容量Ｃｏ
ｓ、Ｃ０〜Ｃｎに、演算増幅器１５のオフセット電圧分
の電荷を蓄積させることになる。この時のα点での波形
を図１５に示す。

【００２２】図１５に示す通り、この動作状態におい
て、演算増幅器１５（図１４参照）は出力容量Ｃｏｓ、
入力容量Ｃ０〜Ｃｎ等を負荷として持つボルテージフォ
ロワを構成している。ここで、Ｃｏｓ、Ｃ０〜Ｃｎは液
晶パネルの負荷に対して、チップサイズの制限上かなり
小さく、１／２０程度の大きさである。演算増幅器１５
は、液晶パネルの負荷に合わせて駆動能力を決定するた
め、回路内の軽い負荷に対してはリンギングし易くな
る。このため、α点における電圧Ｖαが安定するために
は、数μｓ時間を必要とする。

【００２３】図１５を参照すると、α点における電圧Ｖ
αが安定した後、スイッチＳＷ１を演算増幅器１５の出
力と接続するとともに、スイッチＳＷ３をオフする。さ
らに、スイッチＳＷ５をオフ、スイッチＳＷ４をオンし
た後に、スイッチＳ１〜Ｓｎをデジタル入力データに合
わせてレベル電源入力Ｖ１、またはＶ２に接続する。引
き続き、スイッチＳＷ２をオンして、液晶パネル負荷に
電圧を印加する。この状態におけるＤ／Ａコンバータの
回路を図１６に示す。この時、α点での電圧は、容量Ｃ
ｏｓを通してボルテージフォロワが成立しているため、
基準電圧Ｖｒと演算増幅器１５のオフセット電圧ΔＶの
和となる。

【００２４】上記第一の動作状態を左辺とし、上記第二
の動作状態を右辺とすると、α点における全電荷保存式
は次式（１）となる。

【００２５】｛（Ｖｒ＋ΔＶ）−Ｖｒ｝ｎＣ＋｛（Ｖｒ＋ΔＶ）−Ｖｒ｝（ａ−ｎ）Ｃ＋｛（Ｖｒ＋ΔＶ）−Ｖｒ｝ｘＣ＝｛Ｖα−Ｖ１｝ｎＣ＋｛Ｖα−Ｖ２｝（ａ−ｎ）Ｃ＋（Ｖα−Ｖｏｕｔ）ｘＣ … （１）

【００２６】ここで、Ｃｏｃ＝ｘＣ、ｎ＝１〜Ｎ−１、
ａ＝Ｎ（Ｃは単位容量値）とし、出力電圧をＶｏｕｔと
する。

【００２７】Ｖα＝Ｖｒ＋ΔＶを代入して、Ｖｏｕｔに
ついて解くと次式（２）となる。

【００２８】

【００２９】以上のように、Ｄ／Ａコンバータは、１水
平期間内で、第一の動作状態において演算増幅器１５の
オフセット電圧を各容量に記憶し、第二の動作状態にお
いて、記憶されたオフセット電圧分の電荷をデジタル入
力に合わせて再分配することで、入力した電圧を、上式
（２）に従って増幅したアナログ電圧を出力する。

【００３０】上記したＳＣ−ＤＡＣの動作のタイミング
チャートを図１７に示す。図１７（Ａ）の出力タイミン
グ信号は、液晶パネル負荷との接続に関するスイッチＳ
Ｗ２の切り替えに対応する。図１７（Ｂ）のＳＣ−ＤＡ
Ｃ状態切り替えスイッチ信号は、スイッチＳＷ１、ＳＷ
３、ＳＷ４、ＳＷ５の接続の切り替えやオン／オフに関
する信号のタイミングを示しており、このタイミングに
従って、第一の動作状態と第二の動作状態が切り替えら
れる。

【００３１】上記第一の動作状態について既に説明した
ように、ＳＣ−ＤＡＣをボルテージフォロワとして構成
し、軽い負荷ＣｏｃとＣ０〜Ｃｎにオフセット電圧分の
電荷を蓄積するためには、３〜５μｓの時間が必要とさ
れる。

【００３２】一方、液晶パネル上の負荷に、精度のよう
電圧を印加するためには、１０μｓ程度の時間を必要と
する。従って、ＸＧＡ表示の場合の１水平期間１８μｓ
の時には、十分液晶パネル上の負荷に電圧を印加でき
る。しかし、Ｓ−ＸＧＡ表示の場合には、１水平期間が
１３μｓ以下である必要があるため、以上のような動作
のＳＣ−ＤＡＣを用いて駆動することはできない。

【００３３】

【発明が解決しようとする課題】以上説明したように、
ＴＦＴアクティブマトリックス型液晶表示装置の高精細
化が進むにつれ、１水平期間を短縮する必要がある。Ｓ
−ＸＧＡ表示では、１水平期間を１３μｓ以下にしなけ
ればならない。

【００３４】一方、多色化（多階調化）を実現するため
には、精度の面でソースドライバ内の演算増幅器のオフ
セット電圧が問題となるが、オフセットキャンセル回路
を用いることで高精細化が可能となる。

【００３５】ＳＣ−ＤＡＣの場合、演算増幅器をボルテ
ージフォロワとして用い、オフセット電圧を容量に蓄積
してオフセットキャンセルを実現するが、オフセット電
圧を容量に蓄積するのに３〜５μｓかかる。さらに、液
晶パネル上の負荷に電圧を印加するのに１０μｓ程度必
要とするため、多色化を可能とする高精度の電圧を液晶
に印加するための１水平期間は、ＳＣ−ＤＡＣの場合、
約１８μｓ程度である必要がある。

【００３６】多色化かつ高精細化を進めるためには、上
記２条件を満足する必要があるが、現状の多色化と高精
細化のための条件は矛盾する。従って、現在の方法で
は、Ｓ−ＸＧＡ表示での多階調化を実現することはでき
ない。

【００３７】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、ＴＦＴアクティブ
マトリックス型液晶表示装置の多色化かつ高精細化を実
現するための、アクティブマトリックス型液晶表示装置
を駆動するソースドライバを提供することにある。

【００３８】

【課題を解決するための手段】前記目的を達成するため
本発明のＴＦＴアクティブマトリックス型液晶表示装置
駆動用のソースドライバは、ＴＦＴアクティブマトリッ
クス型液晶表示装置の多色化かつ高精細化に対応して、
短い水平期間で精度の高い電圧を液晶に印加することが
できるようにしたものであり、より具体的には、ソース
ドライバ内のオフセットキャンセル機能を持つＳＣ−Ｄ
ＡＣ回路において、ＳＣ−ＤＡＣ内の演算増幅器のオフ
セット電圧を記憶する第一の動作状態を１フレームに一
度または数水平期間に一度のみ実現し、その後に、デジ
タルデータ入力に合わせて出力する第二の動作状態を実
現する一方、他の各水平期間では、第二の動作状態のみ
実現する手段を有する。

【００３９】さらに、前記ＳＣ−ＤＡＣの動作状態の切
り替えは、外部から信号を得て実現する手段、または内
部で水平期間数をカウントする手段を有することで実現
される。

【００４０】［発明の概要］ソースドライバ内のオフセ
ットキャンセル機能を持つＳＣ−ＤＡＣは、１フレーム
または、数水平期間ごとに信号を得て、第一の動作状態
と第二の動作状態を切り替える。

【００４１】第一の動作状態で、ＳＣ−ＤＡＣは、ＳＣ
−ＤＡＣ内の容量を駆動するボルテージフォロワとして
働き、３〜５μｓの時間でＳＣ−ＤＡＣ内の各容量にＳ
Ｃ−ＤＡＣ内の演算増幅器のオフセット電圧分の電荷を
蓄積する。第一の動作状態が終了した後に、第二の動作
状態において、入力されるデジタルデータに従ってアナ
ログ電圧を液晶に印加する。

【００４２】他の水平期間においては、第二の動作状態
のみ実現する。

【００４３】前記第一の動作状態と第二の動作状態をと
もに実行する水平期間と、第二の動作状態のみ実行する
水平期間は、外部からの信号又は内部で水平期間をカウ
ントすることにより区別する。

【００４４】以上の動作の結果、第二の動作状態のみを
行う場合には、１水平期間が１３μｓ以下の時でさえ
も、精度の高い電圧を液晶に印加することができる。一
方、１フレームごとの第一の動作状態と第二の動作状態
を行う水平期間では、フレーム間では時間がとれるた
め、精度の高い電圧を液晶に印加することができる。ま
た数水平期間ごとの第一の動作状態と第二の動作状態を
行う水平期間では、１フレームごとに第一の動作状態と
第二の動作状態を行う水平期間をずらすことにより、パ
ネル上では精度よく表示できる。

【００４５】

【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。

【００４６】［実施の形態１］本発明の第一の実施の形
態について説明する。本発明の第一の実施の形態におい
て、オフセットキャンセル機能を持つスイッチドキャパ
シタ型デジタル−アナログコンバータ（「ＳＣ−ＤＡ
Ｃ」という）は、前述した図１３に示す構成からなり、
アナログ入力としてレベル電源Ｖ１、Ｖ２と基準電源電
圧Ｖｒを持ち、入力デジタルデータのビット数と対応す
る比を持つ入力容量Ｃ０〜Ｃｎと、出力に接続される出
力容量Ｃｏｓを持つ。さらに、入力容量と出力容量を並
列に接続した配線を反転入力とし、基準電源電圧Ｖｒを
非反転入力とする演算増幅器１５と、入力デジタルデー
タに従ってレベル電源Ｖ１、２と入力容量との接続を変
えるスイッチＳ１〜Ｓｎ、ＳＣ−ＤＡＣの動作状態を切
り替えるＳＷ１〜ＳＷ５を備えている。

【００４７】図１３に示した従来のＳＣ−ＤＡＣの動作
のタイミングチャートは、前述したように、図１７に示
されている。図１７の出力タイミング信号は、液晶パネ
ル負荷との接続に関するＳＷ２を切り替えるタイミング
を示す。ＳＣ−ＤＡＣ状態切り替えスイッチ信号は、Ｓ
Ｗ１、ＳＷ３、ＳＷ４、ＳＷ５の切り替えやオン／オフ
に関する信号のタイミングを示しており、このタイミン
グに従って、第一の動作状態と第二の動作状態が切り替
えられる。第一の動作状態は前記の通り、前記演算増幅
器１５をボルテージフォロワとして用い、軽い負荷Ｃ０
〜Ｃｎ、Ｃｏｓを駆動するため、演算増幅器１５の出力
が安定するまでに数μｓの時間がかかる。従って、もし
Ｓ−ＸＧＡパネルに合わせて、１水平期間を１３μｓと
すれば、第二の動作状態は、１０μｓ以下となるため、
精度のよい電圧を液晶に印加することはできない。

【００４８】本発明の第一の実施の形態における実施例
１のタイミングチャートを図１に示す。この実施例１
は、フレーム間の境界において通常の一水平期間の間隔
よりもかなり長く時間が取れることを利用して、第一の
動作状態を１フレームに一度のみ実行することで、他の
各水平期間においては第一の動作状態を伴うことなく、
第二の動作状態におけるデジタルデータに従ってスイッ
チの接続の変更を行う。この時、一水平期間中ほとんど
の期間で第二の動作状態にすることができ、精度の高い
電圧を液晶に印加するのに十分な時間がとれる。

【００４９】以上の動作の内容は、従来、各水平期間に
おいて第一の動作状態で演算増幅器１５のオフセット電
圧に対応する電荷をＳＣ−ＤＡＣの各容量に蓄積し、第
二の動作状態でデジタルデータに従って分配することで
アナログ出力を電圧していたが、本発明の第一の実施の
形態では、フレーム間に実行される第一の動作状態でＳ
Ｃ−ＤＡＣの各容量に演算増幅器１５のオフセット電圧
に対応する電荷を蓄積し、１フレームの間は、フレーム
間に蓄積された電荷を各容量に分配することでアナログ
電圧を出力するようにしている。

【００５０】本発明の第一の実施の形態に従えば、Ｓ−
ＸＧＡパネルに合わせて１水平期間を１３μｓとする
と、各水平期間において第一の動作状態は必要なく、出
力タイミング信号はデジタルデータの切り替えなどに１
μｓ程度の時間幅を必要とするのみであるので、一水平
期間１３μｓの内液晶に電圧を印加するのに１２μｓが
当てられるため、精度のよい電圧が液晶に印加すること
が実現できる。また、フレーム間に、前記第一の動作状
態を実現する際には、フレーム間で十分時間がとれるこ
とを利用して、フレーム間の場合のみ水平期間を延ばせ
ば、フレーム間での出力も精度のよい電圧を液晶に印加
することができる。

【００５１】本発明の第一の実施の形態のソースドライ
バは、図３に示すようなブロック構成を備え、これまで
に使用されている出力タイミング信号に加え、外部から
フレーム毎にＳＣ−ＤＡＣの動作状態を切り替える信号
（状態切替え信号）を入力し、図４に示すような回路を
用いることで実現できる。

【００５２】図４に示した回路は、図１に示した実施例
１の動作を実現する回路構成の一例である。出力タイミ
ング信号とフレーム毎のＳＣ−ＤＡＣの動作状態を切り
替える信号を入力とし、内部にＮＯＲゲートＮＯＲ１と
インバータＩＮＶ１を用いるだけの簡単な構成を持つ。

【００５３】図５に、図４に示した回路の動作を説明す
るためのタイミングチャートを示す。短い幅を持つ出力
タイミング信号ＩＮ１と、演算増幅器１５（図１３参
照）が第一の動作状態におけるボルテージフォロワの出
力が安定するほどの幅を持つフレーム毎の信号ＩＮ２を
ＮＯＲゲートＮＯＲ１の入力とする。フレーム毎のＳＣ
−ＤＡＣの動作状態を切り替える信号がＨで出力タイミ
ング信号もＨとなる信号を同時に入力するようなフレー
ム間の水平期間の場合には、フレーム毎のＳＣ−ＤＡＣ
の動作状態を切り替える信号の値を持つ出力Ｏ１が得ら
れる。他の水平期間の場合には、フレーム毎のＳＣ−Ｄ
ＡＣの動作状態が切り替える信号がＬ固定で、出力タイ
ミング信号がＨとなる信号が入力となり、出力タイミン
グ信号と同じ短い幅を持つ出力Ｏ１が得られる。

【００５４】この出力Ｏ１を新たな出力タイミング信号
とし、フレーム毎のＳＣ−ＤＡＣの動作状態を切り替え
る信号をそのままＳＣ−ＤＡＣの動作状態を切り替える
信号とすれば，図１に示した本発明の第一の実施の形態
の動作を実現することができる。

【００５５】ただし、１フレームに一度行われる第一の
動作状態において各容量に記憶されるオフセット電圧
は、次フレーム間で実行される第一の動作状態で再記憶
されるまで精度よく記憶され続けなければ、ＳＣ−ＤＡ
Ｃの出力電圧の精度の低下を引き起こし、表示パネルの
品質を落とす。そのためには、記憶された電圧（電荷）
が変化しないように、インピーダンスが高く、リークが
小さなＭＯＳトランジスタやメタル容量によってＳＣ−
ＤＡＣを構成する必要がある。

【００５６】本発明の第一の実施の形態の別の実施例の
動作タイミングチャートを図２に示す。

【００５７】図２に示す例は、図１に示す例と同様に、
従来の出力タイミング信号に加え、数水平期間おきに前
記第一の動作状態におけるボルテージフォロワの出力が
安定する程度の幅を持つ信号を取り入れることで実現で
きる。ただし、ボルテージフォロワの出力が安定する程
度の幅を持つ信号は、オフセットキャンセル機能を持つ
ＳＣ−ＤＡＣの出力精度がリークのために低下しない水
平期間毎にＨ期間を持つ。

【００５８】この場合も、前記第一の動作状態における
ボルテージフォロワの出力が安定する幅を持つ信号が、
Ｈ出力を持つ水平期間において前記第一の動作状態と第
二の動作状態を実行し、Ｌ出力を持つ水平期間では第二
の動作状態のみ実行する。さらに、この第一と第二の動
作をともに実行する水平期間は、いつも同じ液晶パネル
上の行のＴＦＴがオンする水平期間とするのではなく、
フレーム毎に液晶パネル上の異なる行のＴＦＴをオンす
る水平期間とする。

【００５９】以上の動作を行うことにより、１秒間で６
０フレーム動作するようなパネルの場合、液晶パネル上
の任意の行は、（１）１秒間に、ある１フレームのみ第
一の動作状態と第二の動作状態を実行し、他の５９フレ
ームでは第二の動作状態のみ実行する、又は、（２）６
０フレーム全ての場合に第二の動作状態のみ実行する、
のいずれかとなる。上記（２）の場合には、液晶に電圧
を印加する時間が長いので精度の高い電圧を液晶に印加
できる。

【００６０】上記（１）の場合でも、第一と第二の動作
状態を行うフレームにおいては、精度がいくらか落ちる
と考えられるが、他のフレームでは十分に印加時間を取
れるので精度の高い電圧を液晶に印加することができ、
表示パネル上での表示品質の低下を避けることができ
る。

【００６１】図２に示した例においても、動作状態を変
える信号は外部から取り込むため、図４に示した回路構
成にては、タイミング動作を実現できる。

【００６２】図１に示した例では、ＳＣ−ＤＡＣ内の差
動増幅器のオフセットキャンセルを記憶する第一の動作
を１フレームに一度実施しているが、回路のリークが出
力の精度を落とさない程度であることが条件であった。
しかし、実際にはいくらかのリークが存在する可能性は
あり、１フレーム毎では十分な精度が得られないことが
考えられる。一方、図２に示した例においては、リーク
に合わせて１フレーム内の数水平期間のみで第一の動作
を行うことで前記リークの問題を避けることができると
いう利点がある。

【００６３】［実施の形態２］本発明の第二の実施の形
態のブロック構成を図６に示す。

【００６４】前記第一の実施の形態では、外部からの信
号に従って第一の動作状態を行うが、この実施の形態に
おいては、装置内部に出力タイミング信号をカウントす
る回路６を設けることにより、外部か１フレームに一度
のＳＣ−ＤＡＣの状態を切り替える信号を受けることな
く、前記第一の実施の形態の実施例１の動作を行い、他
の各水平期間では第二の動作状態のみを実行すること
で、短い水平期間で精度のよい電圧を液晶に印加するこ
とが実現できる。

【００６５】この実施の形態における回路構成の一例
を、図４、図７乃至図９に示す。

【００６６】図７を参照すると、出力タイミング信号の
短い幅をＳＣ−ＤＡＣのボルテージフォロワ出力が安定
する幅を持つように波形を変形する回路７（詳細は図８
参照）と、その変形した波形をカウントする回路８（詳
細は図９参照）と、前記２つの回路の出力のＮＡＮＤを
取り反転した信号と外部からの出力タイミング信号を２
入力とする前記第一の実施の形態で説明した新たな出力
タイミング信号を生成する回路５（図４参照）と、から
構成されている。

【００６７】前記出力タイミング信号の短い幅を前記第
一の実施の形態におけるＳＣ−ＤＡＣのボルテージフォ
ロワ出力が安定する幅を持つように波形を変形する回路
７の一例を図８に示す。図８を参照すると、この回路７
は、遅延回路とＮＯＲゲートを用いており、この回路構
成の利点は、構成が簡単なこと、及び、自由に変形後の
波形の幅が選択できる点である。ＮＯＲゲートを２入力
とすれば前記出力タイミング信号の幅の２倍程度までの
幅までしか変形できないが、ＮＯＲゲートを３入力、４
入力とするとともに遅延回路も増やしていけば、前記タ
イミング信号の３倍、４倍の幅まで波形を変形すること
ができる。

【００６８】幅を変えた波形をカウントする回路８は、
トグルフリップフロップとＮＯＲゲートから構成されて
いる。

【００６９】Ｓ−ＸＧＡパネルの場合の前記出力タイミ
ング信号の幅を変えた信号のカウント回路８の回路構成
の一例及びその動作タイミングチャートを図９に示す。

【００７０】Ｓ−ＸＧＡパネルの場合の画素数は１０２
４×７６８であるため、１フレームは７６８水平期間と
なる。従って、１フレームに一度前記第一の動作状態を
実現するには、カウンタは２進カウンタで１０ビット分
必要とし、７６７回前記出力タイミング信号の幅を変え
た信号をカウントした場合のカウンタの出力を検出す
る。ただし、トグルフリップフロップ９を使用して検出
した信号の幅は１水平期間の幅となる。

【００７１】図７に示すように、出力タイミング信号の
幅を変えた信号を生成する回路７の出力と前記出力タイ
ミング信号の幅を替えた信号をカウントする回路８の出
力をＮＡＮＤゲートとインバータに入力することによ
り、ＳＣ−ＤＡＣの状態切り替え信号を生成し、ＳＣ−
ＤＡＣ状態切り替え信号と出力タイミング信号を２入力
ＮＯＲゲートの入力にすることで、本発明の第二の実施
の形態における外部から１フレームに１回入力するＳＣ
−ＤＡＣを第一の動作状態にする信号に対応する信号が
生成できる。

【００７２】この信号を、前記第一の実施の形態で説明
した新たな出力タイミング信号を生成する回路と同じ回
路に、前記出力タイミング信号とともに入力することに
より、前記第一の実施の形態の実施例１と同じ動作を実
行することができる。従って、本発明の第二の実施の形
態においては、外部から特別な信号を取り入れることな
しに、短い水平期間で、精度の高い電圧を液晶に印加す
ることができる。

【００７３】本発明の第二の実施の形態の別の例につい
て説明する。この例では、カウント回路８のカウント数
をＳＣ−ＤＡＣ回路のリークが出力精度を落とさない数
水平期間分とすることで、第一の状態の前記第一の実施
の形態の実施例２と同じ動作をすることができる。従っ
て、本発明の第二の実施の形態の別の例においては、外
部から特別な信号を取り入れることなしに、前記実施の
形態の実施例２と同程度の短い水平期間で、精度の高い
電圧を液晶に印加することが可能となる。

【００７４】

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。

【００７５】本発明の第一の効果は、ＴＦＴアクティブ
マトリックス型液晶表示装置駆動用のソースドライバの
オフセットキャンセル機能を持つＳＣ−ＤＡＣ回路にお
いて精度を落とすことなく出力する水平期間を短縮でき
る、ということである。

【００７６】その理由は、本発明においては、１フレー
ムまたは数水平期間に一度オフセットキャンセル動作を
行うため、他の水平期間では液晶に電圧を印加する時間
を長くとれるためである。

【００７７】本発明の第二の効果は、従来取り入れてい
た出力タイミング信号のほかに新たな信号入力を用いず
とも、第一の効果を実現できる、ということである。

【００７８】その理由は、本発明においては、ソースド
ライバ内部に出力タイミング信号の幅を変える回路と出
力タイミング信号をカウントする回路、新たな出力タイ
ミング信号を生成する回路を設けたためである。

【図面の簡単な説明】

【図１】本発明の第一の実施の形態における実施例１の
タイミングチャートである。

【図２】本発明の第一の実施の形態における実施例２の
タイミングチャートである。

【図３】本発明の第一の実施の形態のブロック図であ
る。

【図４】本発明の第一の実施の形態における出力信号発
生回路を示す図である。

【図５】本発明の第一の実施の形態における出力信号発
生回路のタイミングチャートである。

【図６】本発明の第二の実施の形態のブロック図であ
る。

【図７】本発明の第二の実施の形態におけるカウンタ回
路のブロック図である。

【図８】本発明の第二の実施の形態における入力信号の
幅を変える回路の構成を示す図である。

【図９】本発明の第二の実施の形態における入力信号カ
ウント回路の構成を示す図である。

【図１０】液晶表示装置の構成を示すブロック図であ
る。

【図１１】ＴＦＴ型液晶表示パネルの内部構成を示す図
である。

【図１２】従来のソースドライバの構成を示すブロック
図である。

【図１３】従来のオフセットキャンセル機能付きＳＣ−
ＤＡＣ回路を示す図である。

【図１４】従来の出力タイミング波形を示す図である。

【図１５】ＳＣ−ＤＡＣ回路の第一の動作状態を示す図
である。

【図１６】ＳＣ−ＤＡＣ回路の第一の動作状態における
α点での電圧波形を示す図である。

【図１７】ＳＣ−ＤＡＣ回路の第一の動作状態を示す図
である。

【符号の説明】

１ソースドライバ内のシフトレジスタブロック２ソースドライバ内のデータレジスタブロック３ソースドライバ内のラッチブロック４ソースドライバ内のＤ／Ａコンバータブロック５本発明の実施の形態１で使われる出力信号発生回路６本発明の実施の形態２で使われるカウンタブロック７６のカウンタブロックを構成する入力信号の幅を変
える回路８６のカウンタブロックを構成する入力信号カウント
回路９８のカウント回路を構成しているトグルフリップフ
ロップ１０液晶表示パネル１１ γ補正回路１２信号変換回路１３ゲートドライバ１４ソースドライバ１５ＳＣ−ＤＡＣ内の演算増幅器

Claims

【特許請求の範囲】

【請求項１】内部にオフセットキャンセル機能をもつス
イッチドキャパシタ型デジタル−アナログコンバータ
（「ＳＣ−ＤＡＣ」という）を備え、オフセットキャンセル機能を液晶表示装置の１フレーム
に一度動作させ、他の各水平期間ではオフセットキャンセル動作を行わせ
なくても、精度のよいアナログ電圧を出力できる、よう
にしたことを特徴とするＴＦＴアクティブマトリックス
型液晶表示装置駆動用の半導体装置。
【請求項２】内部にオフセットキャンセル機能をもつス
イッチドキャパシタ型デジタル−アナログコンバータ
（「ＳＣ−ＤＡＣ」という）を備え、オフセットキャンセルを液晶表示装置の数水平期間に一
度動作させ、他の各水平期間ではオフセットキャンセル動作を行わな
くても、精度のよいアナログ電圧を出力できる、ように
したことを特徴とするＴＦＴアクティブマトリックス型
液晶表示装置駆動用の半導体装置。
【請求項３】外部からの出力タイミング信号をカウント
する回路と、タイミング発生回路と、を備えたことを特
徴とする請求項１又は２記載のＴＦＴアクティブマトリ
ックス型液晶表示装置駆動用の半導体装置。
【請求項４】アクティブマトリックス型液晶表示装置駆
動用のソースドライバにおける、高精度化のためのオフ
セットキャンセル機能を持つスイッチドキャパシタ型デ
ジタル−アナログコンバータ（「ＳＣ−ＤＡＣ」とい
う）において、前記ＳＣ−ＤＡＣ内の演算増幅器のオフセット電圧を記
憶する第一の動作状態を１フレームに一度または数水平
期間に一度のみ行うようにし、その後、デジタルデータ
入力に合わせて出力する第二の動作状態を行い、他の各
水平期間では、前記第二の動作状態のみ行うように制御
する手段を備えたことを特徴とするＴＦＴアクティブマ
トリックス型液晶表示装置駆動用の半導体装置。
【請求項５】前記第一の動作状態と前記第二の動作状態
をともに実行する水平期間と、前記第二の動作状態のみ
実行する水平期間とが、外部からの信号又は内部で水平
期間をカウントすることにより区別される、ことを特徴
とする請求項４記載のＴＦＴアクティブマトリックス型
液晶表示装置駆動用の半導体装置。