JPH1145076A - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置

Info

Publication number
JPH1145076A
JPH1145076A JP21601597A JP21601597A JPH1145076A JP H1145076 A JPH1145076 A JP H1145076A JP 21601597 A JP21601597 A JP 21601597A JP 21601597 A JP21601597 A JP 21601597A JP H1145076 A JPH1145076 A JP H1145076A
Authority
JP
Japan
Prior art keywords
memory
image signal
source
memories
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21601597A
Other languages
English (en)
Other versions
JPH1145076A5 (ja
Inventor
Yoshiharu Hirakata
吉晴 平形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP21601597A priority Critical patent/JPH1145076A/ja
Priority to US09/120,241 priority patent/US6750838B1/en
Priority to KR10-1998-0029599A priority patent/KR100525673B1/ko
Publication of JPH1145076A publication Critical patent/JPH1145076A/ja
Priority to US10/863,271 priority patent/US7209110B2/en
Publication of JPH1145076A5 publication Critical patent/JPH1145076A5/ja
Priority to US11/785,967 priority patent/US7375715B2/en
Priority to US12/153,325 priority patent/US7561139B2/en
Priority to US12/500,142 priority patent/US7710381B2/en
Priority to US12/769,096 priority patent/US7903074B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
    • H04N9/312—Driving therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 大画面、高解像度の表示装置を提供する。 【解決手段】 複数の画素ＴＦＴを駆動する２つのソー
ス線側ドライバと、一つのゲイト線側ドライバと、第１
および第２のメモリを少なくとも有する２つのラインメ
モリと、２つのラインメモリを制御するコントローラ
と、を備えるアクティブマトリクス型表示装置におい
て、２つのラインメモリの画像データ記憶・送出を切り
替え、２つのソース線側駆動回路に同時に送出する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大画面、高解像度
の表示を行うアクティブマトリクス表示装置に関する。
【０００２】
【従来の技術】
【０００３】最近安価なガラス基板上に半導体薄膜を形
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。
【０００４】アクティブマトリクス型液晶パネルは、マ
トリクス状に配置された数十〜数百万個もの画素領域に
それぞれＴＦＴが配置され、各画素電極に出入りする電
荷をＴＦＴのスイッチング機能により制御するものであ
る。
【０００５】従来のアクティブマトリックス型液晶表示
装置を図１に示す。従来のアクティブマトリックス型液
晶表示装置は、図１に示すようにソース線側ドライバ１
０１と、ゲート線側ドライバ１０２と、マトリクス状に
配置された複数の画素ＴＦＴ１０３と、画像信号線１０
４とを有している。
【０００６】ソース線側ドライバおよびゲイト線側ドラ
イバは、シフトレジスタやバッファ回路などを含み、近
年アクティブマトリクス回路と同一基板上に一体形成さ
れる。
【０００７】アクティブマトリクス回路には、ガラス基
板上に形成されたアモルファスシリコンを利用した薄膜
トランジスタが配置されている。
【０００８】また、基板として石英を利用し、多結晶珪
素膜でもって薄膜トランジスタを作製する構成も知られ
ている。この場合、周辺駆動回路もアクティブマトリク
ス回路も石英基板上に形成される薄膜トランジスタでも
って構成される。
【０００９】また、レーザーアニール等の技術を利用す
ることにより、ガラス基板上に結晶性珪素膜を用いた薄
膜トランジスタを作製する技術も知られている。この技
術を利用すると、ガラス基板にアクティブマトリクス回
路と周辺駆動回路とを集積化することができる。
【００１０】図１に示すような構成においては、ソース
線側ドライバのシフトレジスタ回路（水平走査用のシフ
トレジスタ）からの信号により、画像信号線１０４に供
給される画像信号が選択される。そして対応するソース
信号線に所定の画像信号が供給される。
【００１１】ソース信号線に供給された画像信号は、画
素の薄膜トランジスタにより選択され、所定の画素電極
に書き込まれる。
【００１２】画素の薄膜トランジスタは、ゲイト線側ド
ライバのシフトレジスタ（垂直走査用のシフトレジス
タ）からゲイト信号線を介して供給される選択信号によ
り動作する。
【００１３】この動作をソース線側ドライバのシフトレ
ジスタからの信号と、ゲイト線側ドライバのシフトレジ
スタからの信号とにより、適当なタイミング設定で順次
繰り返し行うことによって、マトリクス状に配置された
各画素に順次情報が書き込まれる。
【００１４】図２に、このような従来の駆動方法による
各画素の走査の概略図を示す。２０１はソース線側ドラ
イバ、２０２はゲイト線側ドライバ、２０３はマトリク
ス状に配置された複数の画素ＴＦＴが配置された画素領
域を示す。２０４は画素ＴＦＴの走査方向を示す。
【００１５】画素ＴＦＴは２０４の方向に順に走査さ
れ、１画面分の画像情報を書き込んだら、次の画面の画
像情報の書き込みを行う。こうして画像の表示が次々に
行われる。普通、この１画面分の情報の書き込みは、１
秒間に３０回、あるいは６０回行われる。
【００１６】
【発明が解決しようとする課題】
【００１７】近年、扱う情報量の急激な増加に伴い、表
示容量の増大化および表示解像度の高精細化が図られて
きた。ここで、一般に用いられているコンピュータの表
示解像度の例を、画素数と規格名とによって下記に示
す。
【００１８】 画素数（横×縦） ： 規格名 ６４０×４００ ： ＥＧＡ ６４０×４８０ ： ＶＧＡ ８００×６００ ： ＳＶＧＡ １０２４×７６８ ： ＸＧＡ １２８０×１０２４ ： ＳＸＧＡ
【００１９】また、最近では、パーソナルコンピュータ
の分野においても、ディスプレイ上で性格の異なる複数
の表示を行うソフトウェアが普及しているため、ＶＧＡ
やＳＶＧＡ規格よりも、さらに表示解像度の高いＸＧＡ
やＳＸＧＡ規格に対応する表示装置へと移行してきてい
る。
【００２０】しかし、従来の構成による表示方式では、
上記のような高表示解像度を実現するには次の様な課題
があった。
【００２１】従来の液晶電気光学装置は、（１）薄膜ト
ランジスタの移動度が小さい、（２）液晶画素にデータ
を書き込むための時間がかかる、等の理由により、特に
水平方向のサンプリングクロック周波数を高くすること
ができず、高速動作が困難であった。
【００２２】特に、これらの現象は、表示画面が大きく
なる（表示画素数が増える）ほど、多量の画像データを
用いるため顕著であった。
【００２３】さらに、上記の表示解像度の高い液晶表示
装置が、パーソナルコンピュータにおけるデータ信号の
表示以外にテレビジョン信号の表示にも用いられるよう
になってきた。
【００２４】近年、ハイビジョンＴＶ（ＨＤＴＶ）やク
リアビジョン（ＥＤＴＶ）などの様に美しい画質を表現
するために、従来のテレビと比較すると一画面の画像デ
ータは数倍多くなってきている。また、大画面化によ
り、見やすさの向上や、１つの表示装置に複数の画像を
表示することが可能になるため、ますます大画面が必要
になってくる。これらの実現のためにも、液晶表示装置
の高速動作の実現が迫られている。
【００２５】
【課題を解決するための手段】
【００２６】本発明のある実施態様によると、マトリク
ス状に配置された複数の画素ＴＦＴと、前記複数の画素
ＴＦＴを駆動する複数のソース線側ドライバと、一つの
ゲイト線側ドライバと、画像信号供給源と、前記画像信
号供給源からの画像信号を記憶し、送出する記憶回路
と、前記記憶回路を制御するコントローラと、を備える
アクティブマトリクス型表示装置であって、前記憶回路
は、対応する前記複数のソース線に前記画像信号を同時
に送出するアクティブマトリクス型表示装置が提供され
る。このことによって、上記目的が達成される。
【００２７】本発明のある実施態様によると、マトリク
ス状に配置された複数の画素ＴＦＴと、前記複数の画素
ＴＦＴを駆動する２ｎ個（ｎは自然数）のソース線側ド
ライバと、一つのゲイト線側ドライバと、画像信号供給
源と、前記画像信号供給源からの信号を記憶し、送出す
る記憶回路と、前記記憶回路を制御するコントローラ
と、を備えるアクティブマトリクス型表示装置であっ
て、前記記憶回路は、少なくとも２つの記憶領域を有し
ており、前記少なくとも２つの記憶領域のうち、少なく
とも１つの記憶領域が前記画像信号供給源からの画像信
号を記憶する書き込みモードにある時は、他の記憶領域
は記憶した前記画像信号を送出する読み出しモードにあ
り、前記記憶領域が、それぞれ書き込みモードにある時
は、前記画像信号を入力順に記憶し、前記記憶領域が、
それぞれ読み出しモードにある時は、記憶された前記画
像信号を前記複数のソース線の数だけ同時に送出し、対
応する前記複数のソース線側ドライバを同時に駆動す
る、アクティブマトリクス型表示装置が提供される。こ
のことによって、上記目的が達成される。
【００２８】本発明のある実施態様によると、マトリク
ス状に配置された複数の画素ＴＦＴと、前記複数の画素
ＴＦＴを駆動する２つのソース線側ドライバと、一つの
ゲイト線側ドライバと、画像信号供給源と、第１および
第２のラインメモリと、前記第１および第２のラインメ
モリを制御するコントローラと、を備えるアクティブマ
トリクス型表示装置であって、前記第１および第２のラ
インメモリは、それぞれ第１および第２のメモリを有し
ており、前記第１および第２のラインメモリは、一方が
前記画像信号供給源からの画像信号を記憶する書き込み
モードにある時は、もう一方は記憶した前記画像信号を
送出する読み出しモードにあり、前記第１および第２の
ラインメモリが、それぞれ書き込みモードにある時は、
前記画像信号を前記第１のメモリと前記第２のメモリと
にこの順序で記憶し、前記第１および第２のラインメモ
リは、それぞれ読み出しモードにある時は、記憶された
前記画像信号を前記第１のメモリと前記第２のメモリと
から同時に送出し、前記２つのソース線側ドライバを同
時に駆動する、アクティブマトリクス型表示装置が提供
される。このことによって、上記目的が達成される。
【００２９】
【実施例】
【００３０】（実施例１）
【００３１】図３に本実施例による液晶表示装置の概略
構成図を示す。本実施例の液晶表示装置は２つのソース
線側ドライバ３０１および３０２を備えており、それぞ
れソース線側ドライバＡ、ソース線ドライバＢとする。
３０３はゲイト線側ドライバである。３０４は画素ＴＦ
Ｔであり、複数の画素ＴＦＴ３０４がマトリクス状に配
置されて画素領域を形成している。なお本実施例の液晶
表示装置は、２ｍ×ｎ個（ｍ、ｎは自然数）のＴＦＴが
配置されている。また、それぞれの画素ＴＦＴは、それ
ぞれ画素電極に接続され、画素電極と共通の対向電極と
の間には液晶が挟持されており、これらの構成要素によ
って画素が形成される。本実施例では、それぞれの画素
には（０、０）、（０、１）、（ｍ、１）などの符号が
付けられている。３０５は記憶回路としてのラインメモ
リであり、３０６はＬＣＤコントローラ、３０７は画像
信号供給源である。
【００３２】本実施例の液晶表示装置においては、画素
領域にマトリクス状に配置された複数のＴＦＴは、２つ
のソース線側ドライバ３０１および３０２と１つのゲイ
ト線側ドライバとによって駆動される。なお本実施例で
は、ソース線側ドライバＡ３０１は、画素（０、０）〜
（ｍ−１、ｎ−１）の画素を駆動し、ソース線側ドライ
バＢ３０２は、画素（ｍ、０）〜（２ｍ−１、ｎ−１）
の画素を駆動する。
【００３３】図４に本実施例の液晶表示装置のブロック
図を示す。画像信号供給源４０１は、ラインメモリ４０
２および４０３にデジタル画像信号を供給する。タイミ
ング信号発生回路４０４は、動作タイミングをとるため
の信号を発生し、画像信号供給源４０１、メモリ書き込
み／読み出しアドレス制御回路４０５、ラインカウンタ
４０８、およびフレームカウンタ４０９にその信号を供
給する。ラインメモリ４０２および４０３は、それぞれ
１ライン分のメモリを有している。本実施例では、ライ
ンメモリ４０２は、２つのメモリ（メモリ１、メモリ
２）から成る。また、ラインメモリ４０３は、２つのメ
モリ（メモリ３、メモリ４）から成る。メモリ読み出し
データ制御回路は、ラインメモリ４０２および４０３か
ら供給される画像データを制御し、表示データ作成回路
４０７へ送出する。表示データ作成回路４０７は、ライ
ンカウンタ４０８およびフレームカウンタ４０９からの
信号に従って、メモリ読み出しデータ制御回路４０６か
らの画像データをソース線側ドライバＡ４１０、および
ソース線側ドライバＢに送出し、画素ＴＦＴのゲイト線
の選択信号をゲイト信号線４１２に送出する。画素領域
４１３の複数の画素は、ソース線側ドライバＡ、ソース
線側ドライバＢ、およびゲイト線側ドライバＢから供給
される信号によってスイッチングされる。
【００３４】なお、本実施例では、タイミング信号発生
回路４０４、メモリ書き込み／読み出しアドレス制御回
路４０５、メモリ読み出しデータ制御回路４０６、表示
データ作成回路４０７、ラインカウンタ４０８、フレー
ムカウンタ４０９を含む制御回路をＬＣＤコントローラ
と呼ぶ。
【００３５】次に、図５を参照する。図５には、本実施
例のラインメモリ４０２および４０３が示されている。
本実施例では、ラインメモリ４０２および４０３は、そ
れぞれ２ｍ個のデータ（画像信号）を記憶することがで
きる。１つのデータの大きさは４ビットとした。よって
本実施例では、ラインメモリ４０２およびラインメモリ
４０３の記憶容量は、４×２ｍ＝８ｍビットである。な
お、ラインメモリ４０２は、２つのメモリ（メモリ１、
メモリ２）に分割され、ラインメモリ４０３は、２つの
メモリ（メモリ３、メモリ４）に分割される。
【００３６】なお、１つのデータの大きさは、必要に応
じて変えればよい。例えば、必要とする表示の階調に応
じて変えればよい。
【００３７】なお、本実施例では、２つのラインメモリ
を使用したが、複数のラインメモリを用いてもよい。ま
た、ＦＩＦＯ（ファスト・イン・ファスト・アウト）の
ようなメモリを用いてもよい。
【００３８】また、メモリには、ＤＲＡＭ、ＶＲＡＭ、
ＳＲＡＭなどを用いてもよい。
【００３９】図５（Ａ）および（Ｂ）を参照する。図５
（Ａ）および（Ｂ）に示すように、ラインメモリ４０２
および４０３は、一方が画像信号供給源４０１からの画
像データを記憶している時、つまり書き込みモードにあ
る時、もう一方はメモリ読み出しデータ制御回路４０６
に画像データを送出するモード、つまり読み出しモード
にある。このように、ラインメモリ４０２および４０３
のように、異なるモードで動作することのできる記憶回
路の領域を記憶領域と呼ぶ。
【００４０】図５（Ａ）においては、ラインメモリ４０
２は書き込みモードにある。ラインメモリ４０２を構成
するメモリ１およびメモリ２にはアドレスが割り当てら
れる。メモリ１には、アドレスＡＤＤ０〜ＡＤＤｍ−１
が割り当てられ、メモリ２には、ＡＤＤｍ〜ＡＤＤ２ｍ
−１が割り当てられる。このアドレスの割り当ては、メ
モリ書き込み／読み出しアドレス制御回路によって行わ
れる。
【００４１】ラインメモリ４０２が書き込みモードにあ
る時、メモリ書き込み／読み出しアドレス制御回路によ
ってアドレスがＡＤＤ０〜ＡＤＤｍ−１まで順に指定さ
れ、画像信号供給源４０１から供給される一連の画像デ
ータｂ０〜ｂ２ｍ−１が、ＡＤＤ０〜ＡＤＤ２ｍ−１に
順に書き込まれる。よって、画像データが、メモリ１、
メモリ２の順に書き込まれる。
【００４２】上述したように、ラインメモリ４０２が書
き込みモードにある時、ラインメモリ４０３は読み出し
モードにある。ラインメモリ４０３が読み出しモードに
ある時、ラインメモリ４０３を構成するメモリ３および
メモリ４にはアドレスＡＤＤ０〜ＡＤＤｍ−１が割り当
てられる。このアドレスの割り当ては、メモリ書き込み
／読み出しアドレス制御回路４０５によって行われる。
【００４３】ラインメモリ４０３が読み出しモードにあ
る時、メモリ書き込み／読み出しアドレス制御回路によ
ってアドレスがＡＤＤ０〜ＡＤＤｍ−１まで順に指定さ
れ、メモリ読み出しデータ制御回路に、アドレスＡＤＤ
０〜ＡＤＤｍ−１に記憶されているデータａ０〜ａ２ｍ
−１が順に読み出される。ただし、メモリ３とメモリ４
とには、一連の同じアドレスが指定されているので、メ
モリ３に記憶されているデータａ０〜ａｍ−１と、メモ
リ４に記憶されているデータａｍ〜ａ２ｍ−１とが、ア
ドレス指定の順に、同時に読み出されることになる。
【００４４】なお、ラインメモリ４０２に画像信号が書
き込まれるクロック周波数は、ラインメモリ４０３から
メモリ読み出しデータ制御回路に読み出されるクロック
周波数よりも高くなければならない。本実施例では、ラ
インメモリ４０２に画像信号が書き込まれるクロック周
波数は、ラインメモリ４０３からメモリ読み出しデータ
制御回路に読み出されるクロック周波数の２倍とした。
【００４５】ラインメモリを構成するメモリ３およびメ
モリ４に記憶されているデータの全てが、メモリ読み出
しデータ制御回路に送出された後、ラインメモリ４０２
は読み出しモードになり、ラインメモリ４０３は書き込
みモードになる。
【００４６】図５（Ｂ）においては、ラインメモリ４０
２は書き込みモードにある。ラインメモリ４０２を構成
するメモリ１およびメモリ２にはアドレスが割り当てら
れる。メモリ１には、アドレスＡＤＤ０〜ＡＤＤｍ−１
が割り当てられ、メモリ２には、ＡＤＤ０〜ＡＤＤｍ−
１が割り当てられる。ラインメモリ４０３が読み出しモ
ードにある時、メモリ読み出しデータ制御回路に、前述
した動作によって記憶されたＡＤＤ０〜ＡＤＤｍ−１の
信号ｂ０〜ｂ２ｍ−１が順に読み出される。ただし、メ
モリ１とメモリ２とには、一連の同じアドレスが指定さ
れているので、メモリ１に記憶されている信号ｂ０〜ｂ
ｍ−１と、メモリ２に記憶されている信号ｂｍ〜ｂ２ｍ
−１とが、アドレス指定の順に、同時に読み出されるこ
とになる。
【００４７】一方この時、ラインメモリ４０３は書き込
みモードにある。ラインメモリ４０３が書き込みモード
にある時、画像信号供給源４０１から供給される信号ｃ
０〜ｃ２ｍ−１が、ＡＤＤ０〜ＡＤＤ２ｍ−１に順に書
き込まれる。よって、画像信号が、メモリ３、メモリ４
の順に書き込まれる。
【００４８】上述したラインメモリ４０２および４０３
の動作のタイミングチャートを図６に示す。図６にも示
されるように、ラインメモリ４０２およびラインメモリ
４０３は、一方が書き込みモードにある時は、も一方は
読み出しモードにあることが理解される。そして、ライ
ンメモリ４０２および４０３はいずれも、書き込みモー
ドの動作と読み出しモードの動作とが交互に実行され
る。
【００４９】ラインメモリ４０３を構成するメモリ３お
よびメモリ４からメモリ読み出しデータ制御回路４０６
に読み出されたデータａ０〜ａｍ−１とａｍ〜ａ２ｍ−
１とは、表示データ作成回路４０７に同時に供給され
る。表示データ作成回路４０７に供給されたデータａ０
〜ａｍ−１とａｍ〜ａ２ｍ−１とは、それぞれソース線
側ドライバＡとソース線側ドライバＢとに同時に供給さ
れる。
【００５０】ラインカウンタ４０８は、ソース線側ドラ
イバＡおよびソース線側ドライバＢに供給されるデータ
の数をカウントし、それぞれｍ個のデータを供給した時
点で、ソース線側ドライバＡおよびソース線側ドライバ
Ｂにスタートパルスを送出する。
【００５１】フレームカウンタ４０９は、ソース線側ド
ライバＡおよびソース線側ドライバＢにｍ個の信号がｎ
回供給された時点で、ゲイト線側ドライバにスタートパ
ルスを送出する。
【００５２】ソース線側ドライバＡおよびソース線側ド
ライバＢに供給された信号は、順次画素ＴＦＴへ送出さ
れ、対応する画素ＴＦＴが順次点灯する。
【００５３】本実施例の液晶表示装置の画素ＴＦＴの走
査順序を図９に示す。図９において、９０１はソース線
側ドライバＡが画素ＴＦＴを走査する方向および順序を
示している。９０２はソース線側ドライバＢが画素ＴＦ
Ｔを走査する方向および順序を示している。
【００５４】上述したように、本実施例によると、同一
ゲイト信号線にある画素ＴＦＴがソース線側ドライバＡ
およびソース線ドライバＢによって駆動される。従っ
て、１ライン分の画素を走査する時間が、従来の駆動回
路と比較して短くて済むことがわかる。
【００５５】従って、動作速度の遅いＴＦＴを用いた場
合でも、本実施例によると、大画面、高解像度の表示装
置を駆動することができる。
【００５６】また、ソース線側ドライバの実質的な動作
速度、クロック周波数等を変えなくとも、従来よりも高
速な画像表示を可能とすることができる。
【００５７】なお、本実施例では、２つのラインメモリ
を用いて、２つのソース線側ドライバに画像データを同
時に供給することで画像の高速表示を実現することがで
きたが、２個のラインメモリ、あるいは同等の記憶回路
を用いて、ラインメモリ、あるいは前記記憶回路をｎ個
の記憶領域に分割し、ｎ個のソース線側ドライバにデー
タを同時に供給するようにしてもよい。この場合、ｎ個
のソース線側ドライバのそれぞれには、スタートパルス
を送出できるようにする。
【００５８】この場合、読み出しモードにあるラインメ
モリ、あるいは記憶回路から読み出されたデータは、ｎ
個のソース線側ドライバに同時に供給されていく。こう
することによって、画素領域をｎ個に分割して表示を行
うことができるので、より高速に画像表示を行うことが
できる。
【００５９】また上記の場合、ｎ個のソース線側ドライ
バにスタートパルスの入力を選択する回路を設けて、ラ
インメモリあるいは記憶回路の分割数の変更に応じてｎ
個のソース線側ドライバにスタートパルスが入力するこ
とを制御することによって、画素領域の分割数を可変と
することができる。
【００６０】（実施例２）
【００６１】本実施例では、実施例１で用いたＬＣＤコ
ントローラおよびラインメモリを有する液晶表示装置の
作製工程について説明する。
【００６２】本実施例では絶縁表面を有する基板上に複
数のＴＦＴを形成し、画素マトリクス回路とドライバ回
路を含む周辺回路とをモノリシックに構成する例を図８
〜図１２に示す。なお、本実施例ではＬＣＤコントロー
ラ、ラインメモリ、およびドライバ等の周辺回路の例と
して、基本回路であるＣＭＯＳ回路を示す。なお、本実
施例では、Ｐチャンネル型とがＮチャンネル型とがそれ
ぞれ１つのゲイト電極を備えたＣＭＯＳ回路について、
その作製工程を説明するが、ダブルゲイト型のような複
数のゲイト電極を備えたＣＭＯＳ回路も同様に作製する
ことができる。
【００６３】図８を参照する。まず、絶縁表面を有する
基板として石英基板８０１を準備する。石英基板の代わ
りに熱酸化膜を形成したシリコン基板を用いることもで
きる。また、石英基板上に一旦非晶質珪素膜を形成し、
それを完全に熱酸化して絶縁膜とする様な方法をとって
も良い。さらに、絶縁膜として窒化珪素膜を形成した石
英基板、セラミックス基板またはシリコン基板を用いて
も良い。
【００６４】８０２は非晶質珪素膜であり、最終的な膜
厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎ
ｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。
なお、成膜に際して膜中の不純物濃度の管理を徹底的に
行うことは重要である。
【００６５】本実施例の場合、非晶質珪素膜８０２中に
おいて代表的な不純物であるＣ（炭素）、Ｎ（窒素）、
Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａ
ｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａｔｏｍ
ｓ／ｃｍ3 以下）となる様に管理している。各不純物が
これ以上の濃度で存在すると、結晶化の際に悪影響を及
ぼし、結晶化後の膜質を低下させる原因となりうる。
【００６６】なお、非晶質珪素膜８０２中の水素濃度も
非常に重要なパラメータであり、水素含有量を低く抑え
た方が結晶性の良い膜が得られる様である。そのため、
非晶質珪素膜８０２の成膜は減圧熱ＣＶＤ法であること
が好ましい。なお、成膜条件を最適化することでプラズ
マＣＶＤ法を用いることも可能である。
【００６７】次に、非晶質珪素膜８０２の結晶化工程を
行う。結晶化の手段としては特開平７−１３０６５２号
公報記載の技術を用いる。同公報の実施例１および実施
例２のどちらの手段でも良いが、本実施例では、同広報
の実施例２に記載した技術内容（特開平８−７８３２９
号公報に詳しい）を利用するのが好ましい。
【００６８】特開平８−７８３２９号公報記載の技術
は、まず触媒元素の添加領域を選択するマスク絶縁膜８
０３を形成する。マスク絶縁膜８０３は触媒元素を添加
するために複数箇所の開口部を有している。この開口部
の位置によって結晶領域の位置を決定することができ
る。
【００６９】そして、非晶質珪素膜の結晶化を助長する
触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピ
ンコート法により塗布し、Ｎｉ含有層８０４を形成す
る。なお、触媒元素としてはニッケル以外にも、コバル
ト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金
（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることがで
きる（図８（Ａ））。
【００７０】また、上記触媒元素の添加工程は、レジス
トマスクを利用したイオン注入法またはプラズマドーピ
ング法を用いることもできる。この場合、添加領域の占
有面積の低減、横成長領域の成長距離の制御が容易とな
るので、微細化した回路を構成する際に有効な技術とな
る。
【００７１】次に、触媒元素の添加工程が終了したら、
４５０℃で１時間程度の水素出しの後、不活性雰囲気、
水素雰囲気または酸素雰囲気中において５００〜７００
℃（代表的には５５０〜６５０℃）の温度で４〜２４時
間の加熱処理を加えて非晶質珪素膜８０２の結晶化を行
う。本実施例では窒素雰囲気で５７０℃で１４時間の加
熱処理を行う。
【００７２】この時、非晶質珪素膜８０２の結晶化はニ
ッケルを添加した領域８０５および８０６で発生した核
から優先的に進行し、基板８０１の基板面に対してほぼ
平行に成長した結晶領域８０７および８０８が形成され
る。この結晶領域８０７および８０８を横成長領域と呼
ぶ。横成長領域は比較的揃った状態で個々の結晶が集合
しているため、全体的な結晶性に優れるという利点があ
る（図８（Ｂ））。
【００７３】なお、上述の特開平７−１３０６５２号公
報の実施例１に記載された技術を用いた場合も微視的に
は横成長領域と呼びうる領域が形成されている。しかし
ながら、核発生が面内において不均一に起こるので、結
晶粒界の制御性の面で難がある。
【００７４】結晶化のための加熱処理が終了したら、マ
スク絶縁膜８０３を除去してパターニングを行い、横成
長領域８０７および８０８でなる島状半導体層（活性
層）８０９、８１０、および８１１を形成する（図８
（Ｃ））。
【００７５】ここで８０９はＣＭＯＳ回路を構成するＮ
型ＴＦＴの活性層、８１０はＣＭＯＳ回路を構成するＰ
型ＴＦＴの活性層、８１１は画素マトリクス回路を構成
するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【００７６】活性層８０９、８１０、および８１１を形
成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁
膜８１２を成膜する。
【００７７】そして、次に図８（Ｄ）に示す様に触媒元
素（ニッケル）を除去または低減するための加熱処理
（触媒元素のゲッタリングプロセス）を行う。この加熱
処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン
元素による金属元素のゲッタリング効果を利用するもの
である。
【００７８】なお、ハロゲン元素によるゲッタリング効
果を十分に得るためには、上記加熱処理を７００℃を超
える温度で行なうことが好ましい。この温度以下では処
理雰囲気中のハロゲン化合物の分解が困難となり、ゲッ
タリング効果が得られなくなる恐れがある。
【００７９】そのため本実施例ではこの加熱処理を７０
０℃を超える温度で行い、好ましくは８００〜１０００
℃（代表的には９５０℃）とし、処理時間は０．１〜６
ｈｒ、代表的には０．５〜１ｈｒとする。
【００８０】なお、本実施例では酸素雰囲気中に対して
塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、９
５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃
度を上記濃度以上とすると、活性層８０９、８１０、お
よび８１１の表面に膜厚程度の凹凸が生じてしまうため
好ましくない。
【００８１】また、ハロゲン元素を含む化合物してＨＣ
ｌガスを用いる例を示したが、それ以外のガスとして、
代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、
ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から
選ばれた一種または複数種のものを用いることが出来
る。
【００８２】この工程においては活性層８０９、８１
０、および８１１中のニッケルが塩素の作用によりゲッ
タリングされ、揮発性の塩化ニッケルとなって大気中へ
離脱して除去されると考えられる。そして、この工程に
より活性層８０９、８１０、および８１１中のニッケル
の濃度は５×１０17ａｔｏｍｓ／ｃｍ3 以下にまで低減
される。
【００８３】なお、５×１０17ａｔｏｍｓ／ｃｍ3 とい
う値はＳＩＭＳ（質量二次イオン分析）の検出下限であ
る。本発明者らが試作したＴＦＴを解析した結果、１×
１０18ａｔｏｍｓ／ｃｍ3 以下（好ましくは５×１０17
ａｔｏｍｓ／ｃｍ3 以下）ではＴＦＴ特性に対するニッ
ケルの影響は確認されなかった。ただし本明細書中にお
ける不純物濃度は、ＳＩＭＳ分析の測定結果の最小値で
もって定義される。
【００８４】また、上記加熱処理により活性層８０９、
８１０、および８１１とゲイト絶縁膜８１２の界面では
熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜８
１２の膜厚は増加する。この様にして熱酸化膜を形成す
ると、非常に界面準位の少ない半導体／絶縁膜界面を得
ることができる。また、活性層端部における熱酸化膜の
形成不良（エッジシニング）を防ぐ効果もある。
【００８５】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で９５０℃で１時間程
度の加熱処理を行なうことで、ゲイト絶縁膜８１２の膜
質の向上を図ることも有効である。
【００８６】なお、ＳＩＭＳ分析により活性層８０９、
８１０、および８１１中にはゲッタリング処理に使用し
たハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3 〜１
×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確
認されている。また、その際活性層８０９、８１０、お
よび８１１と加熱処理によって形成される熱酸化膜との
間に前述のハロゲン元素が高濃度に分布することがＳＩ
ＭＳ分析によって確かめられている。
【００８７】また、他の元素についてもＳＩＭＳ分析を
行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒
素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａ
ｔｏｍｓ／ｃｍ3 未満（典型的には１×１０18ａｔｏｍ
ｓ／ｃｍ3 以下）であることが確認された。
【００８８】次に、図示しないアルミニウムを主成分と
する金属膜を成膜し、パターニングによって後のゲイト
電極の原型８１３、８１４、および８１５を形成する。
本実施例では２ｗｔ％のスカンジウムを含有したアルミ
ニウム膜を用いる（図９（Ａ））。
【００８９】次に、特開平７−１３５３１８号公報記載
の技術により多孔性の陽極酸化膜８１６、８１７、およ
び８１８、無孔性の陽極酸化膜８１９、８２０、および
８２１、ゲイト電極８２２、８２３、および８２４を形
成する（図９（Ｂ））。
【００９０】こうして図９（Ｂ）の状態が得られたら、
次にゲイト電極８２２、８２３、および８２４、多孔性
の陽極酸化膜８１６、８１７、および８１８をマスクと
してゲイト絶縁膜８１２をエッチングする。そして、多
孔性の陽極酸化膜８１６、８１７、および８１８を除去
して図９（Ｃ）の状態を得る。なお、図９（Ｃ）におい
て８２５、８２６、および８２７で示されるのは加工後
のゲイト絶縁膜である。
【００９１】次に、一導電性を付与する不純物元素の添
加工程を行う。不純物元素としてはＮ型ならばＰ（リ
ン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用
いれば良い。
【００９２】本実施例では、不純物添加を２回の工程に
分けて行う。まず、１回目の不純物添加（本実施例では
Ｐ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行
い、ｎ- 領域を形成する。このｎ- 領域は、Ｐイオン濃
度が１×１０18ａｔｏｍｓ／ｃｍ3 〜１×１０19ａｔｏ
ｍｓ／ｃｍ3 となるように調節する。
【００９３】さらに、２回目の不純物添加を低加速電圧
１０ｋeＶ程度で行い、ｎ+ 領域を形成する。この時
は、加速電圧が低いので、ゲイト絶縁膜がマスクとして
機能する。また、このｎ+ 領域は、シート抵抗が５００
Ω以下（好ましくは３００Ω以下）となるように調節す
る。
【００９４】以上の工程を経て、ＣＭＯＳ回路を構成す
るＮ型ＴＦＴのソース領域８２８、ドレイン領域８２
９、低濃度不純物領域８３０、チャネル形成領域８３１
が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴ
のソース領域８３２、ドレイン領域８３３、低濃度不純
物領域８３４、チャネル形成領域８３５が確定する（図
９（Ｄ））。
【００９５】なお、図９（Ｄ）に示す状態ではＣＭＯＳ
回路を構成するＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性
層と同じ構成となっている。
【００９６】次に、図１０（Ａ）に示すように、Ｎ型Ｔ
ＦＴを覆ってレジストマスク８３６を設け、Ｐ型を付与
する不純物イオン（本実施例ではボロンを用いる）の添
加を行う。
【００９７】この工程も前述の不純物添加工程と同様に
２回に分けて行うが、Ｎ型をＰ型に反転させる必要があ
るため、前述のＰイオンの添加濃度の数倍程度の濃度の
Ｂ（ボロン）イオンを添加する。
【００９８】こうしてＣＭＯＳ回路を構成するＰ型ＴＦ
Ｔのソース領域８３７、ドレイン領域８３８、低濃度不
純物領域８３９、チャネル形成領域８４０が形成される
（図１０（Ａ））。
【００９９】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
【０１００】次に、層間絶縁膜８４１として酸化珪素膜
と窒化珪素膜との積層膜を形成し、コンタクトホールを
形成した後、ソース電極８４２、８４３、および８４
４、ドレイン電極８４５、８４６を形成して図１０
（Ｂ）に示す状態を得る。
【０１０１】次に、１０〜５０ｎｍの厚さの窒化珪素膜
８４７、ブラックマスク８４８を形成する（図１０
（Ｃ））。
【０１０２】図１０（Ｃ）の構成では、窒化珪素膜８４
７を介して、ドレイン電極８４６とブラックマスク８４
８との間で補助容量を形成する。
【０１０３】このように、図１０（Ｃ）の構成では、ブ
ラックマスク８４８が補助容量の上部電極を兼ねる点が
特徴である。
【０１０４】なお、図１０（Ｃ）に示すような構成で
は、広い面積を占めやすい補助容量をＴＦＴの上に形成
することで開口率の低下を防ぐことが可能である。ま
た、誘電率の高い窒化珪素膜を２５ｎｍ程度の厚さで利
用できるので、少ない面積で非常に大きな容量を確保す
ることが可能である。
【０１０５】次に、有機性樹脂膜でなる第２の層間絶縁
膜８４９を０．５〜３μｍの厚さに形成する。そして、
層間絶縁膜８４９上に導電膜を形成しパターニングする
ことにより画素電極８５０を形成する。本実施例は透過
型の例であるため画素電極８５０を構成する導電膜とし
てＩＴＯ等の透明導電膜を用いる。
【０１０６】次に、基板全体を３５０℃の水素雰囲気で
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を補償する。以上の工程を経て同一基板上にＣＭＯＳ回
路および画素マトリクス回路を作製することができる。
【０１０７】次に、図１１に示すように、上記の工程に
よって作製されたアクティブマトリクス基板をもとに、
液晶パネルを作製する工程を説明する。
【０１０８】図１０（Ｃ）の状態のアクティブマトリク
ス基板に配向膜８５１を形成する。本実施例では、配向
膜８５１には、ポリイミドを用いた。次に、対向基板を
用意する。対向基板は、ガラス基板８５２、透明導電膜
８５３、配向膜８５４とで構成される。
【０１０９】なお、本実施例では、配向膜には、液晶分
子が基板に対して垂直に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って垂
直配向するようにした。
【０１１０】なお、対向基板には必要に応じてブラック
マスクやカラーフィルタなどが形成されるが、ここでは
省略する。
【０１１１】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（図示せず）などを介して貼り合わ
せる。その後、両基板の間に液晶材料８５５を注入し、
封止剤（図示せず）によって完全に封止する。よって、
図１１に示すような透過型の液晶パネルが完成する。
【０１１２】なお、本実施例では、液晶パネルが、ＥＣ
Ｂ（電界制御複屈折）モードによって表示を行うように
した。そのため、１対の偏光板（図示せず）がクロスニ
コル（１対の偏光板が、それぞれの偏光軸を直交させる
ような状態）で、液晶パネルを挟持するように配置され
た。
【０１１３】よって、本実施例では、液晶パネルに電圧
が印加されていないとき黒表示となる、ノーマリブラッ
クモードで表示を行うことが理解される。
【０１１４】また、図１０（Ｃ）に示した様なアクティ
ブマトリクス基板の外観を図１２に簡略化して示す。図
１２において、１２０１は石英基板、１２０２は画素マ
トリクス回路、１２０３はソースドライバ回路、１２０
４はゲイトドライバ回路、１２０５はＬＣＤコントロー
ラおよびラインメモリを含むロジック回路である。
【０１１５】ロジック回路１２０５は広義的にはＴＦＴ
で構成される論理回路全てを含むが、ここでは従来から
画素マトリクス回路、ドライバ回路と呼ばれている回路
と区別するため、それ以外の信号処理回路（ＬＣＤコン
トローラ、ラインメモリ、その他のメモリ、Ｄ／Ａコン
バータ、パルスジェネレータ等）を指す。
【０１１６】また、こうして形成された液晶パネルには
外部端子としてＦＰＣ（Flexible Print Circuit）端子
が取り付けられる。一般的に液晶モジュールと呼ばれる
のはＦＰＣを取り付けた状態の液晶パネルである。
【０１１７】（実施例３）
【０１１８】本実施例では、上記実施例１に示したよう
なＬＣＤコントローラおよびラインメモリを含む本発明
の周辺回路一体型の液晶パネルを実施例２の方法で作製
し、組み込んだ３板式のプロジェクタについて説明す
る。
【０１１９】図１３を参照する。１３０１は光源であ
り、１３０２、１３０３は、それぞれＲ（赤）とＧ
（緑）との波長領域の光を選択的に反射するダイクロイ
ックミラーである。１３０４、１３０５、および１３０
６は、全反射ミラーであり、１３０７、１３０８、およ
び１３０９は、それぞれＲ、Ｇ、Ｂに対応した透過型液
晶パネルである。１３１０はダイクロイックプリズムで
あり、１３１１は投射レンズであり、１３１２はスクリ
ーンである。
【０１２０】本実施例の３板式の液晶プロジェクタは、
３枚の白黒表示の液晶パネル１３０７、１３０８、およ
び１３０９にそれぞれ赤、青、緑の３原色に対応した画
像を表示し、それに対応する３原色の光で上記液晶パネ
ルを照明する。そして、得られた各原色成分の画像をダ
イクロイックプリズム１３１０により合成してスクリー
ン１３１２に投射する。従って、３板式の液晶プロジェ
クタは、表示性能（解像度、スクリーン照度、色純度）
に優れている。
【０１２１】（実施例４）
【０１２２】本実施例では、上記実施例１に示したよう
なＬＣＤコントローラおよびラインメモリを含む本発明
の周辺回路一体型の液晶パネルを実施例２の方法で作製
し、組み込んだ単板式のプロジェクタについて説明す
る。
【０１２３】本実施例の単板式の液晶プロジェクタの構
成を図１４に示す。１４０１は光源、１４０２は集光レ
ンズ、１４０３は液晶パネル、１４０４は投射レンズ、
１４０５はスクリーンである。なお、液晶パネル１４０
３にはカラーフィルタが取り付けられている。
【０１２４】なお、本実施例の単板式の液晶プロジェク
タでは、カラーフィルタを用いて直視型の液晶表示装置
と同じ方式によって、Ｒ、Ｇ、Ｂの各画素をそれぞれ駆
動する方法で、得られた各画素に対応する光をスクリー
ンへ投射している。
【０１２５】なお、単板式の液晶プロジェクタは、実施
例３の３枚式の液晶プロジェクタと比較して、光学部品
が１／３で済むことから、価格やサイズなどにおいて優
れている。しかし、３板式と従来の単板式とで同じ液晶
パネルを用いた場合、３板式は１つの画素に３色を重ね
ているのに対して、単板式は１つの画素を一色の画素と
してしか利用できないため、単板式は３枚式に比べて画
質が劣る。しかも、上記の単板式の液晶プロジェクタ
は、光源からの白色光のうち不要な成分をカラーフィル
タに吸収させることによって所望の色の画像を得てい
る。よって、液晶パネルに入射した白色光は、１／３し
か透過せず、光の利用効率が比較的低い。
【０１２６】よって、実施例３の３板式のプロジェクタ
と本実施例の単板式のプロジェクタとがその用途に応じ
て使用され得る。
【０１２７】（実施例５）
【０１２８】本実施例では、実施例３あるいは実施例４
に示された液晶プロジェクタを、光学エンジンとしてセ
ットに組み込んだプロジェクタ（プロジェクションＴ
Ｖ）について説明する。
【０１２９】図１５に、本実施例のプロジェクションＴ
Ｖの外観図を示す。本実施例のプロジェクションＴＶ
は、一般的に、リア型プロジェクタとも呼ばれるタイプ
である。なお、図１５（Ａ）は側面図であり、内部構造
を簡略化して示されている。また、図１５（Ｂ）は、本
実施例のプロジェクションＴＶを斜めから見た図であ
る。
【０１３０】図１５（Ａ）および（Ｂ）において、１５
０１は本体、１５０２は実施例３あるいは実施例４の液
晶プロジェクタが組み込まれた光学エンジン、１５０３
はリフレクター、１５０４はスクリーンである。実際に
は、その他の光学系が加わって複雑な構成となるが、本
実施例では概略の構成のみを示すこととする。
【０１３１】なお、実施例３あるいは４の液晶パネルに
は、周辺駆動回路および論理回路とが画素領域とともに
一体形成されている。よって、ＮＴＳＣ方式、ＰＡＬ方
式、ディジタル方式の信号にも対応させることができ
る。
【０１３２】また、ビデオ信号がＸＧＡ、ＳＸＧＡ、Ｕ
ＸＧＡといった様に、異なる解像度に対応していても、
論理回路等で不必要な箇所（画像非表示部）を黒表示す
るなどの工夫により解像度の低下を防ぎ、かつコントラ
ストの高い映像を提供することができる。
【０１３３】（実施例６）
【０１３４】本実施例では、実施例５とは異なる構成の
液晶プロジェクタについて説明する。本実施例の液晶プ
ロジェクタにも、実施例２の液晶パネルが用いられる。
なお、本実施例で示す装置は、一般的にはフロント型プ
ロジェクタと呼ばれているタイプである。
【０１３５】図１６に、本実施例のフロント型プロジェ
クタの構成図を示す。図１６において、１６０１はプロ
ジェクタ本体、１６０２は投射レンズ、１６０３はスク
リーンである。
【０１３６】プロジェクタ本体１６０１には、実施例３
に示したプロジェクタを用いる。プロジェクタ本体１６
０１から映像情報を含む光が供給され、投射レンズ１６
０２によって、映像がスクリーン１６０３に投射され
る。
【０１３７】フロント型プロジェクタの最大の特徴は、
映像が大画面スクリーンに映し出されることである。よ
って、会議やプレゼンテーション用のアプリケーション
としての需要が高い。なお、スクリーンには１００イン
チ型、２００インチ型といったものがよく用いられる。
【０１３８】なお、本実施例のフロント型プロジェクタ
にも、実施例３の３板式のプロジェクタと実施例４の単
板式のプロジェクタとがその用途に応じて使用され得
る。
【０１３９】（実施例７）
【０１４０】本実施例では、本発明のＬＣＤコントロー
ラおよびラインメモリを有する反強誘電性液晶を用いた
液晶表示装置について説明する。
【０１４１】本実施例で用いた画素ＴＦＴ、ＬＣＤコン
トローラ、ラインメモリ、およびドライバＴＦＴを含む
アクティブマトリクス基板の作製方法は、実施例２を引
用する。
【０１４２】本実施例の液晶表示装置は、反強誘電性液
晶が用いられている。反強誘電性液晶は、２つの配向状
態を有し、画素ＴＦＴによって電圧が印加されると、第
１あるいは第２の配向状態にある液晶分子が第２あるい
は第１の安定な配向状態に選択的に変化する。この第１
あるいは第２の安定な配向状態にある液晶分子の割合
を、印加する電圧の大きさによって変化させることがで
きる。したがって、印加電圧を制御することによって、
中間調状態を制御することができる。
【０１４３】また、本実施例の反強誘電性液晶を用いた
液晶表示装置は、ＴＮモードの液晶表示装置と比較し
て、応答速度が早く、周波数特性がよい。よって、良好
な画像を表示することができる。
【０１４４】なお、本実施例の液晶パネルも、実施例３
〜６の液晶プロジェクタに適用することができる。
【０１４５】（実施例８）
【０１４６】上記実施例２〜７では、本発明のドライバ
回路をＥＣＢ（電界制御複屈折）モードで表示を行う液
晶パネルに用いたが、ＥＣＢモードのうちでもＩＰＳ
（横電界）モードで表示を行う液晶パネルに用いてもよ
いし、ＴＮ（ツイストネマチック）やＳＴＮ（スーパー
ツイストネマチック）などのモードで表示を行う液晶パ
ネルに用いてもよい。
【０１４７】また、上記実施例２〜７では、透過型の液
晶パネルについて説明してきたが、ＬＣＤコントロー
ラ、ラインメモリ、および複数のソース線側ドライバを
含む周辺回路は、反射型の液晶パネルにも用いられるの
は言うまでもない。
【０１４８】また、上記実施例２〜７では、表示媒体と
して液晶を用いる場合につて説明してきたが、本発明の
駆動回路は、液晶と高分子との混合層、いわゆる高分子
分散型液晶表示装置にも用いることができる。また、本
発明の駆動回路は、印加電圧に応答して光学的特性が変
調され得るその他のいかなる表示媒体を有する表示装置
に用いてもよい。例えば、エレクトロルミネセンス素子
などを表示媒体として用いてもよい。
【０１４９】
【発明の効果】本発明により、画像表示装置、特にアク
ティブマトリックス型の表示装置において、ソース線側
ドライバの実質的な動作速度、クロック周波数等を変え
なくとも、従来よりも高速な画像表示を可能とすること
ができ、大量の画像データを必要とする高解像度、大画
面の高速な表示を、容易かつ安価に実現することができ
た。
【図面の簡単な説明】
【図１】 従来の液晶表示装置の概略構成図である。
【図２】 従来の液晶表示装置の画素の走査順序を示す
図である。
【図３】 本発明による液晶表示装置の概略構成図であ
る。
【図４】 本発明による液晶表示装置のブロック図であ
る。
【図５】 本発明による液晶表示装置のラインメモリを
示す図である。
【図６】 本発明による液晶表示装置のラインメモリの
動作のタイミングチャートである。
【図７】 本発明による液晶表示装置の画素の走査順序
を示す図である。
【図８】 本発明による液晶表示装置の作製工程を示す
図である。
【図９】 本発明による液晶表示装置の作製工程を示す
図である。
【図１０】 本発明による液晶表示装置の作製工程を示
す図である。
【図１１】 本発明による液晶表示装置の断面図であ
る。
【図１２】 本発明による液晶表示装置のアクティブマ
トリクス基板の斜視図である。
【図１３】 本発明による液晶表示装置を備えた３板式
プロジェクタの構成図である。
【図１４】 本発明による液晶表示装置を備えた単板式
プロジェクタの構成図である。
【図１５】 本発明による液晶表示装置を備えたリアプ
ロジェクタの構成図である。
【図１６】 本発明による液晶表示装置を備えたフロン
トプロジェクタの構成図である。
【符号の説明】
３０１、３０２、４１０、４１１ ソース線側ドライバ ３０３、４１２ ゲイト線側ドライバ ３０４ ＴＦＴ ３０５、４０２、４０３ ラインメモリ ３０６ ＬＣＤコントローラ ３０７、４０１ 画像信号供給源 ４１３ 画素領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】マトリクス状に配置された複数の画素ＴＦ
    Ｔと、 前記複数の画素ＴＦＴを駆動する複数のソース線側ドラ
    イバと、一つのゲイト線側ドライバと、画像信号供給源
    と、 前記画像信号供給源からの画像信号を記憶し、送出する
    記憶回路と、 前記記憶回路を制御するコントローラと、を備えるアク
    ティブマトリクス型表示装置であって、 前記憶回路は、対応する前記複数のソース線に前記画像
    信号を同時に送出するアクティブマトリクス型表示装
    置。
  2. 【請求項２】マトリクス状に配置された複数の画素ＴＦ
    Ｔと、 前記複数の画素ＴＦＴを駆動する２ｎ個（ｎは自然数）
    のソース線側ドライバと、一つのゲイト線側ドライバ
    と、 画像信号供給源と、 前記画像信号供給源からの信号を記憶し、送出する記憶
    回路と、 前記記憶回路を制御するコントローラと、を備えるアク
    ティブマトリクス型表示装置であって、 前記記憶回路は、少なくとも２つの記憶領域を有してお
    り、 前記少なくとも２つの記憶領域のうち、少なくとも１つ
    の記憶領域が前記画像信号供給源からの画像信号を記憶
    する書き込みモードにある時は、他の記憶領域は記憶し
    た前記画像信号を送出する読み出しモードにあり、 前記記憶領域が、それぞれ書き込みモードにある時は、
    前記画像信号を入力順に記憶し、前記記憶領域が、それ
    ぞれ読み出しモードにある時は、記憶された前記画像信
    号を前記複数のソース線の数だけ同時に送出し、対応す
    る前記複数のソース線側ドライバを同時に駆動する、ア
    クティブマトリクス型表示装置。
  3. 【請求項３】マトリクス状に配置された複数の画素ＴＦ
    Ｔと、 前記複数の画素ＴＦＴを駆動する２つのソース線側ドラ
    イバと、一つのゲイト線側ドライバと、画像信号供給源
    と、 第１および第２のラインメモリと、 前記第１および第２のラインメモリを制御するコントロ
    ーラと、を備えるアクティブマトリクス型表示装置であ
    って、 前記第１および第２のラインメモリは、それぞれ第１お
    よび第２のメモリを有しており、前記第１および第２の
    ラインメモリは、一方が前記画像信号供給源からの画像
    信号を記憶する書き込みモードにある時は、もう一方は
    記憶した前記画像信号を送出する読み出しモードにあ
    り、前記第１および第２のラインメモリが、それぞれ書
    き込みモードにある時は、前記画像信号を前記第１のメ
    モリと前記第２のメモリとにこの順序で記憶し、 前記第１および第２のラインメモリは、それぞれ読み出
    しモードにある時は、記憶された前記画像信号を前記第
    １のメモリと前記第２のメモリとから同時に送出し、前
    記２つのソース線側ドライバを同時に駆動する、アクテ
    ィブマトリクス型表示装置。
JP21601597A 1997-07-24 1997-07-24 アクティブマトリクス型表示装置 Withdrawn JPH1145076A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP21601597A JPH1145076A (ja) 1997-07-24 1997-07-24 アクティブマトリクス型表示装置
US09/120,241 US6750838B1 (en) 1997-07-24 1998-07-22 Active matrix type display device
KR10-1998-0029599A KR100525673B1 (ko) 1997-07-24 1998-07-23 액티브 매트릭스형 표시장치
US10/863,271 US7209110B2 (en) 1997-07-24 2004-06-09 Active matrix type display device
US11/785,967 US7375715B2 (en) 1997-07-24 2007-04-23 Active matrix type display device
US12/153,325 US7561139B2 (en) 1997-07-24 2008-05-16 Active matrix type display device
US12/500,142 US7710381B2 (en) 1997-07-24 2009-07-09 Active matrix type display device
US12/769,096 US7903074B2 (en) 1997-07-24 2010-04-28 Active matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21601597A JPH1145076A (ja) 1997-07-24 1997-07-24 アクティブマトリクス型表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006264477A Division JP2007058230A (ja) 2006-09-28 2006-09-28 アクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
JPH1145076A true JPH1145076A (ja) 1999-02-16
JPH1145076A5 JPH1145076A5 (ja) 2005-05-26

Family

ID=16681974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21601597A Withdrawn JPH1145076A (ja) 1997-07-24 1997-07-24 アクティブマトリクス型表示装置

Country Status (3)

Country Link
US (6) US6750838B1 (ja)
JP (1) JPH1145076A (ja)
KR (1) KR100525673B1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005435A (ja) * 1999-06-25 2001-01-12 Sanyo Electric Co Ltd 表示装置の制御回路
WO2001048547A1 (en) * 1999-12-28 2001-07-05 Matsushita Electric Industrial Co., Ltd. Tft array substrate, method of manufacture thereof, and lcd with tft array substrate
JP2001195040A (ja) * 2000-01-12 2001-07-19 Toshiba Corp 表示装置
JP2002311913A (ja) * 2001-04-16 2002-10-25 Nec Corp 液晶表示装置及び制御回路
JP2006301271A (ja) * 2005-04-20 2006-11-02 Takiron Co Ltd Ｌｅｄ点灯駆動回路
KR100687320B1 (ko) * 1999-05-07 2007-02-27 비오이 하이디스 테크놀로지 주식회사 액정 표시 소자 및 그의 구동방법
JP2007532943A (ja) * 2004-04-12 2007-11-15 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶表示装置
JP2007323043A (ja) * 2006-06-05 2007-12-13 Lg Phillips Lcd Co Ltd 液晶表示装置及びその駆動方法
JP2009098610A (ja) * 2007-10-18 2009-05-07 Samsung Electronics Co Ltd タイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法
KR100942834B1 (ko) * 2002-12-13 2010-02-18 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
JP2010122659A (ja) * 2008-11-20 2010-06-03 Samsung Electronics Co Ltd 画像補間チップ及び画像信号処理装置を含む表示装置
US8537170B2 (en) 2004-08-30 2013-09-17 Samsung Display Co., Ltd. Organic light emitting display with reduced driving frequency and method of driving the same
JP2021021814A (ja) * 2019-07-26 2021-02-18 シナプティクス インコーポレイテッド 表示ドライバｉｃチップ、表示モジュール及び表示パネルの駆動方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
JPH1145076A (ja) * 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
TW527579B (en) * 1998-12-14 2003-04-11 Kopin Corp Portable microdisplay system and applications
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US20030193485A1 (en) * 2002-04-10 2003-10-16 Da Cunha John M. Active display system
US7038689B2 (en) * 2002-02-19 2006-05-02 Intel Corporation Sparse refresh double-buffering
JP2004341251A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 表示制御回路及び表示駆動回路
KR101032947B1 (ko) * 2004-03-18 2011-05-09 삼성전자주식회사 표시 장치 및 그 구동 장치
KR100490944B1 (ko) * 2004-07-22 2005-05-19 엠시스랩 주식회사 디램셀을 가지는 디스플레이 드라이버 및 이에 대한타이밍 제어방법
US8159478B2 (en) * 2004-09-27 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
EP2151811A3 (en) * 2008-08-08 2010-07-21 Semiconductor Energy Laboratory Co, Ltd. Display device and electronic device
JP2010243891A (ja) * 2009-04-08 2010-10-28 Sony Corp 表示装置、表示駆動方法
US8675189B2 (en) * 2009-10-15 2014-03-18 Hewlett-Packard Development Company, L.P. System and method for estimating projector primary spectra using RGB measurement
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
KR102296084B1 (ko) * 2014-04-07 2021-09-02 삼성디스플레이 주식회사 영상표시장치 및 그의 구동방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59185485A (ja) * 1983-04-07 1984-10-22 Hitachi Ltd テレビジヨン方式
US4713685A (en) * 1984-10-05 1987-12-15 Matsushita Electric Industrial Co., Ltd. Video monitoring apparatus
US5043714A (en) * 1986-06-04 1991-08-27 Apple Computer, Inc. Video display apparatus
US5192945A (en) * 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
US5168270A (en) * 1990-05-16 1992-12-01 Nippon Telegraph And Telephone Corporation Liquid crystal display device capable of selecting display definition modes, and driving method therefor
JP2659473B2 (ja) * 1990-09-28 1997-09-30 富士通株式会社 表示パネル駆動回路
US5457482A (en) * 1991-03-15 1995-10-10 Hewlett Packard Company Method and apparatus for utilizing off-screen memory as a simultaneously displayable channel
US5485173A (en) * 1991-04-01 1996-01-16 In Focus Systems, Inc. LCD addressing system and method
JPH04326323A (ja) * 1991-04-26 1992-11-16 Hitachi Ltd 表示制御装置
JP3316592B2 (ja) * 1991-06-17 2002-08-19 サン・マイクロシステムズ・インコーポレーテッド 二重バッファ・出力ディスプレー・システム、および、第１のフレーム・バッファおよび第２のフレーム・バッファ相互間の切り換えを行う方法
JPH05232898A (ja) 1992-02-21 1993-09-10 Nec Corp 画像信号処理回路
US5598180A (en) * 1992-03-05 1997-01-28 Kabushiki Kaisha Toshiba Active matrix type display apparatus
JPH07103652A (ja) 1993-10-05 1995-04-18 Iseki & Co Ltd 穀粒乾燥機の燃焼装置
US5574475A (en) * 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP3309934B2 (ja) * 1993-12-22 2002-07-29 シャープ株式会社 表示装置
JPH07199864A (ja) 1993-12-28 1995-08-04 Sharp Corp 表示装置
US5949397A (en) * 1994-08-16 1999-09-07 Semiconductor Energy Laboratory Co., Ltd. Peripheral driver circuit of Liquid crystal electro-optical device
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR960015023A (ko) * 1994-10-24 1996-05-22 가쥬오 아오기 칼라패널 디스플레이장치 및 화상정보의 처리방법
US5771031A (en) * 1994-10-26 1998-06-23 Kabushiki Kaisha Toshiba Flat-panel display device and driving method of the same
JPH08263012A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 駆動装置及び表示装置
JP3454971B2 (ja) 1995-04-27 2003-10-06 株式会社半導体エネルギー研究所 画像表示装置
JP3526992B2 (ja) * 1995-11-06 2004-05-17 株式会社半導体エネルギー研究所 マトリクス型表示装置
KR0182930B1 (ko) * 1996-02-17 1999-05-01 김광호 디스플레이 장치의 주사 방식 변환 장치 및 변환방법
KR100205009B1 (ko) * 1996-04-17 1999-06-15 윤종용 비디오신호 변환장치 및 그 장치를 구비한 표시장치
JPH1145076A (ja) * 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687320B1 (ko) * 1999-05-07 2007-02-27 비오이 하이디스 테크놀로지 주식회사 액정 표시 소자 및 그의 구동방법
JP2001005435A (ja) * 1999-06-25 2001-01-12 Sanyo Electric Co Ltd 表示装置の制御回路
WO2001048547A1 (en) * 1999-12-28 2001-07-05 Matsushita Electric Industrial Co., Ltd. Tft array substrate, method of manufacture thereof, and lcd with tft array substrate
JP2001195040A (ja) * 2000-01-12 2001-07-19 Toshiba Corp 表示装置
JP2002311913A (ja) * 2001-04-16 2002-10-25 Nec Corp 液晶表示装置及び制御回路
KR100942834B1 (ko) * 2002-12-13 2010-02-18 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
JP2007532943A (ja) * 2004-04-12 2007-11-15 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶表示装置
US8537170B2 (en) 2004-08-30 2013-09-17 Samsung Display Co., Ltd. Organic light emitting display with reduced driving frequency and method of driving the same
JP2006301271A (ja) * 2005-04-20 2006-11-02 Takiron Co Ltd Ｌｅｄ点灯駆動回路
JP2007323043A (ja) * 2006-06-05 2007-12-13 Lg Phillips Lcd Co Ltd 液晶表示装置及びその駆動方法
JP2009098610A (ja) * 2007-10-18 2009-05-07 Samsung Electronics Co Ltd タイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法
JP2010122659A (ja) * 2008-11-20 2010-06-03 Samsung Electronics Co Ltd 画像補間チップ及び画像信号処理装置を含む表示装置
US8687006B2 (en) 2008-11-20 2014-04-01 Samsung Display Co., Ltd. Display device including image signal processor and image interpolation chip
JP2021021814A (ja) * 2019-07-26 2021-02-18 シナプティクス インコーポレイテッド 表示ドライバｉｃチップ、表示モジュール及び表示パネルの駆動方法

Also Published As

Publication number Publication date
US7903074B2 (en) 2011-03-08
US20080231584A1 (en) 2008-09-25
US7209110B2 (en) 2007-04-24
US20100271376A1 (en) 2010-10-28
US20090273595A1 (en) 2009-11-05
KR100525673B1 (ko) 2005-12-21
US6750838B1 (en) 2004-06-15
US7710381B2 (en) 2010-05-04
US20070195050A1 (en) 2007-08-23
US7375715B2 (en) 2008-05-20
KR19990014088A (ko) 1999-02-25
US7561139B2 (en) 2009-07-14
US20040222962A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
US7375715B2 (en) Active matrix type display device
JP4036923B2 (ja) 表示装置およびその駆動回路
US7317438B2 (en) Field sequential liquid crystal display device and driving method thereof, and head mounted display
JP3844613B2 (ja) 薄膜トランジスタ回路およびそれを用いた表示装置
US7782315B2 (en) Display device and method of driving the same
JPH11167373A (ja) 半導体表示装置およびその駆動方法
JP2000347634A (ja) 液晶表示装置
JP3779279B2 (ja) 画像表示装置
JP4059969B2 (ja) 表示装置およびその駆動方法
JP4476391B2 (ja) 半導体表示装置の駆動方法
JP3411496B2 (ja) 画像表示装置
JP2007058230A (ja) アクティブマトリクス型表示装置
JP2000004130A (ja) 薄膜トランジスタ回路およびそれを用いた半導体表示装置
JPH08274338A (ja) 表示装置
JP2003309456A (ja) 薄膜トランジスタ回路およびそれを用いた半導体表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060927

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061002