JPH1145519A

JPH1145519A - 周波数復調回路およびそれを有する光ディスク装置

Info

Publication number: JPH1145519A
Application number: JP12509898A
Authority: JP
Inventors: Minoru Hida; 実飛田; Yoshikatsu Niwa; 義勝丹羽; Shinichi Nakao; 進一中尾
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-05-29
Filing date: 1998-05-07
Publication date: 1999-02-16

Abstract

(57)【要約】【課題】簡単な構成で周波数変調信号の復調処理を行う
と共に、周波数変調信号に記録媒体のディフェクト等に
よる変形があった場合にも正確にディジタルデータを復
調する。【解決手段】バイフェーズ変調後のアドレス情報ＡＤＭ
が周波数変調され、それがグルーブウォブルとして記録
されている。グルーブウォブルの再生信号であるウォブ
ル信号Ｓ_WBを２値信号Ｐ_WBに変換する。ウォブル信号Ｓ
_WBは、アドレス情報ＡＤＭの１ビット（バイフェーズ１
ビット）に対応して、“１”のときは４波を有し、
“０”のときは３波を有する。検波回路６７では、バイ
フェーズのビット周波数の２４倍の周波数を持ち、パル
ス信号Ｐ_WBに同期したクロック信号ＣＫ₂₄を使用して復
調処理をする。この処理では、２値信号Ｐ_WBのエッジ検
出信号と、ディジタルデータの“１”及び“０”に夫々
対応する２値信号のパターンに係るウインドーパルスの
一致数を利用して“１”，“０”を判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、周波数復調回路
およびそれを有する光ディスク装置に関する。詳しく
は、ディジタルデータの“１”および“０”のデータに
それぞれ対応する周波数変調信号の周波数の公倍数の周
波数を持つクロック信号に基づいた処理でディジタルデ
ータを復調すると共に、ウインドーパルスを利用して復
調処理を行うことによって、簡単な構成で周波数変調信
号の復調処理を行うと共に、周波数変調信号に記録媒体
のディフェクト等による変形があった場合にも正確にデ
ィジタルデータを復調できるようにした周波数復調回路
等に係るものである。

【０００２】

【従来の技術】従来、バイフェーズ変調されたアドレス
情報ＡＤＭを周波数変調し、変調後の信号に対応してグ
ルーブ部をウォブリングした状態とし、変調後の信号を
グルーブウォブルとして記録してなる光磁気ディスクが
提案されている。この場合、グルーブウォブルは、図２
７に示すように、例えばアドレス情報ＡＤＭの１ビット
（バイフェーズ１ビット）当たり、“１”のときは４．
２５波（４．２５周期のサイン波）となり、“０”のと
きは３．７５波（３．７５周期のサイン波）となってい
る。この場合、グルーブウォブルの振幅は、変調後の信
号の周波数に拘わらずに一定とされている。そのため、
図２７に拡大して示すように、アドレス情報ＡＤＭの
“１”および“０”の接合部に対応するグルーブウォブ
ルの０クロス点の前後での傾きが変化したものとなる。

【０００３】図２８は、グルーブウォブルの再生信号、
つまりウォブル信号ＳWBよりアドレス情報ＡＤＭを得る
ための周波数復調回路３００の従来例としての構成を示
している。この周波数復調回路３００は、直流カット用
のコンデンサ３０１と、閾値＝０として直流成分がカッ
トされたウォブル信号ＳWBをパルス信号（２値信号）Ｐ
WBに変換するコンパレータ３０２とを有している。

【０００４】また、周波数復調回路３００は、ＰＬＬ
（phase-locked loop）回路３０３を構成する電圧制御
発振器３０３ａと、この電圧制御発振器３０３ａの出力
信号とコンパレータ３０２より出力されるパルス信号Ｐ
WBとの位相比較を行うための位相比較器３０３ｂと、こ
の位相比較器３０３ｂより出力される位相誤差信号の低
域成分を取り出して電圧制御発振器３０３ａに供給する
ための制御信号を得るローパスフィルタ３０３ｃとを有
している。

【０００５】また、周波数復調回路３００は、ローパス
フィルタ３０３ｃの出力信号の低域成分を取り出すため
のローパスフィルタ３０４と、直流カット用のコンデン
サ３０５と、閾値＝０として、直流成分がカットされた
ローパスフィルタ３０４の出力信号よりアドレス情報Ａ
ＤＭを得るコンパレータ３０６とを有している。

【０００６】また、周波数復調回路３００は、コンパレ
ータ３０６より出力されるアドレス情報ＡＤＭの立ち上
がりや立ち下がりのエッジを検出するエッジ検出器３０
７と、このエッジ検出器３０７より出力されるエッジ検
出信号をトリガ信号として所定幅のパルス信号を得るモ
ノマルチバイブレータ３０８とを有している。

【０００７】また、周波数復調回路３００は、ＰＬＬ回
路３０９を構成する電圧制御発振器３０９ａと、この電
圧制御発振器３０９ａの出力信号とモノマルチバイブレ
ータ３０８より出力されるパルス信号との位相比較を行
うための位相比較器３０９ｂと、この位相比較器３０９
ｂより出力される位相誤差信号の低域成分を取り出して
電圧制御発振器３０９ａに供給するための制御信号を得
るローパスフィルタ３０９ｃとを有している。

【０００８】図２８に示す周波数復調回路３００の動作
を説明する。ウォブル信号ＳWBはコンデンサ３０１を介
してコンパレータ３０２に供給されてパルス信号（２値
信号）ＰWBに変換される。上述したように、バイフェー
ズ変調後のアドレス情報ＡＤＭが周波数変調され、この
変調後の信号が光磁気ディスクにグルーブウォブルとし
て記録されている。そのため、ウォブル信号ＳWBは、周
波数変調後の信号と同じく、図２９Ａに示すように、ア
ドレス情報ＡＤＭの１ビット（バイフェーズ１ビット）
に対応して、“１”のときは４．２５波を有し、“０”
のときは３．７５波を有するものとなっている。そのた
め、コンパレータ３０２からは、図２９Ｂに示すよう
に、パルス信号ＰWBが得られる。

【０００９】また、“１”に対応するウォブル信号ＳWB
の周波数と“０”に対応するウォブル信号ＳWBの周波数
とが異なることから、ＰＬＬ回路３０３を構成するロー
パスフィルタ３０３ｃの出力信号は図２９Ｃに示すよう
になり、従ってコンパレータ３０６からは図２９Ｄに示
すようにアドレス情報ＡＤＭが得られる。そして、この
アドレス情報ＡＤＭのエッジがエッジ検出器３０７で検
出され、そのエッジ検出信号がトリガ信号としてモノマ
ルチバイブレータ３０８より出力されるパルス信号がＰ
ＬＬ回路３０９に参照信号として供給される。したがっ
て、ＰＬＬ回路３０９を構成する電圧制御発振器３０９
ａからは、図２９Ｅに示すようにアドレス情報ＡＤＭに
同期したクロック信号ＡＣＫが得られる。

【００１０】

【発明が解決しようとする課題】上述したように、図２
８に示す周波数復調回路３００は、２系統のＰＬＬ回路
３０３，３０９を持ち、複雑な構成となっている。

【００１１】そこで、この発明では、簡単な構成で周波
数変調信号の復調処理を行うと共に、周波数変調信号に
記録媒体のディフェクト等による変形があった場合にも
正確にディジタルデータを復調し得る周波数復調回路等
を提供することを目的とする。

【００１２】

【課題を解決するための手段】請求項１の発明に係る周
波数復調回路は、ディジタルデータを表す周波数変調信
号から２値信号を得る波形整形部と、ディジタルデータ
の“１”に対応する周波数変調信号の周波数とディジタ
ルデータの“０”に対応する周波数変調信号の周波数と
の公倍数の周波数を持つクロック信号を生成するクロッ
ク信号生成部と、上記２値信号に対して上記クロック信
号に基づいた処理をしてディジタルデータを得る検波部
とを備えるものである。そして、検波部は、上記２値信
号のエッジを検出してエッジ検出信号を出力するエッジ
検出部と、ディジタルデータの“１”および“０”に対
応する上記２値信号のパターンに係る第１および第２の
ウインドーパルスを生成するウインドーパルス生成部
と、第１のウインドーパルスの出力タイミングにエッジ
検出信号の出力タイミングが一致したとき第１の一致パ
ルスを出力する第１の一致検出部と、第２のウインドー
パルスの出力タイミングにエッジ検出信号の出力タイミ
ングが一致したとき第２の一致パルスを出力する第２の
一致検出部と、第１および第２の一致パルスのカウント
値からディジタルデータが“１”か“０”かを判定する
判定部とで構成されるものである。

【００１３】また、請求項４の発明に係る光ディスク装
置は、アドレス情報が周波数変調され、変調後の信号が
グルーブウォブルとして記録される光ディスクを駆動す
る光ディスク装置において、光ディスクからグルーブウ
ォブルに対応したウォブル信号を再生するウォブル信号
再生手段と、ウォブル信号に対して周波数復調をするこ
とでアドレス情報を得るものであって請求項１の発明の
周波数復調手段とを備えるものである。

【００１４】この発明において、ディジタルデータ、例
えばアドレス情報を周波数変調した信号が波形整形部で
整形されて２値信号に変換される。また、クロック信号
生成部、例えばＰＬＬ回路や分周器により、ディジタル
データの“１”に対応する周波数変調信号の周波数とデ
ィジタルデータの“０”に対応する周波数変調信号の周
波数との公倍数の周波数を持つクロック信号が生成され
る。

【００１５】このクロック信号を基準にすると、ディジ
タルデータの“１”に対応する２値信号は第１のクロッ
ク分の“１”および“０”からなるパターンを有し、デ
ィジタルデータの“０”に対応する２値信号は第２のク
ロック分の“１”および“０”からなるパターンを有し
ている。検波部では、クロック信号に基づいた処理でデ
ィジタルデータが復調される。

【００１６】この処理においては、２値信号のエッジが
検出されてエッジ検出信号が得られると共に、ディジタ
ルデータの“１”および“０”に対応する２値信号のパ
ターンに係る第１および第２のウインドーパルスが生成
され、エッジ検出信号の出力タイミングと第１および第
２のそれぞれのウインドーパルスの出力タイミングとの
一致数に基づいて、ディジタルデータが“１”か“０”
かの判定が行われる。

【００１７】

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態について説明する。図１は、実施の形
態としての光磁気ディスク装置１０の構成を示してい
る。

【００１８】まず、この光磁気ディスク装置１０で駆動
する光磁気ディスク１１を説明する。図２は、光磁気デ
ィスク１１のセクタのレイアウトを示している。この光
磁気ディスク１１には内周側より外周側に向かってトラ
ック０〜トラックｎがスパイラル状に形成される。ま
た、光磁気ディスク１１はゾーニングされており、内周
側のゾーンＸ１の各トラックには円周方向に０〜ｍ１の
セクタが含まれ、外周側のゾーンＸ２の各トラックには
円周方向に０〜ｍ２のセクタが含まれている。

【００１９】図３Ａ〜Ｄは、セクタ（ウォブルアドレス
フレーム）フォーマットを示している。光磁気ディスク
１１には、図３Ａに示すように、半径方向にグルーブ部
１２Ｇとランド部１２Ｌとが交互に形成され、グルーブ
部１２Ｇまたはランド部１２Ｌのいずれか一方、または
双方にデータが記録される。グルーブ部１２Ｇの片側
は、例えばバイフェーズ変調後のアドレス情報ＡＤＭに
応じてウォブリングした状態とされている。

【００２０】この場合、アドレス情報ＡＤＭが周波数変
調（ＦＭ）され、変調後の信号に対応するようにグルー
ブ部１２Ｇがウォブリングされている。つまり、その変
調後の信号がグルーブウォブルとして記録されている。
なお、グルーブ部１２Ｇの片側がウォブリングされるこ
とから、結果的にランド部１２Ｌの片側もアドレス情報
ＡＤＭに応じてウォブリングされた状態となっている。

【００２１】なお、アドレス情報ＡＤＭはバイフェーズ
変調後のものであるが、アドレス情報にバイフェーズ変
調を施してアドレス情報ＡＤＭを得て用いるのは、周知
のようにＤＣ成分の発生を防止するためである（ＤＣフ
リー）。ここで、バイフェーズ変調を施す前のアドレス
情報の１ビットは、バイフェーズ２ビットに対応してい
る。

【００２２】グルーブウォブルは、図５に示すように、
アドレス情報ＡＤＭの１ビット（バイフェーズ１ビッ
ト）当たり、“１”のときは４波（４周期のサイン波）
となり、“０”のときは３波（３周期のサイン波）とな
っている。しかも、このグルーブウォブルの振幅は、変
調後の信号の周波数に応じて変化するようにされ、図５
に拡大して示すように、アドレス情報ＡＤＭの“１”お
よび“０”の接合部に対応するグルーブウォブルの０ク
ロス点の前後での傾きが変化しないようにされている。

【００２３】ここで、１セクタ（１ウォブルアドレスフ
レーム）の期間のグルーブウォブルは、バイフェーズ変
調前のアドレス情報（データ）で、例えば４２ビットの
データを有している。この４２ビッのトデータは、図４
に示すように、４ビットの同期信号データ、２４ビット
のフレームアドレスデータ、１４ビットのＣＲＣ（cycl
ic redundancy check）コードで構成される。

【００２４】また、１セクタは、図３Ｂに示すように、
例えば４２セグメントで構成されている。各セグメント
の境界位置には、図３Ａに示すように、クロックマーク
ＣＭがグルーブウォブルに多重化されてプリフォーマッ
トされている。そして、図３Ｃに示すように、各セグメ
ント内に６０バイトのデータ領域が設けられると共に、
各セグメントの境界位置に対応して６バイトの固定パタ
ーン領域が設けられている。データ書き込み時には、後
述するようにデータ領域にはＮＲＺＩデータが記録され
るが、固定パターン領域にはＮＲＺＩデータに同期した
２Ｔの長さの固定パターン信号が記録される（Ｔはデー
タのビット間隔）。この固定パターン信号は、データ読
み出し時におけるデータクロック信号の位相を制御する
ために使用される。

【００２５】ここで、光磁気ディスク１１では、１セク
タが４２セグメントで構成され、各セグメントの境界位
置にクロックマークＣＭがプリフォーマットされている
ことから、隣接するクロックマーク間のバイフェーズビ
ット数ａは２となる。また、光磁気ディスク１１では、
各セグメント内に６０バイトのデータ領域が設けられる
と共に、各セグメントの境界位置に対応して６バイトの
固定パターン領域が設けられることから、隣接するクロ
ックマーク間のチャネルビット数ｎは５２８となる。

【００２６】また、図１に戻って、ディスク装置１０
は、光磁気ディスク１１を回転駆動するためのスピンド
ルモータ１３を有している。光磁気ディスク１１は、記
録時および再生時には角速度一定で回転駆動される。ス
ピンドルモータ１３の回転軸には、その回転速度を検出
するための周波数発電機１４が取り付けられている。

【００２７】また、ディスク装置１０は、外部磁界発生
用の磁気ヘッド１５と、この磁気ヘッド１５の磁界発生
を制御する磁気ヘッドドライバ１６と、半導体レーザ、
対物レンズ、光検出器等から構成される光学ヘッド１７
と、この光学ヘッド１７の半導体レーザの発光を制御す
るレーザドライバ１８とを有している。磁気ヘッド１５
と光学ヘッド１７は光磁気ディスク１１を挟むように対
向して配設されている。

【００２８】レーザドライバ１８には、後述するサーボ
コントローラ４１よりＤ／Ａコンバータ１９を介してレ
ーザパワー制御信号ＳPCが供給され、光学ヘッド１７の
半導体レーザより出力されるレーザ光のパワーが、記録
時には記録パワーＰWとなり、再生時には記録パワーＰW
より低い再生パワーＰRとなるように制御される。

【００２９】データ書き込み時（記録時）には、後述す
るように磁気ヘッドドライバ１６に記録データＤｒおよ
び固定パターン信号ＳFPが供給され、磁気ヘッド１５よ
り記録データＤｒおよび固定パターン信号ＳFPに対応し
た磁界が発生され、光学ヘッド１７からのレーザビーム
（レーザ光）との共働により光磁気ディスク１１のデー
タ領域に記録データＤｒが記録されると共に、この記録
データＤｒが記録されるデータ領域に対応した固定パタ
ーン領域に固定パターン信号ＳFPが記録される。

【００３０】図６は、光学ヘッド１７の光学系の構成を
示している。光学ヘッド１７は、レーザビームＬＢを得
るための半導体レーザ３１と、この半導体レーザ３１よ
り出力されるレーザビームＬＢを発散光より平行光に整
形するためのコリメータレンズ３２と、レーザビームを
透過光と反射光の２つに分離するためのビームスプリッ
タ３３と、レーザビームの光路を変更するための反射ミ
ラー３４と、レーザビームＬＢを光磁気ディスク１１の
記録面（記録膜）に照射するための対物レンズ３５とを
有している。

【００３１】また、光学ヘッド１７は、ビームスプリッ
タ３３の反射面３３ｂで反射されて外部に出射されるレ
ーザビームを偏光方向の違いによって３つのレーザビー
ムに分離するためのウォラストンプリズム（偏光面検波
プリズム）３６と、このウォラストンプリズム３６より
出力される３つのレーザビーム（平行光）を集光させる
ための集光レンズ３７と、この集光レンズ３７より出射
される３つのレーザビームが照射されるフォトディテク
タ３９と、集光レンズ３７とフォトディテクタ３９との
間に配されるマルチレンズ３８とを有している。

【００３２】マルチレンズ３８は凹レンズおよび円筒レ
ンズの組み合わせで構成される。円筒レンズを使用する
のは、フォーカスエラー信号を周知の非点収差法で得る
ためである。フォトディテクタ３９は、図７に示すよう
に、４分割フォトダイオード部３９ｍと、２個のフォト
ダイオード部３９ｉ，３９ｊとで構成される。

【００３３】図８は、ウォラストンプリズム３６の構成
例を示している。このプリズム３６は、１軸性結晶、例
えば水晶よりなる直角プリズム３６ａ，３６ｂが接合さ
れて構成されている。この場合、プリズム３６ｂの光軸
Ａxbはプリズム３６ａの光軸Ａxaに対して４５゜だけ傾
くように設定されている。

【００３４】このような構成において、水晶は入射光の
偏光面に関連して２つの異なった屈折率を持っている。
そのため、プリズム３６ａにその光軸Ａxaに対して４５
゜だけ傾いた偏光面Ｐpoを有する直線偏光Ｌａを入射す
ると、図９に示すようにプリズム３６ａでは光軸Ａxaに
垂直な偏光面を有する偏光成分Ｌb1および光軸Ａxaに平
行な偏光面を有する偏光成分Ｌb2に分離される。さら
に、プリズム３６ｂでは、偏光成分Ｌb1が光軸Ａxbに平
行な偏光面を有する偏光成分Ｌc1および光軸Ａxbに垂直
な偏光面を有する偏光成分Ｌc2に分離されると共に、偏
光成分Ｌb2が光軸Ａxbに平行な偏光面を有する偏光成分
Ｌc3および光軸Ａxbに垂直な偏光面を有する偏光成分Ｌ
c4に分離される。

【００３５】ここで、偏光成分Ｌc1，Ｌc2はプリズム３
６ａの光軸Ａxaに垂直な偏光面を有するものであり、そ
れぞれの光量は直線偏光Ｌａの１／４の量となる。一
方、偏光成分Ｌc3，Ｌc4はプリズム３６ａの光軸Ａxaと
平行な偏光面を有するものであり、それぞれの光量は直
線偏光Ｌａの１／４の量となる。そして、偏光成分Ｌc
2，Ｌc3のプリズム３６ｂからの出射角は等しく、結果
としてプリズム３６ｂ、従ってウォラストンプリズム３
６からは３本のレーザビームＬｉ，Ｌｍ，Ｌｊが分離し
て得られることになる。

【００３６】図６に示す光学ヘッド１７の光学系の動作
を説明する。半導体レーザ３１から放射される発散光と
してのレーザビームＬＢは、コリメータレンズ３２によ
って平行光に整形されてビームスプリッタ３３に入射さ
れる。ビームスプリッタ３３の多層膜３３ａを透過した
レーザビームは反射ミラー３４で直角に光路が変更さ
れ、対物レンズ３５を介して光磁気ディスク１１の記録
面に照射される。

【００３７】また、光磁気ディスク１１の記録面で反射
されるレーザビームは対物レンズ３５および反射ミラー
３４を介してビームスプリッタ３３に入射される。そし
て、ビームスプリッタ３３の多層膜３３ａで反射された
レーザビームＬｒは、さらにビームスプリッタ３３の反
射面３３ｂで反射されて外部に出射され、ウォラストン
プリズム３６に入射される。

【００３８】このように光磁気ディスク１１の記録面で
の反射に係るレーザビームＬｒがウォラストンプリズム
３６に入射されるが、上述せずも、光磁気ディスク１１
の記録面での偏光面の回転（カー回転）がなかった場合
の偏光面が光軸Ａxaに対して４５゜だけ傾くように設定
されている（図８の直線偏光Ｌａの偏光面Ｐpoと光軸Ａ
xaとの関係参照）。これにより、上述した直線偏光Ｌａ
が入射される場合と同様に、ウォラストンプリズム３６
によってレーザビームＬｒより３本のレーザビームＬ
ｉ，Ｌｍ，Ｌｊが分離して得られる。

【００３９】ここで、レーザビームＬｒの偏光面は光磁
気ディスク１１の記録膜の磁化の向きに従って時計方向
または反時計方向にわずかに回転し、レーザビームＬ
ｉ，Ｌｊの光量に光磁気ディスク１１の記録膜の磁化の
向きに従った大小関係が生じる。そのため、レーザビー
ムＬｉ，Ｌｊの光量を検出し、その差をとることで光磁
気記録されたデータ（信号）に対応する再生信号を得る
ことができる。なお、レーザビームＬｒの偏光面が回転
してもレーザビームＬｍの光量は一定である。

【００４０】上述したようにウォラストンプリズム３６
より出射される３本のレーザビームＬｉ，Ｌｍ，Ｌｊは
集光レンズ３７およびマルチレンズ３８を介してフォト
ディテクタ３９に入射される。フォトディテクタ３９を
構成するフォトダイオード部３９ｉ，３９ｍ，３９ｊに
は、図７に示すように、それぞれレーザビームＬｉ，Ｌ
ｍ，ＬｊによるスポットＳＰｉ，ＳＰｍ，ＳＰｊが形成
される。

【００４１】この場合、４分割フォトダイオード部３９
ｍを構成する４個のフォトダイオードＤａ〜Ｄｄの検出
信号をそれぞれＳａ〜Ｓｄとし、フォトダイオード部３
９ｉ，３９ｊを構成するフォトダイオードＤｉ，Ｄｊの
検出信号をＳｉ，Ｓｊとするとき、光学ヘッド１７の増
幅回路部（図示せず）で以下の演算が行われ、記録領域
からの再生信号ＳMO、非点収差方式のフォーカスエラー
信号ＳFEおよびプッシュプル信号ＳPPが生成される。

【００４２】ＳMO＝Ｓｉ−ＳｊＳFE＝（Ｓａ＋Ｓｃ）−（Ｓｂ＋Ｓｄ）ＳPP＝（Ｓａ＋Ｓｂ）−（Ｓｃ＋Ｓｄ）

【００４３】図１に戻って、ディスク装置１０は、ＣＰ
Ｕ（central processing unit）を備えるサーボコント
ローラ４１を有している。サーボコントローラ４１に
は、光学ヘッド１７で生成されるフォーカスエラー信号
ＳFEがＡ／Ｄコンバータ４２を介して供給される。ま
た、光学ヘッド１７で生成されるプッシュプル信号ＳPP
は、プッシュプル法によるトラッキングエラー信号ＳTE
と、光磁気ディスク１１のグルーブウォブルに対応した
ウォブル信号（ＦＭ信号）ＳWBと、光磁気ディスク１１
のクロックマークＣＭに対応したクロックマーク再生信
号ＳCMとを含むものである。ここで、信号ＳTE，ＳWB，
ＳCMはそれぞれ異なる周波数帯域にある。したがって、
プッシュプル信号ＳPPより、ローパスフィルタやバンド
パスフィルタを使用して、信号ＳTE，ＳWB，ＳCMをそれ
ぞれ抽出することが可能である。

【００４４】サーボコントローラ４１には、プッシュプ
ル信号ＳPPよりローパスフィルタ４３で抽出されたトラ
ッキングエラー信号ＳTEがＡ／Ｄコンバータ４４を介し
て供給される。このサーボコントローラ４１には、さら
に上述した周波数発電機１４より出力される周波数信号
ＳFGが供給される。

【００４５】サーボコントローラ４１の動作は、後述す
るシステムコントローラ５１によって制御される。この
サーボコントローラ４１によって、トラッキングコイル
やフォーカスコイル、さらには光学ヘッド１７をラジア
ル方向に移動させるためのリニアモータを含むアクチュ
エータ４５が制御され、トラッキングやフォーカスのサ
ーボが行われ、また光学ヘッド１７の半径方向（ラジア
ル方向）への移動が制御される。また、サーボコントロ
ーラ４１によってスピンドルモータ１３が制御され、上
述したように記録時や再生時に光磁気ディスク１１が角
速度一定で回転するように制御される。

【００４６】また、ディスク装置１０は、ＣＰＵを備え
るシステムコントローラ５１と、データバッファ５２
と、ホストコンピュータとの間でデータやコマンドの送
受を行うためのＳＣＳＩ（Small Computer System Inte
rface）５３とを有している。システムコントローラ５
１はシステム全体を制御するためのものである。

【００４７】また、ディスク装置１０は、ホストコンピ
ュータからＳＣＳＩ５３を通じて供給される書き込みデ
ータに対して誤り訂正符号の付加を行うと共に、後述す
るデータ復調器５９の出力データに対して誤り訂正を行
うためのＥＣＣ（error correction code）回路５４
と、このＥＣＣ回路５４で誤り訂正符号が付加された書
き込みデータをＮＲＺＩ（Non Return to Zero Inverte
d）データに変換して記録データＤｒを得ると共に、上
述した固定パターン信号ＳFPを発生するデータ変調器５
５とを有している。

【００４８】また、ディスク装置１０は、光学ヘッド１
７で生成される再生信号ＳMOの周波数特性を補償するた
めのイコライザ回路５６と、このイコライザ回路５６の
出力信号をディジタル信号に変換するためのＡ／Ｄコン
バータ５７と、このＡ／Ｄコンバータ５７の出力データ
に対してディジタル的にデータ識別処理をして再生デー
タＤｐを得るデータ識別器５８と、このデータ識別器５
８より出力される再生データＤｐに対してＮＲＺＩ逆変
換をして読み出しデータを得るためのデータ復調器５９
とを有している。データ識別器５８は、２値化回路やビ
タビ復号器等で構成される。

【００４９】また、ディスク装置１０は、光学ヘッド１
７で生成されるプッシュプル信号ＳPPに含まれるウォブ
ル信号ＳWBよりフレーム同期信号ＦＤおよびフレームア
ドレスデータＦＡＤを得るＡＤＩＰ（Address In Pre-g
roove）デコーダ６０と、プッシュプル信号ＳPPに含ま
れるクロックマーク再生信号ＳCMおよび光磁気ディスク
１１の固定パターン領域に対応した再生信号ＳMOより、
再生信号ＳCMの０クロス点のタイミングを示すパルス信
号ＰCMおよびデータクロック信号ＤＣＫを得るデータク
ロック再生器７０と、フレーム同期信号ＦＤ、フレーム
アドレスデータＦＡＤ、パルス信号ＰCMおよびデータク
ロック信号ＤＣＫを使用して、リードゲート信号やライ
トゲート信号等のシステム各部に必要なタイミング信号
を発生するタイミング発生器９０とを有している。フレ
ームアドレスデータＦＡＤはサーボコントローラ４１に
も供給され、またデータクロック信号ＤＣＫはＡ／Ｄコ
ンバータ５７にサンプリングクロックとして供給され
る。

【００５０】図１０は、ＡＤＩＰデコーダ６０の構成を
示している。このＡＤＩＰデコーダ６０は、プッシュプ
ル信号ＳPPよりウォブル信号ＳWBを抽出するためのバン
ドパスフィルタ６１と、直流カット用のコンデンサ６２
と、閾値＝０としてウォブル信号ＳWBをパルス信号（２
値信号）ＰWBに変換するコンパレータ６３とを有してい
る。

【００５１】また、ＡＤＩＰデコーダ６０は、ＰＬＬ回
路６４を構成する電圧制御発振器６４ａと、この電圧制
御発振器６４ａより出力されるクロック信号ＣＫ24を１
／２４に分周する分周器６４ｂと、コンパレータ６３よ
り出力されるパルス信号ＰWBと分周器６４ｂの出力信号
との位相比較を行うための位相比較器６４ｃと、この位
相比較器６４ｃより出力される位相誤差信号の低域成分
を取り出して電圧制御発振器６４ａに供給するための制
御信号を得るローパスフィルタ６４ｄとを有している。

【００５２】また、ＡＤＩＰデコーダ６０は、コンパレ
ータ６３より出力されるパルス信号ＰWBに対して電圧制
御発振器６４ａより出力されるクロック信号ＣＫ24を使
用した復調処理を行ってアドレス情報ＡＤＭを得ると共
に、このアドレス情報ＡＤＭに同期したクロック信号Ａ
ＣＫを得る検波回路６７と、この検波回路６７より出力
されるアドレス情報ＡＤＭに対し、クロック信号ＡＣＫ
を使用して、同期検出、バイフェーズ復調、誤り検出な
どを行って、フレーム同期信号ＦＤおよびフレームアド
レスデータＦＡＤを得るアドレス変換器６８とを有して
いる。

【００５３】次に、図１０に示すＡＤＩＰデコーダ６０
の動作を説明する。プッシュプル信号Ｓ_PPよりバンドパ
スフィルタ６１でウォブル信号ＳWBが抽出される。そし
て、このウォブル信号ＳWBがコンデンサ６２を介してコ
ンパレータ６３に供給されてパルス信号ＰWBに変換され
る。上述したように、光磁気ディスク１１には、バイフ
ェーズ変調後のアドレス情報ＡＤＭが周波数変調され、
この変調後の信号がグルーブウォブルとして記録されて
いる。そのため、ウォブル信号ＳWBは、周波数変調後の
信号と同じく、図１１Ａに示すように、アドレス情報Ａ
ＤＭの１ビット（バイフェーズ１ビット）に対応して、
“１”のときは４波を有し、“０”のときは３波を有す
るものとなっている。そのため、コンパレータ６３から
は、図１１Ｂに示すように、パルス信号（２値信号）Ｐ
WBが得られる。なお、ウォブル信号ＳWBの振幅は、光磁
気ディスク１１のグルーブウォブルの振幅に比例したも
のとなる。

【００５４】ビット“１”に対応するウォブル信号ＳWB
の周波数がｆａであり、ビット“０”に対応するウォブ
ル信号ＳWBの周波数がｆｂであるとき、電圧制御発振器
６４ａの発振周波数は、ｆａ，ｆｂの公倍数の周波数
（＝６ｆａ＝８ｆｂ）近傍で変化するように設定されて
いる。そのため、電圧制御発振器６４ａからは、図１１
Ｃに示すように、ｆｃ＝６ｆａ＝８ｆｂの周波数、従っ
てバイフェーズのビット周波数の２４倍の周波数を持
ち、パルス信号ＰWBに同期したクロック信号ＣＫ24が得
られる。上述せずも、クロック信号ＣＫ24はバイフェー
ズビットのオーバーサンプリング用のクロック信号であ
って、バイフェーズビットのオーバーサンプリング値ｓ
は２４クロックとなる。

【００５５】このクロック信号ＣＫ24を基準にすると、
バイフェーズ１ビット＝“１”に対応するパルス信号Ｐ
WB（１周期分）は３クロック分の値“１”と３クロック
分の値“０”とからなる６Ｔパターンを有し、バイフェ
ーズ１ビット＝“０”に対応するパルス信号ＰWBは４ク
ロック分の値“１”と４クロック分の値“０”とからな
る８Ｔパターンを有している。

【００５６】検波回路６７は、パルス信号ＰWBより８Ｔ
パターンの連続を検出するときは、クロック信号ＡＣＫ
（図１１Ｄに図示）に同期して次のバイフェーズ１ビッ
ト期間に“０”を出力し、一方パルス信号ＰWBより６Ｔ
パターンの連続を検出するときは、クロック信号ＡＣＫ
に同期して次のバイフェーズ１ビット期間に“１”を出
力する。

【００５７】つまり、検波回路６７ではパルス信号ＰWB
に対して復調処理が行われ、この検波回路６７からはク
ロック信号ＡＣＫと共に、このクロック信号ＡＣＫに同
期してグルーブウォブルに対応したアドレス情報ＡＤＭ
が出力される（図１１Ｅに図示）。なお、図１１Ｆは、
クロックマークＣＭの再生信号ＳCMを示している。

【００５８】このアドレス情報ＡＤＭは、アドレス変換
器６８に供給される。このアドレス変換器６８では、ア
ドレス情報ＡＤＭに対し、同期検出、バイフェーズ復
調、誤り検出などが行われて、フレーム同期信号ＦＤお
よびフレームアドレスデータＦＡＤが得られる。これに
より、アドレス変換器６８からは、フレーム同期信号Ｆ
Ｄと共に、アドレス情報ＡＤＭより得られるフレームア
ドレスデータＦＡＤが出力される。

【００５９】図１２は、検波回路６７の構成を示してい
る。この検波回路６７は、クロック信号ＣＫ24を使用し
て、パルス信号ＰWBのパターン判別によりバイフェーズ
ビット“１”および“０”の切れ目（変わり目）を検出
し、バイフェーズのビット周期のクロック信号ＣＫBPを
得るためのバイフェーズ周期検出回路１０２と、このク
ロック信号ＣＫBPがリセット信号として供給されると共
に、クロック信号ＣＫ24がカウント用のクロック信号と
して供給される５ビットカウンタ１０３とを有してい
る。

【００６０】また、検波回路６７は、５ビットカウンタ
１０３のカウント出力に基づいて、バイフェーズビット
“０”用のウインドーパルスＰW0と、バイフェーズビッ
ト“１”用のウインドーパルスＰW１とを生成するウイ
ンドーパルス生成回路１０４を有している。ここで、ウ
インドーパルスＰW0は、正規の８Ｔパターンのパルス信
号ＰWBの立ち上がりエッジおよび立ち下がりエッジにそ
れぞれ対応して出力されるパルスであり、バイフェーズ
１ビット期間に６個のパルスが生成される。同様に、ウ
インドーパルスＰW1は、正規の６Ｔパターンのパルス信
号ＰWBの立ち上がりエッジおよび立ち下がりエッジにそ
れぞれ対応して出力されるパルスであり、バイフェーズ
１ビット期間に８個のパルスが生成される。

【００６１】また、検波回路６７は、クロック信号ＣＫ
24を使用して、パルス信号ＰWBの立ち上がりエッジおよ
び立ち下がりエッジを検出し、エッジ検出パルスＰｅを
出力するエッジ検出回路１１０を有している。

【００６２】図１３は、エッジ検出回路１１０の構成を
示している。このエッジ検出回路１１０は、クロック信
号ＣＫ24で動作する２段構成のＤフリップフロップ回路
１１１，１１２と、エクスクルーシブ・オア回路１１３
とから構成されている。パルス信号ＰWBはＤフリップフ
ロップ回路１１１のデータ端子Ｄに供給され、このＤフ
リップフロップ回路１１１の非反転出力端子Ｑに得られ
る信号がＤフリップフロップ回路１１２のデータ端子Ｄ
に供給される。そして、Ｄフリップフロップ回路１１
１，１１２の非反転出力端子Ｑに得られる信号がエクス
クルーシブ・オア回路１１３の入力側に供給され、この
エクスクルーシブ・オア回路１１３の出力側よりエッジ
検出パルスＰｅが出力される。

【００６３】また、図１２に戻って、検波回路６７は、
ウインドーパルス生成回路１０４で生成されるウインド
ーパルスＰW0，ＰW1をゲート信号としてエッジ検出パル
スＰｅをゲートし、一致検出回路として機能するアンド
ゲート１２１，１２２と、アンドゲート１２１，１２２
でそれぞれゲートされたエッジ検出パルスＰｅをカウン
トするエッジパルスカウンタ１２３，１２４と、前のバ
イフェーズ１ビット期間でカウントされたエッジパルス
カウンタ１２３，１２４のカウント値ｘ，ｙを比較し、
次のバイフェーズ１ビット期間に、その比較結果に基づ
いたアドレス情報ＡＤＭを出力する比較回路１２５とを
有している。

【００６４】ここで、エッジパルスカウンタ１２３，１
２４には、それぞれバイフェーズのビット周期のクロッ
ク信号ＣＫBPがリセット信号として供給される。また、
このクロック信号ＣＫBPは、比較回路１２５にもタイミ
ング信号として供給される。比較回路１２５では、ｘ＞
ｙのときはアドレス情報ＡＤＭとしてビット“０”が出
力され、ｘ＜ｙのときはアドレス情報ＡＤＭとしてビッ
ト“１”が出力される。

【００６５】また、検波回路６７は、クロック信号ＣＫ
24を１／２４に分周し、クロック信号ＣＫBPを参照し
て、アドレス情報ＡＤＭに同期したクロック信号ＡＣＫ
（図１１Ｄ参照）を出力する分周器１２６を有してい
る。

【００６６】図１２に示す検波回路６７の動作を説明す
る。バイフェーズ周期検出回路１０２にパルス信号ＰWB
およびクロック信号ＣＫ24が供給され、バイフェーズの
ビット周期のクロック信号ＣＫBPが得られる。また、５
ビットカウンタ１０３には、このクロック信号ＣＫBPが
リセット信号として供給されると共に、クロック信号Ｃ
Ｋ24がカウント用のクロック信号として供給される。こ
れにより、５ビットカウンタ１０３では、バイフェーズ
の各ビット周期において、最初にリセットされ、その後
にクロック信号ＣＫ24によるカウント動作が行われ、１
０進法で「０」〜「２３」までカウントされることとな
る。

【００６７】この５ビットカウンタ１０３のカウント出
力はウインドーパルス生成回路１０４に供給され、５ビ
ットカウンタ１０３のカウント出力に基づいて、バイフ
ェーズビット“０”用のウインドーパルスＰW0と、バイ
フェーズビット“１”用のウインドーパルスＰW１とが
生成され、それぞれアンドゲート１２１，１２２にゲー
ト信号として供給される。

【００６８】一方、エッジ検出回路１１０にパルス信号
ＰWBおよびクロック信号ＣＫ24が供給され、パルス信号
ＰWBの立ち上がりエッジおよび立ち下がりエッジが検出
されてエッジ検出パルスＰｅが得られ、このエッジ検出
パルスＰｅがそれぞれアンドゲート１２１，１２２に供
給される。そして、アンドゲート１２１，１２２でゲー
トされたエッジ検出パルスＰｅは、それぞれエッジパル
スカウンタ１２３，１２４に供給され、各バイフェーズ
１ビット期間毎にカウントされる。

【００６９】そして、比較回路１２５では、前のバイフ
ェーズ１ビット期間でカウントされたエッジパルスカウ
ンタ１２３，１２４のカウント値ｘ，ｙが比較され、次
のバイフェーズ１ビット期間に、その比較結果に基づい
たアドレス情報ＡＤＭが出力される。

【００７０】例えば、あるバイフェーズ１ビット期間の
ウォブル信号ＳWBが図１４Ａに示すようにバイフェーズ
ビット“０”に対応するものであるとき、パルス信号
(２値信号）ＰWBは図１４Ｂに示すように８Ｔパターン
が３回連続したものとなり、図１４Ｄ，図１４Ｄ′に示
すようにエッジ検出パルスＰｅが得られる。図１４Ｃ
は、クロック信号ＣＫ24を示している。

【００７１】そして、アンドゲート１２１に供給される
ウインドーパルスＰW0は図１４Ｅに示すように形成され
ているため、エッジパルスカウンタ１２３に供給される
一致パルスとしてのゲート出力Ｐ00は図１４Ｆに示すよ
うになり、ｘ＝６となる。一方、アンドゲート１２２に
供給されるウインドーパルスＰW1は図１４Ｅ′に示すよ
うに形成されているため、エッジパルスカウンタ１２４
に供給される一致パルスとしてのゲート出力Ｐ01は図１
４Ｆ′に示すようになり、ｙ＝２となる。したがって、
比較回路１２５より、次のバイフェーズ１ビット期間
に、アドレス情報ＡＤＭとして、ビット“０”が出力さ
れる。

【００７２】また、あるバイフェーズ１ビット期間のウ
ォブル信号ＳWBが図１５Ａに示すようにバイフェーズビ
ット“１”に対応するものであるとき、パルス信号(２
値信号）ＰWBは図１５Ｂに示すように６Ｔパターンが４
回連続したものとなり、図１５Ｄ，図１５Ｄ′に示すよ
うにエッジ検出パルスＰｅが得られる。図１５Ｃは、ク
ロック信号ＣＫ24を示している。

【００７３】そして、アンドゲート１２１に供給される
ウインドーパルスＰW0は図１５Ｅに示すように形成され
ているため、エッジパルスカウンタ１２３に供給される
ゲート出力Ｐ00は図１５Ｆに示すようになり、ｘ＝２と
なる。一方、アンドゲート１２２に供給されるウインド
ーパルスＰW1は図１５Ｅ′に示すように形成されている
ため、エッジパルスカウンタ１２４に供給されるゲート
出力Ｐ01は図１５Ｆ′に示すようになり、ｙ＝８とな
る。したがって、比較回路１２５より、次のバイフェー
ズ１ビット期間に、アドレス情報ＡＤＭとして、ビット
“１”が出力される。

【００７４】次に、光磁気ディスク１１に傷などの欠陥
（ディフェクト）がある場合であって、ウォブル信号Ｓ
WBが変形している場合について説明する。

【００７５】例えば、あるバイフェーズ１ビット期間の
ウォブル信号ＳWBがバイフェーズビット“０”に対応す
るものであって、図１６Ａに示すようにディフェクトに
よる変形があるとき、パルス信号(２値信号）ＰWBは図
１６Ｂに示すように得られ、図１６Ｄ，図１６Ｄ′に示
すようにエッジ検出パルスＰｅが得られる。図１６Ｃ
は、クロック信号ＣＫ24を示している。

【００７６】そして、アンドゲート１２１に供給される
ウインドーパルスＰW0は図１６Ｅに示すように形成され
ているため、エッジパルスカウンタ１２３に供給される
ゲート出力Ｐ00は図１６Ｆに示すようになり、ｘ＝６と
なる。一方、アンドゲート１２２に供給されるウインド
ーパルスＰW1は図１６Ｅ′に示すように形成されている
ため、エッジパルスカウンタ１２４に供給されるゲート
出力Ｐ01は図１６Ｆ′に示すようになり、ｙ＝３とな
る。したがって、比較回路１２５より、次のバイフェー
ズ１ビット期間に、アドレス情報ＡＤＭとして、ビット
“０”が出力される。

【００７７】また、あるバイフェーズ１ビット期間のウ
ォブル信号ＳWBがバイフェーズビット“１”に対応する
ものであって、図１７Ａに示すようにディフェクトによ
る変形があるとき、パルス信号(２値信号）ＰWBは図１
７Ｂに示すようになり、図１７Ｄ，図１７Ｄ′に示すよ
うにエッジ検出パルスＰｅが得られる。図１７Ｃは、ク
ロック信号ＣＫ24を示している。

【００７８】そして、アンドゲート１２１に供給される
ウインドーパルスＰW0は図１７Ｅに示すように形成され
ているため、エッジパルスカウンタ１２３に供給される
ゲート信号Ｐ00は図１７Ｆに示すようになり、ｘ＝１と
なる。一方、アンドゲート１２２に供給されるウインド
ーパルスＰW1は図１７Ｅ′に示すように形成されている
ため、エッジパルスカウンタ１２４に供給されるゲート
出力Ｐ01は図１７Ｆ′に示すようになり、ｙ＝６とな
る。したがって、比較回路１２５より、次のバイフェー
ズ１ビット期間に、アドレス情報ＡＤＭとして、ビット
“１”が出力される。

【００７９】このように、図１２に示す検波回路６７で
は、ウォブル信号ＳWBに、図１６Ａおよび図１７Ａに示
すようなディフェクトによる変形がある場合であって
も、ウォブル信号ＳWBにディフェクトによる変形がない
場合と同様に、良好にアドレス情報ＡＤＭを得ることが
できる。

【００８０】ところで、図１６Ａおよび図１７Ａに示す
ようなディフェクトによる変形がある場合には、上述し
たようにｘ，ｙの差が大きくなるので、ｘ，ｙの大小の
みによって、ビット“０”またはビット“１”と判定し
ても、正しくアドレス情報ＡＤＭを得ることができる。
しかし、ｘ，ｙの差があまりないときは、ビット“０”
と判定すべきか、ビット“１”と判定すべきかが困難と
なる場合がある。

【００８１】例えば、あるバイフェーズ１ビット期間の
ウォブル信号ＳWBが図１８Ａに示すように変形したもの
であるとき、パルス信号(２値信号）ＰWBは図１８Ｂに
示すようになり、図１８Ｄ（＝図１８Ｅ＝図１８Ｅ′）
に示すようにエッジ検出パルスＰｅが得られる。図１８
Ｃは、クロック信号ＣＫ24を示している。

【００８２】そして、アンドゲート１２１に供給される
ウインドーパルスＰW0は図１８Ｆに示すように形成され
ているため、エッジパルスカウンタ１２３に供給される
ゲート出力Ｐ00は図１８Ｇに示すようになり、ｘ＝４と
なる。ビット“０”と仮定するならば、ｘ＝６となるは
ずである。

【００８３】一方、アンドゲート１２２に供給されるウ
インドーパルスＰW1は図１８Ｆ′に示すように形成され
ているため、エッジパルスカウンタ１２４に供給される
ゲート出力Ｐ01は図１８Ｇ′に示すようになり、ｙ＝６
となる。ビット“１”と仮定するならば、ｙ＝８となる
はずである。

【００８４】したがって、単純な比較であると、ｘ＜ｙ
であることから、ビット“１”であると判定することと
なる。しかし、本当にビット“１”であるとは即断でき
ない。なぜならば、それぞれが本来検出されるべき数と
比較すると、ともにカウントが２不足しているという点
で同じ誤差を持っているからである。

【００８５】そこで、ウインドーについてさらに条件を
加え、立ち上がりエッジと立ち下がりエッジとを分離し
て検出することによって、より正確な判定が可能にな
る。

【００８６】図１９は、他の構成の検波回路６７Ａを示
すものであり、立ち上がりエッジと立ち下がりエッジと
を分離して検出するようにしたものである。この図１９
において、図１２と対応する部分には同一符号を付して
示している。

【００８７】この検波回路６７Ａは、クロック信号ＣＫ
24を使用して、パルス信号ＰWBのパターン判別によりバ
イフェーズビット“１”および“０”の切れ目（変わり
目）を検出し、バイフェーズのビット周期のクロック信
号ＣＫBPを得るためのバイフェーズ周期検出回路１０２
と、このクロック信号ＣＫBPがリセット信号として供給
されると共に、クロック信号ＣＫ24がカウント用のクロ
ック信号として供給される５ビットカウンタ１０３とを
有している。

【００８８】また、検波回路６７Ａは、５ビットカウン
タ１０３のカウント出力に基づいて、バイフェーズビッ
ト“０”用のウインドーパルスＰW0u，ＰW0dと、バイフ
ェーズビット“１”用のウインドーパルスＰW１u，ＰW1
dとを生成するウインドーパルス生成回路１０４Ａを有
している。

【００８９】ここで、ウインドーパルスＰW0uは正規の
８Ｔパターンのパルス信号ＰWBの立ち上がりエッジに対
応して出力されるパルスであり、バイフェーズ１ビット
期間に３個のパルスが生成される。ウインドーパルスＰ
W0dは正規の８Ｔパターンのパルス信号ＰWBの立ち下が
りエッジに対応して出力されるパルスであり、バイフェ
ーズ１ビット期間に３個のパルスが生成される。

【００９０】ウインドーパルスＰW1uは正規の６Ｔパタ
ーンのパルス信号ＰWBの立ち上がりエッジに対応して出
力されるパルスであり、バイフェーズ１ビット期間に４
個のパルスが生成される。ウインドーパルスＰW1dは正
規の６Ｔパターンのパルス信号ＰWBの立ち下がりエッジ
に対応して出力されるパルスであり、バイフェーズ１ビ
ット期間に４個のパルスが生成される。

【００９１】また、検波回路６７Ａは、クロック信号Ｃ
Ｋ24を使用して、パルス信号ＰWBの立ち上がりエッジを
検出し、エッジ検出パルスＰeuを出力する立ち上がりエ
ッジ検出回路１３０と、同様にクロック信号ＣＫ24を使
用して、パルス信号ＰWBの立ち下がりエッジを検出し、
エッジ検出パルスＰedを出力するエッジ検出回路１4０
とを有している。

【００９２】図２０は、立ち上がりエッジ検出回路１３
０の構成を示している。このエッジ検出回路１３０は、
クロック信号ＣＫ24で動作する２段構成のＤフリップフ
ロップ回路１３１，１３２と、アンド回路１３３とから
構成されている。パルス信号ＰWBはＤフリップフロップ
回路１３１のデータ端子Ｄに供給され、このＤフリップ
フロップ回路１３１の非反転出力端子Ｑに得られる信号
がＤフリップフロップ回路１３２のデータ端子Ｄに供給
される。そして、Ｄフリップフロップ回路１３１の非反
転出力端子Ｑに得られる信号とＤフリップフロップ回路
１３２の反転出力端子Ｑバーに得られる信号とがアンド
回路１３３の入力側に供給され、このアンド回路１３３
の出力側よりエッジ検出パルスＰeuが出力される。

【００９３】また、図２１は、立ち下がりエッジ検出回
路１４０の構成を示している。このエッジ検出回路１４
０は、クロック信号ＣＫ24で動作する２段構成のＤフリ
ップフロップ回路１４１，１４２と、アンド回路１４３
とから構成されている。パルス信号ＰWBはＤフリップフ
ロップ回路１４１のデータ端子Ｄに供給され、このＤフ
リップフロップ回路１４１の非反転出力端子Ｑに得られ
る信号がＤフリップフロップ回路１４２のデータ端子Ｄ
に供給される。そして、Ｄフリップフロップ回路１４１
の反転出力端子Ｑバーに得られる信号とＤフリップフロ
ップ回路１４２の非反転出力端子Ｑに得られる信号とが
アンド回路１４３の入力側に供給され、このアンド回路
１４３の出力側よりエッジ検出パルスＰedが出力され
る。

【００９４】また、図１９に戻って、検波回路６７Ａ
は、ウインドーパルス生成回路１０４Ａで生成されるウ
インドーパルスＰW0u，ＰW0dをゲート信号としてそれぞ
れエッジ検出パルスＰeu，Ｐedをゲートし、一致検出回
路として機能するアンドゲート１５１，１５２と、ウイ
ンドーパルス生成回路１０４Ａで生成されるウインドー
パルスＰW1u，ＰW1dをゲート信号としてそれぞれエッジ
検出パルスＰeu，Ｐedをゲートし、一致検出回路として
機能するアンドゲート１５３，１５４とを有している。

【００９５】また、検波回路６７Ａは、アンドゲート１
５１，１５２でそれぞれゲートされたエッジ検出パルス
Ｐeu，Ｐedをカウントするエッジパルスカウンタ１５
５，１５６と、アンドゲート１５３，１５４でそれぞれ
ゲートされたエッジ検出パルスＰeu，Ｐedをカウントす
るエッジパルスカウンタ１５７，１５８と、エッジパル
スカウンタ１５５，１５６のカウント値を加算する加算
器１５９と、エッジパルスカウンタ１５７，１５８のカ
ウント値を加算する加算器１６０とを有している。

【００９６】また、検波回路６７Ａは、前のバイフェー
ズ１ビット期間でカウントされたエッジパルスカウンタ
１５５，１５６のカウント値の合計値（加算器１５９の
出力値）ｘと、同様に前のバイフェーズ１ビット期間で
カウントされたエッジパルスカウンタ１５７，１５８の
カウント値の合計値（加算器１６０の出力値）ｙとを比
較し、次のバイフェーズ１ビット期間に、その比較結果
に基づいたアドレス情報ＡＤＭを出力する比較回路１６
１とを有している。

【００９７】ここで、エッジパルスカウンタ１５５〜１
５８には、それぞれバイフェーズのビット周期のクロッ
ク信号ＣＫBPがリセット信号として供給される。また、
このクロック信号ＣＫBPは、比較回路１６１にもタイミ
ング信号として供給される。比較回路１６１では、ｘ＞
ｙのときはアドレス情報ＡＤＭとしてビット“０”が出
力され、ｘ＜ｙのときはアドレス情報ＡＤＭとしてビッ
ト“１”が出力される。

【００９８】また、検波回路６７Ａは、クロック信号Ｃ
Ｋ24を１／２４に分周し、クロック信号ＣＫBPを参照し
て、アドレス情報ＡＤＭに同期したクロック信号ＡＣＫ
（図１１Ｄ参照）を出力する分周器１２６を有してい
る。

【００９９】図１９に示す検波回路６７Ａの動作を説明
する。バイフェーズ周期検出回路１０２にパルス信号Ｐ
WBおよびクロック信号ＣＫ24が供給され、バイフェーズ
のビット周期のクロック信号ＣＫBPが得られる。また、
５ビットカウンタ１０３には、このクロック信号ＣＫBP
がリセット信号として供給されると共に、クロック信号
ＣＫ24がカウント用のクロック信号として供給される。
これにより、５ビットカウンタ１０３では、バイフェー
ズの各ビット周期において、最初にリセットされ、その
後にクロック信号ＣＫ24によるカウント動作が行われ、
１０進法で「０」〜「２３」までカウントされることと
なる。

【０１００】この５ビットカウンタ１０３のカウント出
力はウインドーパルス生成回路１０４Ａに供給され、５
ビットカウンタ１０３のカウント出力に基づいて、バイ
フェーズビット“０”用のウインドーパルスＰW0u，ＰW
0dと、バイフェーズビット“１”用のウインドーパルス
ＰW１u，ＰW1dとが生成され、それぞれアンドゲート１
５１〜１５４にゲート信号として供給される。

【０１０１】一方、立ち上がりエッジ検出回路１３０に
パルス信号ＰWBおよびクロック信号ＣＫ24が供給され、
パルス信号ＰWBの立ち上がりエッジが検出されてエッジ
検出パルスＰeuが得られ、このエッジ検出パルスＰeuが
それぞれアンドゲート１５１，１５３に供給される。同
様に、立ち下がりエッジ検出回路１４０にパルス信号Ｐ
WBおよびクロック信号ＣＫ24が供給され、パルス信号Ｐ
WBの立ち下がりエッジが検出されてエッジ検出パルスＰ
edが得られ、このエッジ検出パルスＰedがそれぞれアン
ドゲート１５２，１５４に供給される。

【０１０２】アンドゲート１５１，１５２でゲートされ
たエッジ検出パルスＰeu，Ｐedはそれぞれエッジパルス
カウンタ１５５，１５６に供給され、各バイフェーズ１
ビット期間毎にカウントされる。同様に、アンドゲート
１５３，１５４でゲートされたエッジ検出パルスＰeu，
Ｐedはそれぞれエッジパルスカウンタ１５７，１５８に
供給され、各バイフェーズ１ビット期間毎にカウントさ
れる。

【０１０３】そして、比較回路１６１では、前のバイフ
ェーズ１ビット期間でカウントされたエッジパルスカウ
ンタ１５５，１５６のカウント値の合計値ｘと同様に前
のバイフェーズ１ビット期間でカウントされたエッジパ
ルスカウンタ１５７，１５８のカウント値の合計値ｙと
が比較され、次のバイフェーズ１ビット期間に、その比
較結果に基づいたアドレス情報ＡＤＭが出力される。

【０１０４】図１９に示す検波回路６７Ａで、あるバイ
フェーズ１ビット期間のウォブル信号ＳWBが図２２Ａ
（＝図１８Ａ）に示すように変形したものである場合に
ついて説明する。この場合、パルス信号(２値信号）ＰW
Bは図２２Ｂに示すようになり、図２２Ｅ（＝図２２
Ｅ′）に示すように立ち上がりエッジに対応したエッジ
検出パルスＰeuが得られると共に、図２２Ｇ（＝図２２
Ｇ′）に示すように立ち下がりエッジに対応したエッジ
検出パルスＰedが得られる。図２２Ｃはクロック信号Ｃ
Ｋ24を示しており、図２２Ｄはエッジ検出パルスＰeu，
Ｐedを合わせたエッジ検出パルスＰｅを示している。

【０１０５】また、アンドゲート１５１，１５２に供給
されるウインドーパルスＰW0u，ＰWOdは図２２Ｆ，Ｈに
示すように形成されているため、エッジパルスカウンタ
１５５，１５６に供給される一致パルスとしてのゲート
出力Ａ0u，Ａ0dは図２２Ｉに示すようになり、ｘ＝１と
なる。一方、アンドゲート１５３，１５４に供給される
ウインドーパルスＰW1u，ＰW1dは図２２Ｆ′，Ｈ′に示
すように形成されているため、エッジパルスカウンタ１
５７，１５８に供給される一致パルスとしてのゲート出
力Ａ1u，Ａ1dは図２２Ｉ′に示すようになり、ｙ＝６と
なる。この場合、ｘ，ｙの差が十分に大きくなるので、
その比較結果をそのまま利用しても、正しい検波結果と
なる。

【０１０６】したがって、比較回路１６１では、ｘ，ｙ
の比較結果がそのまま利用され、次のバイフェーズ１ビ
ット期間に、アドレス情報ＡＤＭとして、ビット“１”
が出力される。

【０１０７】このように、ウインドーパルスだけでな
く、パルス信号ＰWBのエッジ情報をも加味することによ
り、より正確な判定が可能になる利益がある。

【０１０８】さて、図１０に示すＡＤＩＰデコーダ６０
は、ＰＬＬ回路６４を有するものであり、比較的複雑な
回路構成となっている。

【０１０９】ところで、上述したように、隣接するクロ
ックマーク間のバイフェーズビット数ａは２であり、隣
接するクロックマーク間のチャネルビット数ｎは５２８
であり、さらにバイフェーズビットのオーバーサンプリ
ング値ｓは２４クロックである。後述するように、デー
タクロック再生器７０では、クロックマークＣＭの再生
信号ＳCMをｎ＝５２８逓倍して、データクロック信号Ｄ
ＣＫが得られる。この場合、データクロック信号ＤＣＫ
の周波数と、バイフェーズビットのオーバーサンプリン
グ用のクロック信号ＣＫ24の周波数とは、整数比の関係
となっている。つまり、データクロック信号ＤＣＫの周
波数をｆdckとし、クロック信号ＣＫ24の周波数をｆ24
とすると、ｆdck＝１１×ｆ24となる。そこで、データ
クロック信号ＤＣＫを分周してクロック信号ＣＫ24を生
成することが可能である。

【０１１０】図２３は、他の構成のＡＤＩＰデコーダ６
０Ａを示すものであり、データクロック信号ＤＣＫを分
周してクロック信号ＣＫ24を得るものである。この図２
３において、図１０と対応する部分には同一符号を付
し、その詳細説明は省略する。

【０１１１】このＡＤＩＰデコーダ６０Ａは、データク
ロック再生器７０で再生されるデータクロック信号ＤＣ
Ｋを、１／Ｍに分周して、バイフェーズビットのオーバ
ーサンプリング用のクロック信号ＣＫ24を生成する分周
器６９を有している。ここで、Ｍ＝ｎ／（ａ・ｓ）であ
り、本実施の形態では、Ｍ＝５２８／（２・２４）＝１
１である。この分周器６９で生成されるクロック信号Ｃ
Ｋ24は検波回路６７（６７Ａ）で使用される。図２４Ａ
〜Ｃは、クロックマークＣＭの再生信号ＳCM、データク
ロック信号ＤＣＫおよびクロック信号ＣＫ24のタイミン
グ関係を示している。

【０１１２】図２３に示すＡＤＩＰデコーダ６０Ａのそ
の他の構成は図１０に示すＡＤＩＰデコーダ６０と同様
である。したがって、詳細説明は省略するが、ＡＤＩＰ
デコーダ６０Ａは、図１０に示すＡＤＩＰデコーダ６０
と同様に動作し、アドレス変換器６８からは、フレーム
アドレスデータＦＡＤおよびフレーム同期信号ＦＤが得
られる。

【０１１３】このように図２３に示すＡＤＩＰデコーダ
６０Ａは、クロック信号ＣＫ24を得るのに、ＰＬＬ回路
を不要とでき、図１０に示すＡＤＩＰデコーダ６０と比
べて、さらに簡単な回路構成となる利益がある。

【０１１４】また、図２５は、データクロック再生器７
０の構成を示している。このデータクロック再生器７０
は、プッシュプル信号ＳPPよりクロックマーク再生信号
ＳCMを抽出するためのバンドパスフィルタ７１と、直流
カット用のコンデンサ７２と、クロックマーク再生信号
ＳCMの０クロス点のタイミングを示すパルス信号ＰCMを
得るエッジ検出器７３とを有している。

【０１１５】また、データクロック再生器７０は、再生
信号ＳMOの直流成分をカットするコンデンサ７４と、閾
値＝０として再生信号ＳMOをパルス信号（２値信号）Ｐ
MOに変換するコンパレータ７５と、このパルス信号ＰMO
からタイミング発生器９０より供給される固定パターン
ゲート信号ＳＧｏを使用して光磁気ディスク１１の固定
パターン領域の再生信号ＳMOに対応するパルス信号ＰFP
をゲートするアンド回路７６とを有している。この場
合、図３Ｄに示すように、固定パターンゲート信号ＳＧ
ｏは、固定パターン領域の再生信号ＳMOが得られる期間
で“１”となり、その他の期間では“０”となるもので
ある。

【０１１６】なお、タイミング発生器９０には、上述し
たクロックマーク再生信号ＳCMの０クロス点のタイミン
グを示すパルス信号ＰCMが供給される。そして、タイミ
ング発生器９０では、このパルス信号ＰCMをタイミング
基準とし、データクロック信号ＤＣＫをカウントするこ
とで、固定パターンゲート信号ＳＧｏが生成される。

【０１１７】また、データクロック再生器７０は、ＰＬ
Ｌ回路を構成する電圧制御発振器７７と、この電圧制御
発振器７７より出力されるデータクロック信号ＤＣＫを
１／Ｎ（ここでは、Ｎ＝ｎ＝５２８）に分周する分周器
７８と、エッジ検出器７３より出力されるパルス信号Ｐ
CMと分周器７８の出力信号との位相比較を行うための位
相比較器７９と、この位相比較器７９より出力される位
相誤差信号の低域成分を取り出すローパスフィルタ８０
とを有している。

【０１１８】また、データクロック再生器７０は、アン
ド回路７６より出力されるパルス信号ＰFPと分周器７８
の出力信号との位相比較を行うための位相比較器８１
と、この位相比較器８１より出力される位相誤差信号の
高域成分を取り出すハイパスフィルタ８２と、ローパス
フィルタ８０の出力信号と接続スイッチ８３を介して供
給されるハイパスフィルタ８２の出力信号とを加算して
電圧制御発振器７７に供給する制御信号を得るための加
算器８４とを有している。接続スイッチ８３にはシステ
ムコントローラ５１よりスイッチ制御信号ＳＷが供給さ
れる。これにより、接続スイッチ８３は、データ書き込
み時（記録時）にはオフとされると共に、データ読み出
し時（再生時）にはオンとされる。

【０１１９】次に、図２５に示すデータクロック再生器
７０の動作を説明する。プッシュプル信号ＳPPよりクロ
ックマーク再生信号ＳCM（図２６Ａに図示）が抽出さ
れ、このクロックマーク再生信号ＳCMはコンデンサ７２
を介してエッジ検出器７３に供給される。そして、エッ
ジ検出器７３よりクロックマーク再生信号ＳCMの０クロ
ス点のタイミングを示すパルス信号ＰCM（図２６Ｂに図
示）が得られる。

【０１２０】また、光学ヘッド１７（図１参照）より出
力される再生信号ＳMOはコンデンサ７４を介してコンパ
レータ７５に供給されてパルス信号（２値信号）ＰMOに
変換される。そして、アンド回路７６では、固定パター
ンゲート信号ＳＧｏ（図２６Ｃに図示）により、パルス
信号ＰMOから光磁気ディスク１１の固定パターン領域の
再生信号ＳMOに対応するパルス信号（２値信号）ＰFP
（図２６Ｄに図示）が取り出される。

【０１２１】そして、データ書き込み時（記録時）に
は、接続スイッチ８３がオフとされることから、電圧制
御発振器７７、分周器７８、位相比較器７９およびロー
パスフィルタ８０によってＰＬＬ回路が構成され、電圧
制御発振器７７には位相比較器７９より出力される位相
誤差信号がローパスフィルタ８０を通じて制御信号とし
て供給される。そのため、電圧制御発振器７７からは、
クロックマーク再生信号ＳCMが持つ位相情報によって位
相が制御されたデータクロック信号ＤＣＫが得られる。

【０１２２】また、データ読み出し時（再生時）には、
接続スイッチ８３がオンとされることから、電圧制御発
振器７７、分周器７８、位相比較器７９，８１、ローパ
スフィルタ８０およびハイパスフィルタによってＰＬＬ
回路が構成され、電圧制御発振器７７には位相比較器７
９より出力される位相誤差信号の低域成分と位相比較器
８１より出力される位相誤差信号の高域成分との加算信
号が制御信号として供給される。そのため、電圧制御発
振器７７からは、クロックマーク再生信号ＳCMが持つ位
相情報と固定パターン領域の再生信号ＳMOが持つ位相情
報とによって位相が制御されたデータクロック信号ＤＣ
Ｋが得られる。なお、図２６Ｅは、データクロック信号
ＤＣＫを示している。

【０１２３】次に、図１に示す光磁気ディスク装置１０
の動作を説明する。ホストコンピュータよりシステムコ
ントローラ５１にデータライトコマンドが供給される場
合には、データ書き込み（記録）が行われる。この場
合、ＳＣＳＩ５３で受信されてデータバッファ５２に格
納されているホストコンピュータからの書き込みデータ
に対して、ＥＣＣ回路５４で誤り訂正符号の付加が行わ
れ、さらにデータ変調器５５でＮＲＺＩデータへの変換
が行われる。そして、データ変調器５５より磁気ヘッド
ドライバ１６に記録データＤｒおよび固定パターン信号
ＳFPが供給され、光磁気ディスク１１のターゲット位置
としてのデータ領域に記録データＤｒが記録されると共
に、記録データＤｒが記録されるデータ領域に対応した
固定パターン領域に固定パターン信号ＳFPが記録され
る。

【０１２４】また、ホストコンピュータよりシステムコ
ントローラ５１にデータリードコマンドが供給される場
合には、データ読み出し（再生）が行われる。この場
合、光磁気ディスク１１のターゲット位置としてのデー
タ領域およびそのデータ領域に対応した固定パターン領
域より再生信号ＳMOが得られる。この再生信号ＳMOはイ
コライザ回路５６で周波数特性が補償され、Ａ／Ｄコン
バータ５７でデータクロック信号ＤＣＫを使用してディ
ジタル信号に変換され、その後にデータ識別器５８でデ
ータの識別が行われて再生データＤｐが得られる。そし
て、この再生データＤｐに対して、データ復調器５９で
ＮＲＺＩ逆変換が行われ、さらにＥＣＣ回路５４で誤り
訂正が行われて読み出しデータが得られる。そして、こ
の読み出しデータはデータバッファ５２に一旦格納さ
れ、その後に所定タイミングでＳＣＳＩ５３を介してホ
ストコンピュータに送信される。

【０１２５】なお、データ書き込みやデータ読み出しに
おいて、磁気ヘッド１５および光学ヘッド１７はサーボ
コントローラ４１によってターゲット位置にシークされ
る。この場合、ＡＤＩＰデコーダ６０より出力されるフ
レームアドレスデータＦＡＤを参照してシーク動作が行
われる。また、データ書き込み時（記録時）には、デー
タクロック再生器７０よりクロックマーク再生信号ＳCM
が持つ位相情報の低域成分によって位相が制御されたデ
ータクロック信号ＤＣＫが得られ、このデータクロック
信号ＤＣＫに同期してデータ書き込みが行われる。一
方、データ読み出し時（再生時）には、データクロック
再生器７０よりクロックマーク再生信号ＳCMが持つ位相
情報の低域成分と固定パターン領域の再生信号ＳMOが持
つ位相情報の高域成分とによって位相が制御されたデー
タクロック信号ＤＣＫが得られ、このデータクロック信
号ＤＣＫに同期してデータ読み出しが行われる。

【０１２６】図１に示すディスク装置１０においては、
データ読み出し時（再生時）には、データクロック再生
器７０よりクロックマーク再生信号ＳCMが持つ位相情報
と固定パターン領域の再生信号ＳMOが持つ位相情報とに
よって位相が制御されたデータクロック信号ＤＣＫを得
るものであり（図２５参照）、クロックマーク再生信号
ＳCMの振幅が小さく、そのＳ／Ｎが悪くても、再生デー
タに高精度に同期したクロック信号を得ることができ、
データ読み出しの処理精度を上げることができる。

【０１２７】また、光磁気ディスク１１のグルーブウォ
ブルの振幅が変調後の信号の周波数に応じて変化するよ
うにされ、アドレス情報ＡＤＭの“１”および“０”の
接合部に対応するグルーブウォブルの０クロス点の前後
での傾きが変化しないようにされている（図５参照）。
そのため、アドレス情報ＡＤＭの“１”および“０”の
接合部に対応するウォブル信号ＳWBの時間軸方向のジッ
タを低減でき、ＡＤＩＰデコーダ６０（図１０参照）で
アドレス情報ＡＤＭを良好に得ることができる。本実施
の形態においては、上述したように、アドレス情報ＡＤ
Ｍの“１”および“０”に対応するグルーブウォブルの
波数がそれぞれ整数とされており、アドレス情報ＡＤＭ
の“１”および“０”に対応するグルーブウォブルの接
合部は全て０クロス点となることから、特に有効であ
る。

【０１２８】また、ＡＤＩＰデコーダ６０では、アドレ
ス情報ＡＤＭの“１”および“０”のデータにそれぞれ
対応するウォブル信号ＳWBの周波数ｆａ，ｆｂの公倍数
の周波数ｆｃ（＝６ｆａ＝８ｆｂ）を持つクロック信号
ＣＫ24を使用した復調処理でアドレス情報ＡＤＭを得る
ものである（図１０参照）。そのため、ＰＬＬ回路を１
系統持つだけで構成でき、ＡＤＩＰデコーダ６０の構成
が簡単となる利益がある。

【０１２９】この場合、アドレス情報ＡＤＭの“１”お
よび“０”に対応するグルーブウォブルの波数がそれぞ
れ整数とされており、アドレス情報ＡＤＭの“１”およ
び“０”のデータにそれぞれ対応してコンパレータ６３
より出力されるパルス信号ＰWBは常に同じ形状となるこ
とから、検波回路６７におけるクロック信号ＣＫ24を使
用した復調処理を容易に行うことができる。

【０１３０】また、データクロック信号ＤＣＫの周波数
とバイフェーズビットのオーバーサンプリング用のクロ
ック信号ＣＫ24の周波数とが整数比の関係にあり、デー
タデータクロック信号ＤＣＫを分周してバイフェーズビ
ットのオーバーサンプリング用のクロック信号ＣＫ24を
得ることで、ＡＤＩＰデコーダ６０Ａ（図２３参照）の
構成をより簡単とできる（図２３参照）。

【０１３１】また、ＡＤＩＰデコーダ６０の検波回路６
７では、ウインドーパルスを使用してビット“０”とビ
ット“１”の検波を行うものであるため、ウォブル信号
ＳWBにディフェクトによる変形がある場合であっても、
その変形がない場合と同様に、アドレス情報ＡＤＭを良
好に得ることができる。

【０１３２】なお、上述実施の形態においては、光磁気
ディスク１１のグルーブ部１２Ｇの片側のみウォブリン
グした状態とされたものを示したが、グルーブ部１２Ｇ
の両側がウォブリングされた状態であってもよい。

【０１３３】また、この実施の形態においては、グルー
ブ部１２Ｇのウォブリングしている側にクロックマーク
ＣＭがプリフォーマットされたものを示したが、ウォブ
リングしていない側にクロックマークＣＭがプリフォー
マットされてもよく、さらに両側にクロックマークＣＭ
がプリフォーマットされていてもよい。

【０１３４】また、上述実施の形態においては、アドレ
ス情報ＡＤＭの“１”および“０”に対応するグルーブ
ウォブルの波数がそれぞれ「４」、「３」としたが、こ
れに限定されるものではない。

【０１３５】また、上述実施の形態においては、記録領
域の固定パターン領域がクロックマークＣＭの記録位置
に１対１に対応して設けられているが、必ずしも対応さ
せる必要はない。例えば、固定パターン領域の個数をク
ロックマークＣＭの個数より少なくしてもよい。

【０１３６】また、上述実施の形態においては、光磁気
ディスク１１の固定パターン領域には２Ｔの固定パター
ン信号が記録されるものであったが、１Ｔあるいは３Ｔ
以上の固定パターン信号が記録されるようにしてもよ
い。ただし、パターン間隔が短くなると、ＭＴＦ（Modu
lation Transfer Function）によって再生信号ＳMOの振
幅が小さく、Ｓ／Ｎが悪化したものとなる。逆に、パタ
ーン間隔が長くなると、位相比較のためのエッジ数を同
じ数だけ得るためには、固定パターン領域を広くとる必
要があり、データが記録されるデータ領域が狭くなる。

【０１３７】また、上述実施の形態において、ＡＤＩＰ
デコーダ６０，６０Ａでは、アドレス情報ＡＤＭの
“１”および“０”のデータにそれぞれ対応するウォブ
ル信号ＳWBの周波数ｆａ，ｆｂの公倍数の周波数ｆｃ
（＝６ｆａ＝８ｆｂ）を持つクロック信号ＣＫ24を使用
した復調処理を行うようにしたものであるが、周波数ｆ
ａ，ｆｂのその他の公倍数の周波数を持つクロック信号
を使用して同様の復調処理を行うことができる。

【０１３８】

【発明の効果】この発明によれば、ディジタルデータ、
例えばアドレス情報の“１”および“０”のデータにそ
れぞれ対応する周波数変調信号の周波数の公倍数の周波
数を持つクロック信号に基づいた復調処理でディジタル
データを得るものであり、簡単な構成で周波数変調信号
の復調処理を行うことができる。

【０１３９】また、復調処理において、２値信号のエッ
ジが検出されてエッジ検出信号を得ると共に、ディジタ
ルデータの“１”および“０”に対応する２値信号のパ
ターンに係る第１および第２のウインドーパルスを生成
し、エッジ検出信号の出力タイミングと第１および第２
のそれぞれのウインドーパルスの出力タイミングとの一
致数に基づいてディジタルデータの“１”，“０”の判
定を行うものであり、周波数変調信号に記録媒体のディ
フェクト等による変形があった場合にも正確にディジタ
ルデータを復調できる。この場合、２値信号のエッジ情
報をも加味することで、さらに正確な判定が可能とな
る。

【図面の簡単な説明】

【図１】実施の形態としての光磁気ディスク装置の構成
を示すブロック図である。

【図２】光磁気ディスクのセクタのレイアウトを示す図
である。

【図３】セクタ（ウォブルアドレスフレーム）フォーマ
ットを説明するための図である。

【図４】バイフェーズ変調前の１セクタ（ウォブルアド
レスフレーム）のアドレス情報を示す図である。

【図５】グルーブウォブルの構成例を示す図である。

【図６】光学ヘッドの光学系を示す図である。

【図７】光学ヘッドの光学系を構成するフォトディテク
タの構成と、その上に形成されたスポットを示す図であ
る。

【図８】光学ヘッドの光学系を構成するウォラストンプ
リズムの構成例を示す図である。

【図９】ウォラストンプリズムによる光線の分離状態を
示す図である。

【図１０】ＡＤＩＰデコーダの構成を示すブロック図で
ある。

【図１１】ＡＤＩＰデコーダの動作を説明するためのタ
イミングチャートである。

【図１２】検波回路の構成を示すブロック図である。

【図１３】エッジ検出回路の構成を示すブロック図であ
る。

【図１４】検波回路の動作を説明するための波形図であ
る。

【図１５】検波回路の動作を説明するための波形図であ
る。

【図１６】検波回路の動作を説明するための波形図であ
る。

【図１７】検波回路の動作を説明するための波形図であ
る。

【図１８】検波回路の動作を説明するための波形図であ
る。

【図１９】検波回路の他の構成を示すブロック図であ
る。

【図２０】立ち上がりエッジ検出回路の構成を示すブロ
ック図である。

【図２１】立ち下がりエッジ検出回路の構成を示すブロ
ック図である。

【図２２】検波回路の動作を説明するための波形図であ
る。

【図２３】ＡＤＩＰデコーダの他の構成を示すブロック
図である。

【図２４】ＡＤＩＰデコーダで使用するクロックを説明
するためのタイミングチャートである。

【図２５】データクロック再生器の構成を示すブロック
図である。

【図２６】データクロック再生器の動作を説明するため
のタイミングチャートである。

【図２７】従来のグルーブウォブルの構成例を示す図で
ある。

【図２８】従来の周波数復調回路の構成を示すブロック
図である。

【図２９】周波数復調回路の動作を説明するためのタイ
ミングチャートである。

【符号の説明】

１０・・・光磁気ディスク装置、１１・・・光磁気ディ
スク、１２Ｇ・・・グルーブ部、１２Ｌ・・・ランド
部、１５・・・外部磁界発生用の磁気ヘッド、１６・・
・磁気ヘッドドライバ、１７・・・光学ヘッド、１８・
・・レーザドライバ、４１・・・サーボコントローラ、
５１・・・システムコントローラ、５５・・・データ変
調器、５８・・・データ識別器、５９・・・データ復調
器、６０，６０Ａ・・・ＡＤＩＰデコーダ、６４・・・
ＰＬＬ回路、６７，６７Ａ・・・検波回路、６８・・・
アドレス変換器、６９・・・分周器、７０・・・データ
クロック再生器、９０・・・タイミング発生器

Claims

【特許請求の範囲】

【請求項１】ディジタルデータを表す周波数変調信号
から２値信号を得る波形整形部と、上記ディジタルデータの“１”に対応する上記周波数変
調信号の周波数と、上記ディジタルデータの“０”に対
応する上記周波数変調信号の周波数との公倍数の周波数
を持つクロック信号を生成するクロック信号生成部と、上記２値信号に対して上記クロック信号に基づいた処理
をして上記ディジタルデータを得る検波部とを備え、上記検波部は、上記２値信号のエッジを検出してエッジ検出信号を出力
するエッジ検出部と、上記ディジタルデータの“１”および“０”に対応する
上記２値信号のパターンに係る第１および第２のウイン
ドーパルスを生成するウインドーパルス生成部と、上記第１のウインドーパルスの出力タイミングに上記エ
ッジ検出信号の出力タイミングが一致したとき第１の一
致パルスを出力する第１の一致検出部と、上記第２のウインドーパルスの出力タイミングに上記エ
ッジ検出信号の出力タイミングが一致したとき第２の一
致パルスを出力する第２の一致検出部と、上記第１および第２の一致パルスのカウント値から上記
ディジタルデータが“１”か“０”かを判定する判定部
とで構成されることを特徴とする周波数復調回路。
【請求項２】上記ウインドーパルス生成部は、上記第
１のウインドーパルスを、上記２値信号の立ち上がりエ
ッジに関する第３のウインドーパルスと、上記２値信号
の立ち下がりエッジに関する第４のウインドーパルスと
に分離すると共に、上記第２のウインドーパルスを、上
記２値信号の立ち上がりエッジに関する第５のウインド
ーパルスと、上記２値信号の立ち下がりエッジに関する
第６のウインドーパルスとに分離するパルス分離部を有
し、上記エッジ検出部は、上記エッジ検出信号を、立ち上が
りエッジに関する第１のエッジ検出信号と、立ち下がり
エッジに関する第２のエッジ検出信号とに分離する信号
分離部を有し、上記第１の一致検出部は、上記第３のウインドーパルス
の出力タイミングに上記第１のエッジ検出信号の出力タ
イミングが一致したとき上記第１の一致パルスを出力す
ると共に、上記第４のウインドーパルスの出力タイミン
グに上記第２のエッジ検出信号の出力タイミングが一致
したとき上記第１の一致パルスを出力し、上記第２の一致検出部は、上記第５のウインドーパルス
の出力タイミングに上記第１のエッジ検出信号の出力タ
イミングが一致したとき上記第２の一致パルスを出力す
ると共に、上記第６のウインドーパルスの出力タイミン
グに上記第２のエッジ検出信号の出力タイミングが一致
したとき上記第２の一致パルスを出力することを特徴と
する請求項１に記載の周波数復調回路。
【請求項３】上記ディジタルデータの“１”および
“０”のデータに対応する上記周波数変調信号の波数が
それぞれ整数であることを特徴とする請求項１に記載の
周波数復調回路。
【請求項４】アドレス情報が周波数変調され、変調後
の信号がグルーブウォブルとして記録される光ディスク
を駆動する光ディスク装置において、上記光ディスクから上記グルーブウォブルに対応したウ
ォブル信号を再生するウォブル信号再生手段と、上記ウォブル信号に対して周波数復調をすることで上記
アドレス情報を得る周波数復調手段とを備え、上記周波数復調手段は、ディジタルデータを表す周波数変調信号から２値信号を
得る波形整形部と、上記ディジタルデータの“１”に対応する上記周波数変
調信号の周波数と、上記ディジタルデータの“０”に対
応する上記周波数変調信号の周波数との公倍数の周波数
を持つクロック信号を生成するクロック信号生成部と、上記２値信号に対して上記クロック信号に基づいた処理
をして上記ディジタルデータを得る検波部とを有し、上記検波部は、上記２値信号のエッジを検出してエッジ検出信号を出力
するエッジ検出部と、上記ディジタルデータの“１”および“０”に対応する
２値信号のパターンに係る第１および第２のウインドー
パルスを生成するウインドーパルス生成部と、上記第１のウインドーパルスの出力タイミングに上記エ
ッジ検出信号の出力タイミングが一致したとき第１の一
致パルスを出力する第１の一致検出部と、上記第２のウインドーパルスの出力タイミングに上記エ
ッジ検出信号の出力タイミングが一致したとき第２の一
致パルスを出力する第２の一致検出部と、上記第１および第２の一致パルスのカウント値から上記
ディジタルデータが“１”か“０”かを判定する判定部
とで構成されることを特徴とする光ディスク装置。
【請求項５】上記ウインドーパルス生成部は、上記第
１のウインドーパルスを、上記２値信号の立ち上がりエ
ッジに関する第３のウインドーパルスと、上記２値信号
の立ち下がりエッジに関する第４のウインドーパルスと
に分離すると共に、上記第２のウインドーパルスを、上
記２値信号の立ち上がりエッジに関する第５のウインド
ーパルスと、上記２値信号の立ち下がりエッジに関する
第６のウインドーパルスとに分離するパルス分離部を有
し、上記エッジ検出部は、上記エッジ検出信号を、立ち上が
りエッジに関する第１のエッジ検出信号と、立ち下がり
エッジに関する第２のエッジ検出信号とに分離する信号
分離部を有し、上記第１の一致検出部は、上記第３のウインドーパルス
の出力タイミングに上記第１のエッジ検出信号の出力タ
イミングが一致したとき上記第１の一致パルスを出力す
ると共に、上記第４のウインドーパルスの出力タイミン
グに上記第２のエッジ検出信号の出力タイミングが一致
したとき上記第１の一致パルスを出力し、上記第２の一致検出部は、上記第５のウインドーパルス
の出力タイミングに上記第１のエッジ検出信号の出力タ
イミングが一致したとき上記第２の一致パルスを出力す
ると共に、上記第６のウインドーパルスの出力タイミン
グに上記第２のエッジ検出信号の出力タイミングが一致
したとき上記第２の一致パルスを出力することを特徴と
する請求項４に記載の光ディスク装置。
【請求項６】上記アドレス情報の“１”および“０”
のデータに対応する上記グルーブウォブルの波数がそれ
ぞれ整数であることを特徴とする請求項４に記載の光デ
ィスク装置。
【請求項７】上記アドレス情報はバイフェーズ変調さ
れた後の信号であることを特徴とする請求項４に記載の
光ディスク装置。