JPH1145959A - チップオンボードパッケージ用印刷回路基板及びそれを用いたチップオンボードパッケージ - Google Patents
チップオンボードパッケージ用印刷回路基板及びそれを用いたチップオンボードパッケージInfo
- Publication number
- JPH1145959A JPH1145959A JP10034918A JP3491898A JPH1145959A JP H1145959 A JPH1145959 A JP H1145959A JP 10034918 A JP10034918 A JP 10034918A JP 3491898 A JP3491898 A JP 3491898A JP H1145959 A JPH1145959 A JP H1145959A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate body
- printed circuit
- circuit board
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ＣＯＢパッケージの反りを防止することがで
きるＣＯＢパッケージ用印刷回路基板及びこれを用いた
ＣＯＢパッケージを提供すること。 【解決手段】 半導体チップが実装され且つ封止部が形
成される印刷回路基板３０の上面に凸部３４を形成し
て、封止部を形成するためのモールディング樹脂の量を
低減させることにより、ＣＯＢパッケージの反りを防止
する。
きるＣＯＢパッケージ用印刷回路基板及びこれを用いた
ＣＯＢパッケージを提供すること。 【解決手段】 半導体チップが実装され且つ封止部が形
成される印刷回路基板３０の上面に凸部３４を形成し
て、封止部を形成するためのモールディング樹脂の量を
低減させることにより、ＣＯＢパッケージの反りを防止
する。
Description
【０００１】
【発明の属する技術分野】本発明は、チップオンボード
（Chip On Board;ＣＯＢ）パッケージ用印刷回路基板及
びそれを用いたＣＯＢパッケージに関する。より詳細に
は、モールディング工程後に発生するパッケージの反り
を防止するため、印刷回路基板のモールディング領域内
部に凸部又は凹部が形成されたＣＯＢパッケージ用印刷
回路基板及びそれを用いたＣＯＢパッケージに関する。
（Chip On Board;ＣＯＢ）パッケージ用印刷回路基板及
びそれを用いたＣＯＢパッケージに関する。より詳細に
は、モールディング工程後に発生するパッケージの反り
を防止するため、印刷回路基板のモールディング領域内
部に凸部又は凹部が形成されたＣＯＢパッケージ用印刷
回路基板及びそれを用いたＣＯＢパッケージに関する。
【０００２】
【従来の技術】半導体チップパッケージが高密度化およ
び小型化されるにつれて、リードフレームを用いてパッ
ケージアセンブリを構成する方法に代えて、半導体チッ
プを直接印刷回路基板上に実装する新たなパッケージン
グ技術が注目されている。半導体チップを印刷回路基板
上に直接実装する半導体チップパッケージを、ＣＯＢパ
ッケージと言う。
び小型化されるにつれて、リードフレームを用いてパッ
ケージアセンブリを構成する方法に代えて、半導体チッ
プを直接印刷回路基板上に実装する新たなパッケージン
グ技術が注目されている。半導体チップを印刷回路基板
上に直接実装する半導体チップパッケージを、ＣＯＢパ
ッケージと言う。
【０００３】ハードディスクに代えて、あるいは携帯用
情報端末機、ディジタルスチールカメラ又はゲーム機等
に使用されて、文字、音声、停止画像等の記録を行うた
めのメモリカードは、数個のメモリチップを１つのカー
ドにパッケージングすることにより、大容量の記憶媒体
として使用できる。
情報端末機、ディジタルスチールカメラ又はゲーム機等
に使用されて、文字、音声、停止画像等の記録を行うた
めのメモリカードは、数個のメモリチップを１つのカー
ドにパッケージングすることにより、大容量の記憶媒体
として使用できる。
【０００４】メモリカードには、ミニアチユアカード、
コンパクトフラッシュ、スマートメディア等があるが、
これらのうち、ミニアチュアカードとコンパクトフラッ
シュは、コントローラを内蔵すべきであるので、価格が
高く、外形が大きいという不都合がある。
コンパクトフラッシュ、スマートメディア等があるが、
これらのうち、ミニアチュアカードとコンパクトフラッ
シュは、コントローラを内蔵すべきであるので、価格が
高く、外形が大きいという不都合がある。
【０００５】これに対して、ディジタル信号の貯蔵装置
として使用されるスマートメディア又はＳＳＦＤＣ(Sol
id State Floppy Disc Card)のように、フラッシュメモ
リチップが内蔵されたＣＯＢパッケージを用いた半導体
チップカード（ＩＣカード）は、従来のメモリカードに
比べてサイズが小さく、世代間で同一のピン数を有する
ので、拡張性が高く、且つ携帯に便利であるという利点
がある。また、スマートメディアは、ディジタルスチー
ルカメラの情報貯蔵のために着脱形態で使用され、且
つ、ディジタルゲーム機及び携帯用コンピュータ等にお
いて文字、音声、停止画像等を記録するための新たな小
型カードである。さらに、スマートメディアは従来の磁
気テープを用いたＩＤカードやディスケットに比べて容
量が大きく、貯蔵及び保管が容易であるので、その活用
の幅がより広がるものと予想される。
として使用されるスマートメディア又はＳＳＦＤＣ(Sol
id State Floppy Disc Card)のように、フラッシュメモ
リチップが内蔵されたＣＯＢパッケージを用いた半導体
チップカード（ＩＣカード）は、従来のメモリカードに
比べてサイズが小さく、世代間で同一のピン数を有する
ので、拡張性が高く、且つ携帯に便利であるという利点
がある。また、スマートメディアは、ディジタルスチー
ルカメラの情報貯蔵のために着脱形態で使用され、且
つ、ディジタルゲーム機及び携帯用コンピュータ等にお
いて文字、音声、停止画像等を記録するための新たな小
型カードである。さらに、スマートメディアは従来の磁
気テープを用いたＩＤカードやディスケットに比べて容
量が大きく、貯蔵及び保管が容易であるので、その活用
の幅がより広がるものと予想される。
【０００６】以下、図面を参照して従来のスマートメデ
ィアに使用されるＣＯＢパッケージ用印刷回路基板及び
それを用いたＣＯＢパッケージについて説明する。図１
０は、従来のＣＯＢパッケージ用印刷回路基板を示す平
面図である。図１０を参照すると、印刷回路基板１０
は、ガラス−エポキシ樹脂又はＢＴ樹脂よりなる薄形の
基板胴体１１を含む。回路パターン１３は、基板胴体１
１の上面に薄い銅箔を接着して形成され、電気的信号の
伝達経路として使用される。また、基板胴体１１の下面
には、外部接続端子（図１２の１５）としての役割をす
る回路パターンが形成される。基板胴体１１の上面に形
成される回路パターン１３は、基板胴体１１を貫通する
ビアホール１６を介して下面の外部接続端子１５に電気
的に接続される。回路パターン１３、外部接続端子１５
の表面及びビアホール１６の内壁は、酸化防止を目的と
して、金のような導電性物質でメッキされている。基板
胴体１１の上面には、チップ接着部１２が形成されてい
る。チップ接着部１２は、印刷回路基板を用いたパッケ
ージの全体の高さを減少させるため、通常キャビティ加
工により凹状に形成される。印刷回路基板１０は、通常
のプラスチックパッケージのリードフレームストリップ
と同様に、ストリップの形態で製造される。各々の印刷
回路基板１０は、タイバ１８によりガイドレール１９に
連結されている。
ィアに使用されるＣＯＢパッケージ用印刷回路基板及び
それを用いたＣＯＢパッケージについて説明する。図１
０は、従来のＣＯＢパッケージ用印刷回路基板を示す平
面図である。図１０を参照すると、印刷回路基板１０
は、ガラス−エポキシ樹脂又はＢＴ樹脂よりなる薄形の
基板胴体１１を含む。回路パターン１３は、基板胴体１
１の上面に薄い銅箔を接着して形成され、電気的信号の
伝達経路として使用される。また、基板胴体１１の下面
には、外部接続端子（図１２の１５）としての役割をす
る回路パターンが形成される。基板胴体１１の上面に形
成される回路パターン１３は、基板胴体１１を貫通する
ビアホール１６を介して下面の外部接続端子１５に電気
的に接続される。回路パターン１３、外部接続端子１５
の表面及びビアホール１６の内壁は、酸化防止を目的と
して、金のような導電性物質でメッキされている。基板
胴体１１の上面には、チップ接着部１２が形成されてい
る。チップ接着部１２は、印刷回路基板を用いたパッケ
ージの全体の高さを減少させるため、通常キャビティ加
工により凹状に形成される。印刷回路基板１０は、通常
のプラスチックパッケージのリードフレームストリップ
と同様に、ストリップの形態で製造される。各々の印刷
回路基板１０は、タイバ１８によりガイドレール１９に
連結されている。
【０００７】上述した印刷回路基板１０を用いた従来の
ＣＯＢパッケージ１００について、図１１及び図１２を
参照して説明する。ＣＯＢパッケージ１００は、半導体
チップ２０と、印刷回路基板１０と、ボンディングワイ
ヤ２２と、封止部２３とを含む。半導体チップ２０は、
接着剤２５により印刷回路基板１０の上面に形成された
チップ接着部１２に取り付けられる。また、半導体チッ
プ２０は、金又はアルミニウムのようなボンディングワ
イヤ２２によりボンディングパッドが回路パターン１３
に電気的に接続される。印刷回路基板１０の下面には、
外部接続端子１５が形成される。外部接続端子１５は、
内壁に導電性物質がメッキされているビアホール１６を
介して上面の回路パターン１３に電気的に接続される。
従って、ボンディングワイヤ２２により半導体チップ２
０に電気的に接続された回路パターン１３は、さらにビ
アホール１６を介して外部接続端子１５に電気的に接続
される。印刷回路基板１０の上面には、半導体チップ２
０とボンディングワイヤ２２とを外部環境から保護する
ため、エポキシ樹脂のようなモールディング樹脂で封止
して、封止部２３が形成される。従来のＣＯＢパッケー
ジの封止部２３は、印刷回路基板１０の上面から突出
し、主にトランスファモールディング工程により形成さ
れる。
ＣＯＢパッケージ１００について、図１１及び図１２を
参照して説明する。ＣＯＢパッケージ１００は、半導体
チップ２０と、印刷回路基板１０と、ボンディングワイ
ヤ２２と、封止部２３とを含む。半導体チップ２０は、
接着剤２５により印刷回路基板１０の上面に形成された
チップ接着部１２に取り付けられる。また、半導体チッ
プ２０は、金又はアルミニウムのようなボンディングワ
イヤ２２によりボンディングパッドが回路パターン１３
に電気的に接続される。印刷回路基板１０の下面には、
外部接続端子１５が形成される。外部接続端子１５は、
内壁に導電性物質がメッキされているビアホール１６を
介して上面の回路パターン１３に電気的に接続される。
従って、ボンディングワイヤ２２により半導体チップ２
０に電気的に接続された回路パターン１３は、さらにビ
アホール１６を介して外部接続端子１５に電気的に接続
される。印刷回路基板１０の上面には、半導体チップ２
０とボンディングワイヤ２２とを外部環境から保護する
ため、エポキシ樹脂のようなモールディング樹脂で封止
して、封止部２３が形成される。従来のＣＯＢパッケー
ジの封止部２３は、印刷回路基板１０の上面から突出
し、主にトランスファモールディング工程により形成さ
れる。
【０００８】チップ接着部１２に実装される半導体チッ
プ２０は、フラッシュメモリチップであって、容量によ
り４Ｍビット、１６Ｍビット、３２Ｍビットのフラッシ
ュメモリチップが実装されるが、容量が大きいほどチッ
プのサイズが大きくなるので、チップ接着部１２の面積
も多様になる。通常、フラッシュメモリチップの容量が
４Ｍビットである場合、フラッシュメモリチップのサイ
ズは約１１６．１×２６９．７mil2であり、１６Ｍビッ
トの場合は約１９６．５×４４４．７mil2であり、３２
Ｍビットの場合は約２９４．５×５１４．７mil2であ
る。
プ２０は、フラッシュメモリチップであって、容量によ
り４Ｍビット、１６Ｍビット、３２Ｍビットのフラッシ
ュメモリチップが実装されるが、容量が大きいほどチッ
プのサイズが大きくなるので、チップ接着部１２の面積
も多様になる。通常、フラッシュメモリチップの容量が
４Ｍビットである場合、フラッシュメモリチップのサイ
ズは約１１６．１×２６９．７mil2であり、１６Ｍビッ
トの場合は約１９６．５×４４４．７mil2であり、３２
Ｍビットの場合は約２９４．５×５１４．７mil2であ
る。
【０００９】
【発明が解決しようとする課題】しかしながら、ＣＯＢ
パッケージ１００が実装されるスマートメディアのベー
スカードの構造が統一されているため、ＣＯＢパッケー
ジ１００の外形的な構造は、フラッシュメモリチップの
サイズに関係なく同一であるように製造しなければなら
ない。ＣＯＢパッケージは、印刷回路基板に実装される
フラッシュメモリチップ間で同一のピンネームを有する
ので、拡張性が大きいし、このため、印刷回路基板に４
Ｍビット、１６Ｍビット、３２Ｍビット等の異なる容量
のフラッシュメモリチップを実装することが可能であ
る。印刷回路基板に実装されるチップのサイズに関係な
く、ＣＯＢパッケージの外形は同一でなければならない
ので、ＣＯＢパッケージの封止部を形成するために使用
されるモールディング樹脂の量は、チップのサイズが大
きいほど少なくなる。封止部を形成するため最も多い量
の樹脂を必要とする４Ｍビットチップを有するＣＯＢパ
ッケージ及び最も少ない量の樹脂を必要とする３２Ｍビ
ットチップを有するＣＯＢパッケージの場合は、パッケ
ージの反りのような不良が発生する。しかしながら、中
間サイズのチップである１６Ｍビットチップを有するＣ
ＯＢパッケージの場合は、パッケージの反りの発生程度
が少ない。
パッケージ１００が実装されるスマートメディアのベー
スカードの構造が統一されているため、ＣＯＢパッケー
ジ１００の外形的な構造は、フラッシュメモリチップの
サイズに関係なく同一であるように製造しなければなら
ない。ＣＯＢパッケージは、印刷回路基板に実装される
フラッシュメモリチップ間で同一のピンネームを有する
ので、拡張性が大きいし、このため、印刷回路基板に４
Ｍビット、１６Ｍビット、３２Ｍビット等の異なる容量
のフラッシュメモリチップを実装することが可能であ
る。印刷回路基板に実装されるチップのサイズに関係な
く、ＣＯＢパッケージの外形は同一でなければならない
ので、ＣＯＢパッケージの封止部を形成するために使用
されるモールディング樹脂の量は、チップのサイズが大
きいほど少なくなる。封止部を形成するため最も多い量
の樹脂を必要とする４Ｍビットチップを有するＣＯＢパ
ッケージ及び最も少ない量の樹脂を必要とする３２Ｍビ
ットチップを有するＣＯＢパッケージの場合は、パッケ
ージの反りのような不良が発生する。しかしながら、中
間サイズのチップである１６Ｍビットチップを有するＣ
ＯＢパッケージの場合は、パッケージの反りの発生程度
が少ない。
【００１０】従って、ＣＯＢパッケージの反りのような
不良を防止するためには、モールディング樹脂の量、印
刷回路基板の熱膨張率及び他の成形条件が調和されなけ
ればならない。しかし、封止部の外形は同一であるが、
印刷回路基板に実装される半導体チップのサイズが異な
り、それにより、モールディング樹脂の量が異なるた
め、従来の印刷回路基板では、パッケージの反りを防止
することが容易でない。４Ｍビットフラッシュメモリチ
ップが実装されたＣＯＢパッケージは、使用されるモー
ルディング樹脂の量が多いので、封止部が形成される中
心部において下向きに反りが発生し、基板の両端部にお
いて上向きに反りが発生する。これに対し、３２Ｍビッ
トフラッシュメモリチップが実装されたＣＯＢパッケー
ジは、使用されるモールディング樹脂の量が少ないの
で、封止部が形成される中心部において上向きに反りが
発生し、基板の両端部において下向きに反りが発生す
る。
不良を防止するためには、モールディング樹脂の量、印
刷回路基板の熱膨張率及び他の成形条件が調和されなけ
ればならない。しかし、封止部の外形は同一であるが、
印刷回路基板に実装される半導体チップのサイズが異な
り、それにより、モールディング樹脂の量が異なるた
め、従来の印刷回路基板では、パッケージの反りを防止
することが容易でない。４Ｍビットフラッシュメモリチ
ップが実装されたＣＯＢパッケージは、使用されるモー
ルディング樹脂の量が多いので、封止部が形成される中
心部において下向きに反りが発生し、基板の両端部にお
いて上向きに反りが発生する。これに対し、３２Ｍビッ
トフラッシュメモリチップが実装されたＣＯＢパッケー
ジは、使用されるモールディング樹脂の量が少ないの
で、封止部が形成される中心部において上向きに反りが
発生し、基板の両端部において下向きに反りが発生す
る。
【００１１】従って、本発明の目的は、ＣＯＢパッケー
ジの反りを防止することができるＣＯＢパッケージ用印
刷回路基板及びこれを用いたＣＯＢパッケージを提供す
ることにある。
ジの反りを防止することができるＣＯＢパッケージ用印
刷回路基板及びこれを用いたＣＯＢパッケージを提供す
ることにある。
【００１２】
【課題を解決するための手段】本発明は、半導体チップ
が実装され且つ封止部が形成される印刷回路基板の上面
に凸部又は凹部を形成して、封止部を形成するためのモ
ールディング樹脂の量を低減又は増加させることによ
り、ＣＯＢパッケージの反りを防止するようにしたもの
である。
が実装され且つ封止部が形成される印刷回路基板の上面
に凸部又は凹部を形成して、封止部を形成するためのモ
ールディング樹脂の量を低減又は増加させることによ
り、ＣＯＢパッケージの反りを防止するようにしたもの
である。
【００１３】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施の形態を詳細に説明する。図１は、本発明の一
実施の形態によるＣＯＢパッケージ用印刷回路基板を示
す平面図であって、その上面に土手の形態で凸部が形成
されていることを示す図である。図２は、図１の基板の
凸部を拡大して示す図である。図３は、図１の基板の下
面を示す図である。図１乃至図３を参照すると、本発明
の一実施の形態による印刷回路基板３０は、上面と下面
を有する基板胴体３１と、他の構成要素とから構成され
る。つまり、基板胴体３１の上面には、チップ接着部３
２と回路パターン３３が形成される。また、下面には、
外部接続端子３５が形成される。回路パターン３３と外
部接続端子３５とを電気的に接続するビアホール３６
は、基板胴体３１の外周部に形成される。また、基板胴
体３１の上面には凸部３４が形成されるが、これについ
ては後述する。
明の実施の形態を詳細に説明する。図１は、本発明の一
実施の形態によるＣＯＢパッケージ用印刷回路基板を示
す平面図であって、その上面に土手の形態で凸部が形成
されていることを示す図である。図２は、図１の基板の
凸部を拡大して示す図である。図３は、図１の基板の下
面を示す図である。図１乃至図３を参照すると、本発明
の一実施の形態による印刷回路基板３０は、上面と下面
を有する基板胴体３１と、他の構成要素とから構成され
る。つまり、基板胴体３１の上面には、チップ接着部３
２と回路パターン３３が形成される。また、下面には、
外部接続端子３５が形成される。回路パターン３３と外
部接続端子３５とを電気的に接続するビアホール３６
は、基板胴体３１の外周部に形成される。また、基板胴
体３１の上面には凸部３４が形成されるが、これについ
ては後述する。
【００１４】チップ接着部３２は、半導体チップを接着
するための領域であって、パッケージの全体の高さを減
少させるため、通常キャビティ加工が実施される。キャ
ビティとは、基板胴体３１の上面に所定の深さで形成さ
れる窪みであり、通常ミーリング工程により形成され
る。回路パターン３３は、半導体チップに電気的に接続
され、電気的信号の伝達経路としての役割を行う。ま
た、回路パターン３３は、通常、基板胴体３１の上面に
薄い銅箔を塗布した後、フォトエッチングを行うことに
より形成される。
するための領域であって、パッケージの全体の高さを減
少させるため、通常キャビティ加工が実施される。キャ
ビティとは、基板胴体３１の上面に所定の深さで形成さ
れる窪みであり、通常ミーリング工程により形成され
る。回路パターン３３は、半導体チップに電気的に接続
され、電気的信号の伝達経路としての役割を行う。ま
た、回路パターン３３は、通常、基板胴体３１の上面に
薄い銅箔を塗布した後、フォトエッチングを行うことに
より形成される。
【００１５】基板胴体３１の下面に形成される外部接続
端子３５は、例えば、外部端末機のような外部電子装置
に電気的に接続される。印刷回路基板３０の下面の形状
を図３に示す。基板胴体３１下面の外部接続端子３５
は、基板胴体３１の外周部に沿って形成されるビアホー
ル３６を介して基板胴体３１上面の回路パターン３３に
電気的に接続される。従って、半導体チップ（図示せ
ず）から外部端末機（図示せず）又は外部端末機から半
導体チップまでの電気的信号の伝達は、回路パターン３
３、ビアホール３６及び外部接続端子３５を介して行わ
れる。回路パターン３３と外部接続端子３５には、それ
らの酸化を防止するため、金又はニッケルのような導電
性物質でメッキが行われる。また、ビアホール３６の内
部も、同様にメッキが行われる。
端子３５は、例えば、外部端末機のような外部電子装置
に電気的に接続される。印刷回路基板３０の下面の形状
を図３に示す。基板胴体３１下面の外部接続端子３５
は、基板胴体３１の外周部に沿って形成されるビアホー
ル３６を介して基板胴体３１上面の回路パターン３３に
電気的に接続される。従って、半導体チップ（図示せ
ず）から外部端末機（図示せず）又は外部端末機から半
導体チップまでの電気的信号の伝達は、回路パターン３
３、ビアホール３６及び外部接続端子３５を介して行わ
れる。回路パターン３３と外部接続端子３５には、それ
らの酸化を防止するため、金又はニッケルのような導電
性物質でメッキが行われる。また、ビアホール３６の内
部も、同様にメッキが行われる。
【００１６】印刷回路基板３０は、通常のプラスチック
半導体パッケージに使用されるリードフレームストリッ
プと同様に、パッケージ組立工程の自動化を目的として
ストリップ形態で製造される。従って、各々の印刷回路
基板３０は、タイバ３８によりガイドレール３９に連結
されている。通常一対のガイドレール３９を有する１つ
のストリップは、複数の、例えば６つの印刷回路基板３
０を有し、ガイドレール３９には、位置認識及び移送の
ための貫通孔が形成されている。
半導体パッケージに使用されるリードフレームストリッ
プと同様に、パッケージ組立工程の自動化を目的として
ストリップ形態で製造される。従って、各々の印刷回路
基板３０は、タイバ３８によりガイドレール３９に連結
されている。通常一対のガイドレール３９を有する１つ
のストリップは、複数の、例えば６つの印刷回路基板３
０を有し、ガイドレール３９には、位置認識及び移送の
ための貫通孔が形成されている。
【００１７】本発明の一実施の形態によると、基板胴体
３１の上面に凸部３４が形成される。より詳しくは、凸
部３４は、チップ接着部３２及び回路パターン３３を除
いた基板胴体３１の上面に形成される。また、凸部３４
は、点線で示した封止境界３７の内側、即ちパッケージ
の封止部の内側に形成される。凸部３４は、フォトソル
ダレジスト(Photo Solder Resist;PSR) 又は熱硬化性エ
ポキシ樹脂のような絶縁性樹脂をスクリーン印刷するこ
とにより形成される。又は、基板胴体３１の製造工程時
に、基板胴体３１と一体に形成することができる。凸部
３４を有する印刷回路基板３０は、小型半導体チップ、
例えば、４Ｍビットフラッシュメモリチップが実装され
るＣＯＢパッケージの製造に使用される。
３１の上面に凸部３４が形成される。より詳しくは、凸
部３４は、チップ接着部３２及び回路パターン３３を除
いた基板胴体３１の上面に形成される。また、凸部３４
は、点線で示した封止境界３７の内側、即ちパッケージ
の封止部の内側に形成される。凸部３４は、フォトソル
ダレジスト(Photo Solder Resist;PSR) 又は熱硬化性エ
ポキシ樹脂のような絶縁性樹脂をスクリーン印刷するこ
とにより形成される。又は、基板胴体３１の製造工程時
に、基板胴体３１と一体に形成することができる。凸部
３４を有する印刷回路基板３０は、小型半導体チップ、
例えば、４Ｍビットフラッシュメモリチップが実装され
るＣＯＢパッケージの製造に使用される。
【００１８】上述した印刷回路基板３０を有するＣＯＢ
パッケージ２００について、図４及び図５を参照して説
明する。ＣＯＢパッケージ２００は、半導体チップ４０
と、印刷回路基板３０と、ボンディングワイヤ４２と、
封止部４３とを含む。半導体チップ４０は、接着剤４５
により基板胴体３１の上面に形成されたチップ接着部３
２に取り付けられる。また、半導体チップ４０のボンデ
ィングパッド４１は、ボンディングワイヤ４２により回
路パターン３３に電気的に接続される。基板胴体３１の
下面には、外部接続端子３５が形成される。外部接続端
子３５は、内壁に導電性物質がメッキされているビアホ
ール３６を介して上面の回路パターン３３に電気的に接
続される。従って、ボンディングワイヤ４２により半導
体チップ４０に電気的に接続された回路パターン３３
は、さらにビアホール３６を介して外部接続端子３５に
電気的に接続される。印刷回路基板３０の上面には、半
導体チップ４０、回路パターン３３、ボンディングワイ
ヤ４２及び凸部３４を、エポキシ樹脂のような熱硬化性
樹脂で封止して、封止部４３が形成される。
パッケージ２００について、図４及び図５を参照して説
明する。ＣＯＢパッケージ２００は、半導体チップ４０
と、印刷回路基板３０と、ボンディングワイヤ４２と、
封止部４３とを含む。半導体チップ４０は、接着剤４５
により基板胴体３１の上面に形成されたチップ接着部３
２に取り付けられる。また、半導体チップ４０のボンデ
ィングパッド４１は、ボンディングワイヤ４２により回
路パターン３３に電気的に接続される。基板胴体３１の
下面には、外部接続端子３５が形成される。外部接続端
子３５は、内壁に導電性物質がメッキされているビアホ
ール３６を介して上面の回路パターン３３に電気的に接
続される。従って、ボンディングワイヤ４２により半導
体チップ４０に電気的に接続された回路パターン３３
は、さらにビアホール３６を介して外部接続端子３５に
電気的に接続される。印刷回路基板３０の上面には、半
導体チップ４０、回路パターン３３、ボンディングワイ
ヤ４２及び凸部３４を、エポキシ樹脂のような熱硬化性
樹脂で封止して、封止部４３が形成される。
【００１９】凸部３４を有する印刷回路基板３０は、比
較的サイズが小さいチップ、例えば、４Ｍビットフラッ
シュメモリチップを有するＣＯＢパッケージの製造に使
用される。ＣＯＢパッケージ２００の構成要素は、スト
リップ状態の印刷回路基板３０を用いて一連の工程を経
て形成される。すなわち、通常のプラスチック半導体パ
ッケージの組立工程と同様に、チップ取付け、ワイヤボ
ンディング及び封止工程の順に進行される。封止工程
後、基板胴体３１とタイバ（図１の３８）との連結部位
を切断することにより、個々の印刷回路基板３０がスト
リップから分離される。これにより、ＣＯＢパッケージ
２００が完成される。本発明によると、封止境界３７と
チップ接着部３２との間に凸部３４が形成されるので、
凸部が形成されない場合に比べて、モールディング樹脂
の量が減少する。
較的サイズが小さいチップ、例えば、４Ｍビットフラッ
シュメモリチップを有するＣＯＢパッケージの製造に使
用される。ＣＯＢパッケージ２００の構成要素は、スト
リップ状態の印刷回路基板３０を用いて一連の工程を経
て形成される。すなわち、通常のプラスチック半導体パ
ッケージの組立工程と同様に、チップ取付け、ワイヤボ
ンディング及び封止工程の順に進行される。封止工程
後、基板胴体３１とタイバ（図１の３８）との連結部位
を切断することにより、個々の印刷回路基板３０がスト
リップから分離される。これにより、ＣＯＢパッケージ
２００が完成される。本発明によると、封止境界３７と
チップ接着部３２との間に凸部３４が形成されるので、
凸部が形成されない場合に比べて、モールディング樹脂
の量が減少する。
【００２０】上述したＣＯＢパッケージ２００は、スマ
ートメディアのベースカードに実装されることになる。
この際、ＣＯＢパッケージ２００は、チップ４０がベー
スカードに向くように、且つ、印刷回路基板３０の下面
が上方に露出されるように、ベースカードに実装され
る。従って、スマートメディアは、印刷回路基板３０下
面の外部接続端子３５を介して外部電子装置に電気的に
接続される。
ートメディアのベースカードに実装されることになる。
この際、ＣＯＢパッケージ２００は、チップ４０がベー
スカードに向くように、且つ、印刷回路基板３０の下面
が上方に露出されるように、ベースカードに実装され
る。従って、スマートメディアは、印刷回路基板３０下
面の外部接続端子３５を介して外部電子装置に電気的に
接続される。
【００２１】図６及び図７に、本発明の他の実施の形態
による印刷回路基板５０が図示されている。印刷回路基
板５０は、図１の印刷回路基板と異なり、比較的サイズ
が大きいチップを有するＣＯＢパッケージの製造に使用
される。印刷回路基板５０において、基板胴体５１の上
面には、溝のような凹部５４が形成されている。また、
基板胴体５１の上面には、チップ接着部５２及び回路パ
ターン５３が形成される。基板胴体５１の下面には、外
部接続端子（図９の５５）が形成され、この外部接続端
子は、基板胴体５１を貫通するビアホール５６を介して
基板胴体５１上面の回路パターン５３に電気的に接続さ
れる。封止境界５７とチップ接着部５２との間に凹部５
４が形成されるが、この凹部５４は、回路パターン５３
が形成されない部分に形成される。凹部５４は、チップ
接着部５２を形成するためのキャビティ加工により形成
することができる。つまり、基板胴体５１の上面の一部
をミーリングすることにより、凹部５４を形成する。
による印刷回路基板５０が図示されている。印刷回路基
板５０は、図１の印刷回路基板と異なり、比較的サイズ
が大きいチップを有するＣＯＢパッケージの製造に使用
される。印刷回路基板５０において、基板胴体５１の上
面には、溝のような凹部５４が形成されている。また、
基板胴体５１の上面には、チップ接着部５２及び回路パ
ターン５３が形成される。基板胴体５１の下面には、外
部接続端子（図９の５５）が形成され、この外部接続端
子は、基板胴体５１を貫通するビアホール５６を介して
基板胴体５１上面の回路パターン５３に電気的に接続さ
れる。封止境界５７とチップ接着部５２との間に凹部５
４が形成されるが、この凹部５４は、回路パターン５３
が形成されない部分に形成される。凹部５４は、チップ
接着部５２を形成するためのキャビティ加工により形成
することができる。つまり、基板胴体５１の上面の一部
をミーリングすることにより、凹部５４を形成する。
【００２２】図６及び図７の印刷回路基板５０を用いた
ＣＯＢパッケージ３００を図８及び図９に示す。パッケ
ージ３００の構造は、凸部３４の代わりに凹部５４が形
成されてモールディング樹脂で充填される点を除いて、
図４のパッケージ２００と同様である。従って、例え
ば、３２Ｍビットフラッシュメモリチップのような大型
チップ６０がチップ接着部５２に実装される場合、封止
部６３を形成するためのモールディング樹脂の量は減少
するので、凹部５４を形成することにより、モールディ
ング樹脂の充填空間をより一層確保することができる。
図４のＣＯＢパッケージ２００と図８のＣＯＢパッケー
ジ３００とを比較すると、外形的な構造は同一である。
つまり、外部接続端子３５、５５のピンネームが同一で
あり、封止部４３、６３の外形的な構造が同一である。
一方、差異点について説明すると、ＣＯＢパッケージ２
００は、サイズが最も小さいチップ（４Ｍビットフラッ
シュメモリチップ）４０と、凸部３４が形成された印刷
回路基板３０とを含むが、ＣＯＢパッケージ３００は、
サイズが最も大きいチップ（３２Ｍビットフラッシュメ
モリチップ）６０と、凹部５４が形成された印刷回路基
板５０とを含む。さらに、図４のチップ接着部３２は、
図８のチップ接着部５２より小さい。
ＣＯＢパッケージ３００を図８及び図９に示す。パッケ
ージ３００の構造は、凸部３４の代わりに凹部５４が形
成されてモールディング樹脂で充填される点を除いて、
図４のパッケージ２００と同様である。従って、例え
ば、３２Ｍビットフラッシュメモリチップのような大型
チップ６０がチップ接着部５２に実装される場合、封止
部６３を形成するためのモールディング樹脂の量は減少
するので、凹部５４を形成することにより、モールディ
ング樹脂の充填空間をより一層確保することができる。
図４のＣＯＢパッケージ２００と図８のＣＯＢパッケー
ジ３００とを比較すると、外形的な構造は同一である。
つまり、外部接続端子３５、５５のピンネームが同一で
あり、封止部４３、６３の外形的な構造が同一である。
一方、差異点について説明すると、ＣＯＢパッケージ２
００は、サイズが最も小さいチップ（４Ｍビットフラッ
シュメモリチップ）４０と、凸部３４が形成された印刷
回路基板３０とを含むが、ＣＯＢパッケージ３００は、
サイズが最も大きいチップ（３２Ｍビットフラッシュメ
モリチップ）６０と、凹部５４が形成された印刷回路基
板５０とを含む。さらに、図４のチップ接着部３２は、
図８のチップ接着部５２より小さい。
【００２３】
【発明の効果】以上説明したように、本発明によると、
印刷回路基板のチップ接着部に実装される半導体チップ
のサイズによって、基板胴体の上面に凹部又は凸部を形
成することにより、封止部を形成するモールディング樹
脂の量を調節してＣＯＢパッケージの反りを防止するこ
とができる。
印刷回路基板のチップ接着部に実装される半導体チップ
のサイズによって、基板胴体の上面に凹部又は凸部を形
成することにより、封止部を形成するモールディング樹
脂の量を調節してＣＯＢパッケージの反りを防止するこ
とができる。
【図１】本発明のＣＯＢパッケージ用印刷回路基板の一
実施の形態を示す平面図。
実施の形態を示す平面図。
【図２】図１の基板の凸部を拡大して示す斜視図。
【図３】図１の基板の下面を示す図。
【図４】図１乃至図３に示した印刷回路基板を用いたＣ
ＯＢパッケージを示す部分切欠平面図。
ＯＢパッケージを示す部分切欠平面図。
【図５】図４の５−５線に沿って切断した断面図。
【図６】本発明のＣＯＢパッケージ用印刷回路基板の他
の実施の形態を示す平面図。
の実施の形態を示す平面図。
【図７】図６の基板の凹部を拡大して示す斜視図。
【図８】図６及び図７に示した印刷回路基板を用いたＣ
ＯＢパッケージを示す部分切欠平面図。
ＯＢパッケージを示す部分切欠平面図。
【図９】図８の９−９線に沿って切断した断面図。
【図１０】従来のＣＯＢパッケージ用印刷回路基板を示
す平面図。
す平面図。
【図１１】図１０の印刷回路基板を用いた従来のＣＯＢ
パッケージを示す部分切欠平面図。
パッケージを示す部分切欠平面図。
【図１２】図１１の１２−１２線に沿って切断した断面
図。
図。
３０、５０ 印刷回路基板 ３１、５１ 基板胴体 ３２、５２ チップ接着部 ３３、５３ 回路パターン ３４ 凸部 ３５、５５ 外部接続端子 ３６、５６ ビアホール ４０、６０ 半導体チップ ４１、６１ ボンディングパッド ４２、６２ ボンディングワイヤ ４３、６３ 封止部 ５４ 凹部 ２００、３００ ＣＯＢパッケージ
Claims (16)
- 【請求項１】上面と下面を有する基板胴体と、 半導体チップを接着するため、前記基板胴体の上面に形
成されるチップ接着部と、 前記チップ接着部に接着される前記半導体チップとの電
気的な接続のため、前記チップ接着部を除いた前記基板
胴体の上面に形成される回路パターンと、 外部装置との電気的な接続のため、前記基板胴体の下面
に形成される外部接続端子と、 前記回路パターンと前記外部接続端子とを接続するた
め、前記基板胴体を貫通して形成されるビアホールと、 前記基板胴体の上面を封止するモールディング樹脂の量
を調節するため、前記チップ接着部の周囲に形成される
凸部とを含むことを特徴とするチップオンボードパッケ
ージ用印刷回路基板。 - 【請求項２】前記凸部は、前記回路パターン及び前記チ
ップ接着部を除いて前記基板胴体の上面に形成され、こ
の上面を封止する封止部の内側に形成されることを特徴
とする請求項１に記載のチップオンボードパッケージ用
印刷回路基板。 - 【請求項３】前記凸部は、前記基板胴体の上面に絶縁性
樹脂をスクリーン印刷して形成されることを特徴とする
請求項１又は２に記載のチップオンボードパッケージ用
印刷回路基板。 - 【請求項４】 上面と下面を有する基板胴体と、 半導体チップを接着するため、前記基板胴体の上面に形
成されるチップ接着部と、 前記チップ接着部に接着される前記半導体チップとの電
気的な接続のため、前記チップ接着部を除いた前記基板
胴体の上面に形成される回路パターンと、 外部装置との電気的な接続のため、前記基板胴体の下面
に形成される外部接続端子と、 前記回路パターンと前記外部接続端子とを接続するた
め、前記基板胴体を貫通して形成されるビアホールと、 前記基板胴体の上面を封止するモールディング樹脂の量
を調節するため、前記チップ接着部の周囲に形成される
凹部とを含むことを特徴とするチップオンボードパッケ
ージ用印刷回路基板。 - 【請求項５】前記凹部は、前記回路パターン及び前記チ
ップ接着部を除いて前記基板胴体の上面に形成され、こ
の上面を封止する封止部の内側に形成されることを特徴
とする請求項４に記載のチップオンボードパッケージ用
印刷回路基板。 - 【請求項６】前記凹部は、ミーリング工程により形成さ
れることを特徴とする請求項４又は５に記載のチップオ
ンボードパッケージ用印刷回路基板。 - 【請求項７】 上面と下面を有する基板胴体と、この基
板胴体の上面に形成されるチップ接着部と、このチップ
接着部を除いた前記基板胴体の上面に形成される回路パ
ターンと、前記基板胴体の下面に形成される外部接続端
子と、前記回路パターンと前記外部接続端子とを接続す
るため、前記基板胴体を貫通して形成されるビアホール
と、前記基板胴体の上面を封止する部材の量を調節する
ため、前記チップ接着部の周囲に形成される凸部とを含
むチップオンボードパッケージ用印刷回路基板と、 前記印刷回路基板の前記チップ接着部に接着され、複数
のボンディングパッドが形成された半導体チップと、 前記半導体チップのボンディングパッドと前記印刷回路
基板の回路パターンとを電気的に接続するボンディング
ワイヤと、 前記半導体チップ、ボンディングワイヤ、回路パターン
及び凸部を封止して形成される封止部とを含むことを特
徴とするチップオンボードパッケージ。 - 【請求項８】前記凸部は、前記回路パターン及び前記チ
ップ接着部を除いて前記基板胴体の上面に形成されるこ
とを特徴とする請求項７に記載のチップオンボードパッ
ケージ。 - 【請求項９】前記半導体チップは、４Ｍビットのフラッ
シュメモリチップであることを特徴とする請求項７に記
載のチップオンボードパッケージ。 - 【請求項１０】前記凸部は、前記基板胴体の上面に絶縁
性樹脂をスクリーン印刷して形成されることを特徴とす
る請求項７又は８に記載のチップオンボードパッケー
ジ。 - 【請求項１１】 上面と下面を有する基板胴体と、この
基板胴体の上面に形成されるチップ接着部と、このチッ
プ接着部を除いた前記基板胴体の上面に形成される回路
パターンと、前記基板胴体の下面に形成される外部接続
端子と、前記回路パターンと前記外部接続端子とを接続
するため、前記基板胴体を貫通して形成されるビアホー
ルと、前記基板胴体の上面を封止する部材の量を調節す
るため、前記チップ接着部の周囲に形成される凹部とを
含むチップオンボードパッケージ用印刷回路基板と、 前記印刷回路基板の前記チップ接着部に接着され、複数
のボンディングパッドが形成された半導体チップと、 前記半導体チップのボンディングパッドと前記印刷回路
基板の回路パターンとを電気的に接続するボンディング
ワイヤと、 前記半導体チップ、ボンディングワイヤ、回路パターン
及び凹部を封止して形成される封止部とを含むことを特
徴とするチップオンボードパッケージ。 - 【請求項１２】前記凹部は、前記回路パターン及び前記
チップ接着部を除いて前記基板胴体の上面に形成される
ことを特徴とする請求項１１に記載のチップオンボード
パッケージ。 - 【請求項１３】前記封止部は、熱硬化性樹脂よりなるこ
とを特徴とする請求項１１に記載のチップオンボードパ
ッケージ。 - 【請求項１４】前記凹部に前記樹脂が充填されることを
特徴とする請求項１３に記載のチップオンボードパッケ
ージ。 - 【請求項１５】前記半導体チップは、３２Ｍビットのフ
ラッシュメモリチップであることを特徴とする請求項１
１に記載のチップオンボードパッケージ。 - 【請求項１６】前記凹部は、ミーリング工程により形成
されることを特徴とする請求項１１又は１２に記載のチ
ップオンボードパッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997P-30871 | 1997-07-03 | ||
| KR1019970030871A KR100266071B1 (ko) | 1997-07-03 | 1997-07-03 | 칩 온 보드 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1145959A true JPH1145959A (ja) | 1999-02-16 |
| JP4260239B2 JP4260239B2 (ja) | 2009-04-30 |
Family
ID=19513301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03491898A Expired - Fee Related JP4260239B2 (ja) | 1997-07-03 | 1998-02-17 | チップオンボードパッケージ用印刷回路基板及びそれを用いたチップオンボードパッケージ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6104095A (ja) |
| JP (1) | JP4260239B2 (ja) |
| KR (1) | KR100266071B1 (ja) |
| TW (1) | TW390000B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570825B2 (en) | 2001-08-21 | 2003-05-27 | Amkor Technology, Inc. | Method and circuit module package for automated switch actuator insertion |
| US6632997B2 (en) | 2001-06-13 | 2003-10-14 | Amkor Technology, Inc. | Personalized circuit module package and method for packaging circuit modules |
| US6717822B1 (en) | 2002-09-20 | 2004-04-06 | Amkor Technology, Inc. | Lead-frame method and circuit module assembly including edge stiffener |
| US6900527B1 (en) | 2001-09-19 | 2005-05-31 | Amkor Technology, Inc. | Lead-frame method and assembly for interconnecting circuits within a circuit module |
| US7019387B1 (en) | 2002-02-14 | 2006-03-28 | Amkor Technology, Inc. | Lead-frame connector and circuit module assembly |
| US7086600B2 (en) | 2001-02-02 | 2006-08-08 | Renesas Technology Corporation | Electronic device and method of manufacturing the same |
| US7102891B1 (en) | 2003-07-23 | 2006-09-05 | Amkor Technology, Inc. | Circuit module having interconnects for connecting functioning and non-functioning add ons and method therefor |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040622A (en) * | 1998-06-11 | 2000-03-21 | Sandisk Corporation | Semiconductor package using terminals formed on a conductive layer of a circuit board |
| US6555412B1 (en) * | 1999-12-10 | 2003-04-29 | Micron Technology, Inc. | Packaged semiconductor chip and method of making same |
| JP4926337B2 (ja) * | 2000-06-28 | 2012-05-09 | アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド | 光源 |
| US6568483B2 (en) | 2001-02-07 | 2003-05-27 | Ingersoll-Rand Company | Interchangeable pistol grip handles for pneumatic tools and seals therefor |
| US6547014B2 (en) | 2001-02-15 | 2003-04-15 | Ingersoll-Rand Company | Pneumatic tool housings having embedded electronic devices |
| US6555924B2 (en) * | 2001-08-18 | 2003-04-29 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with flash preventing mechanism and fabrication method thereof |
| US7246434B1 (en) | 2004-10-11 | 2007-07-24 | Pericom Semiconductor Corp. | Method of making a surface mountable PCB module |
| US8937372B2 (en) * | 2007-03-21 | 2015-01-20 | Stats Chippac Ltd. | Integrated circuit package system with molded strip protrusion |
| US8947883B2 (en) | 2007-12-27 | 2015-02-03 | Sandisk Technologies Inc. | Low profile wire bonded USB device |
| US7968981B2 (en) | 2008-04-11 | 2011-06-28 | Stats Chippac Ltd. | Inline integrated circuit system |
| JP5339968B2 (ja) * | 2009-03-04 | 2013-11-13 | パナソニック株式会社 | 実装構造体及びモータ |
| US9640492B1 (en) * | 2015-12-17 | 2017-05-02 | International Business Machines Corporation | Laminate warpage control |
| WO2017179326A1 (ja) * | 2016-04-11 | 2017-10-19 | 株式会社村田製作所 | モジュール |
| US11587918B2 (en) | 2019-12-17 | 2023-02-21 | Micron Technology, Inc. | Semiconductor devices, semiconductor device packages, electronic systems including same, and related methods |
| USD1033373S1 (en) * | 2023-03-05 | 2024-07-02 | Richao Yan | Circuit control box |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814943A (en) * | 1986-06-04 | 1989-03-21 | Oki Electric Industry Co., Ltd. | Printed circuit devices using thermoplastic resin cover plate |
| JPH031540A (ja) * | 1989-05-29 | 1991-01-08 | Hitachi Cable Ltd | 半導体素子及びその製造方法 |
| US5175612A (en) * | 1989-12-19 | 1992-12-29 | Lsi Logic Corporation | Heat sink for semiconductor device assembly |
| US5847458A (en) * | 1996-05-21 | 1998-12-08 | Shinko Electric Industries Co., Ltd. | Semiconductor package and device having heads coupled with insulating material |
-
1997
- 1997-07-03 KR KR1019970030871A patent/KR100266071B1/ko not_active Expired - Fee Related
- 1997-11-08 TW TW086116697A patent/TW390000B/zh not_active IP Right Cessation
-
1998
- 1998-02-17 JP JP03491898A patent/JP4260239B2/ja not_active Expired - Fee Related
- 1998-05-01 US US09/087,903 patent/US6104095A/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7086600B2 (en) | 2001-02-02 | 2006-08-08 | Renesas Technology Corporation | Electronic device and method of manufacturing the same |
| US7322531B2 (en) | 2001-02-02 | 2008-01-29 | Hitachi Ulsi Systems Co., Ltd. | Electronic device and method of manufacturing the same |
| US7467464B2 (en) | 2001-02-02 | 2008-12-23 | Renesas Technology Corp. | Method of manufacturing a memory card |
| US6632997B2 (en) | 2001-06-13 | 2003-10-14 | Amkor Technology, Inc. | Personalized circuit module package and method for packaging circuit modules |
| US6570825B2 (en) | 2001-08-21 | 2003-05-27 | Amkor Technology, Inc. | Method and circuit module package for automated switch actuator insertion |
| US6900527B1 (en) | 2001-09-19 | 2005-05-31 | Amkor Technology, Inc. | Lead-frame method and assembly for interconnecting circuits within a circuit module |
| US7019387B1 (en) | 2002-02-14 | 2006-03-28 | Amkor Technology, Inc. | Lead-frame connector and circuit module assembly |
| US6717822B1 (en) | 2002-09-20 | 2004-04-06 | Amkor Technology, Inc. | Lead-frame method and circuit module assembly including edge stiffener |
| US7102891B1 (en) | 2003-07-23 | 2006-09-05 | Amkor Technology, Inc. | Circuit module having interconnects for connecting functioning and non-functioning add ons and method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| TW390000B (en) | 2000-05-11 |
| JP4260239B2 (ja) | 2009-04-30 |
| KR100266071B1 (ko) | 2000-09-15 |
| KR19990008758A (ko) | 1999-02-05 |
| US6104095A (en) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4260239B2 (ja) | チップオンボードパッケージ用印刷回路基板及びそれを用いたチップオンボードパッケージ | |
| JP3924368B2 (ja) | チップカード用ベースカード及びこれを用いたチップカード | |
| US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
| US5018051A (en) | IC card having circuit modules for mounting electronic components | |
| JPH09327990A (ja) | カード型記憶装置 | |
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| JPH03112688A (ja) | Ｉｃカード | |
| JPS62259461A (ja) | チツプを支持するパツケ−ジ及びその製造方法 | |
| EP0221496A2 (en) | Integrated circuit package | |
| JP2834676B2 (ja) | 半導体アセンブリ | |
| KR100326392B1 (ko) | 칩 카드용 베이스 기판 및 그를 이용한 칩 카드 | |
| KR19990000701A (ko) | 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지 | |
| JPH0677392A (ja) | 半導体装置とその製造方法 | |
| JP3170519B2 (ja) | メモリカード | |
| JP3351711B2 (ja) | 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置 | |
| JP2002043507A (ja) | 半導体装置およびその製造方法 | |
| JP2904785B2 (ja) | カード内蔵用ｉｃモジユール | |
| KR100476669B1 (ko) | 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드 | |
| JPH0439026Y2 (ja) | ||
| TW548804B (en) | Semiconductor device and its manufacturing method | |
| JP2002176066A (ja) | 半導体記憶媒体およびその製造方法 | |
| KR20000025755A (ko) | 칩 카드 | |
| JP2002043513A (ja) | 半導体装置およびその製造方法 | |
| KR100688581B1 (ko) | 반도체 칩 카드 및 그 제조방법 | |
| US20020063163A1 (en) | Microminiature card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040615 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060125 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |