JPH1146121A - 正電圧動作型高周波電力増幅器 - Google Patents
正電圧動作型高周波電力増幅器Info
- Publication number
- JPH1146121A JPH1146121A JP9215572A JP21557297A JPH1146121A JP H1146121 A JPH1146121 A JP H1146121A JP 9215572 A JP9215572 A JP 9215572A JP 21557297 A JP21557297 A JP 21557297A JP H1146121 A JPH1146121 A JP H1146121A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- negative
- positive
- chip
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】ＧａＡｓＭＥＳＦＥＴを用いた高周波電力増幅
器においては、ドレインバイアスには正電圧を、ゲート
バイアスには負電圧が必要となるため、増幅器を駆動す
るには、正電圧と共に負電圧の供給が不可欠である。こ
の問題を解消する。 【解決手段】ＧａＡｓＭＥＳＦＥＴを有するＧａＡｓＩ
Ｃと、正電圧を入力して負電圧を発生させるＤＣ／ＤＣ
コンバータ回路、及び該正電圧と該負電圧を電源とし、
正のゲートバイアス電圧を入力して負のゲートバイアス
電圧として出力する入力反転回路を有するシリコンＩＣ
とを設け、これら両ＩＣを一つのパッケージ内の分離、
独立した二つのダイアイランドに個別に実装すると共
に、両ＩＣを接続するための配線を設けた。
器においては、ドレインバイアスには正電圧を、ゲート
バイアスには負電圧が必要となるため、増幅器を駆動す
るには、正電圧と共に負電圧の供給が不可欠である。こ
の問題を解消する。 【解決手段】ＧａＡｓＭＥＳＦＥＴを有するＧａＡｓＩ
Ｃと、正電圧を入力して負電圧を発生させるＤＣ／ＤＣ
コンバータ回路、及び該正電圧と該負電圧を電源とし、
正のゲートバイアス電圧を入力して負のゲートバイアス
電圧として出力する入力反転回路を有するシリコンＩＣ
とを設け、これら両ＩＣを一つのパッケージ内の分離、
独立した二つのダイアイランドに個別に実装すると共
に、両ＩＣを接続するための配線を設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＡｓＭＥＳＦ
ＥＴを高周波増幅素子とする正電圧動作型の高周波電力
増幅器に関する。
ＥＴを高周波増幅素子とする正電圧動作型の高周波電力
増幅器に関する。
【０００２】
【従来の技術】図２にＧａＡｓＭＥＳＦＥＴを用いた従
来の高周波電力増幅器の回路構成例を示す。
来の高周波電力増幅器の回路構成例を示す。
【０００３】増幅用素子、ＧａＡｓＭＥＳＦＥＴ１２の
ゲート端子に入力整合回路１３が、ドレイン端子には出
力整合回路１４がそれぞれ接続され、ソース端子は接地
されている。上記整合回路１３及び１４は、それぞれ直
流阻止用キャパシタ１５及び１６を介して、それぞれ信
号入力端子１７及び信号出力端子１８に接続されてい
る。
ゲート端子に入力整合回路１３が、ドレイン端子には出
力整合回路１４がそれぞれ接続され、ソース端子は接地
されている。上記整合回路１３及び１４は、それぞれ直
流阻止用キャパシタ１５及び１６を介して、それぞれ信
号入力端子１７及び信号出力端子１８に接続されてい
る。
【０００４】ＧａＡｓＭＥＳＦＥＴ１２のゲートバイア
ス及びドレインバイアスは、それぞれゲートバイアス端
子２１及びドレインバイアス端子２２から、それぞれチ
ョークコイル１９及び２０を介して供給される。
ス及びドレインバイアスは、それぞれゲートバイアス端
子２１及びドレインバイアス端子２２から、それぞれチ
ョークコイル１９及び２０を介して供給される。
【０００５】上記構成の回路においては、ゲートバイア
ス端子２１には負電圧を、ドレインバイアス端子２２に
は正電圧を供給し、ゲートバイアスによる制御によりド
レイン電流を所要値に設定して用いる。
ス端子２１には負電圧を、ドレインバイアス端子２２に
は正電圧を供給し、ゲートバイアスによる制御によりド
レイン電流を所要値に設定して用いる。
【０００６】信号入力端子１７へ入力したマイクロ波信
号は、整合回路１３及び１４により入出力整合されたＭ
ＥＳＦＥＴ１２により電力増幅され、増幅されたマイク
ロ波信号は信号出力端子１８から出力される。
号は、整合回路１３及び１４により入出力整合されたＭ
ＥＳＦＥＴ１２により電力増幅され、増幅されたマイク
ロ波信号は信号出力端子１８から出力される。
【０００７】
【発明が解決しようとする課題】上記のように、ＧａＡ
ｓＭＥＳＦＥＴを用いた高周波電力増幅器においては、
ドレインバイアスには正電圧を、ゲートバイアスには負
電圧が必要となるため、このような増幅器を駆動するに
は、外部に正電圧電源と共に負電圧電源を設けることが
不可欠となる。
ｓＭＥＳＦＥＴを用いた高周波電力増幅器においては、
ドレインバイアスには正電圧を、ゲートバイアスには負
電圧が必要となるため、このような増幅器を駆動するに
は、外部に正電圧電源と共に負電圧電源を設けることが
不可欠となる。
【０００８】本発明は、上記のような問題点を解消し、
外部から供給する電圧は全て正電圧で動作が可能な高周
波電力増幅器を実現しようとするものである。
外部から供給する電圧は全て正電圧で動作が可能な高周
波電力増幅器を実現しようとするものである。
【０００９】
【課題を解決するための手段】ドレインに正バイアス電
圧が、ゲートに負バイアス電圧が印加される高周波増幅
素子（ＧａＡｓＭＥＳＦＥＴ）を有するＧａＡｓＩＣ
と、正電圧を入力して負電圧を発生させるＤＣ／ＤＣコ
ンバータ回路、及び該正電圧と該負電圧を電源とし、正
のゲートバイアス電圧を入力して負のゲートバイアス電
圧として出力する入力反転回路を有するシリコンＩＣと
からなり、前記高周波増幅素子の負バイアス電圧として
前記入力反転回路から出力する負のゲートバイアス電圧
を印加するように構成した。
圧が、ゲートに負バイアス電圧が印加される高周波増幅
素子（ＧａＡｓＭＥＳＦＥＴ）を有するＧａＡｓＩＣ
と、正電圧を入力して負電圧を発生させるＤＣ／ＤＣコ
ンバータ回路、及び該正電圧と該負電圧を電源とし、正
のゲートバイアス電圧を入力して負のゲートバイアス電
圧として出力する入力反転回路を有するシリコンＩＣと
からなり、前記高周波増幅素子の負バイアス電圧として
前記入力反転回路から出力する負のゲートバイアス電圧
を印加するように構成した。
【００１０】また、上記手段の一実施態様として、互い
に分離され独立した二つのダイアイランドを有する一つ
のパッケージ内に、前記シリコンＩＣチップ及び前記Ｇ
ａＡｓＩＣチップをそれぞれ個別に実装すると共に、前
記シリコンＩＣチップの反転出力回路からの出力を前記
ＧａＡｓＩＣチップのゲートバイアス回路に供給するた
めの配線を設けた。
に分離され独立した二つのダイアイランドを有する一つ
のパッケージ内に、前記シリコンＩＣチップ及び前記Ｇ
ａＡｓＩＣチップをそれぞれ個別に実装すると共に、前
記シリコンＩＣチップの反転出力回路からの出力を前記
ＧａＡｓＩＣチップのゲートバイアス回路に供給するた
めの配線を設けた。
【００１１】
【発明の実施の形態】図１に本発明の正電圧動作型高周
波電力増幅器の一実施例の回路図を示す。本増幅器の主
要部は、二つのＩＣチップ、シリコンＩＣチップ１０と
ＧａＡｓＩＣチップ２３とで構成されている。
波電力増幅器の一実施例の回路図を示す。本増幅器の主
要部は、二つのＩＣチップ、シリコンＩＣチップ１０と
ＧａＡｓＩＣチップ２３とで構成されている。
【００１２】上記シリコンＩＣチップ１０は、ＤＣ／Ｄ
Ｃコンバータ回路１と、演算増幅器３、入力抵抗４（Ｒ
１）及び帰還抵抗５（Ｒ２）とを含む入力反転回路２と
により構成されている。
Ｃコンバータ回路１と、演算増幅器３、入力抵抗４（Ｒ
１）及び帰還抵抗５（Ｒ２）とを含む入力反転回路２と
により構成されている。
【００１３】一方、ＧａＡｓＩＣチップ２３は、図２で
示した従来例と同様なＧａＡｓＭＥＳＦＥＴ１２を含む
電力増幅器で構成されている。
示した従来例と同様なＧａＡｓＭＥＳＦＥＴ１２を含む
電力増幅器で構成されている。
【００１４】上記のように構成されたシリコンＩＣチッ
プ１０とＧａＡｓＩＣチップ２３とは一つのパッケージ
内に設けられた互いに分離、独立したダイアイランド、
シリコンＩＣ用ダイアイランド１１とＧａＡｓＩＣ用ダ
イアイランド２４にそれぞれ個別に実装される。
プ１０とＧａＡｓＩＣチップ２３とは一つのパッケージ
内に設けられた互いに分離、独立したダイアイランド、
シリコンＩＣ用ダイアイランド１１とＧａＡｓＩＣ用ダ
イアイランド２４にそれぞれ個別に実装される。
【００１５】このように分離、独立したダイアイランド
に個別に実装するのは、シリコンＩＣチップ１０とＧａ
ＡｓＩＣチップ２３とでは基板電位が異なるためである
が、両ＩＣのＧＮＤを共通にするために、以下のように
接続する。
に個別に実装するのは、シリコンＩＣチップ１０とＧａ
ＡｓＩＣチップ２３とでは基板電位が異なるためである
が、両ＩＣのＧＮＤを共通にするために、以下のように
接続する。
【００１６】すなわち、ＧａＡｓＩＣチップ２３のＦＥ
Ｔソース端子をＧａＡｓＩＣ用ダイアイランド２４に接
地し、シリコンＩＣチップ１０のＤＣ／ＤＣコンバータ
回路１と入力反転回路２の各ＧＮＤをＧＮＤ端子９に接
地する。ＧＮＤ端子９をダイアイランド２４に接続し、
同ダイアイランドを外部回路のＧＮＤに接地すること
で、各ＧＮＤ電位は全て共通にされる。
Ｔソース端子をＧａＡｓＩＣ用ダイアイランド２４に接
地し、シリコンＩＣチップ１０のＤＣ／ＤＣコンバータ
回路１と入力反転回路２の各ＧＮＤをＧＮＤ端子９に接
地する。ＧＮＤ端子９をダイアイランド２４に接続し、
同ダイアイランドを外部回路のＧＮＤに接地すること
で、各ＧＮＤ電位は全て共通にされる。
【００１７】また、シリコンＩＣチップ１０の反転出力
端子８は、ＧａＡｓＩＣチップ２３のゲートバイアス端
子２１に接続される。
端子８は、ＧａＡｓＩＣチップ２３のゲートバイアス端
子２１に接続される。
【００１８】以下、本高周波電力増幅器の動作について
説明する。端子６に正電圧（＋ＶＤＤ）が印加される
と、シリコンＩＣチップ１０では、まずＤＣ／ＤＣコン
バータ回路１により、上記正電圧（＋ＶＤＤ）が負電圧
（−ＶＤＤ）に変換される。
説明する。端子６に正電圧（＋ＶＤＤ）が印加される
と、シリコンＩＣチップ１０では、まずＤＣ／ＤＣコン
バータ回路１により、上記正電圧（＋ＶＤＤ）が負電圧
（−ＶＤＤ）に変換される。
【００１９】また、入力反転回路２では、演算増幅器３
に電源として上記＋ＶＤＤと上記変換により発生した−
ＶＤＤが入力され、端子７から正のゲートバイアス電圧
として正電圧（＋ＶＧＧ）を入力すると、端子８には入
力反転出力として負電圧（−ｋ・ＶＧＧ）が出力され
る。
に電源として上記＋ＶＤＤと上記変換により発生した−
ＶＤＤが入力され、端子７から正のゲートバイアス電圧
として正電圧（＋ＶＧＧ）を入力すると、端子８には入
力反転出力として負電圧（−ｋ・ＶＧＧ）が出力され
る。
【００２０】ここで、ｋは入力抵抗（Ｒ１）と帰還抵抗
（Ｒ２）とで下式により決まる定数であり、 ｋ＝Ｒ１／Ｒ２ 所要な値に設定される。
（Ｒ２）とで下式により決まる定数であり、 ｋ＝Ｒ１／Ｒ２ 所要な値に設定される。
【００２１】上記端子８に出力された負電圧（−ｋ・Ｖ
ＧＧ）は、負のゲートバイアス電圧として、端子２１及
びチョークコイル１９を介してＧａＡｓＭＥＳＦＥＴ１
２のゲートに供給される。ドレインバイアスは、図２の
従来例と同様に、ドレインバイアス端子２２及びチョー
クコイル２０を介してドレインに供給される。
ＧＧ）は、負のゲートバイアス電圧として、端子２１及
びチョークコイル１９を介してＧａＡｓＭＥＳＦＥＴ１
２のゲートに供給される。ドレインバイアスは、図２の
従来例と同様に、ドレインバイアス端子２２及びチョー
クコイル２０を介してドレインに供給される。
【００２２】本高周波電力増幅器は上述のように構成さ
れているので、端子７に印加する正のゲートバイアス電
圧、＋ＶＧＧを制御することにより、ＦＥＴ１２に供給
する負のバイアス電圧が制御され、ドレイン電流は所望
の値に設定される。
れているので、端子７に印加する正のゲートバイアス電
圧、＋ＶＧＧを制御することにより、ＦＥＴ１２に供給
する負のバイアス電圧が制御され、ドレイン電流は所望
の値に設定される。
【００２３】
【発明の効果】以上説明したように、本発明の高周波電
力増幅器では、ＧａＡｓＭＥＳＦＥＴを有するＧａＡｓ
ＩＣと共に、ＤＣ／ＤＣコンバータ回路及び入力反転回
路を有するシリコンＩＣを設け、正のゲートバイアス電
圧を入力して負の電圧に反転させ、その電圧を負のゲー
トバイアス電圧としてＧａＡｓＭＥＳＦＥＴのゲートに
供給できるようにしたので、外部よりの電源の供給は正
電圧のみで済み、負電圧の必要はなくなる。
力増幅器では、ＧａＡｓＭＥＳＦＥＴを有するＧａＡｓ
ＩＣと共に、ＤＣ／ＤＣコンバータ回路及び入力反転回
路を有するシリコンＩＣを設け、正のゲートバイアス電
圧を入力して負の電圧に反転させ、その電圧を負のゲー
トバイアス電圧としてＧａＡｓＭＥＳＦＥＴのゲートに
供給できるようにしたので、外部よりの電源の供給は正
電圧のみで済み、負電圧の必要はなくなる。
【００２４】また、本発明の高周波電力増幅器は互いに
分離され独立した二つのダイアイランドを有する一つの
パッケージ内に、前記シリコンＩＣチップ及び前記Ｇａ
ＡｓＩＣチップをそれぞれ個別に実装することで、両Ｉ
Ｃの基板電位の違いに対処した構造とすることができ
る。
分離され独立した二つのダイアイランドを有する一つの
パッケージ内に、前記シリコンＩＣチップ及び前記Ｇａ
ＡｓＩＣチップをそれぞれ個別に実装することで、両Ｉ
Ｃの基板電位の違いに対処した構造とすることができ
る。
【図１】本発明の正電圧動作型高周波電力増幅器の一実
施例の回路図である。
施例の回路図である。
【図２】ＧａＡｓＭＥＳＦＥＴを用いた高周波電力増幅
器の従来例の回路図である。
器の従来例の回路図である。
１ ＤＣ／ＤＣコンバータ回路 ２ 入力反転回路 ３ 演算増幅器 ４ 入力抵抗 ５ 帰還抵抗 ６ ＋ＶＤＤ端子 ７ ＋ＶＧＧ端子 ８ 反転出力端子 ９ ＧＮＤ端子 １０ シリコンＩＣチップ １１ シリコンＩＣ用ダイアイランド １２ ＧａＡｓＭＥＳＦＥＴ １３ 入力整合回路 １４ 出力整合回路 １５、１６ 直流阻止用キャパシタ １７ 信号入力端子 １８ 信号出力端子 １９、２０ チョークコイル ２１ ゲートバイアス端子 ２２ ドレインバイアス端子 ２３ ＧａＡｓＩＣチップ ２４ ＧａＡｓＩＣ用ダイアイランド。
Claims (2)
- 【請求項１】 ドレインに正バイアス電圧が、ゲートに
負バイアス電圧が印加される高周波増幅素子（ＧａＡｓ
ＭＥＳＦＥＴ）を有するＧａＡｓＩＣと、正電圧を入力
して負電圧を発生させるＤＣ／ＤＣコンバータ回路、及
び該正電圧と該負電圧を電源とし、正のゲートバイアス
電圧を入力して負のゲートバイアス電圧として出力する
入力反転回路を有するシリコンＩＣとからなり、 前記高周波増幅素子の負バイアス電圧として前記入力反
転回路から出力する負のゲートバイアス電圧を印加する
ように構成したことを特徴とする正電圧動作型高周波電
力増幅器。 - 【請求項２】 互いに分離され独立した二つのダイアイ
ランドを有する一つのパッケージ内に、前記シリコンＩ
Ｃチップ及び前記ＧａＡｓＩＣチップをそれぞれ個別に
実装すると共に、前記シリコンＩＣチップの反転出力回
路からの出力を前記ＧａＡｓＩＣチップのゲートバイア
ス回路に供給するための配線を設けたことを特徴とする
請求項１の正電圧動作型高周波電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21557297A JP3792012B2 (ja) | 1997-07-25 | 1997-07-25 | 正電圧動作型高周波電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21557297A JP3792012B2 (ja) | 1997-07-25 | 1997-07-25 | 正電圧動作型高周波電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1146121A true JPH1146121A (ja) | 1999-02-16 |
| JP3792012B2 JP3792012B2 (ja) | 2006-06-28 |
Family
ID=16674662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21557297A Expired - Fee Related JP3792012B2 (ja) | 1997-07-25 | 1997-07-25 | 正電圧動作型高周波電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3792012B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013061679A1 (ja) * | 2011-10-27 | 2013-05-02 | 三菱電機株式会社 | 高周波増幅器モジュール及び高周波増幅器モジュールユニット |
-
1997
- 1997-07-25 JP JP21557297A patent/JP3792012B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013061679A1 (ja) * | 2011-10-27 | 2013-05-02 | 三菱電機株式会社 | 高周波増幅器モジュール及び高周波増幅器モジュールユニット |
| JPWO2013061679A1 (ja) * | 2011-10-27 | 2015-04-02 | 三菱電機株式会社 | 高周波増幅器モジュール及び高周波増幅器モジュールユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3792012B2 (ja) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07212148A (ja) | 増幅装置 | |
| US5699015A (en) | Low voltage operational amplifier and method | |
| EP0797296A2 (en) | Low voltage operational amplifier input stage and method | |
| KR950007836B1 (ko) | 시모스 파워 증폭기 | |
| JPS5855685B2 (ja) | ゾウフクカイロ | |
| JP2002175052A (ja) | 演算増幅器及びそれを用いた液晶パネル駆動用回路 | |
| KR100307789B1 (ko) | 증폭 회로 | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US6731169B2 (en) | Differential amplifier circuit | |
| JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| US6844777B2 (en) | Audio amplifier | |
| EP0160035B1 (en) | High efficiency igfet operational amplifier | |
| JP3792012B2 (ja) | 正電圧動作型高周波電力増幅器 | |
| JP3105489B2 (ja) | 増幅器 | |
| JP2001244800A (ja) | Ｈブリッジドライバ | |
| US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
| JPH06204757A (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| CN100477501C (zh) | 半导体集成电路器件 | |
| JP2676823B2 (ja) | バイアス回路 | |
| JPH0846446A (ja) | ゲートバイアス回路 | |
| JP2001211033A (ja) | 低電流増幅回路 | |
| JPH05199045A (ja) | 増幅回路 | |
| KR20070026612A (ko) | 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단 | |
| JP3580409B2 (ja) | オフセット調整回路 | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |