JPH11512277A - 光通信システム用デュオバイナリ符号化および変調技術 - Google Patents

Abstract

(57)【要約】 バイナリ入力シーケンスｘ（０，１）を符号化して、デュオバイナリ出力シーケンスｙ（＋１，０，−１）を得る方法を提供する。このデュオバイナリ符号化技術は、対応するビットｘ_kがｘ_k＝０のとき、常に出力ビットｙ_k＝０を提供する。すなわち、ビットｙ_kは、入力ビットｘ_k-1＝０がｘ_k＝１に変化するときはいつも、論理レベル「＋１」と「−１」を選択的に推定する。また、この出力ビットｙ_kは、対応するビットｘ_kが論理レベル「１」を維持するときは、常に、論理レベル「＋１」または「−１」を維持する。バイナリ入力シーケンスｘ（０，１）をデュオバイナリ出力シーケンスｙ（＋１，０，−１）に符号化する装置をも提供する。この装置は、Ｄタイプのフリップ・フロップからなり、バイナリ切換え信号を生成する。第１のＡＮＤ回路は、入力シーケンスと切換え信号を受信し、第１のバイナリ・シーケンスａ（０，１）を供給する。一方、第２のＡＮＤ回路は、入力シーケンスと切換え信号の補数を受信して、第２のバイナリ・シーケンスｂ（０，１）を供給する。これら第１および第２のバイナリ・シーケンスが加算器に印加されて、出力シーケンスｙ（＋１，０，−１）が得られる。また、仮想アース・レベルを用いて、マッハ‐ツェンダー（Ｍ−Ｚ）変調器を差動駆動する方法も提供される。これにより、ファクタ２のピーク−ピークの駆動電圧を減少できる。

Description

【発明の詳細な説明】発明の名称 光通信システム用デュオバイナリ符号化および変調技術発明の分野 本発明は、通信システム用の符号化および変調技術に関し、特に、光伝送シス テムに用いるデュオバイナリ符号化および変調技術に関するものである。背景技術 長距離伝送、高ビット速度の光ファイバ通信では、伝送する信号を適切に符号 化し、変調することが不可欠である。１０Ｇｂ／ｓ、あるいはそれ以上のビット 速度に対する要求が高まるにつれて、送信機およびファイバに固有の、ある種の 制約が顕在化する。これらの制約の１つに色分散があるが、これは、光信号の変 調帯域幅を減少させることで緩和できる。 ＜符号化＞ デュオバイナリ・シグナリングは、数１０年前に紹介され、その詳細は、例え ば、Ｆ．Ｇ．ストリムラ（Ｓｔｒｅｍｌｅｒ）著の「通信システム入門」（アデ ィソン−ウエズリ（Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ）出版社、１９８２年、第２ 版）に説明されている。バイナリ伝送システムでは、「ｄ」および「ｎ」の２つ のシンボルのみが使用される。さらに詳述すると、情報のビットは、論理「１」 および論理「０」の２つの値をとる。これら２つのとりうる信号の１つが、Ｔ秒 のシグナリング間隔毎に送信される。デュオバイナリ・シグナリングは、非０（ ｎｏｎ−ｚｅｒｏ）信号に対して２つのレベル、例えば、「−１」と「１」を使 用する。その結果、シンボルは、「−１」，「０」，「１」の３つとなる。バイ ナリ信号に帯域幅Ｂ₂が必要な場合、デュオバイナリ・シグナリングに対する帯 域幅は、理論上、Ｂ＝Ｂ₂／２となる。すなわち、デュオバイナリ信号は、同一 の情報を符号化するのに、バイナリ信号の伝送帯域幅の１／２で済む。従って、 こ の種のシグナリングを使用して、分散の影響を減ずることができ、結果として、 伝送距離が長いときの高い符号間干渉を減少させることができる。 バイナリ・シーケンスからデュオバイナリ・シーケンスを作成する方法は、数 多く存在する。一般的に、どのデュオバイナリ符号化方法も、符号間干渉（ＩＳ Ｉ）の導入に基づいており、直前のシンボルのみから生成するよう制御される。 現在使用されている方法では、２つの連続するバイナリ入力を加算して、ｙ_k＝ ｘ_k＋ｘ_k-1としている。ここで、ｘ_kは入力シーケンス、ｙ_kは出力シーケンスで ある。この方法では、受信機が、式ｘ’_k＝ｙ_k＋ｘ’_k-1（ここでｘ’は、符号 化されたバイナリ・データ・ストリームである）を解かなければならない。この 式を解くということは、受信機側で回路を追加することを意味する。さらに、こ の方法では、システム中を復号化誤差が伝搬しがちになる。 演算を使用して、そのバイナリ・データを最初にプリコード化するものがある。 そして、この排他的論理和符号化されたバイナリ・シーケンスｐ_kを使って、時 間で変動するバイナリ信号を形成する。これによって、復号化のルールが簡単に なり、受信機は、ＩＳＩが制御された状態で、現在の受信サンプルのみに基づい て各バイナリを決定できる。従って、受信機では、ｙ_k＝±ｄの場合、ｘ’_k＝０ となり、ｙ_k＝０の場合、ｘ’_k＝１となる。 １９９５年４月１８日に発行され、ディジタル・イクイプメント社に譲渡され た、ギンズバーグ（Ｇｉｎｚｂｕｒｇ）他による米国特許第５，４０８，５００ 号は、ツイスト・ペア（撚り対線）を介した高速信号伝送用のデュオバイナリ符 号化技術を開示している。このデュオバイナリ符号化の後には、符号化信号の適 切なフィルタ処理が行なわれる。その結果得られるデュオバイナリ・シーケンス は、バイナリ入力と同等であるが、元のバイナリｘ_k＝１が、＋または−レベル のいずれかに符号化される点が異なる。入力バイナリ「１」が、奇数個の「０」 によって分離されるとき、これらの「１」は、デュオバイナリ・シーケンスにお いて逆極性のパルスとして符号化される。また、入力バイナリ「１」が、偶数個 の「０」によって分離されるとき、これらの「１」は、デュオバイナリ・シーケ ンスにおいて同極性のパルスとして符号化される。 しかしながら、上述の技術に必要となるプリ・コーディング演算により、送信 機の構造がいくらか複雑になってしまう。 ＜変調＞ 大部分の光ファイバ送信機は、外付けの変調器を使用している。多くの場合、 送信機の光源は、連続波（ＣＷ）モードで動作する半導体レーザであり、この外 付けの変調器は、適切なビット速度で連続波信号の位相を変化させる。このよう な変調器の１つに、マッハ‐ツェンダー（Ｍ−Ｚ）干渉計がある。マッハ‐ツェ ンダー干渉計は、光導波管スプリッタと導波管コンバイナとの間に接続された１ 対の導波管チャネル、すなわちアームからなる。また、光源は、Ｙ字型に分岐し たスプリッタまたは方向性結合器としての役割を果たす導波管スプリッタに光学 的に結合されている。そのスプリッタからの２つの光ビームは、導波管アームを 経由して進行し、導波管コンバイナによって再結合する。この再結合した光は、 導波管コンバイナの出力ポートを出て、伝送のため、光ファイバと光学的に結合 される。 光マッハ‐ツェンダー干渉計は、変調器の入力ポートにおいて共通波から分離 された２つの光波が、変調器の出力ポート近くの再結合する地点において干渉を 起す、という原理に従って動作する。干渉状態は、分離点と再結合点間における 、これら２つの波が進行する距離の差に支配される。これらの距離は、分離と再 結合間の光経路を規定する２つの導波管の光指数を変えることによって制御され る。 干渉状態の変調に使用する変動駆動電圧と、ほぼ一定のバイアス電圧とを合成 して、変調器の製造における導波管のばらつきとは無関係に、特定の干渉状態を 確保することは、一般的に行われていることである。これは、しばしばバイアス ・ティーを使用して行われる。以下において、変調器は適切にバイアスされてい るものとする。３電極構成のマッハ‐ツェンダー干渉計変調器では、第１の電極 および第２の電極各々が、光導波管アームに関係している。これらは、進行波電 極とも呼ばれる。第３の電極は、通常、アーム間に配置される。 １アーム、すなわち単一アーム変調の下では、０と−Ｖπの間で変化する駆動 電圧が、第１の電極に供給され、第２の電極は、一定のバイアス電圧に保持され ている。都合の悪いことに、この変調方法で使用可能な駆動電圧は、第１の電極 に関連するアームにおいてのみ位相偏移を起させる。よって、ここで述べた他の 方法と比較すると、所定電圧に対して実現可能な変調深度が制限される。 両アーム、すなわちデュアル・アーム変調では、電圧が２つのアーム間で分割 される。例えば、１方のアームには０から−Ｖπ／２、他方のアームには−Ｖπ ／２から−Ｖπのように分割される。第３の電極はアースに接続する。この位相 偏移変調方法は、プッシュープルとして知られている。 上述した両方の変調技術では、変調電圧がなくても、２つのビームが同相で導 波管コンバイナに到達して、最大輝度または「オン」状態が提供される。逆に、 １つまたは両方のアームに変調電圧を供給すると、差動位相変化が発生し、最小 輝度または「オフ」状態となる。よって、このプッシュ−プル構成は、１アーム 変調よりも、駆動電圧を効率的に使用しており、所定の電圧に対して、純粋に位 相偏移が２倍になる。 上述したデュオバイナリ・プリ・コーディングおよび変調技術を使用した実験 についての報告書は、外付けの変調器に対するバイアス電圧の選択、および駆動 信号中の輝度レベルに従って分類することができる。第１のグループでは、３つ の異なる光輝度レベルが、デュオバイナリ駆動信号により生成される。これは、 Ｇ．メイ（Ｍａｙ）他による論文「デュオバイナリ受信機を用いた１５３８ｎｍ における１０Ｇｂ／ｓファイバ伝送距離の拡大」（ＩＥＥＥフォトニクス技術レ ター、１９９４年、第６巻、第５号）に開示されている（以下、これを「引例１ 」という）。第２のグループは、デュオバイナリ駆動によって２つの輝度レベル を発生させるものである。これは、Ａ．Ｊ．プライス（Ｐｒｉｃｅ）他による論 文「色分散のばらつきを改善した縮小帯域幅光ディジタル輝度変調」（電子工学 レター、１９９５年、第３１巻、第１号）（以下、これを「引例２」という）と 、Ｋ．ヨネンガ（Ｙｏｎｅｎｇａ）他による論文「受信機感度の劣化がない光デ ュオバイナリ伝送システム」（電子工学レター、１９９５年、第３１巻、第４号 ）（以下、これを「引例３」とする）と、Ａ．Ｊ．プライス他による論文「部分 的な応答方法を用いた非分散偏移ファイバを介した、２１０Ｋｍレピータの１０ Ｇｂ／ｓ伝送実験」（ＩＥＥＥフォトニクス技術レター、１９９５年、第７巻、 第１０号）（これを、以下「引例４」という）とに開示されている。この最後の アプローチによって検出方法は簡単になったが、どの技術を用いても、常に信号 帯域幅をファクタ２まで減少させることはできない。 引例１は、３つのレベル信号に適応するよう送信機、受信機の両方で回路の追 加を必要とするデュオバイナリ・システムを開示する。この送信機には、遅延フ ィードバック経路を有するＸＯＲゲートからなる符号化器が含まれ、現在および その前のシンボルからデュオバイナリ・シーケンスの各シンボルを決定する。ま た、受信機は２つの判定回路を含んでおり、その１つは、低閾値を有することで 、「１」レベルから「０」レベルを区別し、もう１つの判定回路は、高閾値を有 することで、「２」レベルから「１」レベルを区別している。この試験によって 、試験対象とした距離範囲において、バイナリ受信機よりもデュオバイナリ受信 機の方が、色分散の影響が少ないという結論が出た。しかしながら、受信機にハ ードウェアを追加して、着信信号を復号化しなければならず、その結果、受信機 の感度に支障が出る。 引例２，３，４は、変調方法を開示しており、その方法によってキャリア信号 をデュオバイナリ・シーケンスで変調すると、２つの輝度レベルが得られる。光 信号は、最大吸光率（「０」光レベル）をもたらす中間レベルを有し、２つの外 側のレベルが、等輝度（「１」光レベル）をもたらす。この光信号は、既存のＳ ＤＨおよびＳＯＮＥＴインタフェース標準の要求を満たす特性を呈し、そのため 、受信用には従来の受信機が必要となる。しかしながら、これらの文献中で議論 されている例は、固有の制御回路を用いて、光キャリアを破棄するための最大吸 光率を示す点に関して、マッハ‐ツェンダー変調器用にバイアス電圧がかけられ た、差動符号化されたデータ・ストリームを使用している。 これらの引例は、信号のプリ・コーディング、およびプッシュ−プルあるいは 単一アーム変調方法を使用した、標準的なデュオバイナリ符号化技術を開示して いるため、これら全てが、上述のような欠点を持っている。 簡単で、受信機に回路の追加を必要とせず、容易に実行できる符号化回路を使 用し、さらに、直流成分が少なく、かつ伝送帯域幅を減少させた符号化信号を提 供するデュオバイナリ符号化技術が必要となる。 また、高速動作で効率的に使用でき、電圧効率がよく、かつデュオバイナリ符 号化技術とともに使用できて、伝送信号の帯域幅を減少させることができ、そし て、外付けの変調器の寿命を延ばすことが可能な変調方法も必要となる。発明の概要 本発明の目的は、従来技術に固有の欠点をなくす、光通信システム用のデュオ バイナリ符号化および変調技術を提供することである。 本発明の他の目的は、外付けの変調器を駆動するのに使用するとともに、送信 機側には、何らプリ・コーディング回路を必要とせず、また、受信機側には、復 号化回路の追加が不要なデュオバイナリ符号化回路を提供することである。本発 明者に係る符号化回路はまた、帯域制限素子として動作する。 また、本発明の目的は、簡単であるとともに、実際に直流成分のない変調信号 を提供し、さらに、所定のシンボル速度に対して、事実上２の帯域幅減少ファク タを与えるデュオバイナリ符号化技術を提供することである。 本発明のさらなる目的は、シングル・エンデッド・プッシュ−プル駆動変調器 、あるいは仮想アースを有する差動駆動変調器に基づく光変調技術を提供するこ とである。 そこで、本発明は、バイナリ入力シーケンスｘ（ｎ，ｄ）を符号化してデュオ バイナリ出力シーケンスｙ（＋ｄ，ｎ，−ｄ）を得る符号化方法において、上記 バイナリ入力シーケンスｘ（ｎ，ｄ）の対応ビットｘ_kが第１の論理レベル「ｎ 」を有するときに、上記デュオバイナリ出力シーケンスｙ（＋ｄ，ｎ，−ｄ）の ビットｙ_kに上記第１の論理レベル「ｎ」を与える工程と、上記入力シーケンス ｘ（ｎ，ｄ）内の連続するビットｘ_k-1，ｘ_kが、上記第１の論理レベル「ｎ」か ら第２の論理レベル「ｄ」への変化を含むときには常に、上記第１の論理レベル 「ｎ」より、上記デュオバイナリ出力シーケンスｙ（＋ｄ，ｎ，−ｄ）のビット ｙ_kを切り換えて、上記第２の「＋ｄ」の論理レベルと第３の「−ｄ」の論理レ ベルの１つを選択的に推定する工程と、対応するビットｘ_kが、上記第２の論理 レベル「ｄ」を維持し、かつ、上記入力シーケンスｘ（ｎ，ｄ）内の連続するビ ットｘ_k-1，ｘ_kが、上記第２の論理レベル「ｄ」から上記第１の論理レベル「ｎ 」への変化を含む場合は常に、ビットｙ_kの論理レベルを、上記第２の論理レベ ル「＋ｄ」と上記第３の論理レベル「−ｄ」の１つに維持する工程とを備える方 法に係るものである。 他の態様によれば、本発明は、バイナリ入力シーケンスｘ（０，１）を符号化 してデュオバイナリ出力シーケンスｙ（＋１，０，−１）を得る符号化方法にお いて、上記バイナリ入力シーケンスｘ（０，１）より、バイナリ切換え信号Ｑ（ ０，１）を準備する工程であって、この信号は、上記入力シーケンスｘ（０，１ ）が、ビットｘ_k＝０の連続、ビットｘ_k＝１の連続、ビットｘ_k＝０，ｘ_k＝１の 連続 の１つを含むときに、現在の論理値を維持し、また、上記入力シーケンスｘ（０ ，１）が、ビットｘ_k＝１，ｘ_k+1＝０の連続を含むときには、反対の論理値に切 り換える、当該工程と、上記バイナリ入力シーケンスｘ（０，１）と上記切換え 信号Ｑ（０，１）を論理加算して、第１のバイナリ・シーケンスａ（０，１）を 得る工程と、上記バイナリ入力シーケンスｘ（０，１）と上記切換え信号の補数 工程と、上記第１および第２のバイナリ・シーケンスを加算して、上記デュオバ イナリ出力シーケンスｙ（＋１，０，−１）を得る工程とを備える。 本発明は、さらに、バイナリ入力シーケンスｘ（０，１）を符号化してデュオ バイナリ出力シーケンスｙ（＋１，０，−１）を得る符号化装置において、バイ ナリ切換え信号（０，１）を生成する手段と、上記バイナリ入力シーケンスｘ（ ０，１）と上記切換え信号（０，１）を受信して、第１のバイナリ・シーケンス ａ（０，１）を提供する第１のＡＮＤ回路と、上記バイナリ入力シーケンスｘ（ ０，１） ｂ（０，１）を得る第２のＡＮＤ回路と、上記第１および第２のバイナリ・シー ケンスを処理して、出力端子上に上記出力シーケンスｙ（＋１，０，−１）を得 る加算器とを備える。 本発明はまた、デュオバイナリ符号化された差動駆動信号で持続波（ＣＷ）光 キャリアを変調するマッハ‐ツェンダー（Ｍ−Ｚ）干渉計において、当該マッハ ‐ツェンダー干渉計は、第１および第２の進行導波管と、入力ポートと上記第１ および第２の進行導波管との間のスプリッタと、上記第１および第２の進行導波 管と出力ポートとの間のコンバイナと、各々が上記第１および第２の進行導波管 それぞれに関連する第１および第２の進行波電極とを有し、当該マッハ‐ツェン ダー干渉計は、さらに、上記変調信号を上記第１の進行波電極のスプリッタ側に 印加し、かつ、上記相補変調信号を上記第２の進行波電極のスプリッタ側に印加 する手段と、第１の端部を上記第１の進行波電極のコンバイナ側へ接続し、第２ の端部をアースへ接続する第１の整合インピーダンスと、第１の端部を上記第２ の進行波電極のコンバイナ側へ接続し、第２の端部をアースへ接続する第２の整 合インピーダンスと、上記持続波光キャリア信号を上記入力ポートに結合する手 段と、上記出力ポートからのデュオバイナリ変調された光信号を光ファイバに結 合する手段とを備える装置を提供する。 好適には、本発明に係る技術は、着信データ速度とは無関係に、バイナリ入力 をデュオバイナリ出力に変換するので、ファクタ２の帯域幅減少が得られる。こ れは、標準的なデュオバイナリ方法では得られないものである。また、本発明に よって生成される符号化信号の直流成分も少ない。直流成分が少ないので、結果 として、キャリア周波数をより良く抑制できる。これはまた、誘導ブリュアン散 乱閾値の立ち上がりを高入射パワーに推移させる。従って、高光パワーをファイ バに入射できる。 さらに、デュオバイナリ符号化された差動駆動信号を用いた、本発明に係る変 調技術によって、個々のドライバで要求される振幅を、従来のプッシュ−プル駆 動構成で必要となる振幅のおよそ半分に減らすことができる。図面の簡単な説明 本発明について上述した目的、機能、利点、また、他の目的、機能、利点は、 添付図面に示すように、以下の、実施の形態のより詳細な説明によって明らかと なる。 図１は、本発明に係る符号化回路を示す図である。 図１Ａは、差動駆動されるマッハ‐ツェンダー変調器構成に用いる符号化回路 を示す図である。 図２Ａは、符号化回路の加算器の回路図である。 図２Ｂは、加算器の真理値表である。 図３は、変調原理を示する図である。 図４は、本発明および従来技術によって符号化された信号について、フィルタ 処理されたパワー・スペクトル密度と周波数との関係を示す図である。発明の実施の形態 従来のデュオバイナリ符号化技術によれば、プリ・コーディングは、入力バイ ナリ信号ｘ（０，１）に対して行われ、式ｐ_k＝ＸＯＲ（ｘ_k，ｐ_k-1）を用いて 、プリ・コーディングされた信号ｐ（０，１）を得る。次に、プリ・コーディン グされた信号内で「０」が「−１」に置き換えられて、シーケンスｐ’（０，１ ，−１）を得る。そして、さらに演算ｙ_k＝ｐ’_k-1＋ｐ’_kを行って、ドライブ ・シーケンスを得る。その結果、連続するどの奇数個の「１」に対しても、駆動 信号の変調帯域幅が、ファクタにして２だけ減少する。同様に、Ｅフィールドに は、キャリア周波数における成分が全くない。しかし、表１の例に示すように、 偶数個の連続する「１」を有する入力シーケンスの場合、このようにはならない 。 上の例において、駆動信号の帯域幅は、バイナリ入力信号の帯域幅と同じであ り、直流成分も、バイナリ入力信号のそれと同じである。従って、この方法は、 一般に直流成分を除去するものではなく、むしろ直流を、あるパターンに減少さ せるものである。 本発明に係るデュオバイナリ符号化は、非０（ｎｏｎ−ｚｅｒｏ）の入力ビッ トにのみ影響を及ぼすものである。つまり、入力ビット「０」は、「０」の出力 ビットとなる。入力ビット「１」は、出力ビット「１」または「−１」に置き換 えられる。これは、出力において唯一許容される推移が、「１」からいかなる数 の「０」、および「−１」へ、あるいは、その逆となるよう行われる。このよう に、駆動信号中の「１」の数は、実質的に「−１」の数に等しい。よって、直流 成分の最大の減少がなされる。 図１は、本発明に係るデュオバイナリ符号化および変調動作の実行に使用され るブロックを示す図である。符号化回路１は、入力３で、バイナリ入力シーケン スｘ（０，１）を受信し、出力５に、デュオバイナリ出力シーケンスｙ（０，１ ，−１）を与える。この出力シーケンスｙ（０，１，−１）は、ドライバ７に入 力され、このドライバが、変調器９の電極１９に駆動信号１２を供給する。 図１の実施の形態に示す変調器９は、マッハ‐ツェンダー干渉計である。バイ アス電圧Ｖ_Biasは、進行波電極１５，１７間に印加される。レーザ１１は、既知 の方法で、ＣＷ光キャリア信号１４を、変調器９の光導波管スプリッタの入力ボ ート８に供給する。この変調器の導波管コンバイナの出力ポート１０では、変調 光信号１６が得られ、送信のため、その信号を光ファイバ１３に結合する。 Ｄ入力に接続して、周期Ｔの遅延を得ている。これは、ビットｘ_k，ｘ_k-1を同時 に得るために必要となる。フリップ・フロップ２１のクロック入力には、バイ ナリ・ストリームｘ（０，１）が印加される。各ビットｘ_k後における、このフ リップ・フロップの状態は、そのビットｘ_kの前の入力（Ｄ）に等しい。言い換 えれば、ｘ_k＝Ｄとなる。このように、入力シーケンスｘ（０，１）が「０」の 連続、「１」の連続、あるいは、「０」の後に「１」が続くときは常に、フリッ トの後に「０」がくる場合には、常にフリップ・フロップ２１は、その状態を変 える。これを、以下の表２，表３の２行目および３行目に示す。 このバイナリ・ストリームｘ（０，１）は、第１のＡＮＤゲート２３の入力、 および第２のＡＮＤゲート２５の入力にも印加される。ＡＮＤゲート２３の第２ の入力は、フリップ・フロップ２１の出力Ｑを受信するので、ＡＮＤゲート２３ の出力において、バイナリ・シーケンス（０，１）を得る。ここで、シーケンス ａの各ビットａ_kを、ａ_k＝ｘ_k＋ｘ_k-1と定義する。これは、以下の表２，表３の ４行目に示されている。 信するので、ＡＮＤゲート２５の出力において、バイナリ・シーケンスｂ（０， 定義する。これを、以下の表２，表３の５行目に示す。 ＡＮＤゲート２３，２５両方の出力が加算回路２７に印加され、出力５におい て、符号化されたストリームｙ（０，１，−１）を得る。この加算回路２７は、 ゲート２３，２５が行うような論理「ＡＮＤ」というよりも、信号の代数和をと る。 本発明に係る光変調動作について他に利点をもたらす構成には、図１Ａに示す ように、差動駆動されるマッハ‐ツェンダー変調器構成に基づくものがある。こ の場合、駆動信号は、ライン１２，１２’各々に供給される差動信号であり、こ れらの差動信号は、差動対をなすドライバ１９を用いて、デュオバイナリ・シー ケンスｙ（０，１，−１）より生成される。進行波電極１５，１７各々は、入力 ８に近い第１の端部において、個々のライン１２または１２’より、アクティブ な、電気的に変調された信号を受信する。第１の整合インピーダンスＺ₁が、変 調器の出力ポート１０近傍において、電極１５の第２の端部をアースに接続して いる。一方、第２の整合インピーダンスＺ₂が、電極１７の第２の端部をアース に接続している。 このように、各進行波電極のインピーダンスは、個々のアクティブなラインの アースに対するインピーダンスの事実上２倍になり、仮想のアース線をもたらし ている。この仮想アース線は、物理的な地面と電気的に接続されていないが、進 行波ドライブ電極間のどこかに位置しており、駆動ＲＦ波の伝搬方向にほぼ平行 になっている。このように駆動することで、個々の駆動回路の要する駆動振幅を 、上述のプッシュ−プル駆動構成に要した振幅のほぼ半分まで減少できる効果が ある。 以下の例は、本発明において、どのようにバイナリ入力シーケンスがデュオバ イナリ出力シーケンスに変換されるかを示すものである。 図２Ａは、本発明に係る加算回路の実施の形態を示しており、この回路は、バ イナリ・シーケンスａ（０，１），ｂ（０，１）のビットａ_k，ｂ_kを受信し、出 力シーケンスのビットｙ_kを与える。図２Ｂは、図２Ａの回路に対する真理値表 を示す。上記の表２，表３から分かるように、出力シーケンスｙ（０，１，−１ ）のビットは、ａ_k＝０，ｂ_k＝１のとき論理「１」と規定される第１の値、ａ_k ＝１，ｂ_k＝０のとき論理「−１」と規定される第２の値、そして、ａ_k＝ｂ_k＝ ０のとき論理「０」と規定される第３の値をとる。なお、符号化回路の説明との 関連から明らかなように、ａ_k＝１，ｂ_k＝１は有効な入力ではない。 この加算回路は、第１のトランジスタ３５を含み、そのベース端子上で、第１ のバイナリ・シーケンスａ（０，１）のビットを受信する。トランジスタ３５の コレクタは、参照符号４１で示す負荷抵抗（Ｒ）に接続され、エミッタは、電流 源３９を介してＶ_DDに接続されている。第２のトランジスタ３３は、そのベース で、インバータ３１が与える、第２のバイナリ・シーケンスｂ（０，１）を反転 したものを受信する。このトランジスタ３３のコレクタもまた、負荷抵抗４１に 接続され、エミッタは、第２の電流源３７に接続されている。電流源３７，３９ は両方とも、各トランジスタが導通すると、抵抗Ｒを介して電流「ｉ」を供給す る。 出力端５において得られるビットｙ_kは、３つの異なる値、すなわちｉＲ，２ ｉＲ，０をとり得る。ｙ_kは、信号ａ_k，ｂ_kが論理「０」のとき、ｉ・Ｒの値を とる。これは、トランジスタ３３が導通し、トランジスタ３５が非導通状態の場 ジスタ３３，３５が両方とも導通するので、出力５の電位は、２ｉ・Ｒの値をと 非導通になって、ｙ_kは０となる。加算回路２７がＡＣ結合されていれば、３つ のレベルは、論理「１」がｉ・Ｒ、論理「０」が０、そして、論理「−１」が− ｉ・Ｒとなる。 なお、図２Ａに示す加算器は、ドライバ・モジュール７と置き換えることがで きる。 図３は、デュオバイナリ・シーケンス「１，０，０，０，−１，−１」に対し て、変調がどのように影響されるかを示す図である。電極１５，１７間には、バ イアス電圧Ｖ_Biasが印加され、デュオバイナリ符号化された駆動シーケンスが、 図１に示すように、変調器９の電極１９に印加される。光デュオバイナリ信号は 、「オン」，「オフ」という２つのレベルを有し、「オン」状態の位相は、「０ 」および「π」の値を交互にとる。図１Ａに示す場合、Ｖ_Biasは、上述した方法 で得られる仮想アース電圧である。 図４は、図１のデュオバイナリ符号化器を使用して得た光信号について、周波 数に対するスペクトル密度の変化を実線で示している。また、点線は、引例２， ３，４に発表されたデュオバイナリ方法に対する同一のパラメータを示す。この 比較には、擬似ランダム・ビット・シーケンス（ＰＲＢＳ）を使用した。図４に 示すように、本発明の符号化回路を用いて得た、実線の曲線で表された直流成分 は、従来の符号化器の直流成分よりも小さくなっている。 特定の実施の形態を参照して本発明を説明したが、添付の請求項の範囲内で、 より広い態様において本発明の範囲を逸脱することなく、当業者に想到されるよ うな、さらなる変形および改良が可能となる。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｂ 10/142 10/152 Ｈ０４Ｌ 25/497 (72)発明者 オスリバン・モーリス・エス カナダ国，ケイ１ワイ ０ティー９，オン タリオ，オタワ，ハーマー アベニュー ノース 84 (72)発明者 タラシュク・テリー・ダブリュ・ビー カナダ国，ケイ１ブイ ６エヌ３，オンタ リオ，オタワ，ノーベリー クレセント 2643 (72)発明者 ソルヘイム・アラン・グレン カナダ国，ケイ２エム １シー４，オンタ リオ，カナタ，ハンツマン クレセント 56 (72)発明者 ロバーツ・キム・バイロン イギリス国，エイエル８ ７エルディー, ハーツ，ウエルウイン ガーデン シティ ー，シェラーズパーク ロード 41 【要約の続き】 印加されて、出力シーケンスｙ（＋１，０，−１）が得 られる。また、仮想アース・レベルを用いて、マッハ‐ ツェンダー（Ｍ−Ｚ）変調器を差動駆動する方法も提供 される。これにより、ファクタ２のピーク−ピークの駆 動電圧を減少できる。

Claims (1)

1. 【特許請求の範囲】 １． バイナリ入力シーケンスｘ（ｎ，ｄ）を符号化してデュオバイナリ出力シ ーケンスｙ（＋ｄ，ｎ，−ｄ）を得る符号化方法において、 前記バイナリ入力シーケンスｘ（ｎ，ｄ）の対応ビットｘ_kが第１の論理レベ ル「ｎ」を有するときに、前記デュオバイナリ出力シーケンスｙ（＋ｄ，ｎ，− ｄ）のビットｙ_kに前記第１の論理レベル「ｎ」を与える工程と、 前記入力シーケンスｘ（ｎ，ｄ）内の連続するビットｘ_k-1，ｘ_kが、前記第１ の論理レベル「ｎ」から第２の論理レベル「ｄ」への変化を含むときには常に、 前記第１の論理レベル「ｎ」より、前記デュオバイナリ出力シーケンスｙ（＋ｄ ，ｎ，−ｄ）のビットｙ_kを切り換えて、前記第２の「＋ｄ」の論理レベルと第 ３の「−ｄ」の論理レベルの１つを選択的に推定する工程と、 対応するビットｘ_kが、前記第２の論理レベル「ｄ」を維持し、かつ、前記入 力シーケンスｘ（ｎ，ｄ）内の連続するビットｘ_k-1，ｘ_kが、前記第２の論理レ ベル「ｄ」から前記第１の論理レベル「ｎ」への変化を含む場合は常に、ビット ｙ_kの論理レベルを、前記第２の論理レベル「＋ｄ」と前記第３の論理レベル「 −ｄ」の１つに維持する工程とを備えることを特徴とする符号化方法。 ２． 前記第１の論理レベル「ｎ」は論理「０」であり、前記第２の論理レベル 「ｄ」は論理「＋１」、そして、前記第３の論理レベル「−ｄ」は論理「−１」 であることを特徴とする請求項１記載の符号化方法。 ３． 前記第１の論理レベル「ｎ」は論理「１」、前記第２の論理レベル「ｄ」 は論理「０」、そして、前記第３の論理レベル「−ｄ」は論理「−０」であるこ とを特徴とする請求項１記載の符号化方法。 ４． バイナリ入力シーケンスｘ（０，１）を符号化してデュオバイナリ出力シ ーケンスｙ（＋１，０，−１）を得る符号化方法において、 前記バイナリ入力シーケンスｘ（０，１）より、バイナリ切換え信号Ｑ（０， １）を準備する工程であって、この信号は、前記入力シーケンスｘ（０，１）が 、ビットｘ_k＝０の連続、ビットｘ_k＝１の連続、ビットｘ_k＝０，ｘ_k＝１の連続 の１つを含むときに、現在の論理値を維持し、また、前記入力シーケンスｘ（０ ，１）が、ビットｘ_k＝１，ｘ_k+1＝０の連続を含むときには、反対の論理値に切 り換える、当該工程と、 前記バイナリ入力シーケンスｘ（０，１）と前記切換え信号Ｑ（０，１）を論 理加算して、第１のバイナリ・シーケンスａ（０，１）を得る工程と、 を論理加算して、第２のバイナリ・シーケンスｂ（０，１）を得る工程と、 前記第１および第２のバイナリ・シーケンスを加算して、前記デュオバイナリ 出力シーケンスｙ（＋１，０，−１）を得る工程とを備えることを特徴とする符 号化方法。 ５． 前記準備工程は、 フロップを提供するサブ・ステップと、 ブ・ステップと、 前記入力シーケンスｘ（０，１）を前記クロック入力に印加するサブ・ステッ プと、 前記切換え信号を、前記Ｄタイプのフリップ・フロップの前記出力Ｑに集める サブ・ステップとを備えることを特徴とする請求項４記載の符号化方法。 ６． 前記加算工程は、前記第１のバイナリ・シーケンスａ(０，１)のビットａ_k に対応するレベルを、前記第２のバイナリ・シーケンスｂ(０，１)のビットｂ_k に対応するレベルに加える工程を備えることを特徴とする請求項４記載の符号化 方法。 ７． さらに、前記出力シーケンスｙ（＋１，０，−１）より駆動信号を生成す る工程を備えることを特徴とする請求項４記載の符号化方法。 ８． さらに、第１および第２の進行導波管と、入力ポートと前記第１および第 ２の進行導波管との間のスプリッタと、前記第１および第２の進行導波管と出力 ポートとの間のコンバイナと、各々が前記第１および第２の進行導波管それぞれ に関連した第１および第２の進行波電極と、制御電極とを有する外付けの変調器 を提供する工程と、 前記駆動信号を前記外付けの変調器にＡＣ結合する工程と、 前記外付けの変調器を用いて、前記駆動信号によって持続波（ＣＷ）光キャリ ア信号を変調する工程とを備えることを特徴とする請求項７記載の符号化方法。 ９． 前記外付けの変調器はマッハ‐ツェンダー干渉計であり、前記変調工程は 、 前記入力ポートを配列して、前記マッハ‐ツェンダー干渉計の前記入力ポート に前記持続波キャリア信号を供給する工程と、 前記出力ポートを配列して、デュオバイナリ変調された光信号を光ファイバに 結合する工程とを備えることを特徴とする請求項８記載の符号化方法。 １０． 前記変調工程は、 前記第１および第２の進行波電極間にバイアス電圧Ｖ_Biasを印加する工程と、 前記制御電極に前記駆動信号を印加する工程とを備えることを特徴とする請求 項８記載の符号化方法。 １１． さらに、前記出力シーケンスｙ（＋１，０，−１）より、駆動信号と相 補駆動信号とからなる差動駆動信号を生成する工程を備えることを特徴とする請 求項４記載の符号化方法。 １２． さらに、第１および第２の進行導波管と、入力ポートと前記第１および 第２の進行導波管との間のスプリッタと、前記第１および第２の進行導波管と出 力ポートとの間のコンバイナと、各々が前記第１および第２の進行導波管それぞ れに関連した第１および第２の進行波電極とを有する外付けの変調器を提供する 工程と、 前記駆動信号を前記外付けの変調器にＡＣ結合する工程と、 前記外付けの変調器を用いて、前記駆動信号によって持続波（ＣＷ）光キャリ ア信号を変調する工程とを備えることを特徴とする請求項１１記載の符号化方法 。 １３． 前記変調工程は、 第１のインピーダンスの第１の端部を、前記第１の進行波電極のコンバイナ側 に接続し、かつ、この第１のインピーダンスの第２の端部をアースへ接続する工 程と、 第２のインピーダンスの第１の端部を、前記第２の進行波電極のコンバイナ側 に接続し、かつ、この第２のインピーダンスの第２の端部をアースへ接続する工 程と、 前記駆動信号を前記第１の進行波電極のスプリッタ側に印加し、かつ、前記相 補駆動信号を前記第２の進行波電極のスプリッタ側に印加する工程と、 前記第１および第２のインピーダンスの値を調整して、前記駆動信号および前 記相補駆動信号に対する仮想アースを得る工程とを備えることを特徴とする請求 項１２記載の符号化方法。 １４． バイナリ入力シーケンスｘ（０，１）を符号化してデュオバイナリ出力 シーケンスｙ（＋１，０，−１）を得る符号化装置において、 バイナリ切換え信号（０，１）を生成する手段と、 前記バイナリ入力シーケンスｘ（０，１）と前記切換え信号（０，１）を受信 して、第１のバイナリ・シーケンスａ（０，１）を提供する第１のＡＮＤ回路と 、 を受信して、第２のバイナリ・シーケンスｂ（０，１）を得る第２のＡＮＤ回路 と、 前記第１および第２のバイナリ・シーケンスを処理して、出力端子上に前記出 力シーケンスｙ（＋１，０，−１）を得る加算器とを備えることを特徴とする符 号化装置。 イプのフリップ・フロップであり、このクロック入力で前記バイナリ入力シーケ とを特徴とする請求項１４記載の符号化装置。 １６． 前記加算器は、 前記出力端子とアースとの間に配された負荷と、 前記出力端子に接続されたコレクタと、第１の電流源に接続されたエミッタと 、前記第１のバイナリ・シーケンスａ（０，１）を受信するよう接続されたベー スとを有する第１の切換え装置と、 前記第２のバイナリ・シーケンスｂ（０，１）を受信し、反転したバイナリ・ シーケンスを提供するインバータと、 前記出力端子に接続されたコレクタと、第２の電流源に接続されたエミッタと 、前記インバータに接続されたベースとを有する第２の切換え装置とを備え、 前記第１および第２の電流源が供給電圧に接続されていることを特徴とする請 求項１４記載の符号化装置。 １７． さらに、前記デュオバイナリ出力シーケンスｙ（＋１，０，−１）を受 信し、駆動信号を提供するドライバを備えることを特徴とする請求項１４記載の 符号化装置。 １８． さらに、前記デュオバイナリ出力シーケンスｙ（＋１，０，−１）を受 信し、変調信号と相補変調信号からなる差動信号を提供する１対の差動ドライバ を備えることを特徴とする請求項１４記載の符号化装置。 １９． デュオバイナリ符号化された駆動信号で持続波（ＣＷ）光キャリアを変 調するマッハ‐ツェンダー（Ｍ−Ｚ）干渉計において、当該マッハ‐ツェンダー 干渉計は、第１および第２の進行導波管と、入力ポートと前記第１および第２の 進行導波管との間のスプリッタと、前記第１および第２の進行導波管と出力ポー トとの間のコンバイナと、各々が前記第１および第２の進行導波管それぞれに関 連する第１および第２の進行波電極と、制御電極とを有し、当該マッハ‐ツェン ダー干渉計は、さらに、 前記第１および第２の進行波電極間にバイアス電圧Ｖ_biasを印加する手段と、 前記制御電極へ前記デュオバイナリ符号化された駆動信号を提供する手段と、 前記持続波光キャリア信号を前記入力ポートに結合する手段と、 前記出力ポートからのデュオバイナリ変調された光信号を光ファイバに結合す る手段とを備えることを特徴とするマッハ‐ツェンダー干渉計。 ２０． デュオバイナリ符号化された差動駆動信号で持続波（ＣＷ）光キャリア を変調するマッハ‐ツェンダー（Ｍ−Ｚ）干渉計において、当該マッハ‐ツェン ダー干渉計は、第１および第２の進行導波管と、入力ポートと前記第１および第 ２の進行導波管との間のスプリッタと、前記第１および第２の進行導波管と出力 ポートとの間のコンバイナと、各々が前記第１および第２の進行導波管それぞれ に関連する第１および第２の進行波電極とを有し、当該マッハ‐ツェンダー干渉 計は、さらに、 前記変調信号を前記第１の進行波電極のスプリッタ側に印加し、かつ、前記相 補変調信号を前記第２の進行波電極のスプリッタ側に印加する手段と、 第１の端部を前記第１の進行波電極のコンバイナ側へ接続し、第２の端部をア ースへ接続する第１の整合インピーダンスと、 第１の端部を前記第２の進行波電極のコンバイナ側へ接続し、第２の端部をア ースへ接続する第２の整合インピーダンスと、 前記持続波光キャリア信号を前記入力ポートに結合する手段と、 前記出力ポートからのデュオバイナリ変調された光信号を光ファイバに結合す る手段とを備えることを特徴とするマッハ‐ツェンダー干渉計。