JPH1152425A - Ｔｆｔアレイ基板とその製造方法及びｔｆｔ液晶表示装置 - Google Patents
Ｔｆｔアレイ基板とその製造方法及びｔｆｔ液晶表示装置Info
- Publication number
- JPH1152425A JPH1152425A JP21348797A JP21348797A JPH1152425A JP H1152425 A JPH1152425 A JP H1152425A JP 21348797 A JP21348797 A JP 21348797A JP 21348797 A JP21348797 A JP 21348797A JP H1152425 A JPH1152425 A JP H1152425A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- array substrate
- tft array
- melting point
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 高温な熱処理に強く、配線部分が低抵抗であ
り、少ない熱処理対策工程数で製造でき、基板と基板上
薄膜との密着性がよく、信頼度の高いＴＦＴアレイ基板
を得る。 【解決手段】 基板と、基板表面にマトリクス状に形成
されたソース配線１及びコモン配線２及びゲート配線３
及びＴＦＴ４とを備えたＴＦＴアレイ基板において、ソ
ース配線１又はコモン配線２又はゲート配線３の少なく
とも一つに高融点金属を用い、高融点金属が用いられて
いるソース配線１又はコモン配線２又はゲート配線３の
少なくとも一つをレーザーにて高融点金属の融点以下で
アニールする。
り、少ない熱処理対策工程数で製造でき、基板と基板上
薄膜との密着性がよく、信頼度の高いＴＦＴアレイ基板
を得る。 【解決手段】 基板と、基板表面にマトリクス状に形成
されたソース配線１及びコモン配線２及びゲート配線３
及びＴＦＴ４とを備えたＴＦＴアレイ基板において、ソ
ース配線１又はコモン配線２又はゲート配線３の少なく
とも一つに高融点金属を用い、高融点金属が用いられて
いるソース配線１又はコモン配線２又はゲート配線３の
少なくとも一つをレーザーにて高融点金属の融点以下で
アニールする。
Description
【０００１】
【発明の属する技術分野】この発明は、配線に高融点金
属が用いられているとともに、その高融点金属配線がそ
の融点以下の温度でレーザーアニールされているＴＦＴ
アレイ基板とその製造方法及びＴＦＴ液晶表示装置に関
するものである。
属が用いられているとともに、その高融点金属配線がそ
の融点以下の温度でレーザーアニールされているＴＦＴ
アレイ基板とその製造方法及びＴＦＴ液晶表示装置に関
するものである。
【０００２】
【従来の技術】従来のＴＦＴアレイ基板の配線は、大容
量・高精細化には低抵抗化が必要である等の理由から、
Ａｌ（アルミニウム）が用いられることが一般的であ
る。しかし一方、Ａｌは熱工程に弱いため、熱処理対策
としての多くの工程を必要とする。たとえば、Ａｌは約
３００℃以上での熱工程を経るとヒルロック（薄膜の異
常成長）やマイグレーション等を発生してしまう。その
ため、Ａｌ金属表面を陽極酸化する工程や、その後の表
面酸化膜のパターン加工工程等が必要となり、大幅な工
程増となっている。
量・高精細化には低抵抗化が必要である等の理由から、
Ａｌ（アルミニウム）が用いられることが一般的であ
る。しかし一方、Ａｌは熱工程に弱いため、熱処理対策
としての多くの工程を必要とする。たとえば、Ａｌは約
３００℃以上での熱工程を経るとヒルロック（薄膜の異
常成長）やマイグレーション等を発生してしまう。その
ため、Ａｌ金属表面を陽極酸化する工程や、その後の表
面酸化膜のパターン加工工程等が必要となり、大幅な工
程増となっている。
【０００３】一方、高温な熱処理に耐えることができ、
かつ低抵抗な材料として、Ｍｏ（モリブデン），Ｗ（タ
ングステン）などの高融点金属がある。通常、これらの
材料を用いた高融点金属薄膜は、スパッタ法により形成
する。しかし、スパッタ法により形成された高融点金属
薄膜は、気相から固相への状態変化の歪み等に起因する
結晶欠陥を持つため、材料本来の比抵抗値よりもかなり
高くなってしまう。よって、高融点金属を低抵抗性が求
められるＴＦＴアレイ基板の配線材料として用いるに
は、この点は問題となる。
かつ低抵抗な材料として、Ｍｏ（モリブデン），Ｗ（タ
ングステン）などの高融点金属がある。通常、これらの
材料を用いた高融点金属薄膜は、スパッタ法により形成
する。しかし、スパッタ法により形成された高融点金属
薄膜は、気相から固相への状態変化の歪み等に起因する
結晶欠陥を持つため、材料本来の比抵抗値よりもかなり
高くなってしまう。よって、高融点金属を低抵抗性が求
められるＴＦＴアレイ基板の配線材料として用いるに
は、この点は問題となる。
【０００４】一般的には、このような結晶欠陥をもった
高融点金属薄膜は、アニール処理を加えれば低抵抗化す
ることが可能である。例えば、特開平５−２１３８７号
公報には、高融点金属薄膜をレーザーで熱溶融したのち
再結晶化するアニール法が記載されている。しかし、こ
のようなアニール法をＴＦＴアレイ基板上の高融点金属
薄膜に用いた場合、基板の歪み点を大幅に上回る温度が
必要であるために、基板が歪んだり、基板と基板上薄膜
との密着力が弱まるなど、少なからず基板に悪影響を及
ぼしてしまう。
高融点金属薄膜は、アニール処理を加えれば低抵抗化す
ることが可能である。例えば、特開平５−２１３８７号
公報には、高融点金属薄膜をレーザーで熱溶融したのち
再結晶化するアニール法が記載されている。しかし、こ
のようなアニール法をＴＦＴアレイ基板上の高融点金属
薄膜に用いた場合、基板の歪み点を大幅に上回る温度が
必要であるために、基板が歪んだり、基板と基板上薄膜
との密着力が弱まるなど、少なからず基板に悪影響を及
ぼしてしまう。
【０００５】
【発明が解決しようとする課題】上述のように、ＴＦＴ
アレイ基板の配線にはＡｌが用いられることが一般的で
ある。しかし、Ａｌは熱工程に弱く、その対策としての
多くの工程増を必要としてしまう。一方、熱処理に強く
かつ低抵抗である配線材料として高融点金属がある。し
かし一般に、これら高融点金属は薄膜を形成する際に結
晶欠陥が出来やすく、本来の比抵抗値よりも高くなって
しまう。また、そのような結晶欠陥を改善し低抵抗化す
る処理も、基板に悪影響を及ぼしやすいなど、容易では
ない。よって、低抵抗化が求められるＴＦＴアレイ基板
に高融点金属を用いることは、少なからずの問題があ
る。
アレイ基板の配線にはＡｌが用いられることが一般的で
ある。しかし、Ａｌは熱工程に弱く、その対策としての
多くの工程増を必要としてしまう。一方、熱処理に強く
かつ低抵抗である配線材料として高融点金属がある。し
かし一般に、これら高融点金属は薄膜を形成する際に結
晶欠陥が出来やすく、本来の比抵抗値よりも高くなって
しまう。また、そのような結晶欠陥を改善し低抵抗化す
る処理も、基板に悪影響を及ぼしやすいなど、容易では
ない。よって、低抵抗化が求められるＴＦＴアレイ基板
に高融点金属を用いることは、少なからずの問題があ
る。
【０００６】この発明は、このような状況のもと、上述
のような課題を解決するためになされたものであり、第
１の目的は、配線部分が高温な熱処理に強いと同時に低
抵抗であり、かつ基板と基板上薄膜との密着性がよく、
電気的信頼度の高いＴＦＴアレイ基板を得るものであ
る。また、第２の目的は、基板と基板上薄膜との密着力
を損なわないように高融点金属配線を低抵抗化できると
同時に、そのような低抵抗化処理を少ない工程数で行う
ことができ、さらに、このＴＦＴアレイ基板自体及びこ
れを組み込んだ装置の製造工程において、熱処理対策工
程数を減少できるＴＦＴアレイ基板の製造方法を提供す
るものである。さらにまた、第３の目的は、高温な熱処
理に強く、配線部分が低抵抗であり、基板と基板上薄膜
との密着性がよく、信頼度の高いＴＦＴアレイ基板を用
いて、ＴＦＴ液晶表示装置を得るものである。
のような課題を解決するためになされたものであり、第
１の目的は、配線部分が高温な熱処理に強いと同時に低
抵抗であり、かつ基板と基板上薄膜との密着性がよく、
電気的信頼度の高いＴＦＴアレイ基板を得るものであ
る。また、第２の目的は、基板と基板上薄膜との密着力
を損なわないように高融点金属配線を低抵抗化できると
同時に、そのような低抵抗化処理を少ない工程数で行う
ことができ、さらに、このＴＦＴアレイ基板自体及びこ
れを組み込んだ装置の製造工程において、熱処理対策工
程数を減少できるＴＦＴアレイ基板の製造方法を提供す
るものである。さらにまた、第３の目的は、高温な熱処
理に強く、配線部分が低抵抗であり、基板と基板上薄膜
との密着性がよく、信頼度の高いＴＦＴアレイ基板を用
いて、ＴＦＴ液晶表示装置を得るものである。
【０００７】
【課題を解決するための手段】この発明に係るＴＦＴア
レイ基板においては、基板と、前記基板表面にマトリク
ス状に形成されたソース配線及びコモン配線及びゲート
配線及びＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓ
ｔｏｒ）とを備えたＴＦＴアレイ基板において、前記ソ
ース配線又は前記コモン配線又は前記ゲート配線の少な
くとも一つに高融点金属が用いられているとともに、前
記高融点金属が用いられている前記ソース配線又は前記
コモン配線又は前記ゲート配線の少なくとも一つがレー
ザーにて前記高融点金属の融点以下でアニールされたも
のである。
レイ基板においては、基板と、前記基板表面にマトリク
ス状に形成されたソース配線及びコモン配線及びゲート
配線及びＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓ
ｔｏｒ）とを備えたＴＦＴアレイ基板において、前記ソ
ース配線又は前記コモン配線又は前記ゲート配線の少な
くとも一つに高融点金属が用いられているとともに、前
記高融点金属が用いられている前記ソース配線又は前記
コモン配線又は前記ゲート配線の少なくとも一つがレー
ザーにて前記高融点金属の融点以下でアニールされたも
のである。
【０００８】また、この発明に係るＴＦＴアレイ基板の
高融点金属は、Ｍｏ（モリブデン）やＴａ（タンタル）
やＷ（タングステン）としたものである。
高融点金属は、Ｍｏ（モリブデン）やＴａ（タンタル）
やＷ（タングステン）としたものである。
【０００９】また、この発明に係るＴＦＴアレイ基板の
高融点金属は、Ｃｒ（クロム）としたものである。
高融点金属は、Ｃｒ（クロム）としたものである。
【００１０】また、この発明に係るＴＦＴアレイ基板の
高融点金属は、ＹＡＧレーザーにてアニールされたもの
である。
高融点金属は、ＹＡＧレーザーにてアニールされたもの
である。
【００１１】また、この発明に係る製造方法は、基板
と、前記基板表面にマトリクス状に形成されたソース配
線及びコモン配線及びゲート配線及びＴＦＴとを備えた
ＴＦＴアレイ基板の製造方法において、前記ソース配線
又は前記コモン配線又は前記ゲート配線の少なくとも一
つに高融点金属を用いるとともに、前記高融点金属を用
いた前記ソース配線又は前記コモン配線又は前記ゲート
配線の少なくとも一つをレーザーにて前記高融点金属の
融点以下でアニールする工程を有して製造するようにし
たものである。
と、前記基板表面にマトリクス状に形成されたソース配
線及びコモン配線及びゲート配線及びＴＦＴとを備えた
ＴＦＴアレイ基板の製造方法において、前記ソース配線
又は前記コモン配線又は前記ゲート配線の少なくとも一
つに高融点金属を用いるとともに、前記高融点金属を用
いた前記ソース配線又は前記コモン配線又は前記ゲート
配線の少なくとも一つをレーザーにて前記高融点金属の
融点以下でアニールする工程を有して製造するようにし
たものである。
【００１２】また、この発明に係るＴＦＴアレイ基板の
製造方法は、ＹＡＧレーザーを用いてアニールし、製造
するようにしたものである。
製造方法は、ＹＡＧレーザーを用いてアニールし、製造
するようにしたものである。
【００１３】さらにまた、この発明に係るＴＦＴ液晶表
示装置においては、この発明のＴＦＴアレイ基板を用い
たことを特徴とするものである。
示装置においては、この発明のＴＦＴアレイ基板を用い
たことを特徴とするものである。
【００１４】
実施の形態１．図１から図６はこの発明の実施の形態１
を説明するためのものである。ここで図１はＴＦＴアレ
イ基板の概略構成図である。図において、１はガラス基
板上に形成されたソース配線群であって、Ｓ1，Ｓ2…Ｓ
Mの複数のソース配線より構成されている。２はソース
配線群１に直交するように配置形成されたコモン配線群
であって、Ｃ1，Ｃ2…ＣNの複数のコモン配線より構成
されている。３はソース配線群１に直交しかつコモン配
線群２と交互になるように配置形成されたゲート配線群
であって、Ｇ1，Ｇ2…ＧNの複数のゲート配線より構成
されている。また、４はソース配線群１及びコモン配線
群２及びゲート配線群３に囲まれた各区画の中にそれぞ
れ形成されたＴＦＴ、５はＴＦＴ４を通して入力された
信号電圧を保持するための保持容量、６はソース配線群
１に設けられたソース端子、７はコモン配線群２と直交
するように設けられ、複数あるコモン配線Ｃ1，Ｃ2…Ｃ
Nのそれぞれの電位を共通にするために設けられた１本
のコモン用共通配線、８はコモン配線群２とコモン用共
通配線７を接続させるために形成されたコモン配線コン
タクトホール、９はコモン用共通配線に設けられたコモ
ン端子、１０は引き出し配線１１を通してゲート配線群
３に接続されるゲート端子、１２は引き出し配線１１と
ゲート配線群３を接続するために形成されたゲート配線
群コンタクトホール、１３は基板検査用に設けられた配
線であるショートリング、１４は同じく基板検査用に設
けられた検査用抵抗である。なお１００は、ＴＦＴアレ
イ基板と対向基板の間に注入されるべき液晶を便宜上分
かりやすいように示したものであり、ＴＦＴアレイ基板
自体には、液晶は形成されていない。
を説明するためのものである。ここで図１はＴＦＴアレ
イ基板の概略構成図である。図において、１はガラス基
板上に形成されたソース配線群であって、Ｓ1，Ｓ2…Ｓ
Mの複数のソース配線より構成されている。２はソース
配線群１に直交するように配置形成されたコモン配線群
であって、Ｃ1，Ｃ2…ＣNの複数のコモン配線より構成
されている。３はソース配線群１に直交しかつコモン配
線群２と交互になるように配置形成されたゲート配線群
であって、Ｇ1，Ｇ2…ＧNの複数のゲート配線より構成
されている。また、４はソース配線群１及びコモン配線
群２及びゲート配線群３に囲まれた各区画の中にそれぞ
れ形成されたＴＦＴ、５はＴＦＴ４を通して入力された
信号電圧を保持するための保持容量、６はソース配線群
１に設けられたソース端子、７はコモン配線群２と直交
するように設けられ、複数あるコモン配線Ｃ1，Ｃ2…Ｃ
Nのそれぞれの電位を共通にするために設けられた１本
のコモン用共通配線、８はコモン配線群２とコモン用共
通配線７を接続させるために形成されたコモン配線コン
タクトホール、９はコモン用共通配線に設けられたコモ
ン端子、１０は引き出し配線１１を通してゲート配線群
３に接続されるゲート端子、１２は引き出し配線１１と
ゲート配線群３を接続するために形成されたゲート配線
群コンタクトホール、１３は基板検査用に設けられた配
線であるショートリング、１４は同じく基板検査用に設
けられた検査用抵抗である。なお１００は、ＴＦＴアレ
イ基板と対向基板の間に注入されるべき液晶を便宜上分
かりやすいように示したものであり、ＴＦＴアレイ基板
自体には、液晶は形成されていない。
【００１５】また、図２はＴＦＴの１画素周辺の上部平
面図であり、言い換えればソース配線群１及びコモン配
線群２及びゲート配線群３に囲まれた１区画周辺の上部
平面図である。また、図３は図２におけるＡ−Ａ’の断
面構成図である。図において、１５はガラス基板、１６
はゲート絶縁膜、１７はイントリンシックなｉ型水素化
アモルファスシリコン、１８はｎ型水素化アモルファス
シリコン、１９はドレイン電極、２０は保持容量電極、
２１は保護膜、２２は平坦化膜、２３はドレインコンタ
クトホール、２４は保持容量電極コンタクトホール、２
５は画素電極であるＩＴＯ（インジウム錫酸化物）薄膜
であり、ゲート配線群３及びゲート絶縁膜１６及びｉ型
水素化アモルファスシリコン１７及びｎ型水素化アモル
ファスシリコン１８及びソース配線群１及びドレイン電
極１９によって、図１に示したＴＦＴ４を構成してい
る。また、図４は図１に示したゲート端子１０周辺の断
面構成図である。また、図５は図１に示したソース端子
６周辺の断面構成図である。また、図６はこの発明の実
施の形態１のＴＦＴアレイ基板の製造方法を図３に示し
た部分を例にとり、説明するための製造工程概略図であ
る。
面図であり、言い換えればソース配線群１及びコモン配
線群２及びゲート配線群３に囲まれた１区画周辺の上部
平面図である。また、図３は図２におけるＡ−Ａ’の断
面構成図である。図において、１５はガラス基板、１６
はゲート絶縁膜、１７はイントリンシックなｉ型水素化
アモルファスシリコン、１８はｎ型水素化アモルファス
シリコン、１９はドレイン電極、２０は保持容量電極、
２１は保護膜、２２は平坦化膜、２３はドレインコンタ
クトホール、２４は保持容量電極コンタクトホール、２
５は画素電極であるＩＴＯ（インジウム錫酸化物）薄膜
であり、ゲート配線群３及びゲート絶縁膜１６及びｉ型
水素化アモルファスシリコン１７及びｎ型水素化アモル
ファスシリコン１８及びソース配線群１及びドレイン電
極１９によって、図１に示したＴＦＴ４を構成してい
る。また、図４は図１に示したゲート端子１０周辺の断
面構成図である。また、図５は図１に示したソース端子
６周辺の断面構成図である。また、図６はこの発明の実
施の形態１のＴＦＴアレイ基板の製造方法を図３に示し
た部分を例にとり、説明するための製造工程概略図であ
る。
【００１６】以下、この発明の実施の形態１のＴＦＴア
レイ基板及びその製造方法について、主に図６に基づい
て説明する。まず、ガラス基板１５上にゲート配線群３
及びコモン配線群２の材料であるＭｏを、スパッタ法に
て成膜する。その後、写真製版・ウェットエッチング・
レジスト除去によってパターン加工をし、図６（ａ）に
示すようなゲート配線群３及びコモン配線群２を形成す
る。この後、図６（ｂ）に示すように、ゲート配線群３
及びコモン配線群２のみを、ＹＡＧレーザー第二高調波
を用いてＭｏの融点以下でアニールし、溶融せずに低抵
抗化する。その後、プラズマＣＶＤ法によりゲート絶縁
膜１６である水素を含むシリコン窒化膜、ｉ型水素化ア
モルファスシリコン１７及びｎ型水素化アモルファスシ
リコン１８を連続して形成する。そして、写真製版・ド
ライエッチング・レジスト除去によってｉ型水素化アモ
ルファスシリコン１７及びｎ型水素化アモルファスシリ
コン１８の不要な部分を除去し図６（ｃ）のように形成
する。
レイ基板及びその製造方法について、主に図６に基づい
て説明する。まず、ガラス基板１５上にゲート配線群３
及びコモン配線群２の材料であるＭｏを、スパッタ法に
て成膜する。その後、写真製版・ウェットエッチング・
レジスト除去によってパターン加工をし、図６（ａ）に
示すようなゲート配線群３及びコモン配線群２を形成す
る。この後、図６（ｂ）に示すように、ゲート配線群３
及びコモン配線群２のみを、ＹＡＧレーザー第二高調波
を用いてＭｏの融点以下でアニールし、溶融せずに低抵
抗化する。その後、プラズマＣＶＤ法によりゲート絶縁
膜１６である水素を含むシリコン窒化膜、ｉ型水素化ア
モルファスシリコン１７及びｎ型水素化アモルファスシ
リコン１８を連続して形成する。そして、写真製版・ド
ライエッチング・レジスト除去によってｉ型水素化アモ
ルファスシリコン１７及びｎ型水素化アモルファスシリ
コン１８の不要な部分を除去し図６（ｃ）のように形成
する。
【００１７】次に、ゲート絶縁膜１６を写真製版・ドラ
イエッチング・レジスト除去によってパターン加工し、
図４に示すようなゲート配線コンタクトホール１２を形
成する。図にはないが、また同様にしてコモン配線コン
タクトホール８を形成する。図６にもどり、その後、Ｍ
ｏをスパッタ法で形成し、さらに写真製版・ウェットエ
ッチング・レジスト除去の工程を経て、ソース配線群１
及びドレイン電極１９さらに保持容量電極２０を形成す
る。この時、図４にあるようなゲート端子１０への引き
出し配線１１も形成する。この後、ソース配線群１のみ
をＹＡＧレーザー第二高調波によって融点以下でアニー
ルし、溶融せずに低抵抗化する。さらにソース配線群１
及びドレイン電極１９をマスクとして、ｎ型水素化アモ
ルファスシリコン１８の一部を除去する。そして、保護
膜２１として水素を含むシリコン窒化膜を形成する。さ
らに平坦化膜２２として感光性有機樹脂膜を塗布する。
イエッチング・レジスト除去によってパターン加工し、
図４に示すようなゲート配線コンタクトホール１２を形
成する。図にはないが、また同様にしてコモン配線コン
タクトホール８を形成する。図６にもどり、その後、Ｍ
ｏをスパッタ法で形成し、さらに写真製版・ウェットエ
ッチング・レジスト除去の工程を経て、ソース配線群１
及びドレイン電極１９さらに保持容量電極２０を形成す
る。この時、図４にあるようなゲート端子１０への引き
出し配線１１も形成する。この後、ソース配線群１のみ
をＹＡＧレーザー第二高調波によって融点以下でアニー
ルし、溶融せずに低抵抗化する。さらにソース配線群１
及びドレイン電極１９をマスクとして、ｎ型水素化アモ
ルファスシリコン１８の一部を除去する。そして、保護
膜２１として水素を含むシリコン窒化膜を形成する。さ
らに平坦化膜２２として感光性有機樹脂膜を塗布する。
【００１８】そして写真製版・ドライエッチングを経
て、図４にあるように引き出し配線１１上部の保護膜２
１を一部除去し、ゲート端子１０を形成する。また同様
にして、図５にあるようにソース配線群１上部の保護膜
２１を一部除去し、ソース端子６を形成する。また同様
にして、図６にあるようにドレイン電極１９上部の保護
膜２１を一部除去し、ドレインコンタクトホール２３を
形成する。そしてまた同様にして、保持容量電極２０上
部の保護膜２１を一部除去し、保持容量電極コンタクト
ホール２４を形成し、図６（ｄ）のように形成する。最
後に画素電極としてＩＴＯ（インジウム錫酸化物）薄膜
２５をスパッタ法で形成し、図６（ｅ）のように形成す
る。
て、図４にあるように引き出し配線１１上部の保護膜２
１を一部除去し、ゲート端子１０を形成する。また同様
にして、図５にあるようにソース配線群１上部の保護膜
２１を一部除去し、ソース端子６を形成する。また同様
にして、図６にあるようにドレイン電極１９上部の保護
膜２１を一部除去し、ドレインコンタクトホール２３を
形成する。そしてまた同様にして、保持容量電極２０上
部の保護膜２１を一部除去し、保持容量電極コンタクト
ホール２４を形成し、図６（ｄ）のように形成する。最
後に画素電極としてＩＴＯ（インジウム錫酸化物）薄膜
２５をスパッタ法で形成し、図６（ｅ）のように形成す
る。
【００１９】このようにして製造されたＴＦＴアレイ基
板は、配線部分に高融点金属を用いることによって、配
線部分が高温な熱処理に強いものとなっている。よっ
て、このＴＦＴアレイ基板自体及びこれを組み込んだ装
置の製造工程において、熱処理対策の工程数を少なく
し、低コスト化することが可能である。一方、高融点金
属の低抵抗化処理には融点以下のレーザーアニールを用
いているので、高融点金属配線を低抵抗化したことに伴
う工程数の増加は少なくなっている。また、そのように
配線部分を低抵抗化しているので、低抵抗性が求められ
るような、大容量、高精細なものにも対応可能である。
また、そのレーザーアニールをする際、その高融点金属
を融点以下で、溶融を伴わずアニールしているので、基
板と基板上薄膜との密着性がよく、下地への損傷や歪み
が殆どないなど、電気的信頼度の高いものとなってい
る。さらにここでは、高融点金属配線部分のみを選択的
にアニールしているので、レーザーアニールをする際
に、他の部分に保護膜を形成するなどの前処理が不要で
あり、さらなる製造工程の高速化、低コスト化が可能と
なっている。なお、必要ならば、基板上にシリコン酸化
膜やシリコン窒化膜等を形成して、耐熱バリアとすれば
よい。
板は、配線部分に高融点金属を用いることによって、配
線部分が高温な熱処理に強いものとなっている。よっ
て、このＴＦＴアレイ基板自体及びこれを組み込んだ装
置の製造工程において、熱処理対策の工程数を少なく
し、低コスト化することが可能である。一方、高融点金
属の低抵抗化処理には融点以下のレーザーアニールを用
いているので、高融点金属配線を低抵抗化したことに伴
う工程数の増加は少なくなっている。また、そのように
配線部分を低抵抗化しているので、低抵抗性が求められ
るような、大容量、高精細なものにも対応可能である。
また、そのレーザーアニールをする際、その高融点金属
を融点以下で、溶融を伴わずアニールしているので、基
板と基板上薄膜との密着性がよく、下地への損傷や歪み
が殆どないなど、電気的信頼度の高いものとなってい
る。さらにここでは、高融点金属配線部分のみを選択的
にアニールしているので、レーザーアニールをする際
に、他の部分に保護膜を形成するなどの前処理が不要で
あり、さらなる製造工程の高速化、低コスト化が可能と
なっている。なお、必要ならば、基板上にシリコン酸化
膜やシリコン窒化膜等を形成して、耐熱バリアとすれば
よい。
【００２０】なお、上記説明では、高融点金属としてＭ
ｏを用いたが、別の高融点金属のＣｒ、Ｔａ、Ｗ等を用
いてもよい。もちろん、これらの積層膜や合金薄膜等で
も高融点金属であれば問題はない。但し、上記のＭｏ、
Ｔａ、Ｗは、他の高融点金属に比べ、この発明のような
融点以下のレーザーアニール法による低抵抗化の効果が
比較的大きく、設計上で配線幅を細くできるようになる
という効果が特に大きい。また、Ｃｒを用いると、ウェ
ットエッチングが容易にできる。
ｏを用いたが、別の高融点金属のＣｒ、Ｔａ、Ｗ等を用
いてもよい。もちろん、これらの積層膜や合金薄膜等で
も高融点金属であれば問題はない。但し、上記のＭｏ、
Ｔａ、Ｗは、他の高融点金属に比べ、この発明のような
融点以下のレーザーアニール法による低抵抗化の効果が
比較的大きく、設計上で配線幅を細くできるようになる
という効果が特に大きい。また、Ｃｒを用いると、ウェ
ットエッチングが容易にできる。
【００２１】また、高融点金属薄膜をパターン加工後に
レーザーアニールした例を示したが、薄膜形成後、必要
部分のみをレーザーアニールした後にパターン加工を行
ってもよい。もちろん、生産性を落とさないならば、基
板全面をレーザーアニールしてもよい。
レーザーアニールした例を示したが、薄膜形成後、必要
部分のみをレーザーアニールした後にパターン加工を行
ってもよい。もちろん、生産性を落とさないならば、基
板全面をレーザーアニールしてもよい。
【００２２】また、アモルファスシリコンＴＦＴの場合
について述べたがポリシリコンＴＦＴであってもよい。
について述べたがポリシリコンＴＦＴであってもよい。
【００２３】また、保護膜に水素を含むシリコン窒化膜
と有機樹脂膜を用いた場合について説明したが、シリコ
ン酸化膜を用いてもよい。また、有機樹脂膜を積層して
もよい。もちろん、塗布焼成タイプの無機透明薄膜でも
よい。
と有機樹脂膜を用いた場合について説明したが、シリコ
ン酸化膜を用いてもよい。また、有機樹脂膜を積層して
もよい。もちろん、塗布焼成タイプの無機透明薄膜でも
よい。
【００２４】また、蓄積容量を画素電極とコモン配線に
形成した場合について説明したが、蓄積容量を画素電極
と前段ゲート配線との間で形成した場合も同様である。
また、ＩＰＳタイプのＬＣＤに対しても同様である。
形成した場合について説明したが、蓄積容量を画素電極
と前段ゲート配線との間で形成した場合も同様である。
また、ＩＰＳタイプのＬＣＤに対しても同様である。
【００２５】また、ＹＡＧの第２高調波レーザーではな
く、ＹＡＧ第１次波レーザーや第３高調波レーザーや第
４高調波レーザやエキシマレーザーによってアニールす
ることも可能である。なお、ＹＡＧレーザーは固体レー
ザーであり、気体レーザーであるエキシマレーザーより
もエネルギーは低いものの、安定した、メンテナンス性
のよい装置である。この点でＹＡＧレーザーは、生産上
におけるメンテナンスコストや歩留の点で有利であり、
この発明のように、エネルギーの低いＹＡＧレーザーを
利用できるという利点は大きい。
く、ＹＡＧ第１次波レーザーや第３高調波レーザーや第
４高調波レーザやエキシマレーザーによってアニールす
ることも可能である。なお、ＹＡＧレーザーは固体レー
ザーであり、気体レーザーであるエキシマレーザーより
もエネルギーは低いものの、安定した、メンテナンス性
のよい装置である。この点でＹＡＧレーザーは、生産上
におけるメンテナンスコストや歩留の点で有利であり、
この発明のように、エネルギーの低いＹＡＧレーザーを
利用できるという利点は大きい。
【００２６】また、図７に示すようにＴＦＴアレイ基板
の検査方法が違う場合、すなわちガード抵抗トランジス
タ２６を図７のように端子部に設けたような場合であっ
てもよい。
の検査方法が違う場合、すなわちガード抵抗トランジス
タ２６を図７のように端子部に設けたような場合であっ
てもよい。
【００２７】また、他のＴＦＴ構造であってもよい。
【００２８】さらにまた、半導体の製造においても、同
様のことが可能である。
様のことが可能である。
【００２９】実施の形態２．次に、実施の形態１にある
ようなＴＦＴアレイ基板を用いたＴＦＴ液晶表示装置に
ついて図８に基づいて説明する。ここで図８は、この発
明の実施の形態２を示すＴＦＴ液晶表示装置の組立断面
図である。また、図において、Ａは実施の形態１のＴＦ
Ｔアレイ基板、Ｂはその対向電極基板、Ｃは液晶層であ
る。対向電極基板Ｂにおいて、１０２はガラス基板１５
上に顔料分散法又は染色法により形成されたカラーフィ
ルタ、１０３はその上にＩＴＯで形成された対向電極、
１０４はさらにその上に形成されたポリイミド等による
配向膜である。また、ＴＦＴアレイ基板Ａにおいても、
同様に配向膜１０４が形成されている。ＴＦＴ液晶表示
装置は、このように形成されたＴＦＴアレイ基板Ａ及び
その対向電極基板Ｂが、狭い間隔をもって図８のように
組立てられており、そこに液晶１００が注入され、ショ
ートリング１３及び検査用抵抗１４などの不要部分が切
断除去されることによって、得ることができる。このよ
うに、実施の形態１にあるような、高温な熱処理に強
く、配線部分が低抵抗であり、基板と基板上薄膜との密
着性がよく、信頼度の高いＴＦＴアレイ基板を用いるこ
とによって、低コスト、大容量、高精細、高信頼なＴＦ
Ｔ液晶表示装置を得ることができる。
ようなＴＦＴアレイ基板を用いたＴＦＴ液晶表示装置に
ついて図８に基づいて説明する。ここで図８は、この発
明の実施の形態２を示すＴＦＴ液晶表示装置の組立断面
図である。また、図において、Ａは実施の形態１のＴＦ
Ｔアレイ基板、Ｂはその対向電極基板、Ｃは液晶層であ
る。対向電極基板Ｂにおいて、１０２はガラス基板１５
上に顔料分散法又は染色法により形成されたカラーフィ
ルタ、１０３はその上にＩＴＯで形成された対向電極、
１０４はさらにその上に形成されたポリイミド等による
配向膜である。また、ＴＦＴアレイ基板Ａにおいても、
同様に配向膜１０４が形成されている。ＴＦＴ液晶表示
装置は、このように形成されたＴＦＴアレイ基板Ａ及び
その対向電極基板Ｂが、狭い間隔をもって図８のように
組立てられており、そこに液晶１００が注入され、ショ
ートリング１３及び検査用抵抗１４などの不要部分が切
断除去されることによって、得ることができる。このよ
うに、実施の形態１にあるような、高温な熱処理に強
く、配線部分が低抵抗であり、基板と基板上薄膜との密
着性がよく、信頼度の高いＴＦＴアレイ基板を用いるこ
とによって、低コスト、大容量、高精細、高信頼なＴＦ
Ｔ液晶表示装置を得ることができる。
【００３０】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００３１】この発明に係るＴＦＴアレイ基板は、基板
と、前記基板表面にマトリクス状に形成されたソース配
線及びコモン配線及びゲート配線及びＴＦＴとを備えた
ＴＦＴアレイ基板において、前記ソース配線又は前記コ
モン配線又は前記ゲート配線の少なくとも一つに高融点
金属が用いられているとともに、前記高融点金属が用い
られている前記ソース配線又は前記コモン配線又は前記
ゲート配線の少なくとも一つがレーザーにて前記高融点
金属の融点以下でアニールされているので、配線部分が
高温な熱処理に強いと同時に低抵抗であり、基板と基板
上薄膜との密着性がよく、電気的信頼度の高いＴＦＴア
レイ基板を実現することができる。
と、前記基板表面にマトリクス状に形成されたソース配
線及びコモン配線及びゲート配線及びＴＦＴとを備えた
ＴＦＴアレイ基板において、前記ソース配線又は前記コ
モン配線又は前記ゲート配線の少なくとも一つに高融点
金属が用いられているとともに、前記高融点金属が用い
られている前記ソース配線又は前記コモン配線又は前記
ゲート配線の少なくとも一つがレーザーにて前記高融点
金属の融点以下でアニールされているので、配線部分が
高温な熱処理に強いと同時に低抵抗であり、基板と基板
上薄膜との密着性がよく、電気的信頼度の高いＴＦＴア
レイ基板を実現することができる。
【００３２】また、この発明に係るＴＦＴアレイ基板に
おいて、ＭｏやＴａやＷは、他の高融点金属に比べ、こ
の発明のような融点以下のレーザーアニール法による低
抵抗化の効果が大きいので、設計上で配線幅を細くする
ことができる。
おいて、ＭｏやＴａやＷは、他の高融点金属に比べ、こ
の発明のような融点以下のレーザーアニール法による低
抵抗化の効果が大きいので、設計上で配線幅を細くする
ことができる。
【００３３】また、この発明に係るＴＦＴアレイ基板に
おいて、Ｃｒは他の高融点金属に比べ、ウェットエッチ
ングを比較的容易に行うことができる。
おいて、Ｃｒは他の高融点金属に比べ、ウェットエッチ
ングを比較的容易に行うことができる。
【００３４】また、この発明に係るＴＦＴアレイ基板に
おいて、ＹＡＧレーザーは固体レーザーであり、気体レ
ーザーであるエキシマレーザーよりも、安定した、メン
テナンス性のよい装置であるから、低コストかつ信頼性
の高いＴＦＴアレイ基板を実現できる。
おいて、ＹＡＧレーザーは固体レーザーであり、気体レ
ーザーであるエキシマレーザーよりも、安定した、メン
テナンス性のよい装置であるから、低コストかつ信頼性
の高いＴＦＴアレイ基板を実現できる。
【００３５】また、この基板に係るＴＦＴアレイ基板の
製造方法においては、基板と、前記基板表面にマトリク
ス状に形成されたソース配線及びコモン配線及びゲート
配線及びＴＦＴとを備えたＴＦＴアレイ基板の製造方法
において、前記ソース配線又は前記コモン配線又は前記
ゲート配線の少なくとも一つに高融点金属を用いるとと
もに、前記高融点金属を用いた前記ソース配線又は前記
コモン配線又は前記ゲート配線の少なくとも一つをレー
ザーにて前記高融点金属の融点以下でアニールする工程
を有するので、基板と基板上薄膜との密着力を損なわな
いように高融点金属配線を低抵抗化できると同時に、そ
のような低抵抗化処理を少ない工程数の増加で製造する
ことができる。
製造方法においては、基板と、前記基板表面にマトリク
ス状に形成されたソース配線及びコモン配線及びゲート
配線及びＴＦＴとを備えたＴＦＴアレイ基板の製造方法
において、前記ソース配線又は前記コモン配線又は前記
ゲート配線の少なくとも一つに高融点金属を用いるとと
もに、前記高融点金属を用いた前記ソース配線又は前記
コモン配線又は前記ゲート配線の少なくとも一つをレー
ザーにて前記高融点金属の融点以下でアニールする工程
を有するので、基板と基板上薄膜との密着力を損なわな
いように高融点金属配線を低抵抗化できると同時に、そ
のような低抵抗化処理を少ない工程数の増加で製造する
ことができる。
【００３６】また、この発明に係るＴＦＴアレイ基板の
製造方法において、ＹＡＧレーザーは固体レーザーであ
り、気体レーザーであるエキシマレーザーよりも、安定
した、メンテナンス性のよい装置であるから、生産上に
おけるメンテナンスコストや歩留の点で有利に製造でき
る。
製造方法において、ＹＡＧレーザーは固体レーザーであ
り、気体レーザーであるエキシマレーザーよりも、安定
した、メンテナンス性のよい装置であるから、生産上に
おけるメンテナンスコストや歩留の点で有利に製造でき
る。
【００３７】このようなこの発明のＴＦＴアレイ基板を
用いることによって、低コスト、大容量、高精細、高信
頼なＴＦＴ液晶表示装置を得ることができる。
用いることによって、低コスト、大容量、高精細、高信
頼なＴＦＴ液晶表示装置を得ることができる。
【図１】 この発明の実施の形態１を示すＴＦＴアレイ
基板の概略構成図である。
基板の概略構成図である。
【図２】 この発明の実施の形態１を示すＴＦＴアレイ
基板上のＴＦＴ１画素周辺の上部平面図である。
基板上のＴＦＴ１画素周辺の上部平面図である。
【図３】 図２におけるＡ−Ａ’の断面構成図である。
【図４】 この発明の実施の形態１を示すＴＦＴアレイ
基板上のゲート端子周辺の断面構成図である。
基板上のゲート端子周辺の断面構成図である。
【図５】 この発明の実施の形態１を示すＴＦＴアレイ
基板上のソース端子周辺の断面構成図である。
基板上のソース端子周辺の断面構成図である。
【図６】 この発明の実施の形態１を示すＴＦＴアレイ
基板の製造工程概略図である。
基板の製造工程概略図である。
【図７】 この発明の実施の形態１を示すＴＦＴアレイ
基板に類似した別の実施例である。
基板に類似した別の実施例である。
【図８】 この発明の実施の形態２を示すＴＦＴ液晶表
示装置の組立断面図である。
示装置の組立断面図である。
１ ソース配線群 Ｓ1…ＳM ソース配線 ２ コモン配線群 Ｃ1…ＣN コモン配線 ３ ゲート配線群 Ｇ1…ＧN ゲート配線 ４ ＴＦＴ ５ 保持容量 ６ ソース端子 ７ コモ
ン用共通配線 ８ コモン配線コンタクトホール ９ コモン端子 １
０ ゲート端子 １１ 引き出し配線 １２ ゲート配線コンタクトホ
ール １３ ショートリング １４ 検査用抵抗 １５ ガラ
ス基板 １６ ゲート絶縁膜 １７ ｉ型水素化アモルファスシ
リコン １８ ｎ型水素化アモルファスシリコン １９ ドレイ
ン電極 ２０ 保持容量電極 ２１ 保護膜 ２２ 平坦化膜 ２３ ドレインコンタクトホール ２４ 保持容量電極
コンタクトホール ２５ ＩＴＯ（インジウム錫酸化物）薄膜 ２６ ガー
ド抵抗トランジスタ １００ 液晶 １０１ 偏光板 １０２ カラーフィル
タ １０３ 対向電極 １０４ 配向膜 １０５ 画素及び
ＴＦＴ Ａ ＴＦＴアレイ基板 Ｂ 対向電極基板 Ｃ 液晶層
ン用共通配線 ８ コモン配線コンタクトホール ９ コモン端子 １
０ ゲート端子 １１ 引き出し配線 １２ ゲート配線コンタクトホ
ール １３ ショートリング １４ 検査用抵抗 １５ ガラ
ス基板 １６ ゲート絶縁膜 １７ ｉ型水素化アモルファスシ
リコン １８ ｎ型水素化アモルファスシリコン １９ ドレイ
ン電極 ２０ 保持容量電極 ２１ 保護膜 ２２ 平坦化膜 ２３ ドレインコンタクトホール ２４ 保持容量電極
コンタクトホール ２５ ＩＴＯ（インジウム錫酸化物）薄膜 ２６ ガー
ド抵抗トランジスタ １００ 液晶 １０１ 偏光板 １０２ カラーフィル
タ １０３ 対向電極 １０４ 配向膜 １０５ 画素及び
ＴＦＴ Ａ ＴＦＴアレイ基板 Ｂ 対向電極基板 Ｃ 液晶層
Claims (7)
- 【請求項１】 基板と、前記基板表面にマトリクス状に
形成されたソース配線及びコモン配線及びゲート配線及
びＴＦＴとを備えたＴＦＴアレイ基板において、前記ソ
ース配線又は前記コモン配線又は前記ゲート配線の少な
くとも一つに高融点金属が用いられているとともに、前
記高融点金属が用いられている前記ソース配線又は前記
コモン配線又は前記ゲート配線の少なくとも一つがレー
ザーにて前記高融点金属の融点以下でアニールされてい
ることを特徴とするＴＦＴアレイ基板。 - 【請求項２】 高融点金属は、ＭｏやＴａやＷであるこ
とを特徴とする請求項１に記載のＴＦＴアレイ基板。 - 【請求項３】 高融点金属は、Ｃｒであることを特徴と
する請求項１に記載のＴＦＴアレイ基板。 - 【請求項４】 レーザーは、ＹＡＧレーザーであること
を特徴とする請求項１から請求項３のいずれか１項に記
載のＴＦＴアレイ基板。 - 【請求項５】 基板と、前記基板表面にマトリクス状に
形成されたソース配線及びコモン配線及びゲート配線及
びＴＦＴとを備えたＴＦＴアレイ基板の製造方法におい
て、前記ソース配線又は前記コモン配線又は前記ゲート
配線の少なくとも一つに高融点金属を用いるとともに、
前記高融点金属を用いた前記ソース配線又は前記コモン
配線又は前記ゲート配線の少なくとも一つをレーザーに
て前記高融点金属の融点以下でアニールする工程を有す
ることを特徴とするＴＦＴアレイ基板の製造方法。 - 【請求項６】 レーザーは、ＹＡＧレーザーであること
を特徴とする請求項５に記載のＴＦＴアレイ基板の製造
方法。 - 【請求項７】 請求項１から請求項４のいずれか１項に
記載のＴＦＴアレイ基板を用いたことを特徴とするＴＦ
Ｔ液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21348797A JPH1152425A (ja) | 1997-08-07 | 1997-08-07 | Ｔｆｔアレイ基板とその製造方法及びｔｆｔ液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21348797A JPH1152425A (ja) | 1997-08-07 | 1997-08-07 | Ｔｆｔアレイ基板とその製造方法及びｔｆｔ液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1152425A true JPH1152425A (ja) | 1999-02-26 |
Family
ID=16640020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21348797A Pending JPH1152425A (ja) | 1997-08-07 | 1997-08-07 | Ｔｆｔアレイ基板とその製造方法及びｔｆｔ液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1152425A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011258979A (ja) * | 2011-08-24 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| JP2018037665A (ja) * | 2009-02-25 | 2018-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1997
- 1997-08-07 JP JP21348797A patent/JPH1152425A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2018037665A (ja) * | 2009-02-25 | 2018-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2011258979A (ja) * | 2011-08-24 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP3763381B2 (ja) | 液晶表示装置の製造方法 | |
| JP4886600B2 (ja) | フラットパネルディスプレイ装置及びその製造方法 | |
| JP3891988B2 (ja) | 液晶表示装置の製造方法およびｔｆｔ基板 | |
| JP2998255B2 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| US6888586B2 (en) | Array substrate for liquid crystal display and method for fabricating the same | |
| US20020042167A1 (en) | Thin film transistor array substrate for liquid crystal display device and method of manufacturing the same | |
| JP2004006936A (ja) | Ｔｆｔ基板 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| US8350266B2 (en) | Display substrate and method of fabricating the same | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP4217287B2 (ja) | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 | |
| JPH1152425A (ja) | Ｔｆｔアレイ基板とその製造方法及びｔｆｔ液晶表示装置 | |
| JP2790002B2 (ja) | 薄膜トランジスタパネル | |
| JPH1020339A (ja) | アクティブマトリクス基板 | |
| JP4370810B2 (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 | |
| JPH0764109A (ja) | 液晶表示装置 | |
| JPH08179362A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH08110528A (ja) | アクティブマトリックスパネルおよびその製造方法 | |
| JP3962800B2 (ja) | 液晶表示装置の製造方法 | |
| JPH095785A (ja) | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 | |
| JP3610333B2 (ja) | 多層配線接続方法、表示装置の接続方法及び製造方法 | |
| JP4245850B2 (ja) | 電子装置の製造方法 | |
| US20060258033A1 (en) | Active matrix substrate and method for fabricating the same | |
| JPS6269670A (ja) | 表示装置用基板の製造方法 |