JPH1153528A - デジタル画像処理装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】 外部からの映像入力に対してビデオメモリー
を用いて変形処理を施すようなデジタル画像処理装置に
おいて、外部映像入力と映像表示装置のビデオタイミン
グが合っていなくても、複数の画像が混在した画像の読
み出しを防止する。 【解決手段】 映像入力蓄積用ビデオメモリー１１，１
２はバス切り替え装置１３を介して外部映像入力のビデ
オデータを蓄積する。描画装置１５は映像入力蓄積用ビ
デオメモリー１１，１２に蓄積されたビデオデータをバ
ス切り替え装置１３を介して読み出し変形処理を施す。
バス切り替え装置１３はスワップリクエストフラグレジ
スタ１８にフラグがセットされている時にのみ切り替え
られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は外部からの映像入力
に対して変形処理を施すデジタル画像処理装置に関し、
詳細には、複数の入力画像が混在した不自然な画像が出
力されないようにする技術に関する。

【０００２】

【従来の技術】外部からのデジタル映像入力に対して変
形処理を施すようなデジタル画像処理装置においては、
入力されたビデオデータに対するランダムアクセスのた
めに、ビデオメモリーに１画面分の入力ビデオデータを
すべてを蓄積してからそのビデオデータを読み出す。こ
のため、通常、２画面分のビデオメモリーによりダブル
バッファ化し、ビデオメモリーに対する書き込み／読み
出しが画面単位で切り替わるように制御している。

【０００３】

【発明が解決しようとする課題】外部からの映像入力の
蓄積のためダブルバッファ化されたビデオメモリーを備
えたデジタル画像処理装置において、デジタル画像処理
装置の出力を表示する画像表示装置のビデオタイミング
とデジタル画像処理装置への外部からの映像入力信号の
ビデオタイミングがずれている場合は、ビデオメモリー
を読み出しながら画面表示を行っている最中にダブルバ
ッファ化されたビデオメモリーの切り替わりが起きてし
まうので、複数の画像が混在した状態で読み出されてし
まうことになる。

【０００４】そのため、通常は外部同期のかかる高価な
ビデオ機器を組み合わせてシステムを構成するか、ダブ
ルバッファ入力の前段にフィールドメモリーなどで同期
合わせを行う機構を実装することになるが、前者はシス
テムコストが、後者は部品コストが高くなってしまう。

【０００５】また、３次元グラフィックス用のデジタル
画像処理装置においては、複雑な描画を行うと１画面の
描画を終了するまでの時間が１画面の表示時間より長く
なることがある。このような場合には、たとえ画像表示
装置と外部デジタル映像入力のビデオタイミングが合っ
ていたとしても、入力デジタル映像のダブルバッファ切
り替えの抑止を行わなければ、複数の入力画像が混在し
た画像が読み出されてしまうことは避けられない。

【０００６】本発明はこのような問題点に鑑みてなされ
たものであって、外部映像入力と映像表示装置のビデオ
タイミングが合っていなくても、複数の画像が混在した
画像の読み出しを防止できるデジタル画像処理装置及び
方法を提供することを目的とする。

【０００７】また、本発明は１画面の描画を終了するま
での時間が１画面の表示時間より長くなることがある装
置においても、複数の画像が混在した画像の読み出しを
防止できるデジタル画像処理装置及び方法を提供するこ
とを目的とする。

【０００８】

【課題を解決するための手段】本発明に係るデジタル画
像処理装置は、外部映像入力のビデオデータを蓄積する
複数の画像記憶手段と、複数の画像記憶手段に蓄積され
たビデオデータを読み出して変形処理を施す変形処理装
置と、複数の画像記憶手段の切り替えを要求するフラグ
とを備え、このフラグがセットされている時にのみ複数
の画像記憶手段の切り替えを行うことを特徴するもので
ある。

【０００９】本発明に係るデジタル画像処理方法は、外
部映像入力のビデオデータを複数の画像記憶手段に蓄積
し、この画像記憶手段に蓄積されたビデオデータを読み
出して変形処理を施す際に、複数の画像記憶手段の切り
替えを要求するフラグを設け、このフラグがセットされ
ている時にのみ前記複数の画像記憶手段の切り替えを行
うことを特徴するものである。

【００１０】本発明に係るデジタル画像処理装置及び方
法によれば、複数の画像記憶手段の切り替えを要求する
フラグがセットされている時にのみ複数の画像記憶手段
の切り替えが行われる。つまり、１画面のビデオデータ
が複数の画像記憶手段の１つに書き込まれた後、上記の
フラグがセットされるのを待ってから複数の画像記憶手
段の切り替えを行い、次の画像の開始点から再びビデオ
データの書き込みを開始する。フラグのセットを待って
いる間に次の画像が始まってしまった場合は、１画面分
の入力ビデオデータをすべて無視する。

【００１１】

【発明の実施の形態】以下本発明の実施の形態について
図面を参照しながら詳細に説明する。

【００１２】図１は本発明を適用したデジタル画像処理
装置の構成を示すブロック図である。このデジタル画像
処理装置１は、外部映像入力に対して変形処理を施しデ
ィスプレイ装置に出力するものである。

【００１３】このデジタル画像処理装置１は、ダブルバ
ッファ化された映像入力蓄積用ビデオメモリー１１（Ｘ
面）及び１２（Ｙ面）を備えている。そして、映像入力
蓄積用ビデオメモリー１１及び１２は双方向バス線によ
りそれぞれバス切り替え装置１３のポートＸ，Ｙに接続
されている。なお、映像入力蓄積用ビデオメモリー１１
及び１２は、それぞれが別々のパッケージに収納されて
いてもよいし、同一のパッケージに収納されていてもよ
い。また、後述する画面表示用ビデオメモリー１６にお
ける独立してアクセス可能な部分であってもよい。さら
に、デジタル画像処理装置１においてビデオメモリー以
外の部分を１チップで構成してもよい。バス切り替え装
置１３は４つのポートＡ，Ｂ，Ｘ，Ｙを備えており、Ａ
＝Ｘ，かつＢ＝Ｙの接続状態、又はＡ＝Ｙ，かつＢ＝Ｘ
の接続状態をとることができる。そして、ポートＡは描
画装置１５の入力に接続されており、ポートＡは映像入
力蓄積用ビデオメモリーコントローラ１４の出力に接続
されている。したがって、Ａ＝Ｘ，かつＢ＝Ｙの場合に
は、映像入力蓄積用ビデオメモリー１１の出力が描画装
置１５に供給され、映像入力蓄積用ビデオメモリーコン
トローラ１４の出力が映像入力蓄積用ビデオメモリー１
２に供給される。逆にＡ＝Ｙ，かつＢ＝Ｘの場合には、
映像入力蓄積用ビデオメモリー１２の出力が描画装置１
５に供給され、映像入力蓄積用ビデオメモリーコントロ
ーラ１４の出力が映像入力蓄積用ビデオメモリー１１に
供給される。

【００１４】映像入力蓄積用ビデオメモリーコントロー
ラ１４は、外部映像入力のビデオデータをバス切り替え
装置１３を介して映像入力蓄積用ビデオメモリー１１，
１２に書き込む。また、外部映像入力から垂直同期信号
等のビデオタイミング信号を作成し、ダブルバッファ制
御部１９に与える。

【００１５】描画装置１５は映像入力蓄積用ビデオメモ
リー１１，１２に蓄積されているビデオデータの各々を
ランダムに読み出すことで変形処理を施し、画面表示用
ビデオメモリー１６に書き込む。ここで、描画装置１５
における描画動作は、図示されていないコンピュータ上
で動作中のアプリケーションが発生するコマンドにより
管理される。描画装置１５は１画面分の描画が終了する
毎に描画終了通知を発生し、ダブルバッファ切り替え要
求発生部１７に送る。また外部のディスプレイ装置（画
像表示装置）のビデオタイミング信号を生成してそれを
ダブルバッファ切り替え要求発生部１７に送る。 描画
装置１５により画面表示用ビデオメモリー１６に書き込
まれたビデオデータは、ディスプレイ装置のビデオタイ
ミング信号に同期して読み出され、ディスプレイ装置に
供給される。

【００１６】ダブルバッファ切り替え要求発生部１７
は、描画終了通知を受け取るとスワップ要求フラグレジ
スタ１８のフラグをセット（ＯＮ）する。この描画終了
通知はアプリケーションが直接ダブルバッファ切り替え
要求発生部１７に与えるように構成してもよい。そし
て、次の画面の開始時にフラグをリセット（ＯＦＦ）す
る。ここで、次の画面の開始はビデオタイミング信号を
用いるか又はアプリケーションが発生する描画開始コマ
ンドを用いて検出する。

【００１７】ダブルバッファ制御部１９はスワップ要求
フラグレジスタ１８のフラグがセットされている時に、
映像入力蓄積用ビデオメモリーコントローラ１４からビ
デオタイミング信号を受け取ると、ダブルバッファ切り
替え制御レジスタ２０の値を変化させる。

【００１８】ダブルバッファ切り替え制御レジスタ２０
はレジスタの値を応じて、バス切り替え装置１３の接続
状態をＡ＝Ｘ，かつＢ＝Ｙ、又はＡ＝Ｙ，かつＢ＝Ｘに
切り替える。すなわち、レジスタの値が“Ｘ”の場合は
Ａ＝Ｘ，かつＢ＝Ｙとし、レジスタの値が“Ｙ”の場合
はＡ＝Ｙ，かつＢ＝Ｘとする。

【００１９】次に図１に示した装置の動作を説明する。

【００２０】外部映像入力のビデオデータは映像入力蓄
積用ビデオメモリーコントローラ１４を経てバス切り替
え装置１３のポートＢに送られ、バス切り替え装置１３
の接続状態に応じて映像入力蓄積用ビデオメモリー１１
又は１２に蓄積される。すなわち、Ａ＝Ｘ，かつＢ＝Ｙ
であれば映像入力蓄積用ビデオメモリー１２に蓄積さ
れ、Ａ＝Ｙ，かつＢ＝Ｘであれば映像入力蓄積用ビデオ
メモリー１１に蓄積される。

【００２１】一方、描画装置１５は映像入力蓄積用ビデ
オメモリー１２又は１１に蓄積済みの画面のビデオデー
タを読み出しながら画像の加工を行い、画面表示用ビデ
オメモリー１６に対して描画を行う。この時、Ａ＝Ｘ，
かつＢ＝Ｙであれば映像入力蓄積用ビデオメモリー１１
から読み出しを行い、Ａ＝Ｙ，かつＢ＝Ｘであれば映像
入力蓄積用ビデオメモリー１２から読み出しを行う。

【００２２】蓄積済みの画面のビデオデータの読み出し
中にも次の画像の蓄積が行えるようにするため、映像入
力蓄積用ビデオメモリーはダブルバッファ化され、メモ
リーバスの途中に設けられたバス切り替え装置１３によ
り瞬時につなぎ変え（バッファの表裏の交換）が可能で
ある。

【００２３】ダブルバッファ切り替え要求発生部１７の
動作アルゴリズムを図２に示す。まず、ステップＳ１で
画像の開始点がどうかを判断する。そして、画像の開始
点であれば、ステップＳ２でスワップ要求フラグレジス
タ１８をリセット（ＯＦＦ）する。次にステップＳ３で
１画面の描画の終了を検出するとステップＳ４でスワッ
プ要求フラグレジスタ１８をセット（ＯＮ）する。

【００２４】このアルゴリズムでは、１画面の描画終了
時にレジスタライト等の方法によりダブルバッファ切り
替え要求フラグ（スワップ要求フラグ）のセットを行う
処理だけで済み、ポーリングなどの同期合わせ処理が不
要である。スワップリクリストフラグのリセットは次の
描画開始前に行う。このリセットは垂直同期信号等のビ
デオタイミング信号の検出等により自動的に行うことも
できるため、プログラムレベルでの配慮は必ずしも必要
とされない。

【００２５】映像入力蓄積用ビデオメモリーコントロー
ラ１４とダブルバッファ制御部１９の動作アルゴリズム
を図３に示す。

【００２６】最初にダブルバッファ切り替え制御レジス
タ２０の値を“Ｘ”にする（ステップＳ１１）。すなわ
ち、バッファ切り替え装置１３の接続状態をＡ＝Ｘ，か
つＢ＝Ｙにする。次に外部映像入力の画像開始点かどう
かを判断する（ステップＳ１２）。画像開始点かどうか
は外部映像入力のビデオタイミング信号の検出により判
断する。

【００２７】ステップＳ１２で画像開始点であると判断
した場合には、次にステップＳ１３でダブルバッファ切
り替え制御レジスタ２０の値を見る（ステップＳ１
３）。そして、その値が“Ｘ”であれば映像入力蓄積用
ビデオメモリー１１（Ｘ面）に書き込み（ステップＳ１
４）、その値が“Ｙ”であれば映像入力蓄積用ビデオメ
モリー１２（Ｙ面）に書き込む（ステップＳ１５）。最
初はステップＳ１１でダブルバッファ切り替え制御レジ
スタ２０の値を“Ｘ”に設定しているので、映像入力蓄
積用ビデオメモリー１１に書き込む。なお、映像入力蓄
積用ビデオメモリー１１に書き込んでいる間は、映像入
力蓄積用ビデオメモリー１２から読み出しを行い、映像
入力蓄積用ビデオメモリー１２に書き込んでいる間は、
映像入力蓄積用ビデオメモリー１１から読み出しを行
う。

【００２８】映像入力蓄積用ビデオメモリー１１又は１
２に対する書き込みを継続し、画像の終了点を検出した
ら（ステップＳ１６でＹｅｓ）、スワップ要求フラグレ
ジスタ１８がセット（ＯＮ）されているかどうか判断す
る（ステップＳ１７）。すなわち、ダブルバッファ切り
替え要求発生部１７から切り替え要求が送られているか
どうかを判断する。

【００２９】そして、スワップ要求フラグレジスタ１８
がセットされていると判断した場合には、ステップＳ１
８〜Ｓ２０でダブルバッファの交換を行う。すなわち、
ステップＳ１８でダブルバッファ切り替え制御レジスタ
２０の値を参照し、その値が“Ｘ”であればステップＳ
１９で“Ｙ”にし、その値が“Ｙ”であればステップＳ
２０で“Ｘ”にする。これにより、バス切り替え装置１
３の接続状態が反転し、ダブルバッファの交換が実行さ
れる。

【００３０】このように、本実施の形態では、バッファ
の交換をダブルバッファ交換要求フラグの検出後に行
う。最初に裏面（描画装置が読み出していないビデオメ
モリー）に１画面の画像取り込みを行った後、スワップ
要求フラグレジスタがセットされるのを待ち、セットさ
れたことを検出してからダブルバッファの表裏の交換を
行い、再び裏面に次の画像の取り込みを開始する。もし
も、スワップ要求フラグのセットを待っている間に次の
画像が始まってしまったとしても、その画面の取り込み
は行わないので、１画面分の取り込みがスキップされる
ことになる。このため、描画装置は描画処理が続く限
り、同じ画像を継続して読み出すことが可能となる。

【００３１】図４〜図６は映像入力蓄積用ビデオメモリ
ー１１，１２に対する書き込みと、読み出し（描画）の
タイミングの例を示す。

【００３２】図４は映像入力とディスプレイ装置の同期
が取れている場合で、映像入力は１画面分遅れて次の画
像生成に使用される。

【００３３】図５は映像入力と表示装置の同期が取れて
いるが１画面の表示時間以上に描画時間がかかる場合
で、表示画像の生成速度に合わせて映像入力も１画面お
きに使用される。

【００３４】図６は映像入力と表示装置の同期が合って
いない場合で、映像入力は１画面おきにメモリーに書き
込まれて、同じ入力画像が２回ずつ描画に使用される。

【００３５】なお、以上の説明では、デジタル画像処理
装置１は映像入力蓄積用ビデオメモリーを２個備えたも
のとしたが、３個以上の映像入力蓄積用ビデオメモリー
を備えるように構成してもよい。

【００３６】

【発明の効果】以上詳細に説明したように、本発明によ
れば、同期化された映像入力であれば画像の抜けが無い
通常の読み出しができると共に、同期が合っていない映
像入力の場合でも、入力画像の更新レートが低下するも
のの複数の画像が混在した不自然な画像が表示されてし
まうことは防止できる。

【００３７】したがって、例えば３次元グラフィックス
技術を用いた描画装置のように、必ずしも画像の表示時
間以内にエフェクト画像の生成が終わらない可能性があ
る装置であっても、本発明を適用すれば画像蓄積手段の
更新が抑止されるため、同一入力画像を継続して使用す
ることで複数の画像が混在した不自然な画像が表示され
てしまうことを回避できる。

【図面の簡単な説明】

【図１】本発明を適用したデジタル画像処理装置の構成
を示すブロック図である。

【図２】図１のダブルバッファ切り替え要求発生部の動
作アルゴリズムを示すフローチャートである。

【図３】図１の映像入力蓄積用のメモリーコントローラ
とダブルバッファ制御部の動作アルゴリズムを示すフロ
ーチャートである。

【図４】図１の映像入力蓄積用ビデオメモリーに対する
書き込みと読み出しのタイミングの例を示す図である。

【図５】図１の映像入力蓄積用ビデオメモリーに対する
書き込みと読み出しのタイミングの別の例を示す図であ
る。

【図６】図１の映像入力蓄積用ビデオメモリーに対する
書き込みと読み出しのタイミングのさらに別の例を示す
図である。

【符号の説明】

１…デジタル画像処理装置、１１，１２…映像入力蓄積
用ビデオメモリー、１３…バス切り替え装置、１５…描
画装置、１７…ダブルバッファ切り替え要求発生部、１
８…スワップ要求フラグレジスタ、１９…ダブルバッフ
ァ制御部、２０…ダブルバッファ切り替え制御レジス
タ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 外部映像入力に対して変形処理を施すデ
   ジタル画像処理装置であって、 前記外部映像入力のビデオデータを蓄積する複数の画像
   記憶手段と、 前記複数の画像記憶手段に蓄積されたビデオデータを読
   み出して変形処理を施す変形処理装置と、 前記複数の画像記憶手段の切り替えを要求するフラグと
   を備え、 前記フラグがセットされている時にのみ前記複数の画像
   記憶手段の切り替えを行うことを特徴するデジタル画像
   処理装置。
2. 【請求項２】 前記変形処理装置が１画面の変形処理を
   終了した時に前記フラグをセットする請求項１に記載の
   デジタル画像処理装置。
3. 【請求項３】 次の画面の変形処理開始時に前記フラグ
   をリセットする請求項１に記載のデジタル画像処理装
   置。
4. 【請求項４】 外部映像入力のビデオデータを複数の画
   像記憶手段に蓄積し、この画像記憶手段に蓄積されたビ
   デオデータを読み出して変形処理を施す際に、前記複数
   の画像記憶手段の切り替えを要求するフラグを設け、こ
   のフラグがセットされている時にのみ前記複数の画像記
   憶手段の切り替えを行うことを特徴するデジタル画像処
   理方法。