JPH1154504A - 積層絶縁体膜の形成方法およびこれを用いた半導体装置 - Google Patents

積層絶縁体膜の形成方法およびこれを用いた半導体装置

Info

Publication number
JPH1154504A
JPH1154504A JP9209258A JP20925897A JPH1154504A JP H1154504 A JPH1154504 A JP H1154504A JP 9209258 A JP9209258 A JP 9209258A JP 20925897 A JP20925897 A JP 20925897A JP H1154504 A JPH1154504 A JP H1154504A
Authority
JP
Japan
Prior art keywords
insulator film
gas
forming
film
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9209258A
Other languages
English (en)
Inventor
Toshiaki Hasegawa
利昭 長谷川
Junichi Aoyama
純一 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9209258A priority Critical patent/JPH1154504A/ja
Priority to US09/128,545 priority patent/US6207585B1/en
Publication of JPH1154504A publication Critical patent/JPH1154504A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6506—Formation of intermediate materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6548—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by forming intermediate materials, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/098—Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 ギャップフィル能力やグローバル平坦化能力
に優れた液相ＣＶＤ法による平坦化絶縁体膜（ＡＰＬ
膜）から、 -ＯＨ基を除去するための熱処理に先立って
形成するキャップ絶縁体膜を信頼性高く形成する。 【解決手段】 無機シラン／Ｏ2 ／炭化水素、あるいは
有機シラン／Ｏ2 を原料ガスとしたプラズマＣＶＤ法に
より、（下層）キャップ絶縁体膜１５を形成する。 【効果】 キャップ絶縁体膜の形成に際して、プラズマ
中に有害なアンモニアやパーティクルが発生することが
ない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は積層絶縁体膜の形成
方法およびこれを用いた半導体装置に関し、さらに詳し
くは、配線等による段差が形成された被処理基板上に、
層間絶縁膜を平坦に形成する際に適用して好適な積層絶
縁体膜の形成方法およびこれを用いた半導体装置に関す
る。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置の高集積度化が進
展するに伴い、多層配線構造が多用され、同一配線層内
の隣り合う配線間の層間絶縁膜の幅が狭まるとともに、
異なる配線層間の層間絶縁膜の厚さも薄くなっている。
かかる配線間隔の縮小により、配線間容量の上昇による
配線遅延等が問題となりつつある。このため半導体装置
の実動作速度は１／Ｋ（Ｋはスケーリングファクタ）の
スケーリング則に合致しなくなり、高集積化のメリット
を充分に享受することができない。配線間容量の上昇防
止は、高集積度半導体装置の高速動作、低消費電力およ
び低発熱等の諸要請に応えるためには、是非とも解決し
なければならない要素技術の１つである。
【０００３】従来より半導体装置の層間絶縁膜に採用さ
れてきた絶縁体膜材料は、ＳｉＯ2、ＳｉＯＮやＳｉ3
Ｎ4 等の無機系材料が主体であった。高集積度半導体装
置の配線間容量の低減方法として、例えば特開昭６３−
７６５０号公報に開示されているように、これら一般的
な無機系材料よりも低誘電率の材料による層間絶縁膜の
採用が有効である。この低誘電率材料としては、フッ素
原子を含む酸化シリコン系絶縁膜（以下ＳｉＯＦと記
す）等の無機系材料と、炭素原子を含む有機系材料が代
表的である。これら比誘電率が３．５以下の低誘電率材
料層を、隣り合う配線間はもとより異なるレベルの配線
層間にも適用し、しかも低誘電率材料層をＳｉＯ2 （比
誘電率４）、ＳｉＯＮ（比誘電率４〜６）やＳｉ3 Ｎ4
（比誘電率６）等の膜質に優れた薄い絶縁膜により挟み
込む構造の積層絶縁膜を、本願出願人は特開平８−１６
２５２８号公報で開示し、低誘電率と高信頼性を合わせ
持つ層間絶縁膜を有する半導体装置の可能性を示した。
【０００４】低誘電率絶縁体膜に限らず、多層配線間の
層間絶縁膜としては、隣り合う配線間の凹部を埋め込む
ために、ギャップフィル能力およびグローバル平坦化能
力が求められる。ギャップフィル能力は微細間隔のスペ
ースをボイドを発生することなく充填する能力である。
またグローバル平坦化能力は、大面積のスペース領域を
中弛みなく充填する能力のことである。これらの要請に
応じて提案された方法の一例として、英国ＥＴＥ社のＡ
ＰＬ（Ａｄｖａｎｃｅｄ Ｐｌａｎａｒｉｚａｔｉｏｎ
Ｌａｙｅｒ）技術と呼称される方法がある。この方法
は原料ガスとしてＳｉＨ4 とＨ2 Ｏ2 を用い、被処理基
板を０℃程度に冷却してＣＶＤを施すことにより、凹凸
を有する被処理基板表面にあたかも液体を垂らしたよう
な状態でＳｉＯ2 を成膜するものである。ギャップフィ
ル能力に関しては、アスペクト比４程度までは問題な
く、グローバル平坦化に関しては１０μｍの広いスペー
スを中弛みなく平坦に埋め込むことが可能とされてい
る。しかしながら、被処理基板温度が１０℃以上に上昇
すると、成膜途上での液体のような挙動を失い、ギャッ
プフィル能力およびグローバル平坦化能力は徐々に劣化
する。
【０００５】このように、ＡＰＬ技術は成膜形状につい
ては魅力のある方法である。しかし、低誘電率の面では
特徴はなく、比誘電率で４〜５とＳＯＧ膜、Ｏ3 −ＴＥ
ＯＳ膜並みである。これは、ＡＰＬ技術により形成され
た平坦化絶縁体膜（ＡＰＬ膜と記す）に含まれる水酸基
（ -ＯＨ基）が比誘電率を上げるためであり、水酸基が
除去された化学量論的なＳｉＯ2 を成膜したとしても、
比誘電率は３．８程度が限界である。
【０００６】そこで、このＡＰＬ膜に有機成分を含有さ
せて低誘電率化する方法が、第４４回応用物理学関係連
合講演会（１９９７年春季年会、講演予稿集ｐ７８８、
講演番号３０ｐ−Ｆ−１４）において報告された。有機
成分の導入は、ＳｉＨ4 に替えてメチルシラン（Ｃ
Ｈ3 ）x ＳｉＨ4-x を用いることで実現した（ｘは４以
下の自然数を表す）。低誘電率化の機構は、 -ＣＨ3 基
自身の分極率が小さいこと、および -Ｓｉ−Ｏ−Ｓｉ-
結合を -ＣＨ3 基で終端して膜の密度を下げたことによ
ると考えられる。この方法で形成したＡＰＬ膜の比誘電
率は、３．０程度である。
【０００７】
【発明が解決しようとする課題】いずれのＡＰＬ膜にお
いても、層間絶縁膜構造としてはキャップ絶縁体膜との
積層構造とすることが望ましい。キャップ絶縁体膜はＡ
ＰＬ膜上に形成され、その後の熱処理によりＡＰＬ膜中
の -ＯＨ基を除去して硬化する際の硬化速度を低下さ
せ、クラックの発生を防止する機能を有する。したがっ
て、キャップ絶縁体膜は気相中に発生するパーティクル
を防止するためと、熱処理温度以下の温度で形成する必
要があるため、ＳｉＨ4 とＮ2 Ｏを原料ガスとしたプラ
ズマＣＶＤ法により形成される。しかしこの方法による
と、プラズマ中で解離生成した窒素および水素から生成
されるアンモニアがＡＰＬ膜に吸着したり、採り込まれ
て、その後の素子特性等に影響をおよぼす問題があっ
た。本発明はＡＰＬ技術のごとき液相ＣＶＤ法を用い
て、平坦性に優れた信頼性の高い積層絶縁体膜を形成す
る際に、アンモニアの発生を防止することはもちろん、
パーティクルの発生やクラックを防止しうる積層絶縁体
膜の形成方法、およびこれを層間絶縁膜として用いた信
頼性の高い高集積度半導体装置を提供することをその課
題とする。
【０００８】
【課題を解決するための手段】本願の請求項１の積層絶
縁体膜の形成方法は、無機シラン化合物ガスおよび有機
シラン化合物ガスのうちのいずれか一方と、-ＯＨ基を
有する酸化剤を含む原料ガスを用いた化学的気相成長法
により、 -ＯＨ基を含有する平坦化絶縁体膜を被処理基
板上に形成する工程、無機シラン化合物ガス、酸化剤お
よび炭化水素を含む原料ガスを用い、キャップ絶縁体膜
を先の平坦化絶縁体膜上に形成する工程、熱処理を施す
ことにより、この平坦化絶縁体膜に含有される -ＯＨ基
を除去する工程、以上の工程をこの順に有することを特
徴とする。炭化水素は、メタン、エタン、エチレン、ア
セチレン、プロパンおよびプロピレンのうちのいずれか
少なくとも一種であることが望ましい。
【０００９】また本願の請求項３の積層絶縁体膜の形成
方法は、無機シラン化合物ガスおよび有機シラン化合物
ガスのうちのいずれか一方と、-ＯＨ基を有する酸化剤
を含む原料ガスを用いた化学的気相成長法により、 -Ｏ
Ｈ基を含有する平坦化絶縁体膜を被処理基板上に形成す
る工程、有機シラン化合物ガスおよび酸化剤を含む原料
ガスを用い、キャップ絶縁体膜を先の平坦化絶縁体膜上
に形成する工程、熱処理を施すことにより、この平坦化
絶縁体膜に含有される -ＯＨ基を除去する工程、以上の
工程をこの順に有することを特徴とする。有機シラン化
合物ガスとしては、メチルシランガス、ジメチルシラン
ガス、トリメチルシランガスおよびテトラメチルシラン
ガスのうちのいずれか少なくとも一種であることが望ま
しい。
【００１０】いずれの積層絶縁体膜の形成方法において
も、 -ＯＨ基を有する酸化剤としては、Ｈ2 Ｏ2 ガス
（過酸化水素ガスであり、プラズマ状態ではないもの）
か、Ｈ2 Ｏガスすなわち水蒸気のプラズマか、あるいは
Ｈ2 とＯ2 の混合ガスのプラズマのうちのいずれか少な
くとも１種が例示される。
【００１１】またいずれの積層絶縁体膜の形成方法にお
いても、水分を含有する平坦化絶縁体膜を形成する原料
化合物ガスは、さらにフルオロカーボン系化合物を含有
してもよい。かかる化合物としては、テトラフルオロエ
チレンやその２量体以上の重合体のうち、気化しうる低
重合度のポリテトラフルオロエチレン等を例示すること
ができる。
【００１２】またいずれの積層絶縁体膜の形成方法にお
いても、水分を含有する平坦化絶縁体膜を形成する成膜
時においては、被処理基板を室温以下に制御しつつ、好
ましくは１０℃以下に制御しつつ、さらに好ましくは０
℃以下に制御しつつ、化学的気相成長を施すことを特徴
とする。本明細書中における室温とは、通常の半導体装
置の製造工程に用いるクリーンルームの室温を意味す
る。
【００１３】本願発明の半導体装置は、これら請求項１
あるいは３記載の積層絶縁体膜の形成方法により形成さ
れた層間絶縁膜を有することを特徴とする。
【００１４】つぎに作用の説明に移る。ＡＰＬ技術にお
いては、シラン系化合物とＨ2 Ｏ2 等の酸化剤を反応さ
せることにより、下式に示されるようにＳｉ（ＯＨ）2
Ｈ2 をはじめとする、Ｓｉ（ＯＨ）x Ｈ4-x （ｘは４以
下の自然数）等のシラノール中間生成物を形成し、さら
にこの中間生成物を脱水縮合することにより、表面が平
坦なシリコン酸化膜を形成するものである。 ＳｉＨ4 ＋２Ｈ2 Ｏ2 → ＳｉＨ2 （ＯＨ）2 ＋２Ｈ2 Ｏ↑ ２ＳｉＨ2 （ＯＨ）2 →ＨＯＳｉＨ2 ・ＯＳｉＨ2 ＯＨ＋Ｈ2 Ｏ↑ 上式に示される重合反応を繰り返すことにより、シロキ
サン重合体からなる絶縁体膜が形成される。この重合反
応は、反応副生成物のＨ2 Ｏの脱離反応が律速となる比
較的遅い反応であり、重合が進まないうちは、低次の重
合体膜は液体のように挙動する。したがって、このＣＶ
Ｄ法（液相ＣＶＤ法）は、ギャップフィル能力とグロー
バル平坦化能力を共に満たす成膜法となる。
【００１５】この液相ＣＶＤ法において、原料ガス中に
Ｃ2 Ｆ2 のようなフルオロカーボンガスを含有させる場
合には、フルオロカーボン・シロキサン共重合体が下式
のメカニズムにより形成される。 ＳｉＨ4 ＋２Ｈ2 Ｏ2 → ＳｉＨ2 （ＯＨ）2 ＋２Ｈ2 Ｏ↑ ＳｉＨ2 （ＯＨ）2 ＋Ｃ2 Ｆ2 →ＨＯＳｉＨ2 ＯＣＦ2 ＣＨＦ2 ＨＯＳｉＨ2 ＯＣＦ2 ＣＨＦ2 ＋ＳｉＨ2 （ＯＨ）2 → ＨＯＳｉＨ2 ＯＳｉＨ2 ＯＣＦ2 ＣＨＦ2 ＋Ｈ2 Ｏ↑ 上式に示される共重合反応を繰り返すことにより、フル
オロカーボン・シロキサン共重合体からなる低誘電率絶
縁体膜が形成される。この共重合反応も、反応副生成物
のＨ2 Ｏの脱離反応が律速となる比較的遅い反応であ
り、共重合が進まないうちは、低次の共重合体膜は液体
のように挙動する。したがって、このＣＶＤ法もギャッ
プフィル能力とグローバル平坦化能力を共に満たす成膜
法となる。
【００１６】いずれの平坦化絶縁体膜の形成方法におい
ても、成膜後に膜中に含有される -ＯＨ基や水分を除去
する熱処理工程を入れる必要がある。この工程では急激
に -ＯＨ基や水分を除去すると平坦化絶縁体膜にクラッ
クが入るので、ゆっくりと除去しなければならない。こ
の -ＯＨ基や水分の除去速度を制御し、クラックを防止
するためには平坦化絶縁体膜上にＳｉＯ2 等のキャップ
絶縁体膜を形成して熱処理を施すことが一般的である。
このキャップ絶縁体膜は先述したようにＳｉＨ4 とＮ2
Ｏを原料ガスとしたプラズマＣＶＤ法により形成され
る。しかしこの方法によると、プラズマ中で生成される
アンモニアがＡＰＬ膜に吸着したり、採り込まれて、そ
の後の素子特性等に影響をおよぼす問題があった。
【００１７】そこで、原理的にアンモニアの発生のない
キャップ絶縁体膜の成膜方法が求められる。このような
成膜方法としては、ＳｉＨ4 とＯ2 を原料ガスとしたＣ
ＶＤ法があるが、この方法では気相中にＳｉＯ2 のパー
ティクルを多く発生するため、現在ではほとんど使用さ
れることはない。本願の請求項１の積層絶縁体膜の形成
方法においては、このパーティクルの発生を抑制するた
めに、無機シラン系ガスと、Ｏ2 等の酸化剤に、エチレ
ン等の炭化水素を含む原料ガスを添加してキャップ絶縁
体膜を形成した。炭化水素は、活性なラジカルを吸収し
て不活性なものに変換する作用を有する。したがって、
ＣＶＤの反応速度を小さくし、気相中で発生するパーテ
ィクルを抑制できる。また本願の請求項３の積層絶縁体
膜の形成方法においては、このパーティクルの発生を抑
制するために、有機シラン系ガスと、Ｏ2 等の酸化剤と
を含む原料ガスを用いてキャップ絶縁体膜を形成した。
有機シラン系ガスは、無機シラン系ガスに比較して反応
性が小さいので、やはりＣＶＤの反応速度を小さくし、
気相中で発生するパーティクルを抑制できる。
【００１８】このように、本発明の積層絶縁体膜の形成
方法を採用することにより、パーティクルによる欠陥や
アンモニアによる影響の少ない高集積度半導体装置を提
供することが可能となる。
【００１９】
【発明の実施の形態】以下、本発明の積層絶縁体膜の形
成方法およびこれを用いた半導体装置の実施の形態例に
つき、図面を参照しながら説明する。まず本発明の積層
絶縁体膜の形成方法のうち、ＡＰＬ膜の形成に供される
液相ＣＶＤ装置の一構成例を、図３に示す概略断面図を
参照して説明する。本ＣＶＤ装置は基本的には枚葉式の
減圧ＣＶＤ装置であり、ＣＶＤチャンバ５内には被処理
基板１を載置する基板ステージ２およびガス拡散板３が
対向配置されている。基板ステージ２は不図示の冷却手
段から例えばフロリナートやエタノール等の冷媒を循環
することにより、被処理基板１を例えば０℃の低温に制
御することが可能である。基板ステージ２は不図示のヒ
ータを内蔵していてもよい。ガス拡散板３には無機シラ
ン化合物、有機シラン化合物、および酸化剤をガス拡散
板３に導入するガス配管４が接続され、これら化合物の
混合ガスを被処理基板１に向けて均一に供給することが
できる。これらガス配管４およびガス拡散板３等は、原
料化合物が露結あるいは凝固しないように、必要に応じ
て加熱できるヒータ等の加熱手段が付随している。また
酸化剤の配管中途には、リモートプラズマ発生装置（図
示せず）を設けてもよい。酸化剤ソースとしてＨ2 Ｏ、
あるいはＨ2 とＯ2との混合ガスを採用する場合には、
リモートプラズマ発生装置によりＨ2 Ｏプラズマ、ある
いはＨ2 とＯ2 との混合ガスプラズマの形で活性な酸化
剤をガス拡散板３に供給することができる。リモートプ
ラズマ発生装置は周知の容量結合型、誘導結合型あるい
はマイクロ波励起型等いずれの方式のものでもよい。な
お図３においては被処理基板１の搬入搬出口やガス排気
口、真空ポンプ、あるいは温度制御装置等の装置細部は
図示を省略する。
【００２０】図４は本発明の積層絶縁体膜の形成方法の
うち、キャップ絶縁体膜の形成に供されるＣＶＤ装置の
一構成例を示す概略断面図である。本ＣＶＤ装置は枚葉
式の平行平板型プラズマＣＶＤ装置であり、図３に示し
た液相ＣＶＤ装置と類似の構成要素部分には共通の参照
符号を付してある。ＣＶＤチャンバ５内には被処理基板
１を載置する基板載置電極６およびガス拡散板を兼ねる
対向電極７が対向配置されている。基板載置電極６は接
地電位であり、被処理基板１を加熱するための加熱手
段、例えばヒータが内蔵されており、被処理基板１を例
えば３００℃〜４００℃程度の任意の温度に制御するこ
とが可能である。対向電極７にはＲＦ電源８が接続され
ており、アノードカップル方式の構成となっている。同
じく対向電極７には無機シラン化合物、有機シラン化合
物、酸化剤、不飽和炭化水素およびキャリアガス等を導
入するガス配管４が接続され、これら化合物の混合ガス
を被処理基板１に向けて均一に供給することができる。
なお図４においても被処理基板１の搬入搬出口やガス排
気口、真空ポンプ、あるいは温度制御装置等の装置細部
は図示を省略する。図３に示した液相ＣＶＤ装置と、図
４に示したプラズマＣＶＤ装置とを、不図示のゲートバ
ルブを介して接続し、連続ＣＶＤ装置として構成すれ
ば、平坦化絶縁体膜とキャップ絶縁体膜とを連続的に形
成することができ、スループットの高い成膜プロセスが
可能となる。さらに、熱処理装置をこれも不図示のゲー
トバルブを介して接続して連続処理装置としてもよい。
【００２１】本発明の積層絶縁体膜の形成方法を、多層
配線構造の半導体装置の層間絶縁膜に適用した例の概略
断面図を図２に示す。図２の半導体装置は、半導体基板
１１上の下層絶縁膜１２上に形成された下層配線２１お
よび上層配線２３、およびこれらを接続するビアコンタ
クト２２等による多層配線構造の層間絶縁膜として、本
発明の積層絶縁体膜の形成方法を適用した例である。す
なわち、下層絶縁膜１２上にはＡｌ系金属や多結晶シリ
コン、高融点金属ポリサイド等による下層配線２１が形
成され、必要に応じてこの下層配線２１を覆うようにコ
ンフォーマルな形状の薄い下層保護膜１３が形成されて
いる。符号１４は下層平坦化絶縁体膜であり、下層配線
２１により形成された段差を埋めて平坦な表面が形成さ
れている。さらに下層平坦化絶縁体膜１４上には下層キ
ャップ絶縁体膜１５が形成され、これら下層平坦化絶縁
体膜１４および下層キャップ絶縁体膜１５により積層絶
縁体膜が形成されている。この下層キャップ絶縁体膜１
５、下層平坦化絶縁体膜１４および下層保護膜１３を貫
通してＡｌ系金属や多結晶シリコン、タングステン等の
ビアコンタクト２２が埋め込み形成されている。ビアコ
ンタクト２２には不図示のコンタクトメタルやバリアメ
タル等が形成されていてもよい。さらに下層キャップ絶
縁体膜１５上には同じくＡｌ系金属や多結晶シリコン、
高融点金属ポリサイド等による上層配線２３が形成さ
れ、必要に応じてこの上層配線２３を覆うようにコンフ
ォーマルな形状の薄い上層保護膜１６が形成されてい
る。符号１７は上層平坦化絶縁体膜であり、上層配線２
３により形成された段差を埋めて平坦な表面が形成され
ている。さらに上層平坦化絶縁体膜１７上には上層キャ
ップ絶縁体膜１８が形成されている。上層配線２３が最
上層配線の場合には、上層キャップ絶縁体膜１８は最終
パシベーション膜であってよい。
【００２２】図２に示される多層配線構造の半導体装置
によれば、平坦化絶縁体膜の熱処理に際してのクラック
が防止され、積層絶縁体膜からなる層間絶縁膜の平坦性
に優れた高集積度半導体装置を提供することが可能であ
る。
【００２３】
【実施例】以下、本発明の積層絶縁体膜の形成方法およ
びこれを用いた半導体装置の好適な実施例につき、図面
を参照してさらに詳しく説明する。なお本発明はこれら
実施例になんら限定されるものではない。
【００２４】実施例１ 本実施例は、有機シラン化合物ガスおよびＨ2 Ｏ2 を原
料ガスとして用いた液相ＣＶＤ法により、 -ＯＨ基を有
する平坦化絶縁体膜（有機ＡＰＬ膜）を形成後、ＳｉＨ
4 、Ｏ2 およびＣ2 Ｈ4 （エチレン）を原料ガスとして
用いたプラズマＣＶＤ法によりキャップ絶縁体膜を形成
して積層絶縁体膜を形成した例である。被処理基板とし
て、Ａｌ等の金属配線により段差が形成されたものを採
用した。この工程を図１（ａ）〜（ｃ）を参照して説明
する。なお同図においては、先に図２で説明した半導体
装置の構成要素に準じる構成要素には同一の参照符号を
付すものとする。
【００２５】本実施例で採用した被処理基板は図１
（ａ）に示すように、不図示のＭＯＳトランジスタ等が
作りこまれたＳｉ等の半導体基板１１上に、ＳｉＯ2 等
からなる下層絶縁膜１２、Ａｌ−１％Ｓｉ等からなる下
層配線２１、および下層配線２１をコンフォーマルに被
覆するＳｉＯ2 等からなる下層保護膜１３が形成された
ものである。
【００２６】この下層絶縁膜１２は、例えばＳｉＨ4 ／
Ｎ2 Ｏ混合ガスやＴＥＯＳ／Ｏ2 混合ガスを用いたプラ
ズマＣＶＤ法等により５００ｎｍの厚さに形成したもの
である。また下層配線２１は一例としてＡｌ−１％Ｓｉ
をターゲットとしたスパッタリング成膜、レジストマス
クパターニングおよび塩素系ガスを用いたドライエッチ
ングの各工程を経て、０．２５μｍのラインアンドスペ
ースパターンに形成したものであり、その厚さは例えば
５００ｎｍ、アスペクト比は２である。また図１（ａ）
には示していないが、同じ被処理基板上には下層配線２
１の間隔が数μｍから数十μｍにおよぶ広い凹部が形成
されている。また、下層保護膜１３は下層配線２１の腐
食等を防止して信頼性を高めるための保護層であり、そ
の厚さは約５０ｎｍである。
【００２７】下層保護膜１３は例えば図４で例示した平
行平板型プラズマＣＶＤ装置を用い、一例として下記プ
ラズマＣＶＤ条件により成膜した。 ＳｉＨ4 ４０ ｓｃｃｍ Ｎ2 Ｏ １００ ｓｃｃｍ Ｈｅ ５０ ｓｃｃｍ ガス圧力 １００ Ｐａ ＲＦパワー １．０ Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 基板温度 ３５０ ℃
【００２８】下層保護膜が形成された被処理基板を、図
３に示した液相ＣＶＤ装置に搬送してその基板ステージ
２上にセッティングし、一例として下記ＣＶＤ条件によ
り下層平坦化絶縁体膜１４を例えば８００ｎｍの厚さ
（段差凹部）に平坦に形成する。成膜後の状態を図１
（ｂ）に示す。 ＳｉＨ4 １００ ｓｃｃｍ （ＣＨ3 ）ＳｉＨ3 ２０ ｓｃｃｍ Ｈ2 Ｏ2 ２００ ｓｃｃｍ ガス圧力 ２００ Ｐａ 被処理基板温度 ０ ℃ 本液相ＣＶＤ工程において、Ｈ2 Ｏ2 （ｍｐ＝−０．４
３℃、ｂｐ＝１５２℃）は液体ソースであるので、この
容器を加熱して気化させてＣＶＤチャンバ５内に導入す
る。この際にはＡｒやＨｅ等のキャリアガスを用いても
よい。またガス拡散板３は例えば１００℃に制御し、こ
こでのソースガスの凝縮を防止する。なおＳｉＨ4 はジ
シラン（Ｓｉ2 Ｈ6 ）を用いてもよい。また（ＣＨ3 ）
ＳｉＨ3に変えて（ＣＨ3 ）2 ＳｉＨ2 や（ＣＨ3 ）3
ＳｉＨ等でもよく、これらメチルシランの混合物でもよ
い。
【００２９】また本実施例においては下層平坦化絶縁体
膜１４は有機ＡＰＬ膜として形成されるが、無機ＡＰＬ
膜を採用してもよい。無機ＡＰＬ膜の場合のＣＶＤ条件
の一例を下記に示す。 ＳｉＨ4 １００ ｓｃｃｍ Ｈ2 Ｏ2 ２００ ｓｃｃｍ Ｎ2 （キャリアガス） ２００ ｓｃｃｍ ガス圧力 ２００ Ｐａ 被処理基板温度 ０ ℃ 下層平坦化絶縁体膜１４として有機ＡＰＬ膜または無機
ＡＰＬ膜のいずれを成膜する場合においても、原料ガス
中にＣ2 Ｆ4 のようなフルオロカーボン系化合物のガス
を添加すれば、膜中にフッ素を含む低誘電率の平坦化絶
縁体膜を形成することができる。
【００３０】下層平坦化絶縁体膜１４が形成された被処
理基板を、図４に示したプラズマＣＶＤ装置に搬送して
その基板載置電極６上にセッティングし、一例として下
記プラズマＣＶＤ条件により、平坦な下層平坦化絶縁体
膜１４の表面に下層キャップ絶縁体膜１５を形成する。
下層キャップ絶縁体膜１５は、一例として下記プラズマ
ＣＶＤ条件により例えば３００ｎｍの厚さに形成した。
ＳｉＨ4 １００ ｓｃｃｍ Ｏ2 ５００ ｓｃｃｍ Ｃ2 Ｈ4 １０ ｓｃｃｍ Ｎ2 （キャリアガス）１０００ ｓｃｃｍ ガス圧力 １３３０ Ｐａ ＲＦパワー １０００ Ｗ（１３．５６ＭＨ
ｚ） 基板温度 ３５０ ℃ 本プラズマＣＶＤ工程においては、プラズマ中にアンモ
ニアが発生することなく、またエチレン（Ｃ2 Ｈ4 ）が
プラズマ中のラジカルを捕捉するために穏やかな反応と
なり、気相中のパーティクルの発生が抑制される。エチ
レンの替わりにエタン、アセチレン、プロパンあるいは
プロピレン等の常温で気体あるいは気化可能な炭化水素
を用いてもよい。
【００３１】つぎに、液相ＣＶＤ法で形成された -ＯＨ
基を有する下層平坦化絶縁体膜１４の熱処理工程に入
る。熱処理条件は例えば大気圧窒素雰囲気中で４００℃
１５分でよい。この熱処理は一般的な拡散炉を用いても
よいし、図４に示したプラズマＣＶＤ装置の基板載置電
極６上で連続的に施してもよい。熱処理後の被処理基板
を図１（ｃ）に示す。下層キャップ絶縁体膜１５の存在
により、下層平坦化絶縁体膜１４からの水分除去速度は
制御され、クラックの発生は防止される。
【００３２】この後の工程、すなわち下層キャップ絶縁
体膜１５、下層平坦化絶縁体膜１４および下層保護膜１
３からなる積層膜のドライエッチングによるビアコンタ
クト孔の開口、コンタクトプラグの充填等は通常の方法
に準じておこなってよい。下層平坦化絶縁体膜１４のエ
ッチング特性は従来のＳｉＯ2 のエッチング特性とほぼ
同じであるので、１ステップでのドライエッチングが可
能でありスループットの高いプロセスを実現できる。こ
の後、上層配線、上層保護膜、上層平坦化絶縁体膜およ
び上層キャップ絶縁体膜を上述した下層配線、下層保護
膜、下層平坦化絶縁体膜および下層キャップ絶縁体膜に
準じて反復して形成し、図２に示されるような多層配線
構造を有する半導体装置を完成する。本実施例によれ
ば、キャップ絶縁体膜の原料ガス中にエチレンを混合す
ることにより、パーティクルやアンモニア、クラック等
のない信頼性の高い積層絶縁体膜およびこれを用いた半
導体装置を提供することができる。
【００３３】実施例２ 本実施例は、有機シラン化合物ガスおよびＨ2 Ｏ2 を原
料ガスとして用いた液相ＣＶＤ法により、 -ＯＨ基を有
する平坦化絶縁体膜（有機ＡＰＬ膜）を形成後、モノメ
チルシランおよびＯ2 を原料ガスとして用いたプラズマ
ＣＶＤ法によりキャップ絶縁体膜を形成して積層絶縁体
膜を形成した例であり、被処理基板として、Ａｌ等の金
属配線により段差が形成されたものを採用した。この工
程を再び図１（ａ）〜（ｃ）を参照して説明する。ただ
し本実施例で採用した図１（ａ）に示す被処理基板およ
び図１（ｂ）に示す下層平坦化絶縁体膜１４の形成工程
までは前実施例１に準じたものであるので重複する説明
は省略する。
【００３４】下層平坦化絶縁体膜１４が形成された被処
理基板を、図４に示したプラズマＣＶＤ装置に搬送して
その基板載置電極６上にセッティングし、一例として下
記プラズマＣＶＤ条件により、平坦な下層平坦化絶縁体
膜１４の表面に下層キャップ絶縁体膜１５を形成する。
下層キャップ絶縁体膜１５は、一例として下記プラズマ
ＣＶＤ条件により例えば３００ｎｍの厚さに形成した。 （ＣＨ3 ）ＳｉＨ3 １００ ｓｃｃｍ Ｏ2 ５００ ｓｃｃｍ ガス圧力 ６５ Ｐａ ＲＦパワー １５００ Ｗ（１３．５６ＭＨｚ） 基板温度 ３５０ ℃ 本プラズマＣＶＤ工程においては、プラズマ中にアンモ
ニアが発生することなく、またシリコンソースとして反
応性の小さいモノメチルシランを用いたため、気相中の
パーティクルの発生が抑制される。モノメチルシランの
替わりにジメチルシランやトリメチルシラン等あるいは
これらの混合物を用いてもよい。
【００３５】液相ＣＶＤ法で形成された -ＯＨ基を有す
る下層平坦化絶縁体膜１４の熱処理条件は前実施例１に
準じてよい。熱処理後の被処理基板を図１（ｃ）に示
す。下層キャップ絶縁体膜１５の存在により、下層平坦
化絶縁体膜１４からの水分除去速度は制御され、クラッ
クの発生は防止される。
【００３６】この後の工程、すなわち下層キャップ絶縁
体膜１５、下層平坦化絶縁体膜１４および下層保護膜１
３からなる積層膜のドライエッチングによるビアコンタ
クト孔の開口、コンタクトプラグの充填等は通常の方法
に準じておこなってよい。下層平坦化絶縁体膜１４のエ
ッチング特性は従来のＳｉＯ2 のエッチング特性とほぼ
同じであるので、１ステップでのドライエッチングが可
能でありスループットの高いプロセスを実現できる。こ
の後、上層配線、上層保護膜、上層平坦化絶縁体膜およ
び上層キャップ絶縁体膜を上述した下層配線、下層保護
膜、下層平坦化絶縁体膜および下層キャップ絶縁体膜に
準じて反復して形成し、図２に示されるような多層配線
構造を有する半導体装置を完成する。本実施例によれ
ば、キャップ絶縁体膜のシリコンソースガスとしてモノ
メチルシランを用いることにより、パーティクルやアン
モニア、クラック等のない信頼性の高い積層絶縁体膜お
よびこれを用いた半導体装置を提供することができる。
【００３７】以上、本発明を２例の実施例により詳細に
説明したが、本発明はこれら実施例に何ら限定されるも
のではない。
【００３８】例えば、キャップ絶縁体膜の原料ガスに添
加する炭化水素として、メタン、エタン、エチレン、ア
セチレン、プロパンあるいはプロピレンの他に、室温で
気体あるいは気化可能な低分子量の飽和あるいは不飽和
炭化水素ガスやこれらの混合ガスを適宜用いることがで
きる。また同じくキャップ絶縁体膜の原料ガスとしての
有機シラン化合物として、メチルシラン系化合物の他
に、エチルシラン系化合物や、気化可能のアルキルシラ
ン系ガスを用いてもよい。
【００３９】またＡｌ−１％Ｓｉ合金からなる配線層に
より段差が形成された被処理基板を採用したが、多結晶
シリコンや高融点金属、あるいはその積層構造の高融点
金属ポリサイドを用いてもよい。この場合には低誘電率
絶縁体膜のアニール条件等の温度条件は高温側にシフト
することができる。また半導体装置の構造としても、配
線層上に平坦化絶縁体膜を含む積層絶縁体膜を形成する
場合について例示したが、平坦化絶縁体膜を含む積層絶
縁体膜に溝を形成し、この溝内にエッチバックや研磨に
より埋め込み配線を形成する半導体装置構造に用いても
よい。さらに、最終パッシベーション膜として用いる場
合や、トレンチアイソレーション等をパーティクルやク
ラックあるいはアンモニアの発生なく平坦に埋め込む場
合等にも適用できる。半導体基板としてはＳｉの他にＧ
ａＡｓ等の化合物半導体基板を用いる場合にも有効であ
る。また半導体装置以外にも、薄膜ヘッドや薄膜インダ
クタ等、高周波の各種マイクロ電子デバイス等にも適用
可能であることは言うまでもない。
【００４０】
【発明の効果】以上の説明から明らかなように、本発明
の積層絶縁体膜の形成方法によれば、ＳｉＨ4 とＮ2 Ｏ
を原料ガスとするキャップ絶縁体膜を用いた従来の形成
方法に比較して、有機あるいは無機ＡＰＬ膜からなる平
坦化絶縁体膜にアンモニアが吸着あるいは吸蔵されるこ
とがない。またＳｉＨ4 とＯ2 を原料ガスとするキャッ
プ絶縁体膜を用いた従来の形成方法に比較して、成膜時
のパーティクル発生を抑制することができる。したがっ
て、有機あるいは無機ＡＰＬ膜から -ＯＨ基あるいは水
分を除去する熱処理を、これらアンモニアやパーティク
ルの影響を受けることなく施すことができる。
【００４１】本発明の積層絶縁体膜の形成方法を採用す
ることにより、配線等により段差が形成された被処理基
板上に、平坦な表面を有する層間絶縁膜を信頼性高く形
成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例１および２の工程を説明する概
略断面図である。
【図２】本発明の積層絶縁体膜の形成方法を、多層配線
構造の半導体装置の層間絶縁膜に適用した例の概略断面
図である。
【図３】本発明の積層絶縁体膜の形成方法に供される液
相ＣＶＤ装置の一構成例を示す概略断面図である。
【図４】本発明の積層絶縁体膜の形成方法に供されるプ
ラズマＣＶＤ装置の一構成例を示す概略断面図である。
【符号の説明】
１…被処理基板、２…基板ステージ、３…ガス拡散板、
４…ガス配管、５…ＣＶＤチャンバ、６…基板載置電
極、７…対向電極、８…ＲＦ電源１１…半導体基板、１
２…下層絶縁膜、１３…下層保護膜、１４…下層平坦化
絶縁体膜、１５…下層キャップ絶縁体膜、１６…上層保
護膜、１７…上層平坦化絶縁体膜、１８…上層キャップ
絶縁体膜、２１…下層配線、２２…ビアコンタクト、２
３…上層配線

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 無機シラン化合物ガスおよび有機シラン
    化合物ガスのうちのいずれか一方と、 -ＯＨ基を有する
    酸化剤を含む原料ガスを用いた化学的気相成長法によ
    り、 -ＯＨ基を含有する平坦化絶縁体膜を被処理基板上
    に形成する工程、 無機シラン化合物ガス、酸化剤および炭化水素を含む原
    料ガスを用い、キャップ絶縁体膜を前記平坦化絶縁体膜
    上に形成する工程、 熱処理を施すことにより、前記平坦化絶縁体膜に含有さ
    れる -ＯＨ基を除去する工程、 以上の工程をこの順に有することを特徴とする積層絶縁
    体膜の形成方法。
  2. 【請求項２】 前記炭化水素は、メタン、エタン、エチ
    レン、アセチレン、プロパンおよびプロピレンのうちの
    いずれか少なくとも一種であることを特徴とする請求項
    １記載の積層絶縁体膜の形成方法。
  3. 【請求項３】 無機シラン化合物ガスおよび有機シラン
    化合物ガスのうちのいずれか一方と、 -ＯＨ基を有する
    酸化剤を含む原料ガスを用いた化学的気相成長法によ
    り、 -ＯＨ基を含有する平坦化絶縁体膜を被処理基板上
    に形成する工程、有機シラン化合物ガスおよび酸化剤を
    含む原料ガスを用い、キャップ絶縁体膜を前記平坦化絶
    縁体膜上に形成する工程、熱処理を施すことにより、前
    記平坦化絶縁体膜に含有される -ＯＨ基を除去する工
    程、 以上の工程をこの順に有することを特徴とする積層絶縁
    体膜の形成方法。
  4. 【請求項４】 前記有機シラン化合物ガスは、メチルシ
    ランガス、ジメチルシランガス、トリメチルシランガス
    およびテトラメチルシランガスのうちのいずれか少なく
    とも一種であることを特徴とする請求項１または３記載
    の積層絶縁体膜の形成方法。
  5. 【請求項５】 前記 -ＯＨ基を有する酸化剤は、 Ｈ2 Ｏ2 ガス、 Ｈ2 Ｏガスのプラズマ、 およびＨ2 とＯ2 の混合ガスのプラズマのうちのいずれ
    か少なくとも１種であることを特徴とする請求項１また
    は３記載の積層絶縁体膜の形成方法。
  6. 【請求項６】 前記 -ＯＨ基を含有する平坦化絶縁体膜
    を形成する工程における前記原料ガスは、さらにフルオ
    ロカーボン系化合物を含むことを特徴とする請求項１ま
    たは３記載の積層絶縁体膜の形成方法。
  7. 【請求項７】 前記 -ＯＨ基を含有する平坦化絶縁体膜
    を形成する工程においては、 前記被処理基板を室温以下に制御することを特徴とする
    請求項１または３記載の積層絶縁体膜の形成方法。
  8. 【請求項８】 前記被処理基板は段差を有し、前記段差
    を埋めて略平坦な表面を有する平坦化絶縁体膜を形成す
    ることを特徴とする請求項１または３記載の積層絶縁体
    膜の形成方法。
  9. 【請求項９】 請求項１記載の積層絶縁体膜の形成方法
    により形成された層間絶縁膜を有することを特徴とする
    半導体装置。
  10. 【請求項１０】 請求項３記載の積層絶縁体膜の形成方
    法により形成された層間絶縁膜を有することを特徴とす
    る半導体装置。
JP9209258A 1997-08-04 1997-08-04 積層絶縁体膜の形成方法およびこれを用いた半導体装置 Pending JPH1154504A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9209258A JPH1154504A (ja) 1997-08-04 1997-08-04 積層絶縁体膜の形成方法およびこれを用いた半導体装置
US09/128,545 US6207585B1 (en) 1997-08-04 1998-08-04 Method of forming stacked insulating film and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9209258A JPH1154504A (ja) 1997-08-04 1997-08-04 積層絶縁体膜の形成方法およびこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH1154504A true JPH1154504A (ja) 1999-02-26

Family

ID=16569982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9209258A Pending JPH1154504A (ja) 1997-08-04 1997-08-04 積層絶縁体膜の形成方法およびこれを用いた半導体装置

Country Status (2)

Country Link
US (1) US6207585B1 (ja)
JP (1) JPH1154504A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080011A (ja) * 2002-07-09 2004-03-11 Samsung Electronics Co Ltd シリコンオキシド層を含む半導体素子の製造方法
KR100437835B1 (ko) * 2001-12-28 2004-06-30 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법
US7902549B2 (en) 2002-05-17 2011-03-08 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
US8008190B2 (en) 2007-06-21 2011-08-30 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US8008779B2 (en) 2003-03-27 2011-08-30 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor device manufacturing method
JP2011198897A (ja) * 2010-03-18 2011-10-06 Mitsui Eng & Shipbuild Co Ltd 薄膜形成装置
JP2013239752A (ja) * 2007-10-22 2013-11-28 Applied Materials Inc ボイドフリーギャップ充填に対する誘電体膜品質を向上させる方法及びシステム
WO2022255290A1 (ja) * 2021-05-31 2022-12-08 東ソー株式会社 平坦化膜の製造方法、平坦化膜用材料および平坦化膜

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6287990B1 (en) * 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
DE10042229A1 (de) * 2000-08-28 2002-03-28 Epcos Ag Elektrisches Bauelement, Verfahren zu dessen Herstellung und dessen Verwendung
US6762132B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Compositions for dissolution of low-K dielectric films, and methods of use
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6572925B2 (en) * 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
GB0118417D0 (en) * 2001-07-28 2001-09-19 Trikon Holdings Ltd A method of depositing a dielectric film
KR100484258B1 (ko) * 2001-12-27 2005-04-22 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100571658B1 (ko) * 2003-11-21 2006-04-17 주식회사 하이닉스반도체 반도체소자 제조 방법
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
CN108231659B (zh) * 2016-12-15 2020-07-07 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244698A (en) * 1985-02-21 1993-09-14 Canon Kabushiki Kaisha Process for forming deposited film
US4752590A (en) * 1986-08-20 1988-06-21 Bell Telephone Laboratories, Incorporated Method of producing SOI devices
JP3176017B2 (ja) * 1995-02-15 2001-06-11 株式会社東芝 半導体装置の製造方法
JP3522917B2 (ja) * 1995-10-03 2004-04-26 株式会社東芝 半導体装置の製造方法および半導体製造装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437835B1 (ko) * 2001-12-28 2004-06-30 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법
US7902549B2 (en) 2002-05-17 2011-03-08 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
JP2004080011A (ja) * 2002-07-09 2004-03-11 Samsung Electronics Co Ltd シリコンオキシド層を含む半導体素子の製造方法
US8008779B2 (en) 2003-03-27 2011-08-30 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor device manufacturing method
US8008190B2 (en) 2007-06-21 2011-08-30 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2013239752A (ja) * 2007-10-22 2013-11-28 Applied Materials Inc ボイドフリーギャップ充填に対する誘電体膜品質を向上させる方法及びシステム
JP2011198897A (ja) * 2010-03-18 2011-10-06 Mitsui Eng & Shipbuild Co Ltd 薄膜形成装置
WO2022255290A1 (ja) * 2021-05-31 2022-12-08 東ソー株式会社 平坦化膜の製造方法、平坦化膜用材料および平坦化膜
JPWO2022255290A1 (ja) * 2021-05-31 2022-12-08

Also Published As

Publication number Publication date
US6207585B1 (en) 2001-03-27

Similar Documents

Publication Publication Date Title
JPH1154504A (ja) 積層絶縁体膜の形成方法およびこれを用いた半導体装置
US6724086B1 (en) Hydrogenated oxidized silicon carbon material
JP3400770B2 (ja) エッチング方法、半導体装置及びその製造方法
JP4731670B2 (ja) バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層
CN101495674B (zh) 多孔质绝缘膜的形成方法
US20050020048A1 (en) Method of depositing dielectric films
US6951807B2 (en) Semiconductor device and manufacturing method thereof
GB2316535A (en) Forming dielectric films
KR20030007494A (ko) 실리콘 카바이드 접착 프로모터 층을 이용하여 저유전상수플루오르화 비결정 탄소에 대한 실리콘 질화물의 접착을강화하는 방법
US6953984B2 (en) Hydrogenated oxidized silicon carbon material
JP4633348B2 (ja) 積層構造体の形成方法及び絶縁膜の集積方法
US6514881B1 (en) Hybrid porous low-K dielectrics for integrated circuits
JPH10163192A (ja) 半導体装置およびその製造方法
US7098129B2 (en) Interlayer insulation film used for multilayer interconnect of semiconductor integrated circuit and method of manufacturing the same
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
JP3666106B2 (ja) 半導体装置の製造方法
JPH10209148A (ja) 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置
JPH07316823A (ja) プラズマｃｖｄ装置およびプラズマｃｖｄ方法
JPH118237A (ja) 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置
JPH06163523A (ja) 半導体装置の製造方法
JPH07161705A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
US7351653B2 (en) Method for damascene process
JPH07288251A (ja) 半導体装置の製造方法
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
JPH06216122A (ja) 半導体装置の製造方法