JPH1154657A - 電子回路のパッケージ構造 - Google Patents
電子回路のパッケージ構造Info
- Publication number
- JPH1154657A JPH1154657A JP9202993A JP20299397A JPH1154657A JP H1154657 A JPH1154657 A JP H1154657A JP 9202993 A JP9202993 A JP 9202993A JP 20299397 A JP20299397 A JP 20299397A JP H1154657 A JPH1154657 A JP H1154657A
- Authority
- JP
- Japan
- Prior art keywords
- package
- electronic circuit
- signal terminal
- package block
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 電子回路のパッケージ構造に関し、装置への
実装が容易で、高周波特性に優れ、かつ少ないスペース
で信号端子の確実な接続が得られることを課題とする。 【解決手段】 電子回路を収容可能なパッケージブロッ
ク１と、該パッケージブロック１の側面に設けられ、前
記電子回路の主信号を外部回路に電気的に接続するため
の信号端子３とを備える電子回路のパッケージ構造にお
いて、前記信号端子３を表面の導体ストリップ３ａと背
面の誘電体４とを含むマイクロストリップライン構造と
なすと共に、パッケージブロック１の外部に展開する前
記導体ストリップ３ａの先端部に前記誘電体４を下方に
貫くスルーホール７が接続されている。
実装が容易で、高周波特性に優れ、かつ少ないスペース
で信号端子の確実な接続が得られることを課題とする。 【解決手段】 電子回路を収容可能なパッケージブロッ
ク１と、該パッケージブロック１の側面に設けられ、前
記電子回路の主信号を外部回路に電気的に接続するため
の信号端子３とを備える電子回路のパッケージ構造にお
いて、前記信号端子３を表面の導体ストリップ３ａと背
面の誘電体４とを含むマイクロストリップライン構造と
なすと共に、パッケージブロック１の外部に展開する前
記導体ストリップ３ａの先端部に前記誘電体４を下方に
貫くスルーホール７が接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は電子回路のパッケー
ジ構造に関し、更に詳しくは電子回路（マイクロ波回路
等）を収容可能なパッケージブロックと、該パッケージ
ブロックの側面に設けられ、前記電子回路の主信号を外
部回路に電気的に接続するための信号端子とを備える電
子回路のパッケージ構造に関する。
ジ構造に関し、更に詳しくは電子回路（マイクロ波回路
等）を収容可能なパッケージブロックと、該パッケージ
ブロックの側面に設けられ、前記電子回路の主信号を外
部回路に電気的に接続するための信号端子とを備える電
子回路のパッケージ構造に関する。
【０００２】
【従来の技術】図７，図８は従来技術を説明する図
（１），（２）である。図７は従来の一例の電子モジュ
ール１０１を説明する図で、図７（Ａ）はモジュール実
装状態の平面図、図７（Ｂ）はモジュールの正面図、図
７（Ｃ）はモジュール実装状態の側面図を夫々示してい
る。
（１），（２）である。図７は従来の一例の電子モジュ
ール１０１を説明する図で、図７（Ａ）はモジュール実
装状態の平面図、図７（Ｂ）はモジュールの正面図、図
７（Ｃ）はモジュール実装状態の側面図を夫々示してい
る。
【０００３】図において、１はマイクロ波回路を収容す
るパッケージブロック、２はその蓋部材、３は主信号を
接続するためのＲＦ（高周波信号用）端子、４はガラス
やセラミック等からなる誘電体、４０は外部のプリント
基板、４１はマイクロストリップラインを構成する導体
ストリップ、５０はＡｌ等からなるシャーシ（筐体）で
ある。なお、モジュール１０１の給電（バイアス）用端
子については図を省略している。
るパッケージブロック、２はその蓋部材、３は主信号を
接続するためのＲＦ（高周波信号用）端子、４はガラス
やセラミック等からなる誘電体、４０は外部のプリント
基板、４１はマイクロストリップラインを構成する導体
ストリップ、５０はＡｌ等からなるシャーシ（筐体）で
ある。なお、モジュール１０１の給電（バイアス）用端
子については図を省略している。
【０００４】パッケージブロック１は、無酸素銅の成形
物からなり、表面に金メッキが施されている。蓋部材２
も同様である。ＲＦ端子３は、銅泊からなるリード素片
に金メッキを施したものからなり、周囲を誘電体４で囲
まれ（絶縁され）、かつその先端部を外部に突出させた
状態で、パッケージブロック１に固定されている。この
ため、このモジュール１０１はリード式モジュールとも
呼ばれる。
物からなり、表面に金メッキが施されている。蓋部材２
も同様である。ＲＦ端子３は、銅泊からなるリード素片
に金メッキを施したものからなり、周囲を誘電体４で囲
まれ（絶縁され）、かつその先端部を外部に突出させた
状態で、パッケージブロック１に固定されている。この
ため、このモジュール１０１はリード式モジュールとも
呼ばれる。
【０００５】ＲＦ端子３の一例の寸法を言うと、パッケ
ージブロック１から突出している部分の長さは４ｍｍ以
上、幅０．６±０．１５ｍｍ、厚さ０．０５〜０．２ｍ
ｍである。一方、外部回路の導体ストリップ４１は、中
間の誘電体基板４０を挟み、背面導体（シャーシ５０
等）との間でマイクロストリップラインを構成してい
る。
ージブロック１から突出している部分の長さは４ｍｍ以
上、幅０．６±０．１５ｍｍ、厚さ０．０５〜０．２ｍ
ｍである。一方、外部回路の導体ストリップ４１は、中
間の誘電体基板４０を挟み、背面導体（シャーシ５０
等）との間でマイクロストリップラインを構成してい
る。
【０００６】この様な電子モジュール１０１の実装の際
には、各ＲＦ端子３を各導体ストリップ４１上に重ね合
わせた状態で、該モジュール１０１をシャーシ５０にネ
ジ止めし、各ＲＦ端子３と各導体ストリップ４１とを半
田付けする。リード素片からなるＲＦ端子３は容易に曲
がるので、導体ストリップ４１との間に多少の段差があ
っても容易に半田付けできる。
には、各ＲＦ端子３を各導体ストリップ４１上に重ね合
わせた状態で、該モジュール１０１をシャーシ５０にネ
ジ止めし、各ＲＦ端子３と各導体ストリップ４１とを半
田付けする。リード素片からなるＲＦ端子３は容易に曲
がるので、導体ストリップ４１との間に多少の段差があ
っても容易に半田付けできる。
【０００７】しかし、このＲＦ端子３の構造は、外部回
路のマイクロストリップライン構造とは同一ではないた
め、極めて広帯域に渡り良好なインピーダンス整合を得
るのは困難であった。但し、構造簡単であることから、
ＤＣ〜１２ＧＨZ 付近までの用途に広く用いられてい
る。また、このＲＦ端子３は、柔らかいリード素片がブ
ロック外部に突出している構造であるため、複数モジュ
ールのＲＦ端子３間をカスコード接続することが困難で
あった。もし、複数のモジュールをカスコード接続する
場合は、中間にプリント基板４０を介在させる必要があ
り、広い実装スペースを必要としていた。
路のマイクロストリップライン構造とは同一ではないた
め、極めて広帯域に渡り良好なインピーダンス整合を得
るのは困難であった。但し、構造簡単であることから、
ＤＣ〜１２ＧＨZ 付近までの用途に広く用いられてい
る。また、このＲＦ端子３は、柔らかいリード素片がブ
ロック外部に突出している構造であるため、複数モジュ
ールのＲＦ端子３間をカスコード接続することが困難で
あった。もし、複数のモジュールをカスコード接続する
場合は、中間にプリント基板４０を介在させる必要があ
り、広い実装スペースを必要としていた。
【０００８】図８は従来の他の例の電子モジュール１０
２を説明する図である。なお、このモジュール１０２で
は給電（バイアス）用端子５を図示している。また図７
と同一又は相当部分には同一符号を付してある。但し、
このＲＦ端子３は、誘電体基板４の表面に金属（Ｃｕ，
Ａｕメッキ等）から成る導体ストリップを蒸着したもの
からなり、背面導体（パッケージブロック１の支持面
等）と共にマイクロストリップライン構造をなしてい
る。
２を説明する図である。なお、このモジュール１０２で
は給電（バイアス）用端子５を図示している。また図７
と同一又は相当部分には同一符号を付してある。但し、
このＲＦ端子３は、誘電体基板４の表面に金属（Ｃｕ，
Ａｕメッキ等）から成る導体ストリップを蒸着したもの
からなり、背面導体（パッケージブロック１の支持面
等）と共にマイクロストリップライン構造をなしてい
る。
【０００９】この様なモジュール１０２の実装の際に
は、ＲＦ端子３とプリント基板（不図示）の導体ストリ
ップとの位置合わせを行った状態で、該モジュール１０
２をシャーシ５０にネジ止めし、更に小片の金リボン６
等を用いて、ＲＦ端子３と外部導体ストリップとの間の
接続（半田付け，圧着等）を行う。このＲＦ端子３は、
外部回路と同様のマイクロストリップライン構造を備え
るので、広帯域（ＤＣ〜２６ＧＨZ 付近）に渡り良好な
インピーダンス整合（例えば５０Ω）が得られる。
は、ＲＦ端子３とプリント基板（不図示）の導体ストリ
ップとの位置合わせを行った状態で、該モジュール１０
２をシャーシ５０にネジ止めし、更に小片の金リボン６
等を用いて、ＲＦ端子３と外部導体ストリップとの間の
接続（半田付け，圧着等）を行う。このＲＦ端子３は、
外部回路と同様のマイクロストリップライン構造を備え
るので、広帯域（ＤＣ〜２６ＧＨZ 付近）に渡り良好な
インピーダンス整合（例えば５０Ω）が得られる。
【００１０】また、この様な電子モジュール１０２は、
例えば図８（Ｃ），（Ｄ）に示す如く、上記小片の金リ
ボン６を使用する方法で、複数モジュール１０２間のカ
スコード接続も容易に行える。
例えば図８（Ｃ），（Ｄ）に示す如く、上記小片の金リ
ボン６を使用する方法で、複数モジュール１０２間のカ
スコード接続も容易に行える。
【００１１】
【発明が解決しようとする課題】しかし、上記図８のパ
ッケージ構成によると、ＲＦ端子３と外部のプリント基
板（又は他のモジュール１０２のＲＦ端子）との間に段
差がある場合には、接続の際の金リボン６が安定せず、
ボンディング作業が困難となっていた。特に、複数のモ
ジュール１０２をカスコード接続する様な場合には、各
パッケージブロック１の寸法誤差、又は該ブロック１の
フラットな底面やシャーシ面等に存在する微妙な凹凸に
より接続部に段差が生じ易い。しかも、例えば図８
（Ｃ）に示す如く、もしパッケージブロック１の信号端
子３に対応する裏面部分がシャーシ５０の表面から浮い
てしまうと、信号端子３の高周波特性に悪影響を与える
ことも少なくない。
ッケージ構成によると、ＲＦ端子３と外部のプリント基
板（又は他のモジュール１０２のＲＦ端子）との間に段
差がある場合には、接続の際の金リボン６が安定せず、
ボンディング作業が困難となっていた。特に、複数のモ
ジュール１０２をカスコード接続する様な場合には、各
パッケージブロック１の寸法誤差、又は該ブロック１の
フラットな底面やシャーシ面等に存在する微妙な凹凸に
より接続部に段差が生じ易い。しかも、例えば図８
（Ｃ）に示す如く、もしパッケージブロック１の信号端
子３に対応する裏面部分がシャーシ５０の表面から浮い
てしまうと、信号端子３の高周波特性に悪影響を与える
ことも少なくない。
【００１２】また、上記複数のモジュール１０２をカス
コード接続する場合には、図８（Ｃ），（Ｄ）に示す如
く、ＲＦ端子３間の間隙が極めて狭くなるために、ボン
ダツール等の挿入が困難となり、実装作業が困難となっ
ていた。本発明は上記従来技術に鑑み成されたものであ
って、その目的とする所は、装置への実装が容易で、高
周波特性に優れ、かつ少ないスペースで信号端子の確実
な接続が得られる電子回路のパッケージ構造を提供する
ことにある。
コード接続する場合には、図８（Ｃ），（Ｄ）に示す如
く、ＲＦ端子３間の間隙が極めて狭くなるために、ボン
ダツール等の挿入が困難となり、実装作業が困難となっ
ていた。本発明は上記従来技術に鑑み成されたものであ
って、その目的とする所は、装置への実装が容易で、高
周波特性に優れ、かつ少ないスペースで信号端子の確実
な接続が得られる電子回路のパッケージ構造を提供する
ことにある。
【００１３】
【課題を解決するための手段】上記の課題は例えば図１
の構成により解決される。即ち、本発明（１）のパッケ
ージ構造は、電子回路を収容可能なパッケージブロック
１と、該パッケージブロック１の側面に設けられ、前記
電子回路の主信号を外部回路に電気的に接続するための
信号端子３とを備える電子回路のパッケージ構造におい
て、前記信号端子３を表面の導体ストリップ３ａと背面
の誘電体４とを含むマイクロストリップライン構造とな
すと共に、パッケージブロック１の外部に展開する前記
導体ストリップ３ａの先端部に前記誘電体４を下方に貫
くスルーホール７が接続されているものである。
の構成により解決される。即ち、本発明（１）のパッケ
ージ構造は、電子回路を収容可能なパッケージブロック
１と、該パッケージブロック１の側面に設けられ、前記
電子回路の主信号を外部回路に電気的に接続するための
信号端子３とを備える電子回路のパッケージ構造におい
て、前記信号端子３を表面の導体ストリップ３ａと背面
の誘電体４とを含むマイクロストリップライン構造とな
すと共に、パッケージブロック１の外部に展開する前記
導体ストリップ３ａの先端部に前記誘電体４を下方に貫
くスルーホール７が接続されているものである。
【００１４】本発明（１）によれば、信号端子３はマイ
クロストリップライン構造を有するので高周波特性に優
れる。またパッケージブロック１の外部に展開する導体
ストリップ３ａの先端部には誘電体４を下方に貫くスル
ーホール７が接続されているので、該スルーホール７の
端面（下面）を外部回路の導体ストリップ４１上に容易
に接続（圧着）できる。しかも、この圧着は信号端子３
（スルーホール７）にネジ止め等による押圧又は超音波
振動を加えることで場所をとらずに行えるため、複数の
この種の電子モジュールを高密度で実装できる。
クロストリップライン構造を有するので高周波特性に優
れる。またパッケージブロック１の外部に展開する導体
ストリップ３ａの先端部には誘電体４を下方に貫くスル
ーホール７が接続されているので、該スルーホール７の
端面（下面）を外部回路の導体ストリップ４１上に容易
に接続（圧着）できる。しかも、この圧着は信号端子３
（スルーホール７）にネジ止め等による押圧又は超音波
振動を加えることで場所をとらずに行えるため、複数の
この種の電子モジュールを高密度で実装できる。
【００１５】なお、マイクロストリップライン構造をな
す信号端子３の背面の接地導体としては、通常金属製で
あるパケージブロック１の支持面を利用出来るが、誘電
体４の裏面にスルーホール７とは接触しない様に金属膜
を設けても良い。また本発明（２）のパッケージ構造
は、上記前提となる電子回路のパッケージ構造におい
て、例えば図２に示す如く、前記信号端子３を中心導体
８ａと誘電体８ｂと外部導体８ｃとからなる同軸線構造
となすと共に、パッケージブロックの外部に展開する前
記同軸線（信号端子３）の先端部分が該同軸線の下方に
屈曲されているものである。
す信号端子３の背面の接地導体としては、通常金属製で
あるパケージブロック１の支持面を利用出来るが、誘電
体４の裏面にスルーホール７とは接触しない様に金属膜
を設けても良い。また本発明（２）のパッケージ構造
は、上記前提となる電子回路のパッケージ構造におい
て、例えば図２に示す如く、前記信号端子３を中心導体
８ａと誘電体８ｂと外部導体８ｃとからなる同軸線構造
となすと共に、パッケージブロックの外部に展開する前
記同軸線（信号端子３）の先端部分が該同軸線の下方に
屈曲されているものである。
【００１６】本発明（２）によれば、信号端子３は同軸
線構造を有するので高周波特性及び耐雑音性に優れる。
またパッケージブロック１の外部に展開する同軸線の先
端部分が該同軸線の鉛直方向（下方）に屈曲されている
ので、その端面で突出させた中心導体８ａを外部回路の
導体ストリップ４１上に容易に接続（圧着等）できる。
しかも、この圧着は信号端子３（即ち、中心導体８ａ）
にネジ止め等による押圧又は超音波振動を加えることで
場所をとらずに行えるため、複数のこの種の電子モジュ
ールを高密度で実装できる。
線構造を有するので高周波特性及び耐雑音性に優れる。
またパッケージブロック１の外部に展開する同軸線の先
端部分が該同軸線の鉛直方向（下方）に屈曲されている
ので、その端面で突出させた中心導体８ａを外部回路の
導体ストリップ４１上に容易に接続（圧着等）できる。
しかも、この圧着は信号端子３（即ち、中心導体８ａ）
にネジ止め等による押圧又は超音波振動を加えることで
場所をとらずに行えるため、複数のこの種の電子モジュ
ールを高密度で実装できる。
【００１７】また本発明（３）のパッケージ構造は、上
記前提となる電子回路のパッケージ構造において、例え
ば図３に示す如く、パッケージブロック１の少なくとも
１の側壁に、誘電体４で囲まれた導体ストリップ３ａの
信号端子３Ａ／３Ｂを埋設すると共に、該側壁の外側面
が前記パッケージブロック１の高さ方向に傾きを有する
斜面に形成されているものである。
記前提となる電子回路のパッケージ構造において、例え
ば図３に示す如く、パッケージブロック１の少なくとも
１の側壁に、誘電体４で囲まれた導体ストリップ３ａの
信号端子３Ａ／３Ｂを埋設すると共に、該側壁の外側面
が前記パッケージブロック１の高さ方向に傾きを有する
斜面に形成されているものである。
【００１８】本発明（３）によれば、この様な複数の電
子モジュール２０３Ａ，２０３Ｂの斜面を重ね合わせる
ことで容易にカスコード接続が行える。その際には、各
信号端子３は同軸線構造を有したまま相互に接続される
ので高周波特性及び耐雑音性に優れる。また両斜面を貼
り合わせる様な接触は場所をとらずに行えるため、複数
のこの種の電子モジュールを高密度で実装できる。
子モジュール２０３Ａ，２０３Ｂの斜面を重ね合わせる
ことで容易にカスコード接続が行える。その際には、各
信号端子３は同軸線構造を有したまま相互に接続される
ので高周波特性及び耐雑音性に優れる。また両斜面を貼
り合わせる様な接触は場所をとらずに行えるため、複数
のこの種の電子モジュールを高密度で実装できる。
【００１９】なお、各電子モジュール２０３Ａ，２０３
Ｂは図示の如く両側壁に平行な斜面を備えるパッケージ
構造でも良いが、例えば電子モジュール２０３Ａの左側
面、及び電子モジュール２０３Ｂの右側面については上
記図１／図２等に示した様な外部のプリント基板４０に
接続し易い信号端子構造としても良い。また本発明
（４）のパッケージ構造は、上記前提となる電子回路の
パッケージ構造において、例えば図４に示す如く、パッ
ケージブロック１の相対向する両側壁に、表面の導体ス
トリップ３ａと背面の誘電体４とを含むマイクロストリ
ップライン構造の各信号端子３Ａ，３Ｂを、前記両側壁
につき対称位置でかつ各導体ストリップ３ａが上下逆向
きとなる様に夫々突出させて設けたものである。
Ｂは図示の如く両側壁に平行な斜面を備えるパッケージ
構造でも良いが、例えば電子モジュール２０３Ａの左側
面、及び電子モジュール２０３Ｂの右側面については上
記図１／図２等に示した様な外部のプリント基板４０に
接続し易い信号端子構造としても良い。また本発明
（４）のパッケージ構造は、上記前提となる電子回路の
パッケージ構造において、例えば図４に示す如く、パッ
ケージブロック１の相対向する両側壁に、表面の導体ス
トリップ３ａと背面の誘電体４とを含むマイクロストリ
ップライン構造の各信号端子３Ａ，３Ｂを、前記両側壁
につき対称位置でかつ各導体ストリップ３ａが上下逆向
きとなる様に夫々突出させて設けたものである。
【００２０】本発明（４）によれば、この様な複数の電
子モジュール２０４Ａ，２０４Ｂの各信号端子３Ａ，３
Ｂを相補的に重ね合わせることで容易にカスコード接続
が行える。その際には、各信号端子３Ａ，３Ｂはマイク
ロストリップライン構造を有したまま相互に接続される
ので高周波特性に優れる。また両信号端子３Ａ，３Ｂを
重ねて貼り合わせる様な接触は場所をとらずに行えるた
め、複数のこの種の電子モジュールを高密度で実装でき
る。
子モジュール２０４Ａ，２０４Ｂの各信号端子３Ａ，３
Ｂを相補的に重ね合わせることで容易にカスコード接続
が行える。その際には、各信号端子３Ａ，３Ｂはマイク
ロストリップライン構造を有したまま相互に接続される
ので高周波特性に優れる。また両信号端子３Ａ，３Ｂを
重ねて貼り合わせる様な接触は場所をとらずに行えるた
め、複数のこの種の電子モジュールを高密度で実装でき
る。
【００２１】なお、マイクロストリップライン構造をな
す各信号端子３Ａ，３Ｂの背面導体としては、通常金属
製であるパケージブロック１の支持面を利用出来るが、
誘電体４の裏面に金属膜を設けても良い。また、例えば
電子モジュール２０４Ａの左側面、及び電子モジュール
２０４Ｂの右側面については上記図１／図２等に示した
様な外部のプリント基板４０に接続し易い信号端子構造
としても良い。
す各信号端子３Ａ，３Ｂの背面導体としては、通常金属
製であるパケージブロック１の支持面を利用出来るが、
誘電体４の裏面に金属膜を設けても良い。また、例えば
電子モジュール２０４Ａの左側面、及び電子モジュール
２０４Ｂの右側面については上記図１／図２等に示した
様な外部のプリント基板４０に接続し易い信号端子構造
としても良い。
【００２２】また本発明（５）のパッケージ構造は、上
記前提となる電子回路のパッケージ構造において、例え
ば図５に示す如く、信号端子３を表面の導体ストリップ
３ａと背面の誘電体４とを含むマイクロストリップライ
ン構造となすと共に、該信号端子３をパッケージブロッ
ク１の側面に突出させて設けたものである。本発明
（５）によれば、信号端子３はマイクロストリップライ
ン構造を有するので高周波特性に優れる。また信号端子
３をパッケージブロック１の側面に突出させて設けたこ
とにより外部回路との接続が容易かつ安定に行える。
記前提となる電子回路のパッケージ構造において、例え
ば図５に示す如く、信号端子３を表面の導体ストリップ
３ａと背面の誘電体４とを含むマイクロストリップライ
ン構造となすと共に、該信号端子３をパッケージブロッ
ク１の側面に突出させて設けたものである。本発明
（５）によれば、信号端子３はマイクロストリップライ
ン構造を有するので高周波特性に優れる。また信号端子
３をパッケージブロック１の側面に突出させて設けたこ
とにより外部回路との接続が容易かつ安定に行える。
【００２３】例えば、この様な複数の電子モジュール２
０５Ａ，２０５Ｂの各信号端子３Ａ，３Ｂを一列に突き
合わせると共に、これらに同マイクロストリップライン
構造を有する接続具３０を接触させて信号端子３Ａ，３
Ｂ間を電気的に接続することにより容易にカスコード接
続が行える。その際には、各信号端子３Ａ，３Ｂ及び接
続具３０はマイクロストリップライン構造を有したまま
相互に接続されるので高周波特性に優れる。また両信号
端子３Ａ，３Ｂ間に接続具３０を貼り合わせる様な接触
は場所をとらずに行えるため、複数のこの種の電子モジ
ュールを高密度で実装できる。
０５Ａ，２０５Ｂの各信号端子３Ａ，３Ｂを一列に突き
合わせると共に、これらに同マイクロストリップライン
構造を有する接続具３０を接触させて信号端子３Ａ，３
Ｂ間を電気的に接続することにより容易にカスコード接
続が行える。その際には、各信号端子３Ａ，３Ｂ及び接
続具３０はマイクロストリップライン構造を有したまま
相互に接続されるので高周波特性に優れる。また両信号
端子３Ａ，３Ｂ間に接続具３０を貼り合わせる様な接触
は場所をとらずに行えるため、複数のこの種の電子モジ
ュールを高密度で実装できる。
【００２４】なお、マイクロストリップライン構造をな
す各信号端子３Ａ，３Ｂの背面導体としては、通常金属
製であるパケージブロック１の支持面を利用出来るが、
誘電体４の裏面に金属膜を設けても良い。また、図示の
各信号端子３Ａ，３Ｂは導体ストリップ３ａが上側にあ
るが、下側にあるように構成しても良い。この場合の接
続具３０はシャーシ５０との間に置かれる。
す各信号端子３Ａ，３Ｂの背面導体としては、通常金属
製であるパケージブロック１の支持面を利用出来るが、
誘電体４の裏面に金属膜を設けても良い。また、図示の
各信号端子３Ａ，３Ｂは導体ストリップ３ａが上側にあ
るが、下側にあるように構成しても良い。この場合の接
続具３０はシャーシ５０との間に置かれる。
【００２５】また本発明（６）のパッケージ構造は、上
記前提となる電子回路のパッケージ構造において、例え
ば図６に示す如く、１の信号端子３を誘電体４を挟んで
高さの異なるｎ段のリード端子３1 〜３n （但し、図は
ｎ＝２）に分岐させると共に、各リード端子３1 〜３n
をパッケージブロック１の外部に突出させたものであ
る。
記前提となる電子回路のパッケージ構造において、例え
ば図６に示す如く、１の信号端子３を誘電体４を挟んで
高さの異なるｎ段のリード端子３1 〜３n （但し、図は
ｎ＝２）に分岐させると共に、各リード端子３1 〜３n
をパッケージブロック１の外部に突出させたものであ
る。
【００２６】本発明（６）によれば、１の信号端子３が
高さの異なるｎ段のリード端子３1〜３n に分岐されて
いるので、モジュール実装の際には所望の高さのリード
端子を残して、その他のリード端子をカットすることに
より、任意高さの外部回路と容易に接続できる。好まし
くは、本発明（７）においては、上記本発明（１）〜
（６）において、例えば図１〜図６に示す如く、パッケ
ージブロック１の底面の、信号端子３を備える側面と平
行に、凹溝９を備える。
高さの異なるｎ段のリード端子３1〜３n に分岐されて
いるので、モジュール実装の際には所望の高さのリード
端子を残して、その他のリード端子をカットすることに
より、任意高さの外部回路と容易に接続できる。好まし
くは、本発明（７）においては、上記本発明（１）〜
（６）において、例えば図１〜図６に示す如く、パッケ
ージブロック１の底面の、信号端子３を備える側面と平
行に、凹溝９を備える。
【００２７】従って、シャーシ５０の表面に微妙な凹凸
があっても、パッケージブロック１の入出力端子の各下
面で確実にアースをとれ、信号端子３の高周波特性がよ
り確実なものとなる。なお、この様な凹溝９は、通常は
パッケージブロック１の底面のザグリ加工等により得ら
れるが、該ブロック底面の信号端子対応部を突出させる
（板などを貼る）ように加工しても良い。
があっても、パッケージブロック１の入出力端子の各下
面で確実にアースをとれ、信号端子３の高周波特性がよ
り確実なものとなる。なお、この様な凹溝９は、通常は
パッケージブロック１の底面のザグリ加工等により得ら
れるが、該ブロック底面の信号端子対応部を突出させる
（板などを貼る）ように加工しても良い。
【００２８】
【発明の実施の形態】以下、添付図面に従って本発明に
好適なる複数の実施の形態を詳細に説明する。なお、全
図を通して同一符号は同一又は相当部分を示すものとす
る。図１は第１の実施の形態によるパッケージ構造を説
明する図で、マイクロストリップライン構造からなるＲ
Ｆ端子がその端部に信号接続用のスルーホールを備える
場合を示している。
好適なる複数の実施の形態を詳細に説明する。なお、全
図を通して同一符号は同一又は相当部分を示すものとす
る。図１は第１の実施の形態によるパッケージ構造を説
明する図で、マイクロストリップライン構造からなるＲ
Ｆ端子がその端部に信号接続用のスルーホールを備える
場合を示している。
【００２９】図において、２０１は第１の実施の形態に
よる電子モジュール、１はパッケージブロック、２は蓋
部材、３はＲＦ（高周波信号用）端子、３ａはその導体
ストリップ、４はガラス又はセラミック等からなる誘電
体、７はスルーホール、９は凹溝、１０はマイクロ波回
路を搭載した内部基板、４０は外部のプリント基板、４
１は外部回路の導体ストリップ、５０はＡｌ等からなる
シャーシ（筐体）である。なお、電子モジュールの給電
（バイアス）用端子５については図を省略している。
よる電子モジュール、１はパッケージブロック、２は蓋
部材、３はＲＦ（高周波信号用）端子、３ａはその導体
ストリップ、４はガラス又はセラミック等からなる誘電
体、７はスルーホール、９は凹溝、１０はマイクロ波回
路を搭載した内部基板、４０は外部のプリント基板、４
１は外部回路の導体ストリップ、５０はＡｌ等からなる
シャーシ（筐体）である。なお、電子モジュールの給電
（バイアス）用端子５については図を省略している。
【００３０】パッケージブロック１は、例えば無酸素銅
の成形物からなり、表面に金メッキが施されている。蓋
部材２も同様である。このＲＦ端子３は、表面の導体ス
トリップ３ａと、背面の誘電体４とを含むマイクロスト
リップライン構造を備える。このマイクロストリップラ
イン構造の背面導体としては誘電体４とパッケージブロ
ック１との接触面を利用できるが、好ましくは、誘電体
４の下面に金属膜を形成し、これをパッケージブロック
１の支持面に接触させる。但し、背面導体はスルーホー
ル７や基板４０の導体ストリップ４１と接触しない様に
設けることは言うまでも無い。
の成形物からなり、表面に金メッキが施されている。蓋
部材２も同様である。このＲＦ端子３は、表面の導体ス
トリップ３ａと、背面の誘電体４とを含むマイクロスト
リップライン構造を備える。このマイクロストリップラ
イン構造の背面導体としては誘電体４とパッケージブロ
ック１との接触面を利用できるが、好ましくは、誘電体
４の下面に金属膜を形成し、これをパッケージブロック
１の支持面に接触させる。但し、背面導体はスルーホー
ル７や基板４０の導体ストリップ４１と接触しない様に
設けることは言うまでも無い。
【００３１】ＲＦ端子３の導体ストリップ３ａと内部基
板１０との間はワイヤボンディング等により接続され
る。一方、パッケージブロック１の外部に展開する導体
ストリップ３ａの先端部には誘電体４を下方に貫くスル
ーホール７（例えば径φ＝０．２ｍｍ）が設けられてい
る。スルーホール７の下端は誘電体４の下面より僅かに
突出しており、その端面には例えば金メッキが施されて
いる。一方、外部の導体ストリップ４１の表面にも金メ
ッキがされている。
板１０との間はワイヤボンディング等により接続され
る。一方、パッケージブロック１の外部に展開する導体
ストリップ３ａの先端部には誘電体４を下方に貫くスル
ーホール７（例えば径φ＝０．２ｍｍ）が設けられてい
る。スルーホール７の下端は誘電体４の下面より僅かに
突出しており、その端面には例えば金メッキが施されて
いる。一方、外部の導体ストリップ４１の表面にも金メ
ッキがされている。
【００３２】この様なモジュール２０１の実装の際に
は、各ＲＦ端子３のスルーホール７を各導体ストリップ
４１（例えば幅０．３６ｍｍ）の上に重ね合わせてこれ
らを圧着する。パッケージブロック１の寸法公差は±
０．１〜±０．０５ｍｍ程度であるため、各スルーホー
ル７は各導体ストリップ４１上に確実に圧着される。そ
の際には、ネジ止め部の穴に遊びを持たせておくこと
で、位置合わせを容易に行える。そして、この圧着後に
モジュール２０１をネジ止めする。
は、各ＲＦ端子３のスルーホール７を各導体ストリップ
４１（例えば幅０．３６ｍｍ）の上に重ね合わせてこれ
らを圧着する。パッケージブロック１の寸法公差は±
０．１〜±０．０５ｍｍ程度であるため、各スルーホー
ル７は各導体ストリップ４１上に確実に圧着される。そ
の際には、ネジ止め部の穴に遊びを持たせておくこと
で、位置合わせを容易に行える。そして、この圧着後に
モジュール２０１をネジ止めする。
【００３３】また、このパッケージブロック１の下面に
は、信号端子３を備える側壁と平行に凹溝９が設けられ
ている。このため、パッケージブロック１をネジ止めす
ると、その力は各信号端子３の存在するブロック下面に
集中する。従って、シャーシ５０の表面の微妙な凹凸や
モジュール実装作業のばらつき等によらず各信号端子３
の下部において確実なアース接触が得られ、十分な高周
波特性が得られる。
は、信号端子３を備える側壁と平行に凹溝９が設けられ
ている。このため、パッケージブロック１をネジ止めす
ると、その力は各信号端子３の存在するブロック下面に
集中する。従って、シャーシ５０の表面の微妙な凹凸や
モジュール実装作業のばらつき等によらず各信号端子３
の下部において確実なアース接触が得られ、十分な高周
波特性が得られる。
【００３４】なお、この第１の実施の形態ではＤＣ〜１
０ＧＨZ 付近で使用する場合に、公称値からの損失の増
加が０．０２ｄＢ以下の特性が得られた。図２は第２の
実施の形態によるパッケージ構造を説明する図で、ＲＦ
端子が同軸線構造のパイプケーブルよりなる場合を示し
ている。図において、２０２は第２の実施の形態による
電子モジュールである。
０ＧＨZ 付近で使用する場合に、公称値からの損失の増
加が０．０２ｄＢ以下の特性が得られた。図２は第２の
実施の形態によるパッケージ構造を説明する図で、ＲＦ
端子が同軸線構造のパイプケーブルよりなる場合を示し
ている。図において、２０２は第２の実施の形態による
電子モジュールである。
【００３５】このＲＦ端子３は、中心導体８ａと中間の
誘電体８ｂと外部導体８ｃとからなる同軸線構造（パイ
プケーブル）を備えており、パッケージブロック１の外
部に展開するパイプケーブルの先端部分が下方に屈曲さ
れている。外部導体８ｃはパッケージブロック１の支持
面（アース）にろう付けされており、同軸線路としての
所要の特性インピーダンス（例えば５０Ω）が得られ
る。また、下方に屈曲された中心導体８ａの端部はパイ
プケーブルの端面よりも僅かに突出しており、該中心導
体８ａには金メッキが施されている。一方、外部の導体
ストリップ４１の表面にも金メッキがされている。
誘電体８ｂと外部導体８ｃとからなる同軸線構造（パイ
プケーブル）を備えており、パッケージブロック１の外
部に展開するパイプケーブルの先端部分が下方に屈曲さ
れている。外部導体８ｃはパッケージブロック１の支持
面（アース）にろう付けされており、同軸線路としての
所要の特性インピーダンス（例えば５０Ω）が得られ
る。また、下方に屈曲された中心導体８ａの端部はパイ
プケーブルの端面よりも僅かに突出しており、該中心導
体８ａには金メッキが施されている。一方、外部の導体
ストリップ４１の表面にも金メッキがされている。
【００３６】この様なモジュール２０２の実装の際に
は、各ＲＦ端子３の各中心導体８ａを各導体ストリップ
４１の上に重ね合わせてこれらを圧着する。その際に
は、パイプケーブルの柔軟性により各中心導体８ａの先
端部は各導体ストリップ４１上に十分な接触をもつ。そ
して、この圧着後にモジュール２０２をネジ止めする。
なお、この第２の実施の形態では、ＤＣ〜１２ＧＨZ 付
近で使用する場合に十分な接続特性が得られた。
は、各ＲＦ端子３の各中心導体８ａを各導体ストリップ
４１の上に重ね合わせてこれらを圧着する。その際に
は、パイプケーブルの柔軟性により各中心導体８ａの先
端部は各導体ストリップ４１上に十分な接触をもつ。そ
して、この圧着後にモジュール２０２をネジ止めする。
なお、この第２の実施の形態では、ＤＣ〜１２ＧＨZ 付
近で使用する場合に十分な接続特性が得られた。
【００３７】図３は第３の実施の形態によるパッケージ
構造を説明する図で、パッケージブロック１の信号端子
面が斜面に形成されている場合を示している。図におい
て、２０３は第３の実施の形態による電子モジュールで
ある。この信号端子３Ａ／３Ｂは、パッケージブロック
１の側壁に、誘電体４で囲まれた導体ストリップ３ａを
埋設すると共に、該側壁の外側面がパッケージブロック
１の高さ方向に傾きを有する斜面に形成されている。
構造を説明する図で、パッケージブロック１の信号端子
面が斜面に形成されている場合を示している。図におい
て、２０３は第３の実施の形態による電子モジュールで
ある。この信号端子３Ａ／３Ｂは、パッケージブロック
１の側壁に、誘電体４で囲まれた導体ストリップ３ａを
埋設すると共に、該側壁の外側面がパッケージブロック
１の高さ方向に傾きを有する斜面に形成されている。
【００３８】好ましくは、導体ストリップ３ａの先端部
に図示の如く金属（金メッキされた）の平板素片１１
を、斜面と平行に、かつ該斜面より僅かに突出させて設
ける。こうすれば、モジュール間の寸法誤差によらず、
各平板素片１１間の十分な接触が得られる。又は導体ス
トリップ３ａそのものを太めにすれば、その斜面の面積
は大きいので、平板素片１１を設けなくても十分な面積
の接触面が得られる。
に図示の如く金属（金メッキされた）の平板素片１１
を、斜面と平行に、かつ該斜面より僅かに突出させて設
ける。こうすれば、モジュール間の寸法誤差によらず、
各平板素片１１間の十分な接触が得られる。又は導体ス
トリップ３ａそのものを太めにすれば、その斜面の面積
は大きいので、平板素片１１を設けなくても十分な面積
の接触面が得られる。
【００３９】ところで、この例の導体ストリップ３ａ
は、誘電体４を介してその周囲をパッケージブロック１
の支持面（アース）により囲まれており、一種の同軸
（パイプ）ケーブルと考えることができる。また、誘電
体４の断面を横長に設ければ一種のマイクロストリップ
ラインと考えることも可能である。上記何れにしても、
堅固で、高周波特性、耐雑音性に優れた接続構造が得ら
れる。
は、誘電体４を介してその周囲をパッケージブロック１
の支持面（アース）により囲まれており、一種の同軸
（パイプ）ケーブルと考えることができる。また、誘電
体４の断面を横長に設ければ一種のマイクロストリップ
ラインと考えることも可能である。上記何れにしても、
堅固で、高周波特性、耐雑音性に優れた接続構造が得ら
れる。
【００４０】この様な複数の電子モジュール２０３Ａ，
２０３Ｂの各斜面を重ね合わせることで、容易にカスコ
ード接続が行える。カスコード接続の際には、既に位置
決めされたモジュール２０３Ａの各ＲＦ端子３Ｂにモジ
ュール２０３Ｂの各ＲＦ端子３Ａを重ね合わせてモジュ
ール２０３Ｂをネジ止めする。電子モジュール２０３
Ａ，２０３Ｂの如く信号入出力の両側面が平行な斜面に
形成されている場合は、多数の電子モジュールを上記と
同じ方法でカスコード接続できる。なお、電子モジュー
ル２０３Ａの左側面、及び電子モジュール２０３Ｂの右
側面については上記図１／図２等に示した様な外部のプ
リント基板４０に接続し易い信号端子構造としても良
い。
２０３Ｂの各斜面を重ね合わせることで、容易にカスコ
ード接続が行える。カスコード接続の際には、既に位置
決めされたモジュール２０３Ａの各ＲＦ端子３Ｂにモジ
ュール２０３Ｂの各ＲＦ端子３Ａを重ね合わせてモジュ
ール２０３Ｂをネジ止めする。電子モジュール２０３
Ａ，２０３Ｂの如く信号入出力の両側面が平行な斜面に
形成されている場合は、多数の電子モジュールを上記と
同じ方法でカスコード接続できる。なお、電子モジュー
ル２０３Ａの左側面、及び電子モジュール２０３Ｂの右
側面については上記図１／図２等に示した様な外部のプ
リント基板４０に接続し易い信号端子構造としても良
い。
【００４１】図４は第４の実施の形態によるパッケージ
構造を説明する図で、マイクロストリップライン構造か
らなる各信号端子３をパッケージブロック１の相対向す
る側面に夫々上下反対向きで突出させて設けた場合を示
している。図において、２０４は第４の実施の形態によ
る電子モジュールである。各ＲＦ端子３は、表面の導体
ストリップ３ａと、背面の誘電体４とを含むマイクロス
トリップライン構造を備えると共に、パッケージブロッ
ク１の一方の側面のＲＦ端子３Ａはその導体ストリップ
３ａが上向き、かつ他方の側面のＲＦ端子３Ｂはその導
体ストリップ３ａが下向きとなる様に夫々設けられてい
る。この場合に、両導体ストリップ３ａの位置（高さ
等）が同一となる様に設けられる。また各信号端子３
Ａ，３Ｂの背面導体としては、パケージブロック１の支
持面を利用出来るが、誘電体４の裏面に金属膜を設けて
も良い。
構造を説明する図で、マイクロストリップライン構造か
らなる各信号端子３をパッケージブロック１の相対向す
る側面に夫々上下反対向きで突出させて設けた場合を示
している。図において、２０４は第４の実施の形態によ
る電子モジュールである。各ＲＦ端子３は、表面の導体
ストリップ３ａと、背面の誘電体４とを含むマイクロス
トリップライン構造を備えると共に、パッケージブロッ
ク１の一方の側面のＲＦ端子３Ａはその導体ストリップ
３ａが上向き、かつ他方の側面のＲＦ端子３Ｂはその導
体ストリップ３ａが下向きとなる様に夫々設けられてい
る。この場合に、両導体ストリップ３ａの位置（高さ
等）が同一となる様に設けられる。また各信号端子３
Ａ，３Ｂの背面導体としては、パケージブロック１の支
持面を利用出来るが、誘電体４の裏面に金属膜を設けて
も良い。
【００４２】この様な複数の電子モジュール２０４Ａ，
２０４ＢのＲＦ端子３ＡとＲＦ端子３Ｂとを重ね合わせ
ることで、容易にカスコード接続が行える。カスコード
接続の際には、既に位置決めされたモジュール２０４Ｂ
のＲＦ端子３Ａの上にモジュール２０４ＡのＲＦ端子３
Ｂを重ね合わせて、モジュール２０４Ａをネジ止めす
る。
２０４ＢのＲＦ端子３ＡとＲＦ端子３Ｂとを重ね合わせ
ることで、容易にカスコード接続が行える。カスコード
接続の際には、既に位置決めされたモジュール２０４Ｂ
のＲＦ端子３Ａの上にモジュール２０４ＡのＲＦ端子３
Ｂを重ね合わせて、モジュール２０４Ａをネジ止めす
る。
【００４３】なお、各モジュール２０４Ａ，２０４Ｂの
寸法誤差や、シャーシ５０の表面の微妙な凹凸等によ
り、ＲＦ端子３Ａ，３Ｂ間に接触不良が生じる心配があ
る場合には、上下の導体ストリップ３ａ間に柔軟性のあ
る金リボン６等を挟み込むことが可能である。金リボン
や金ブロックは厚さ１０μｍからのものが豊富に存在し
ており、任意に選択できる。
寸法誤差や、シャーシ５０の表面の微妙な凹凸等によ
り、ＲＦ端子３Ａ，３Ｂ間に接触不良が生じる心配があ
る場合には、上下の導体ストリップ３ａ間に柔軟性のあ
る金リボン６等を挟み込むことが可能である。金リボン
や金ブロックは厚さ１０μｍからのものが豊富に存在し
ており、任意に選択できる。
【００４４】図５は第５の実施の形態によるパッケージ
構造を説明する図で、マイクロストリップライン構造か
らなる信号端子３をパッケージブロック１の側面より突
出させて設けた場合を示している。図において、２０５
は第５の実施の形態による電子モジュールである。ＲＦ
端子３Ａ，３Ｂは、表面の導体ストリップ３ａと背面の
誘電体４とを含むマイクロストリップライン構造を備
え、この例ではパッケージブロック１の相対向する側面
におけるＲＦ端子３Ａ，３Ｂの配置が対称となる様に設
けられている。また各信号端子３Ａ，３Ｂの背面導体と
しては、パケージブロック１の支持面を利用出来るが、
誘電体４の裏面に金属膜を設けても良い。
構造を説明する図で、マイクロストリップライン構造か
らなる信号端子３をパッケージブロック１の側面より突
出させて設けた場合を示している。図において、２０５
は第５の実施の形態による電子モジュールである。ＲＦ
端子３Ａ，３Ｂは、表面の導体ストリップ３ａと背面の
誘電体４とを含むマイクロストリップライン構造を備
え、この例ではパッケージブロック１の相対向する側面
におけるＲＦ端子３Ａ，３Ｂの配置が対称となる様に設
けられている。また各信号端子３Ａ，３Ｂの背面導体と
しては、パケージブロック１の支持面を利用出来るが、
誘電体４の裏面に金属膜を設けても良い。
【００４５】この様な複数の電子モジュール２０５Ａ，
２０５ＢのＲＦ端子３ＡとＲＦ端子３Ｂとを突き合わせ
ることで、容易にカスコード接続が行える。カスコード
接続の際には、既に位置決めされたモジュール２０５Ｂ
のＲＦ端子３Ａの先端部にモジュール２０５ＡのＲＦ端
子３Ｂの先端部を突き合わせてモジュール２０５Ａをネ
ジ止めする。更に、両ＲＦ端子３Ａ，３Ｂ間に後述の接
続具３０を架け渡し、該接続具３０を下部の支持基板４
０Ａを介してシャーシ５０にネジ止めする。
２０５ＢのＲＦ端子３ＡとＲＦ端子３Ｂとを突き合わせ
ることで、容易にカスコード接続が行える。カスコード
接続の際には、既に位置決めされたモジュール２０５Ｂ
のＲＦ端子３Ａの先端部にモジュール２０５ＡのＲＦ端
子３Ｂの先端部を突き合わせてモジュール２０５Ａをネ
ジ止めする。更に、両ＲＦ端子３Ａ，３Ｂ間に後述の接
続具３０を架け渡し、該接続具３０を下部の支持基板４
０Ａを介してシャーシ５０にネジ止めする。
【００４６】図５（Ｄ）に接続具３０の斜視図を示す。
この接続具３０は、表面の導体ストリップ３ａと、背面
の誘電体４とを含むマイクロストリップライン構造を備
えており、これらが金属製ブロック３１（背面導体）に
より固定されている。使用の際には、接続具３０の各導
体ストリップ３ａをＲＦ端子３Ａ，３Ｂの各付き合わせ
部に重ね合わせて、これらの間の電気的接触を得る。
この接続具３０は、表面の導体ストリップ３ａと、背面
の誘電体４とを含むマイクロストリップライン構造を備
えており、これらが金属製ブロック３１（背面導体）に
より固定されている。使用の際には、接続具３０の各導
体ストリップ３ａをＲＦ端子３Ａ，３Ｂの各付き合わせ
部に重ね合わせて、これらの間の電気的接触を得る。
【００４７】なお、上記ブロック３１を金属製とする代
わりに、支持基板４０Ａを金属製（即ち、ＲＦ端子３
Ａ，３Ｂに対する背面導体）としても良い。図６は第６
の実施の形態によるパッケージ構造を説明する図で、１
の信号端子を高さの異なるｎ段のリード端子に分岐させ
て、これらをパッケージブロックの外部に突出させた場
合を示している。図において、２０６は第６の実施の形
態による電子モジュールである。
わりに、支持基板４０Ａを金属製（即ち、ＲＦ端子３
Ａ，３Ｂに対する背面導体）としても良い。図６は第６
の実施の形態によるパッケージ構造を説明する図で、１
の信号端子を高さの異なるｎ段のリード端子に分岐させ
て、これらをパッケージブロックの外部に突出させた場
合を示している。図において、２０６は第６の実施の形
態による電子モジュールである。
【００４８】このＲＦ端子３Ａ／３Ｂは、１の信号端子
を誘電体４を挟んで高さの異なるｎ段のリード端子３1
〜３n （但し、図はｎ＝２）に分岐させ、これらをパッ
ケージブロック１の外部に突出させた構造を備える。こ
の様な電子モジュール２０６の実装の際には、必要な高
さのリード端子を残して、他のリード端子を切断するこ
とにより、様々な高さの外部回路（プリント基板，他の
モジュール等）と容易に接続できる。
を誘電体４を挟んで高さの異なるｎ段のリード端子３1
〜３n （但し、図はｎ＝２）に分岐させ、これらをパッ
ケージブロック１の外部に突出させた構造を備える。こ
の様な電子モジュール２０６の実装の際には、必要な高
さのリード端子を残して、他のリード端子を切断するこ
とにより、様々な高さの外部回路（プリント基板，他の
モジュール等）と容易に接続できる。
【００４９】例えば、モジュール２０６のＲＦ端子３Ａ
については、例えば外部のプリント基板４０と接続する
ために、高い方のリード端子３1 をカットして残りの低
い方のリード端子３2 を導体ストリップ４１との接続に
利用する。またＲＦ端子３Ｂについては、例えば図５の
タイプの電子モジュール２０５とカスコード接続するた
めに、低い方のリード端子３2 をカットして残りの高い
方のリード端子３1 をモジュール２０５の導体ストリッ
プ３ａとの接続に利用する。
については、例えば外部のプリント基板４０と接続する
ために、高い方のリード端子３1 をカットして残りの低
い方のリード端子３2 を導体ストリップ４１との接続に
利用する。またＲＦ端子３Ｂについては、例えば図５の
タイプの電子モジュール２０５とカスコード接続するた
めに、低い方のリード端子３2 をカットして残りの高い
方のリード端子３1 をモジュール２０５の導体ストリッ
プ３ａとの接続に利用する。
【００５０】従って、従来の様に、一々シャーシ（筐
体）５０を削って信号端子の高さを合わせる必要は無く
なり、筐体加工及び実装コストが大幅に軽減される。な
お、上記各実施の形態ではマイクロ波回路への適用例を
のべたが、本発明は入出力信号に高周波特性を要求され
るあらゆる電子回路のパッケージ構造に適用できる。
体）５０を削って信号端子の高さを合わせる必要は無く
なり、筐体加工及び実装コストが大幅に軽減される。な
お、上記各実施の形態ではマイクロ波回路への適用例を
のべたが、本発明は入出力信号に高周波特性を要求され
るあらゆる電子回路のパッケージ構造に適用できる。
【００５１】また、上記本発明に好適なる複数の実施の
形態を述べたが、本発明思想を逸脱しない範囲内で、各
部の形状、構造、及びこれらの組合せの様々な変更が行
えることは言うまでも無い。
形態を述べたが、本発明思想を逸脱しない範囲内で、各
部の形状、構造、及びこれらの組合せの様々な変更が行
えることは言うまでも無い。
【００５２】
【発明の効果】以上述べた如く本発明によれば、電子モ
ジュールの主信号端子構造を改善したことにより、プリ
ント基板又はモジュール同志を接続する場合の手間が大
幅に軽減される他、モジュールの取り外しも容易に行え
る。またモジュールの実装スペースも少なくできる。
ジュールの主信号端子構造を改善したことにより、プリ
ント基板又はモジュール同志を接続する場合の手間が大
幅に軽減される他、モジュールの取り外しも容易に行え
る。またモジュールの実装スペースも少なくできる。
【図１】図１は第１の実施の形態によるパッケージ構造
を説明する図である。
を説明する図である。
【図２】図２は第２の実施の形態によるパッケージ構造
を説明する図である。
を説明する図である。
【図３】図３は第３の実施の形態によるパッケージ構造
を説明する図である。
を説明する図である。
【図４】図４は第４の実施の形態によるパッケージ構造
を説明する図である。
を説明する図である。
【図５】図５は第５の実施の形態によるパッケージ構造
を説明する図である。
を説明する図である。
【図６】図６は第６の実施の形態によるパッケージ構造
を説明する図である。
を説明する図である。
【図７】図７は従来技術を説明する図（１）である。
【図８】図８は従来技術を説明する図（２）である。
１ パッケージブロック ２ 蓋部材 ３ ＲＦ端子 ３ａ 導体ストリップ ４ 誘電体 ５ 給電（バイアス）用端子 ６ 金リボン ７ スルーホール ８ａ 中心導体 ８ｂ 誘電体 ８ｃ 外部導体 ９ 凹溝 １０ 内部基板 １１ 平板素片 ３０ 接続具 ３１ 金属製ブロック ４０ プリント基板 ４１ 導体ストリップ ５０ シャーシ（筐体） １０１，１０２，２０１〜２０６ 電子モジュール
Claims (7)
- 【請求項１】 電子回路を収容可能なパッケージブロッ
クと、該パッケージブロックの側面に設けられ、前記電
子回路の主信号を外部回路に電気的に接続するための信
号端子とを備える電子回路のパッケージ構造において、 前記信号端子を表面の導体ストリップと背面の誘電体と
を含むマイクロストリップライン構造となすと共に、パ
ッケージブロックの外部に展開する前記導体ストリップ
の先端部に前記誘電体を下方に貫くスルーホールが接続
されていることを特徴とするパッケージ構造。 - 【請求項２】 電子回路を収容可能なパッケージブロッ
クと、該パッケージブロックの側面に設けられ、前記電
子回路の主信号を外部回路に電気的に接続するための信
号端子とを備える電子回路のパッケージ構造において、 前記信号端子を中心導体と誘電体と外部導体とからなる
同軸線構造となすと共に、パッケージブロックの外部に
展開する前記同軸線の先端部分が該同軸線の下方に屈曲
されていることを特徴とするパッケージ構造。 - 【請求項３】 電子回路を収容可能なパッケージブロッ
クと、該パッケージブロックの側面に設けられ、前記電
子回路の主信号を外部回路に電気的に接続するための信
号端子とを備える電子回路のパッケージ構造において、 前記パッケージブロックの少なくとも１の側壁に、誘電
体で囲まれた導体ストリップの信号端子を埋設すると共
に、該側壁の外側面が前記パッケージブロックの高さ方
向に傾きを有する斜面に形成されていることを特徴とす
るパッケージ構造。 - 【請求項４】 電子回路を収容可能なパッケージブロッ
クと、該パッケージブロックの側面に設けられ、前記電
子回路の主信号を外部回路に電気的に接続するための信
号端子とを備える電子回路のパッケージ構造において、 前記パッケージブロックの相対向する両側壁に、表面の
導体ストリップと背面の誘電体とを含むマイクロストリ
ップライン構造の各信号端子を、前記両側壁につき対称
位置でかつ各導体ストリップが上下逆向きとなる様に夫
々突出させて設けたことを特徴とするパッケージ構造。 - 【請求項５】 電子回路を収容可能なパッケージブロッ
クと、該パッケージブロックの側面に設けられ、前記電
子回路の主信号を外部回路に電気的に接続するための信
号端子とを備える電子回路のパッケージ構造において、 前記信号端子を表面の導体ストリップと背面の誘電体と
を含むマイクロストリップライン構造となすと共に、該
信号端子を前記パッケージブロックの側面に突出させて
設けたことを特徴とするパッケージ構造。 - 【請求項６】 電子回路を収容可能なパッケージブロッ
クと、該パッケージブロックの側面に設けられ、前記電
子回路の主信号を外部回路に電気的に接続するための信
号端子とを備える電子回路のパッケージ構造において、 １の信号端子を誘電体を挟んで高さの異なるｎ段のリー
ド端子に分岐させると共に、各リード端子をパッケージ
ブロックの外部に突出させたことを特徴とするパッケー
ジ構造。 - 【請求項７】 パッケージブロック底面の、信号端子を
備える側面と平行に、凹溝を備えることを特徴とする請
求項１乃至６の何れか１に記載のパッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9202993A JPH1154657A (ja) | 1997-07-29 | 1997-07-29 | 電子回路のパッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9202993A JPH1154657A (ja) | 1997-07-29 | 1997-07-29 | 電子回路のパッケージ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154657A true JPH1154657A (ja) | 1999-02-26 |
Family
ID=16466565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9202993A Withdrawn JPH1154657A (ja) | 1997-07-29 | 1997-07-29 | 電子回路のパッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154657A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004068580A1 (ja) * | 2003-01-31 | 2004-08-12 | Ai Electronics Ltd. | 高周波回路用パッケージ及びその実装構造 |
| JP2011003589A (ja) * | 2009-06-16 | 2011-01-06 | Kyocera Corp | 電子部品収納用パッケージ、および電子装置 |
-
1997
- 1997-07-29 JP JP9202993A patent/JPH1154657A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004068580A1 (ja) * | 2003-01-31 | 2004-08-12 | Ai Electronics Ltd. | 高周波回路用パッケージ及びその実装構造 |
| JP2011003589A (ja) * | 2009-06-16 | 2011-01-06 | Kyocera Corp | 電子部品収納用パッケージ、および電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6364713B1 (en) | Electrical connector adapter assembly | |
| US5552752A (en) | Microwave vertical interconnect through circuit with compressible conductor | |
| JP4608526B2 (ja) | 高密度の電気コネクタ | |
| US6659784B1 (en) | Connector with switching device | |
| JP3252605B2 (ja) | 電子部品及びその製造方法 | |
| US7011556B2 (en) | Contact module, connector and method of producing said contact module | |
| JPH09501269A (ja) | モノリシックマイクロ波／ミリメートル波集積回路の三次元パッケージ | |
| JP2005513761A (ja) | 混合した信号印刷配線板に対する簡単なアセンブリの廉価で大型のｒｆハイブリッドパッケージ | |
| US6666693B2 (en) | Surface-mounted right-angle electrical connector | |
| US6186816B1 (en) | Electrical connector | |
| US6876085B1 (en) | Signal layer interconnect using tapered traces | |
| JPH1154657A (ja) | 電子回路のパッケージ構造 | |
| JPH08250911A (ja) | 高周波気密モジュール | |
| JP3277208B2 (ja) | 平面実装用コネクタ | |
| JP3899578B2 (ja) | 高周波回路およびマイクロ波回路 | |
| JPH02250388A (ja) | 混成集積回路 | |
| JP2001052819A (ja) | フランジ付き高周波コネクタ | |
| JP2001210432A (ja) | マイクロストリップコネクタ | |
| JP4541273B2 (ja) | 回路モジュール | |
| KR100356995B1 (ko) | 패드 결합 요홈이 형성된 회로기판 | |
| JPH08306410A (ja) | 平行ストリップラインケーブルの接続端子 | |
| JPH0451475A (ja) | マイクロストリップライン用コネクタ | |
| JPH0326642Y2 (ja) | ||
| KR200340623Y1 (ko) | 사운드 익사이터의 전도성 스텁 | |
| JPH0528917B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |