JPH1154918A - 厚膜多層回路基板およびその製造方法 - Google Patents
厚膜多層回路基板およびその製造方法Info
- Publication number
- JPH1154918A JPH1154918A JP9212238A JP21223897A JPH1154918A JP H1154918 A JPH1154918 A JP H1154918A JP 9212238 A JP9212238 A JP 9212238A JP 21223897 A JP21223897 A JP 21223897A JP H1154918 A JPH1154918 A JP H1154918A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- thick
- alignment mark
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000007650 screen-printing Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 abstract description 78
- 239000000919 ceramic Substances 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 101
- 239000010408 film Substances 0.000 description 71
- 238000007639 printing Methods 0.000 description 41
- 238000010304 firing Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- IHWJXGQYRBHUIF-UHFFFAOYSA-N [Ag].[Pt] Chemical compound [Ag].[Pt] IHWJXGQYRBHUIF-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910001597 celsian Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 アライメントマークのかすれのない厚膜多層
印刷基板、およびその製造方法を提供する。 【解決手段】 アライメントマーク２２は、多層構造の
厚膜回路を構成する厚膜層のうちの少なくとも１つと同
時に形成された嵩上げ層２０の上に形成されているの
で、そのアライメントマーク２２と同時にスクリーン印
刷する厚膜層の印刷面とそのアライメントマーク２２の
印刷面との高さの差が小さくなり、アライメントマーク
２２のかすれの発生が好適に防止される。したがって、
厚膜多層回路基板１０の歩留りが向上する。
印刷基板、およびその製造方法を提供する。 【解決手段】 アライメントマーク２２は、多層構造の
厚膜回路を構成する厚膜層のうちの少なくとも１つと同
時に形成された嵩上げ層２０の上に形成されているの
で、そのアライメントマーク２２と同時にスクリーン印
刷する厚膜層の印刷面とそのアライメントマーク２２の
印刷面との高さの差が小さくなり、アライメントマーク
２２のかすれの発生が好適に防止される。したがって、
厚膜多層回路基板１０の歩留りが向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、多層構造の厚膜回
路とアライメントマークとを基板上に有する厚膜多層回
路基板において、そのアライメントマークの印刷時にお
けるかすれを防止する技術に関するものである。
路とアライメントマークとを基板上に有する厚膜多層回
路基板において、そのアライメントマークの印刷時にお
けるかすれを防止する技術に関するものである。
【０００２】
【従来の技術】基板の一面にスクリーン印刷を複数回施
すことによって複数種類の厚膜パターンが順次積層され
た多層構造の厚膜回路を有する厚膜多層回路基板に対し
て、部品自動搭載機に基板の基準位置を認識させるため
のアライメントマークを、その基板の一面のうちその厚
膜回路が形成されていない部分に付すことが求められて
いる。上記のアライメントマークはチップ状半導体部
品、チップ状コンデンサ、チップ状抵抗、チップ状コイ
ルなどの電子回路部品を基板に搭載するための位置の基
準点となるものである一方で、その電子回路部品を載置
して接続するための部品搭載用のパッドは、一般に、上
記多層構造の厚膜回路のうちの最上層導体の一部に設け
られるものであるから、部品搭載用のパッドとアライメ
ントマークとの間の位置精度を高めるために、上記アラ
イメントマークは、最上層導体のパターンと同じマスク
或いは製版の一部にパターン形成され、その最上層導体
を印刷するスクリーン印刷によって同時に形成されるこ
とが望まれる。
すことによって複数種類の厚膜パターンが順次積層され
た多層構造の厚膜回路を有する厚膜多層回路基板に対し
て、部品自動搭載機に基板の基準位置を認識させるため
のアライメントマークを、その基板の一面のうちその厚
膜回路が形成されていない部分に付すことが求められて
いる。上記のアライメントマークはチップ状半導体部
品、チップ状コンデンサ、チップ状抵抗、チップ状コイ
ルなどの電子回路部品を基板に搭載するための位置の基
準点となるものである一方で、その電子回路部品を載置
して接続するための部品搭載用のパッドは、一般に、上
記多層構造の厚膜回路のうちの最上層導体の一部に設け
られるものであるから、部品搭載用のパッドとアライメ
ントマークとの間の位置精度を高めるために、上記アラ
イメントマークは、最上層導体のパターンと同じマスク
或いは製版の一部にパターン形成され、その最上層導体
を印刷するスクリーン印刷によって同時に形成されるこ
とが望まれる。
【０００３】
【発明が解決しようとする課題】ところで、従来では、
最上層導体を印刷するスクリーン印刷によって、基板の
一面のうち該厚膜回路が形成されていない部分に、アラ
イメントマークパターンの導体厚膜材料が直接塗布され
ていた。しかし、最上層導体はすでに印刷されている下
側導体や絶縁層などの上に積層されるのに対して上記ア
ライメントマークは基板に直接印刷されることから、最
上層導体の印刷面とアライメントマークの印刷面との高
さの差が発生するので、そのアライメントマーク付近に
おいて製版の印刷面への接触が不十分となり、アライメ
ントマークのかすれが発生するという不都合があった。
このようなアライメントマークのかすれは、部品自動搭
載機の部品搭載基準位置の認識を不安定とすることか
ら、基板の歩留りを低下させる一因となっていた。
最上層導体を印刷するスクリーン印刷によって、基板の
一面のうち該厚膜回路が形成されていない部分に、アラ
イメントマークパターンの導体厚膜材料が直接塗布され
ていた。しかし、最上層導体はすでに印刷されている下
側導体や絶縁層などの上に積層されるのに対して上記ア
ライメントマークは基板に直接印刷されることから、最
上層導体の印刷面とアライメントマークの印刷面との高
さの差が発生するので、そのアライメントマーク付近に
おいて製版の印刷面への接触が不十分となり、アライメ
ントマークのかすれが発生するという不都合があった。
このようなアライメントマークのかすれは、部品自動搭
載機の部品搭載基準位置の認識を不安定とすることか
ら、基板の歩留りを低下させる一因となっていた。
【０００４】本発明は、以上の事情を背景として為され
たものであり、その目的とするところは、アライメント
マークのかすれのない厚膜多層印刷基板、およびその製
造方法を提供することにある。
たものであり、その目的とするところは、アライメント
マークのかすれのない厚膜多層印刷基板、およびその製
造方法を提供することにある。
【０００５】
【課題を解決するための第１の手段】かかる目的を達成
するための本第１発明の要旨とするところは、基板と、
その基板の一面にスクリーン印刷を複数回施すことによ
って複数種類の厚膜パターンが順次積層された多層構造
の厚膜回路と、その基板の一面のうち該厚膜回路が形成
されていない部分において前記複数回のうちのいずれか
のスクリーン印刷により同時に厚膜印刷されたアライメ
ントマークとを、備えた厚膜多層回路基板であって、そ
のアライメントマークは、前記基板の一面から厚み方向
に嵩上げされた嵩上げ層の上に形成されていることにあ
る。
するための本第１発明の要旨とするところは、基板と、
その基板の一面にスクリーン印刷を複数回施すことによ
って複数種類の厚膜パターンが順次積層された多層構造
の厚膜回路と、その基板の一面のうち該厚膜回路が形成
されていない部分において前記複数回のうちのいずれか
のスクリーン印刷により同時に厚膜印刷されたアライメ
ントマークとを、備えた厚膜多層回路基板であって、そ
のアライメントマークは、前記基板の一面から厚み方向
に嵩上げされた嵩上げ層の上に形成されていることにあ
る。
【０００６】
【第１発明の効果】このようにすれば、上記厚膜多層回
路基板のアライメントマークは、前記基板の一面から厚
み方向に嵩上げされた嵩上げ層の上に形成されているの
で、そのアライメントマークと同時にスクリーン印刷す
る厚膜層の印刷面とそのアライメントマークの印刷面と
の高さの差が小さくなり、アライメントマークのかすれ
の発生が好適に防止される。
路基板のアライメントマークは、前記基板の一面から厚
み方向に嵩上げされた嵩上げ層の上に形成されているの
で、そのアライメントマークと同時にスクリーン印刷す
る厚膜層の印刷面とそのアライメントマークの印刷面と
の高さの差が小さくなり、アライメントマークのかすれ
の発生が好適に防止される。
【０００７】
【課題を解決するための第２の手段】また、上記第１発
明の厚膜多層回路基板を好適に製造するための方法の要
旨とするところは、基板と、その基板の一面にスクリー
ン印刷を複数回施すことによって複数種類の厚膜パター
ンが順次積層された多層構造の厚膜回路と、その基板の
一面のうち該厚膜回路が形成されていない部分において
前記複数回のうちのいずれかのスクリーン印刷により同
時に厚膜印刷されたアライメントマークとを、備えた厚
膜多層回路基板を製造する方法であって、前記アライメ
ントマークの下側に位置する嵩上げ層を形成する工程を
含むことにある。
明の厚膜多層回路基板を好適に製造するための方法の要
旨とするところは、基板と、その基板の一面にスクリー
ン印刷を複数回施すことによって複数種類の厚膜パター
ンが順次積層された多層構造の厚膜回路と、その基板の
一面のうち該厚膜回路が形成されていない部分において
前記複数回のうちのいずれかのスクリーン印刷により同
時に厚膜印刷されたアライメントマークとを、備えた厚
膜多層回路基板を製造する方法であって、前記アライメ
ントマークの下側に位置する嵩上げ層を形成する工程を
含むことにある。
【０００８】
【第２発明の効果】このようにすれば、アライメントマ
ークの下側に位置する嵩上げ層を形成する工程により、
アライメントマークの印刷面の高さが基板面よりも嵩上
げされているので、そのアライメントマークと同時にス
クリーン印刷する厚膜層の印刷面とそのアライメントマ
ークの印刷面との高さの差が小さくなり、アライメント
マークのかすれの発生が好適に防止される。
ークの下側に位置する嵩上げ層を形成する工程により、
アライメントマークの印刷面の高さが基板面よりも嵩上
げされているので、そのアライメントマークと同時にス
クリーン印刷する厚膜層の印刷面とそのアライメントマ
ークの印刷面との高さの差が小さくなり、アライメント
マークのかすれの発生が好適に防止される。
【０００９】
【発明の他の態様】ここで、好適には、前記第１発明に
おいて、前記嵩上げ層は、前記多層構造の厚膜回路を構
成する厚膜層のうちの少なくとも１つと同時に形成され
たものである。このようにすれば、嵩上げ層を形成する
ためだけの作業をさらに設ける必要がなく、それまでの
多層構造の厚膜回路を構成する厚膜層のうちの少なくと
も１つを形成する作業によって構成されるので、工程が
複雑とならない利点がある。
おいて、前記嵩上げ層は、前記多層構造の厚膜回路を構
成する厚膜層のうちの少なくとも１つと同時に形成され
たものである。このようにすれば、嵩上げ層を形成する
ためだけの作業をさらに設ける必要がなく、それまでの
多層構造の厚膜回路を構成する厚膜層のうちの少なくと
も１つを形成する作業によって構成されるので、工程が
複雑とならない利点がある。
【００１０】また、好適には、前記第１発明および第２
発明において、前記アライメントマークは、前記多層構
造の厚膜回路を構成するためのスクリーン印刷が複数回
施されることにより複数の厚膜層からに構成され、その
複数の厚膜層のうちの少なくとも最上層が前記アライメ
ントマークを示すパターンに形成される。このようにす
れば、厚膜多層回路基板を構成するためのスクリーン印
刷によりアライメントマークが構成されるので、工程が
複雑とならない利点がある。
発明において、前記アライメントマークは、前記多層構
造の厚膜回路を構成するためのスクリーン印刷が複数回
施されることにより複数の厚膜層からに構成され、その
複数の厚膜層のうちの少なくとも最上層が前記アライメ
ントマークを示すパターンに形成される。このようにす
れば、厚膜多層回路基板を構成するためのスクリーン印
刷によりアライメントマークが構成されるので、工程が
複雑とならない利点がある。
【００１１】また、好適には、前記第２発明において、
前記アライメントマークの下側に位置する嵩上げ層を形
成する工程は、前記多層構造の厚膜回路を構成する厚膜
層のうちの少なくとも１つと同時に形成する工程であ
る。このようにすれば、嵩上げ層を形成するためだけの
工程をさらに設ける必要がなく、アライメントマークは
それまでの多層構造の厚膜回路を構成する厚膜層のうち
の少なくとも１つと同時に形成されるので、工程が複雑
とならない利点がある。
前記アライメントマークの下側に位置する嵩上げ層を形
成する工程は、前記多層構造の厚膜回路を構成する厚膜
層のうちの少なくとも１つと同時に形成する工程であ
る。このようにすれば、嵩上げ層を形成するためだけの
工程をさらに設ける必要がなく、アライメントマークは
それまでの多層構造の厚膜回路を構成する厚膜層のうち
の少なくとも１つと同時に形成されるので、工程が複雑
とならない利点がある。
【００１２】また、好適には、前記第１発明および第２
発明において、前記多層構造の厚膜回路は、最上層導体
と、その最上層導体よりも下側に形成された下層導体
と、それら最上層導体と下層導体との間に介挿されてそ
れら最上層導体と下層導体とを厚み方向において絶縁す
る絶縁層を有するものであり、前記アライメントマーク
は、その絶縁層の上に形成されるものである。このよう
にすれば、多層構造の厚膜回路を構成する下層導体、絶
縁層、最上層導体のうち、その絶縁層は、下層導体や最
上層導体に比較して厚みを充分に大きくして耐圧性能を
維持するように形成されることから、上記アライメント
マークがその絶縁層と同程度の厚みの嵩上げ層の上に形
成されることにより、そのアライメントマークをたとえ
ば上記最上層導体と同時にスクリーン印刷するときのア
ライメントマークの印刷面の高さと上記最上層導体の印
刷面との間の高さの差が好適に小さくされるので、アラ
イメントマークのかすれが一層防止される利点がある。
発明において、前記多層構造の厚膜回路は、最上層導体
と、その最上層導体よりも下側に形成された下層導体
と、それら最上層導体と下層導体との間に介挿されてそ
れら最上層導体と下層導体とを厚み方向において絶縁す
る絶縁層を有するものであり、前記アライメントマーク
は、その絶縁層の上に形成されるものである。このよう
にすれば、多層構造の厚膜回路を構成する下層導体、絶
縁層、最上層導体のうち、その絶縁層は、下層導体や最
上層導体に比較して厚みを充分に大きくして耐圧性能を
維持するように形成されることから、上記アライメント
マークがその絶縁層と同程度の厚みの嵩上げ層の上に形
成されることにより、そのアライメントマークをたとえ
ば上記最上層導体と同時にスクリーン印刷するときのア
ライメントマークの印刷面の高さと上記最上層導体の印
刷面との間の高さの差が好適に小さくされるので、アラ
イメントマークのかすれが一層防止される利点がある。
【００１３】
【発明の好適な実施の形態】以下、本発明の一実施例を
図面に基づいて詳細に説明する。
図面に基づいて詳細に説明する。
【００１４】図１において、厚膜多層回路基板１０は、
アルミナ、フォルステライト、ステアタイト、ガラスな
どにより構成されるセラミック基板１２の上に、複数種
類の厚膜材料が複数回のスクリーン印刷によって順次多
層印刷され且つ焼成されることにより構成されたもので
ある。実際には、分割可能にブレーク溝が形成された共
通のセラミック基板のうえに多数個の厚膜回路が同時に
形成される場合が多いが、図１には、１個分の厚膜回路
の断面が模式的に示されている。
アルミナ、フォルステライト、ステアタイト、ガラスな
どにより構成されるセラミック基板１２の上に、複数種
類の厚膜材料が複数回のスクリーン印刷によって順次多
層印刷され且つ焼成されることにより構成されたもので
ある。実際には、分割可能にブレーク溝が形成された共
通のセラミック基板のうえに多数個の厚膜回路が同時に
形成される場合が多いが、図１には、１個分の厚膜回路
の断面が模式的に示されている。
【００１５】上記セラミック基板１２の一面上には、導
電性厚膜材料から構成されて所定の回路パターンを有す
る第１導体１４、絶縁性厚膜材料から構成されるととも
に充分な耐圧性能を備えるためにその第１導体１４の４
乃至６倍程度の厚みを有する絶縁層１６、導電性厚膜材
料から構成されて所定の回路パターンを有する第２導体
１８が順次積層されることにより多層構造の厚膜回路が
構成されている一方、上記セラミック基板１２の一面の
うちのその多層厚膜回路が形成されていない部分、たと
えば余白部分には、嵩上げ層２０が形成され、その嵩上
げ層２０の上にアライメントマーク２２が形成されてい
る。その嵩上げ層２０は、絶縁層１６と同じ材料によっ
てその絶縁層１６と同時にスクリーン印刷により形成さ
れ、上記アライメントマーク２２は、第２導体１８と同
じ材料によってその第２導体１８と同時にスクリーン印
刷により形成されている。
電性厚膜材料から構成されて所定の回路パターンを有す
る第１導体１４、絶縁性厚膜材料から構成されるととも
に充分な耐圧性能を備えるためにその第１導体１４の４
乃至６倍程度の厚みを有する絶縁層１６、導電性厚膜材
料から構成されて所定の回路パターンを有する第２導体
１８が順次積層されることにより多層構造の厚膜回路が
構成されている一方、上記セラミック基板１２の一面の
うちのその多層厚膜回路が形成されていない部分、たと
えば余白部分には、嵩上げ層２０が形成され、その嵩上
げ層２０の上にアライメントマーク２２が形成されてい
る。その嵩上げ層２０は、絶縁層１６と同じ材料によっ
てその絶縁層１６と同時にスクリーン印刷により形成さ
れ、上記アライメントマーク２２は、第２導体１８と同
じ材料によってその第２導体１８と同時にスクリーン印
刷により形成されている。
【００１６】上記アライメントマーク２２は、チップ状
ＩＣ、チップ状トランジスタ、チップ状ダイオード等の
チップ状半導体部品、チップ状コンデンサ、チップ状抵
抗、チップ状コイルなどの電子回路部品２４を基板１０
上の第２導体１８の一部に設けられた所定の搭載位置に
自動的に搭載するための位置の基準点となるものであ
り、図示しない自動部品搭載機によって光学的に認識さ
れるものである。また、上記アライメントマーク２２
は、たとえば小さな丸パターン、四角パターン、十文字
パターンなどにより表され、セラミック基板１２上の対
角線上に略位置する２角部に少なくとも設けられる。
ＩＣ、チップ状トランジスタ、チップ状ダイオード等の
チップ状半導体部品、チップ状コンデンサ、チップ状抵
抗、チップ状コイルなどの電子回路部品２４を基板１０
上の第２導体１８の一部に設けられた所定の搭載位置に
自動的に搭載するための位置の基準点となるものであ
り、図示しない自動部品搭載機によって光学的に認識さ
れるものである。また、上記アライメントマーク２２
は、たとえば小さな丸パターン、四角パターン、十文字
パターンなどにより表され、セラミック基板１２上の対
角線上に略位置する２角部に少なくとも設けられる。
【００１７】上記のように構成された厚膜多層回路基板
１０は、たとえば図２に示す工程が実施されることによ
り製造される。図２において、下層導体印刷工程３０で
は、銀、銀−パラジウム、銀−白金、銅等の導電体とし
て機能する金属粉、結合材として機能するガラスフリッ
ト、所定粘度のペースト状とするための樹脂および溶剤
などが混合されたペースト状の導電性厚膜材料を用いて
スクリーン印刷が行われることによりセラミック基板１
２の一面に所定の回路パターンを有する第１導体１４が
形成され、下層導体焼成工程３２においてその第１導体
１４が上記金属粉が焼結する温度で焼成される。これに
より、たとえば１０μm 程度の第１導体１４がセラミッ
ク基板１２に固着される。
１０は、たとえば図２に示す工程が実施されることによ
り製造される。図２において、下層導体印刷工程３０で
は、銀、銀−パラジウム、銀−白金、銅等の導電体とし
て機能する金属粉、結合材として機能するガラスフリッ
ト、所定粘度のペースト状とするための樹脂および溶剤
などが混合されたペースト状の導電性厚膜材料を用いて
スクリーン印刷が行われることによりセラミック基板１
２の一面に所定の回路パターンを有する第１導体１４が
形成され、下層導体焼成工程３２においてその第１導体
１４が上記金属粉が焼結する温度で焼成される。これに
より、たとえば１０μm 程度の第１導体１４がセラミッ
ク基板１２に固着される。
【００１８】次いで、絶縁層印刷工程３４では、アルミ
ナ、ジルコン、セルジアン等のフィラーとして機能する
セラミック粉、結合材として機能するガラスフリット、
所定粘度のペースト状とするための樹脂および溶剤など
が混合されたペースト状の絶縁性厚膜材料を用いてスク
リーン印刷が行われることにより、上記第１導体１４の
上側に絶縁層１６が形成され、絶縁層焼成工程３６にお
いてその絶縁層１６が上記ガラスフリットを溶融させる
温度で焼成される。これにより、たとえば５０μm 程度
の絶縁層１６がセラミック基板１２において固着され
る。なお、上記絶縁層１６の膜厚が１回のスクリーン印
刷で得られない場合には、上記絶縁層印刷工程３４およ
び絶縁層焼成工程３６が複数回繰り返し実行される。こ
のとき、上記絶縁層１６を印刷するための製版には、上
記絶縁層１６のパターンだけでなく前記アライメントマ
ーク２２の下側に位置する嵩上げ層２０を印刷するため
のパターンが形成されており、その嵩上げ層２０が、上
記絶縁層印刷工程３４において絶縁層１６と同時に印刷
され、上記絶縁層焼成工程３６において絶縁層１６と同
時に焼成されるようになっている。したがって、上記絶
縁層印刷工程３４或いはそれに加えた絶縁層焼成工程３
６は、アライメントマーク２２の下側に位置する嵩上げ
層２０を形成する工程としも機能している。
ナ、ジルコン、セルジアン等のフィラーとして機能する
セラミック粉、結合材として機能するガラスフリット、
所定粘度のペースト状とするための樹脂および溶剤など
が混合されたペースト状の絶縁性厚膜材料を用いてスク
リーン印刷が行われることにより、上記第１導体１４の
上側に絶縁層１６が形成され、絶縁層焼成工程３６にお
いてその絶縁層１６が上記ガラスフリットを溶融させる
温度で焼成される。これにより、たとえば５０μm 程度
の絶縁層１６がセラミック基板１２において固着され
る。なお、上記絶縁層１６の膜厚が１回のスクリーン印
刷で得られない場合には、上記絶縁層印刷工程３４およ
び絶縁層焼成工程３６が複数回繰り返し実行される。こ
のとき、上記絶縁層１６を印刷するための製版には、上
記絶縁層１６のパターンだけでなく前記アライメントマ
ーク２２の下側に位置する嵩上げ層２０を印刷するため
のパターンが形成されており、その嵩上げ層２０が、上
記絶縁層印刷工程３４において絶縁層１６と同時に印刷
され、上記絶縁層焼成工程３６において絶縁層１６と同
時に焼成されるようになっている。したがって、上記絶
縁層印刷工程３４或いはそれに加えた絶縁層焼成工程３
６は、アライメントマーク２２の下側に位置する嵩上げ
層２０を形成する工程としも機能している。
【００１９】そして、最上層導体印刷工程３８では、
銀、銀−パラジウム、銀−白金、銅等の導電体として機
能する金属粉、結合材として機能するガラスフリット、
所定粘度のペースト状とするための樹脂および溶剤など
が混合されたペースト状の導電性厚膜材料を用いてスク
リーン印刷が行われることにより絶縁層１６の上に所定
の回路パターンを有する第２導体１８が形成され、最上
層導体焼成工程４０においてその第２導体１８が上記金
属粉を焼結させる温度で焼成される。これにより、たと
えば１０μm 程度の第２導体１８が絶縁層１６の上に固
着される。このとき、上記第２導体１８を印刷するため
の製版には、上記絶縁層１６のパターンだけでなく前記
アライメントマーク２２を表すパターンが形成されてお
り、そのアライメントマーク２２が、上記最上層導体印
刷工程３８において第２導体１８と同時に印刷され、上
記最上層導体焼成工程４０において第２導体１８と同時
に焼成されるようになっている。
銀、銀−パラジウム、銀−白金、銅等の導電体として機
能する金属粉、結合材として機能するガラスフリット、
所定粘度のペースト状とするための樹脂および溶剤など
が混合されたペースト状の導電性厚膜材料を用いてスク
リーン印刷が行われることにより絶縁層１６の上に所定
の回路パターンを有する第２導体１８が形成され、最上
層導体焼成工程４０においてその第２導体１８が上記金
属粉を焼結させる温度で焼成される。これにより、たと
えば１０μm 程度の第２導体１８が絶縁層１６の上に固
着される。このとき、上記第２導体１８を印刷するため
の製版には、上記絶縁層１６のパターンだけでなく前記
アライメントマーク２２を表すパターンが形成されてお
り、そのアライメントマーク２２が、上記最上層導体印
刷工程３８において第２導体１８と同時に印刷され、上
記最上層導体焼成工程４０において第２導体１８と同時
に焼成されるようになっている。
【００２０】上述のように本実施例の厚膜多層回路基板
１０によれば、アライメントマーク２２は、多層構造の
厚膜回路を構成する厚膜層のうちの少なくとも１つと同
時に形成された嵩上げ層２０の上に形成されているの
で、そのアライメントマーク２２と同時にスクリーン印
刷する厚膜層の印刷面とそのアライメントマーク２２の
印刷面との高さの差が小さくなり、アライメントマーク
２２のかすれの発生が好適に防止される。したがって、
厚膜多層回路基板１０の歩留りが向上する。
１０によれば、アライメントマーク２２は、多層構造の
厚膜回路を構成する厚膜層のうちの少なくとも１つと同
時に形成された嵩上げ層２０の上に形成されているの
で、そのアライメントマーク２２と同時にスクリーン印
刷する厚膜層の印刷面とそのアライメントマーク２２の
印刷面との高さの差が小さくなり、アライメントマーク
２２のかすれの発生が好適に防止される。したがって、
厚膜多層回路基板１０の歩留りが向上する。
【００２１】また、本実施例の製造工程によれば、アラ
イメントマーク２２の下側に位置する嵩上げ層２０を、
多層構造の厚膜回路を構成する厚膜層のうちの少なくと
も１つと同時に形成する工程（絶縁層印刷工程３４およ
び絶縁層印刷焼成工程３６）により、アライメントマー
ク２２の印刷面の高さが基板面よりも嵩上げされている
ので、そのアライメントマーク２２と同時にスクリーン
印刷する厚膜層の印刷面とそのアライメントマーク２２
の印刷面との高さの差が小さくなり、アライメントマー
ク２２のかすれの発生が好適に防止される。
イメントマーク２２の下側に位置する嵩上げ層２０を、
多層構造の厚膜回路を構成する厚膜層のうちの少なくと
も１つと同時に形成する工程（絶縁層印刷工程３４およ
び絶縁層印刷焼成工程３６）により、アライメントマー
ク２２の印刷面の高さが基板面よりも嵩上げされている
ので、そのアライメントマーク２２と同時にスクリーン
印刷する厚膜層の印刷面とそのアライメントマーク２２
の印刷面との高さの差が小さくなり、アライメントマー
ク２２のかすれの発生が好適に防止される。
【００２２】また、本実施例では、厚膜多層回路基板１
０に多層構造の厚膜回路は、最上層導体（第２導体１
８）と、その最上層導体よりも下側に形成された下層導
体（第１導体１４）と、それら最上層導体と下層導体と
の間に介挿されてそれら最上層導体と下層導体とを厚み
方向において絶縁する絶縁層１６を有するものであり、
アライメントマーク２２は、その絶縁層１６の上に形成
されたものである。特に、本実施例の厚膜多層回路基板
１０では、多層構造の厚膜回路を構成する第１導体１
４、絶縁層１６、第２導体１８のうちの絶縁層１６は、
第１導体１４や第２導体１８に比較して厚みを充分に大
きくして数千ボルト程度の耐圧性能を維持するように形
成されることから、上記アライメントマーク２２が第２
導体１８と同じ厚みの嵩上げ層２０の上に形成されるこ
とにより、そのアライメントマーク２２を第２導体１８
と同時にスクリーン印刷するときのアライメントマーク
２２の印刷面の高さと上記第２導体１８の印刷面との間
の高さの差が好適に小さくされるので、アライメントマ
ーク２２のかすれが一層防止される利点がある。
０に多層構造の厚膜回路は、最上層導体（第２導体１
８）と、その最上層導体よりも下側に形成された下層導
体（第１導体１４）と、それら最上層導体と下層導体と
の間に介挿されてそれら最上層導体と下層導体とを厚み
方向において絶縁する絶縁層１６を有するものであり、
アライメントマーク２２は、その絶縁層１６の上に形成
されたものである。特に、本実施例の厚膜多層回路基板
１０では、多層構造の厚膜回路を構成する第１導体１
４、絶縁層１６、第２導体１８のうちの絶縁層１６は、
第１導体１４や第２導体１８に比較して厚みを充分に大
きくして数千ボルト程度の耐圧性能を維持するように形
成されることから、上記アライメントマーク２２が第２
導体１８と同じ厚みの嵩上げ層２０の上に形成されるこ
とにより、そのアライメントマーク２２を第２導体１８
と同時にスクリーン印刷するときのアライメントマーク
２２の印刷面の高さと上記第２導体１８の印刷面との間
の高さの差が好適に小さくされるので、アライメントマ
ーク２２のかすれが一層防止される利点がある。
【００２３】因みに、アライメントマーク２２の下側に
嵩上げ層２０を設けられず、同じ製版を用いて、第２導
体１８が絶縁層１６の上にスクリーン印刷されると同時
に、アライメントマーク２２がセラミック基板１２に直
接にスクリーン印刷される場合には、その第２導体１８
の印刷面とアライメントマーク２２の印刷面との高さの
差が大きくなって、アライメントマーク２２付近の製版
のセラミック基板１２に対するコンタクトが不十分とな
り、たとえば図３に示すように、アライメントマーク２
２がかすれた状態で印刷されるという欠点が発生してい
たのである。
嵩上げ層２０を設けられず、同じ製版を用いて、第２導
体１８が絶縁層１６の上にスクリーン印刷されると同時
に、アライメントマーク２２がセラミック基板１２に直
接にスクリーン印刷される場合には、その第２導体１８
の印刷面とアライメントマーク２２の印刷面との高さの
差が大きくなって、アライメントマーク２２付近の製版
のセラミック基板１２に対するコンタクトが不十分とな
り、たとえば図３に示すように、アライメントマーク２
２がかすれた状態で印刷されるという欠点が発生してい
たのである。
【００２４】以上、本発明の一実施例を図面を用いて説
明したが、本発明はその他の態様においても適用され
る。
明したが、本発明はその他の態様においても適用され
る。
【００２５】たとえば、前述の実施例の厚膜多層回路基
板１０において、アライメントマーク２２の印刷面を嵩
上げするための嵩上げ層２０は、絶縁層１６を印刷する
スクリーン印刷と同時に印刷されることにより絶縁層１
６と同じ厚みに構成されていたが、第１導体１４を印刷
するスクリーン印刷と同時に形成される層と上記絶縁層
１６を印刷するスクリーン印刷と同時に印刷される層と
の積層により構成されても差し支えない。このようにす
れば、アライメントマーク２２を第２導体１８と同時に
スクリーン印刷するときのアライメントマーク２２の印
刷面の高さと上記第２導体１８の印刷面との間の高さの
差が一層小さくされる利点がある。
板１０において、アライメントマーク２２の印刷面を嵩
上げするための嵩上げ層２０は、絶縁層１６を印刷する
スクリーン印刷と同時に印刷されることにより絶縁層１
６と同じ厚みに構成されていたが、第１導体１４を印刷
するスクリーン印刷と同時に形成される層と上記絶縁層
１６を印刷するスクリーン印刷と同時に印刷される層と
の積層により構成されても差し支えない。このようにす
れば、アライメントマーク２２を第２導体１８と同時に
スクリーン印刷するときのアライメントマーク２２の印
刷面の高さと上記第２導体１８の印刷面との間の高さの
差が一層小さくされる利点がある。
【００２６】また、前述の実施例において厚膜多層回路
基板１０の多層構造の厚膜回路は、絶縁層１６により厚
み方向に絶縁された２層の第１導体１４および第２導体
１８から構成されていたが、３以上の導体層から構成さ
れても差し支えない。
基板１０の多層構造の厚膜回路は、絶縁層１６により厚
み方向に絶縁された２層の第１導体１４および第２導体
１８から構成されていたが、３以上の導体層から構成さ
れても差し支えない。
【００２７】また、前述の実施例の厚膜多層回路基板１
０において、多層構造の厚膜回路は、第１導体１４、絶
縁層１６、第２導体１８から構成されていたが、その第
２導体１８の上にたとえば保護層或いはソルダーレジス
ト層が形成されていても差し支えない。
０において、多層構造の厚膜回路は、第１導体１４、絶
縁層１６、第２導体１８から構成されていたが、その第
２導体１８の上にたとえば保護層或いはソルダーレジス
ト層が形成されていても差し支えない。
【００２８】また、前述の実施例の図２の工程において
は、印刷の実施毎に焼成工程が設けられているが、必ず
しも設けてなくてもよい。厚膜材料の特性などに関連し
て、複数の印刷層を同時に焼成する場合もある。
は、印刷の実施毎に焼成工程が設けられているが、必ず
しも設けてなくてもよい。厚膜材料の特性などに関連し
て、複数の印刷層を同時に焼成する場合もある。
【００２９】なお、上述したのはあくまでも本発明の一
実施例であり、本発明はその趣旨をその主旨を逸脱しな
い範囲において種々の変更が加えられ得るものである。
実施例であり、本発明はその趣旨をその主旨を逸脱しな
い範囲において種々の変更が加えられ得るものである。
【図１】本発明の一実施例の厚膜多層回路基板の構成の
要部断面を示す概略図である。
要部断面を示す概略図である。
【図２】図１の厚膜多層回路基板の製造工程の要部を説
明する要部工程図である。
明する要部工程図である。
【図３】嵩上げ層を用いない従来の厚膜多層回路基板の
構成を説明する断面図である。
構成を説明する断面図である。
１０：厚膜多層回路基板 １２：セラミック基板（基板） １４：第１導体（下層導体） １６：絶縁体 １８：第２導体（最上層導体） ２０：嵩上げ層 ２２：アライメントマーク
Claims (2)
- 【請求項１】 基板と、該基板の一面にスクリーン印刷
を複数回施すことによって複数種類の厚膜パターンが順
次積層された多層構造の厚膜回路と、該基板の一面のう
ち該厚膜回路が形成されていない部分において前記複数
回のうちのいずれかのスクリーン印刷により同時に厚膜
印刷されたアライメントマークとを、備えた厚膜多層回
路基板であって、 前記アライメントマークは、前記基板の一面から厚み方
向に嵩上げされた嵩上げ層の上に形成されていることを
特徴とする厚膜多層回路基板。 - 【請求項２】 基板と、該基板の一面にスクリーン印刷
を複数回施すことによって複数種類の厚膜パターンが順
次積層された多層構造の厚膜回路と、該基板の一面のう
ち該厚膜回路が形成されていない部分において前記複数
回のうちのいずれかのスクリーン印刷により同時に厚膜
印刷されたアライメントマークとを、備えた厚膜多層回
路基板を製造する方法であって、 前記アライメントマークの下側に位置する嵩上げ層を、
前記多層構造の厚膜回路を構成する厚膜層のうちの少な
くとも１つと同時に形成する工程を含むことを特徴とす
る厚膜多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9212238A JPH1154918A (ja) | 1997-08-06 | 1997-08-06 | 厚膜多層回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9212238A JPH1154918A (ja) | 1997-08-06 | 1997-08-06 | 厚膜多層回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154918A true JPH1154918A (ja) | 1999-02-26 |
Family
ID=16619265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9212238A Pending JPH1154918A (ja) | 1997-08-06 | 1997-08-06 | 厚膜多層回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154918A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010038762A (ja) * | 2008-08-06 | 2010-02-18 | Micronics Japan Co Ltd | 検査装置 |
| WO2023223562A1 (ja) * | 2022-05-20 | 2023-11-23 | 株式会社Fuji | 製造方法及び製造装置 |
-
1997
- 1997-08-06 JP JP9212238A patent/JPH1154918A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010038762A (ja) * | 2008-08-06 | 2010-02-18 | Micronics Japan Co Ltd | 検査装置 |
| WO2023223562A1 (ja) * | 2022-05-20 | 2023-11-23 | 株式会社Fuji | 製造方法及び製造装置 |
| EP4529368A4 (en) * | 2022-05-20 | 2025-07-09 | Fuji Corp | MANUFACTURING METHOD AND MANUFACTURING DEVICE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2315510A2 (en) | Wiring board provided with passive element | |
| JPH0632378B2 (ja) | 電子部品内蔵多層セラミック基板 | |
| JP2003188538A (ja) | 多層基板、および多層モジュール | |
| JPH05218653A (ja) | セラミック多層回路基板 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JP3251862B2 (ja) | セラミック多層基板の製造方法 | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JP4501227B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP2000332378A (ja) | 配線基板の製造方法 | |
| KR100916075B1 (ko) | 다층 세라믹기판 제조방법 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| KR100519813B1 (ko) | 다층기판의 단자구조 및 그 형성방법 | |
| JPH0563373A (ja) | 電力用ハイブリツドｉｃの構造 | |
| JP2006140513A (ja) | セラミック多層基板の製造方法 | |
| JPH0918148A (ja) | 低温焼成セラミック多層回路基板の製造方法 | |
| KR100592998B1 (ko) | 저온 동시소성 세라믹 모듈의 내장형 회로소자의 트리밍방법 | |
| KR101038891B1 (ko) | 세라믹 기판 및 그의 제조 방법 | |
| JPH09214136A (ja) | 多層回路基板 | |
| JP2001068813A (ja) | セラミック配線基板およびその製造方法 | |
| JP4770133B2 (ja) | 素子内蔵基板及びその製造方法 | |
| JPH08255969A (ja) | プリント基板装置 | |
| JPH10294562A (ja) | セラミック多層回路基板の製造方法 | |
| KR100348470B1 (ko) | 저온동시소성세라믹인쇄회로기판제조방법 | |
| JP2568044Y2 (ja) | 電子部品 | |
| JPH10261874A (ja) | 多層回路基板 |