JPH0918148A - 低温焼成セラミック多層回路基板の製造方法 - Google Patents
低温焼成セラミック多層回路基板の製造方法Info
- Publication number
- JPH0918148A JPH0918148A JP7165177A JP16517795A JPH0918148A JP H0918148 A JPH0918148 A JP H0918148A JP 7165177 A JP7165177 A JP 7165177A JP 16517795 A JP16517795 A JP 16517795A JP H0918148 A JPH0918148 A JP H0918148A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- multilayer circuit
- conductor
- laminate
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 基板の表面の色とコントラストが鮮明な標識
を簡単に形成することができ低温焼成セラミック多層回
路基板を提供する。 【構成】ガラス−セラミック材料から成るガラス−セラ
ミック層が複数積層した積層体1内に、内部配線導体3
・・・、ビアホール導体4・・・を配置し、表面に表面
配線導体2・・・を配置した低温焼成セラミック多層回
路基板である。積層体1の酸化性雰囲気の焼成で、酸化
・変色される材料からなる標識5を積層体1の表面に形
成した。
を簡単に形成することができ低温焼成セラミック多層回
路基板を提供する。 【構成】ガラス−セラミック材料から成るガラス−セラ
ミック層が複数積層した積層体1内に、内部配線導体3
・・・、ビアホール導体4・・・を配置し、表面に表面
配線導体2・・・を配置した低温焼成セラミック多層回
路基板である。積層体1の酸化性雰囲気の焼成で、酸化
・変色される材料からなる標識5を積層体1の表面に形
成した。
Description
【0001】
【産業上の利用分野】本発明は、ガラス−セラミック材
料から成る単層または内部配線導体となる導体膜を挟持
・積層した多層の基体上に表面配線導体となる導体膜を
一体的に焼結した低温焼成セラミック多層回路基板の製
造方法に関し、特に、位置決めマークや型番などを示す
標識の形成に関するものである。
料から成る単層または内部配線導体となる導体膜を挟持
・積層した多層の基体上に表面配線導体となる導体膜を
一体的に焼結した低温焼成セラミック多層回路基板の製
造方法に関し、特に、位置決めマークや型番などを示す
標識の形成に関するものである。
【0002】
【従来の技術】例えば、低温焼成セラミック多層回路基
板は、積層体と表面配線導体、実装用電子部品などから
成る。
板は、積層体と表面配線導体、実装用電子部品などから
成る。
【0003】この積層体を構成する絶縁層としては、低
温焼成可能なガラスとアルミナなどの無機物フィラーか
ら成るガラス−セラミックが用いられ、その内部には、
Agを主成分とするビアホール導体、内部配線導体が配
置されていた。
温焼成可能なガラスとアルミナなどの無機物フィラーか
ら成るガラス−セラミックが用いられ、その内部には、
Agを主成分とするビアホール導体、内部配線導体が配
置されていた。
【0004】また、積層体の表面に、例えばCuなどを
主成分とする表面配線導体が印刷、焼きつけされ、さら
に、各種電子部品が半田などを介して実装されていた。
主成分とする表面配線導体が印刷、焼きつけされ、さら
に、各種電子部品が半田などを介して実装されていた。
【0005】特に、積層体の表面配線導体が形成された
部分以外の領域には、位置決め認識するための標識(以
下、位置決めマーク)が形成されており、表面配線導体
を印刷する場合、また、所定表面配線導体に電子部品を
実装する場合には、この位置決めマークを画像認識装置
で読み取って、所定位置に表面配線導体の印刷・焼きつ
け、電子部品の実装を行っていた。
部分以外の領域には、位置決め認識するための標識(以
下、位置決めマーク)が形成されており、表面配線導体
を印刷する場合、また、所定表面配線導体に電子部品を
実装する場合には、この位置決めマークを画像認識装置
で読み取って、所定位置に表面配線導体の印刷・焼きつ
け、電子部品の実装を行っていた。
【0006】このような位置決めマークは、積層体を形
成する工程で同時に形成する必要がある。具体的には、
積層体を構成する最表面のシートに、通常の内部配線導
体と表面配線導体とを接続するためのビアホール導体を
形成すると同時に、同一工程で、表面に露出して位置決
めマークとして作用するビアホール導体を形成してい
た。即ち、ガラス−セラミック材料のシートに位置決め
用の貫通孔を形成し、この貫通孔にAg粉末、ガラスフ
リットを含むAgペーストを充填し、積層体の焼成工程
と同時に焼成することによって形成していた。
成する工程で同時に形成する必要がある。具体的には、
積層体を構成する最表面のシートに、通常の内部配線導
体と表面配線導体とを接続するためのビアホール導体を
形成すると同時に、同一工程で、表面に露出して位置決
めマークとして作用するビアホール導体を形成してい
た。即ち、ガラス−セラミック材料のシートに位置決め
用の貫通孔を形成し、この貫通孔にAg粉末、ガラスフ
リットを含むAgペーストを充填し、積層体の焼成工程
と同時に焼成することによって形成していた。
【0007】また、積層体を構成を最表面のシートに、
通常の内部配線と表面配線導体とを接続するための接続
用ビアホール導体を形成した後、このビアホール導体を
基準にして、表面に露出する位置決めマークとして作用
するパターンを形成していた。
通常の内部配線と表面配線導体とを接続するための接続
用ビアホール導体を形成した後、このビアホール導体を
基準にして、表面に露出する位置決めマークとして作用
するパターンを形成していた。
【0008】
【発明が解決しようとする課題】しかし、上述のように
して形成した位置決め用ビアホール導体やパターンは、
材料的には、接続用ビアホール導体や内部配線導体と合
わせるためには、Ag系材料が用いられていた。
して形成した位置決め用ビアホール導体やパターンは、
材料的には、接続用ビアホール導体や内部配線導体と合
わせるためには、Ag系材料が用いられていた。
【0009】このAg系材料の位置決め用ビアホール導
体やパターンは、酸化雰囲気焼成されると灰白色となる
ため、基板の表面である材料である黄白色とコントラス
トが低いものであった。
体やパターンは、酸化雰囲気焼成されると灰白色となる
ため、基板の表面である材料である黄白色とコントラス
トが低いものであった。
【0010】また、画像認識の精度を高めるためには、
パターン(印刷時に滲みなどが発生してしまう)より
も、ビアホール導体で位置決めマークを形成する方が望
ましいが、ビアホール導体の表面に、焼成工程で、ガラ
スフリットがしみだしてしまい、また、Ag粉末の成長
が充分に進まないなどの露出面が曇った状態となり、そ
の結果、積層体のガラス−セラミック材料の色と位置決
めマークとの色のコントラストが低下してしまう。
パターン(印刷時に滲みなどが発生してしまう)より
も、ビアホール導体で位置決めマークを形成する方が望
ましいが、ビアホール導体の表面に、焼成工程で、ガラ
スフリットがしみだしてしまい、また、Ag粉末の成長
が充分に進まないなどの露出面が曇った状態となり、そ
の結果、積層体のガラス−セラミック材料の色と位置決
めマークとの色のコントラストが低下してしまう。
【0011】このため、画像認識装置で位置決めマーク
を認識しようとしても、信頼性高く認識することが困難
となり、表面配線導体をこの認識結果に基づいて印刷し
ようとしても実質的にできなかった。これは、さらに、
表面配線導体上に厚膜抵抗体膜や各種電子部品素子(例
えば、チップ抵抗器、チップコンデンサ、ICチップな
ど)を形成又は実装する場合も同様である。
を認識しようとしても、信頼性高く認識することが困難
となり、表面配線導体をこの認識結果に基づいて印刷し
ようとしても実質的にできなかった。これは、さらに、
表面配線導体上に厚膜抵抗体膜や各種電子部品素子(例
えば、チップ抵抗器、チップコンデンサ、ICチップな
ど)を形成又は実装する場合も同様である。
【0012】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、積層体を形成する際に、基
板とのコントラストの高い位置決めマークを簡単に形成
することができる低温焼成セラミック多層回路基板の製
造方法を提供するものである。
たものであり、その目的は、積層体を形成する際に、基
板とのコントラストの高い位置決めマークを簡単に形成
することができる低温焼成セラミック多層回路基板の製
造方法を提供するものである。
【0013】
【課題を解決するための手段】本発明は、貫通孔内にA
gを主成分とするビアホール導体を、表面にAgを主成
分とする内部配線導体となる導体を形成させたガラス−
セラミック材料からなるシートを複数積層し、積層体を
得るとともに、該積層体を大気又は酸化性雰囲気で焼成
し、しかる後、焼成された前記積層体上に表面配線導体
膜を印刷・焼きつけする低温焼成セラミック多層回路基
板の製造方法において、前記積層体の最上部または最下
部のシートの表面で表面配線導体が形成されない領域
に、前記積層体を焼成する雰囲気で酸化される材料から
成る位置決めマークが形成されていることを特徴とする
低温焼成セラミック多層回路基板の製造方法である。
gを主成分とするビアホール導体を、表面にAgを主成
分とする内部配線導体となる導体を形成させたガラス−
セラミック材料からなるシートを複数積層し、積層体を
得るとともに、該積層体を大気又は酸化性雰囲気で焼成
し、しかる後、焼成された前記積層体上に表面配線導体
膜を印刷・焼きつけする低温焼成セラミック多層回路基
板の製造方法において、前記積層体の最上部または最下
部のシートの表面で表面配線導体が形成されない領域
に、前記積層体を焼成する雰囲気で酸化される材料から
成る位置決めマークが形成されていることを特徴とする
低温焼成セラミック多層回路基板の製造方法である。
【0014】ここで、積層体の焼成雰囲気、大気又は酸
化性雰囲気で酸化される材料として、通常、導体材料に
用いられるCu系材料、通常抵抗体膜に用いられる珪化
タンタル系材料、六硼化ランタン系材料などが挙げられ
る。
化性雰囲気で酸化される材料として、通常、導体材料に
用いられるCu系材料、通常抵抗体膜に用いられる珪化
タンタル系材料、六硼化ランタン系材料などが挙げられ
る。
【0015】
【作用】本発明によれば、積層体を構成するガラス−セ
ラミック材料のシートのうち、少なくとも最表面に位置
するシートに、Agを主成分とする内部配線導体と表面
配線導体とを接続するためのビアホール導体を形成する
と同時に、表面配線導体が形成されない領域に、積層体
の焼成によって酸化される材料、例えばCuなどからな
る標識を形成している。尚、標識とは、未焼成の積層体
の表面に形成されたパターンであったり、未焼成の積層
体の表面に露出するビアーホル導体(導体としても作用
しないが)である。
ラミック材料のシートのうち、少なくとも最表面に位置
するシートに、Agを主成分とする内部配線導体と表面
配線導体とを接続するためのビアホール導体を形成する
と同時に、表面配線導体が形成されない領域に、積層体
の焼成によって酸化される材料、例えばCuなどからな
る標識を形成している。尚、標識とは、未焼成の積層体
の表面に形成されたパターンであったり、未焼成の積層
体の表面に露出するビアーホル導体(導体としても作用
しないが)である。
【0016】このため、複数のシートを積層した積層体
を、酸化性雰囲気で焼成処理すると、未焼成状態の積層
体の表面に露出する標識となる導体は、酸化処理されて
しまい、その表面が黒色に変化してしまう。
を、酸化性雰囲気で焼成処理すると、未焼成状態の積層
体の表面に露出する標識となる導体は、酸化処理されて
しまい、その表面が黒色に変化してしまう。
【0017】従って、表面配線導体が形成されていない
領域に、積層体の基板材料の色である白色又は黄白色と
コントラストの高い黒色系の標識を形成することができ
る。
領域に、積層体の基板材料の色である白色又は黄白色と
コントラストの高い黒色系の標識を形成することができ
る。
【0018】このように、コントラストの高い標識を位
置決めマークとして用いることにより、その表面に表面
配線導体を印刷する際や、印刷・焼きつけによって形成
された表面配線導体上に各種電子部品を実装する際に、
画像認識装置を用いて簡単に、且つ確実に行うことがで
きる。
置決めマークとして用いることにより、その表面に表面
配線導体を印刷する際や、印刷・焼きつけによって形成
された表面配線導体上に各種電子部品を実装する際に、
画像認識装置を用いて簡単に、且つ確実に行うことがで
きる。
【0019】結局、画像認識装置によって認識され得る
基板とのコントラストの高い標識を簡単に形成すること
ができる。これに伴って、低温焼成セラミック多層回路
基板を信頼性高く製造することができる。
基板とのコントラストの高い標識を簡単に形成すること
ができる。これに伴って、低温焼成セラミック多層回路
基板を信頼性高く製造することができる。
【0020】また、コントラストの高い標識を部品の型
番を示す表示体として用いることにより、低温焼成セラ
ミック多層回路基板の誤使用を未然に防止することがで
きる。
番を示す表示体として用いることにより、低温焼成セラ
ミック多層回路基板の誤使用を未然に防止することがで
きる。
【0021】
【実施例】以下、本発明の低温焼成セラミック多層回路
基板の製造方法を図面に基づいて説明する。図1は本発
明に係る低温焼成セラミック多層回路基板の平面図であ
り、図2はその断面図である。
基板の製造方法を図面に基づいて説明する。図1は本発
明に係る低温焼成セラミック多層回路基板の平面図であ
り、図2はその断面図である。
【0022】図において、10は低温焼成セラミック多
層回路基板であり、低温焼成セラミック多層回路基板1
0は、積層体1と表面に形成された表面配線導体2・・
から構成され、さらに積層体一の表面に露出・形成され
た位置決用の標識(以下、位置決めマークという)5・
・・を有し、表面配線導体2・・・上には厚膜抵抗体
膜、絶縁保護膜が被着形成されたり、各種電子部品6な
どが搭載される。
層回路基板であり、低温焼成セラミック多層回路基板1
0は、積層体1と表面に形成された表面配線導体2・・
から構成され、さらに積層体一の表面に露出・形成され
た位置決用の標識(以下、位置決めマークという)5・
・・を有し、表面配線導体2・・・上には厚膜抵抗体
膜、絶縁保護膜が被着形成されたり、各種電子部品6な
どが搭載される。
【0023】積層体1は、例えば4層のガラス−セラミ
ック層1a〜1dからなり、その層1a〜1d間には、
内部配線導体3・・・が形成されている。また、各ガラ
ス−セラミック層1a〜1dには、その厚み方向に内部
配線導体3・・・間を接続するため、また内部配線導体
3・・・と表面配線導体2・・・とを接続するためのビ
アホール導体4・・・が形成されている。
ック層1a〜1dからなり、その層1a〜1d間には、
内部配線導体3・・・が形成されている。また、各ガラ
ス−セラミック層1a〜1dには、その厚み方向に内部
配線導体3・・・間を接続するため、また内部配線導体
3・・・と表面配線導体2・・・とを接続するためのビ
アホール導体4・・・が形成されている。
【0024】また、図2に示すように、積層体1の表面
で、表面配線導体2・・・が形成されていない領域、例
えば積層体1の端部などには、その表面に位置決めマー
ク5・・・が形成されている。
で、表面配線導体2・・・が形成されていない領域、例
えば積層体1の端部などには、その表面に位置決めマー
ク5・・・が形成されている。
【0025】尚、位置決めマーク5・・・は、積層体1
の表裏両主面に形成されているが、一方主面のみに形成
しても構わない。
の表裏両主面に形成されているが、一方主面のみに形成
しても構わない。
【0026】また、図では、少なくともガラス−セラミ
ック層1a、1dの厚み方向を貫くビアホール導体の露
出部分部分を位置決めマーク5・・・として用いている
が、所定形状のパターンであっても構わない。
ック層1a、1dの厚み方向を貫くビアホール導体の露
出部分部分を位置決めマーク5・・・として用いている
が、所定形状のパターンであっても構わない。
【0027】以下において、ビアホール導体の露出部分
で位置決めマーク5・・・とした例で以下の製造方法を
説明する。
で位置決めマーク5・・・とした例で以下の製造方法を
説明する。
【0028】まず、積層体1のガラス−セラミック層1
a〜1dとなるガラス−セラミックグリーンシートを形
成する。例えばグリーンシートは、例えば、SiO2 −
Al2 O3 −B2 O3 −CaO−PbOなどのガラス粉
末、例えばアルミナセラミック粉末の無機物フィラー
と、例えばアルキルメタクリレートなどの有機バインダ
ーと、例えばDBPなどの可塑剤と、例えばトルエンな
どの有機溶剤とを混合し、ボールミルで混練しスラリー
を形成する。ここで、セラミック粉末、結晶化ガラスと
なるガラス粉末の混合比率は、セラミック粉末30wt
%、ガラス粉末70wt%である。このスラリーをドク
ターブレード法などによりテープ成型を行い、所定寸法
に切断してグリーンシートを作成する。
a〜1dとなるガラス−セラミックグリーンシートを形
成する。例えばグリーンシートは、例えば、SiO2 −
Al2 O3 −B2 O3 −CaO−PbOなどのガラス粉
末、例えばアルミナセラミック粉末の無機物フィラー
と、例えばアルキルメタクリレートなどの有機バインダ
ーと、例えばDBPなどの可塑剤と、例えばトルエンな
どの有機溶剤とを混合し、ボールミルで混練しスラリー
を形成する。ここで、セラミック粉末、結晶化ガラスと
なるガラス粉末の混合比率は、セラミック粉末30wt
%、ガラス粉末70wt%である。このスラリーをドク
ターブレード法などによりテープ成型を行い、所定寸法
に切断してグリーンシートを作成する。
【0029】次に、ガラス−セラミック層1b〜1cと
なるグリーンシートに内部配線導体3・・間を接続する
ビアホール導体4・・・の位置に貫通孔をパンチングな
どにより穿設する。そして、この貫通孔にAgを主成分
とするAg系導電性ペーストを用いて、印刷・充填し、
さらに、その表面に内部配線導体3・・・となる導体膜
をAg系導電性ペーストを用いて印刷し、乾燥して形成
する。
なるグリーンシートに内部配線導体3・・間を接続する
ビアホール導体4・・・の位置に貫通孔をパンチングな
どにより穿設する。そして、この貫通孔にAgを主成分
とするAg系導電性ペーストを用いて、印刷・充填し、
さらに、その表面に内部配線導体3・・・となる導体膜
をAg系導電性ペーストを用いて印刷し、乾燥して形成
する。
【0030】次に、ガラス−セラミック層1a、1dと
なるグリーンシートに内部配線導体3・・・と表面配線
導体2・・・とを接続するビアホール導体4・・・の位
置に貫通孔を、また、積層体1の表面配線導体2・・・
が形成されない領域に、位置決めマーク5・・・である
位置決め用ビアホール導体となる貫通孔をパンチングな
どにより穿設する。そして、接続用のビアホール導体4
・・・となる貫通孔にAg系導電性ペーストを用いて印
刷し、充填を行い、位置決めマーク5・・・となる貫通
孔に、大気又は酸化性雰囲気で焼成したときに、酸化反
応をおこない変色する材料、例えば、Cuを主成分とす
るCu系導電性ペーストを用いて、印刷・充填を行い、
乾燥処理する。尚、ガラス−セラミック層1dとなるグ
リーンシート上には、内部配線導体3・・・と導体膜を
形成する。
なるグリーンシートに内部配線導体3・・・と表面配線
導体2・・・とを接続するビアホール導体4・・・の位
置に貫通孔を、また、積層体1の表面配線導体2・・・
が形成されない領域に、位置決めマーク5・・・である
位置決め用ビアホール導体となる貫通孔をパンチングな
どにより穿設する。そして、接続用のビアホール導体4
・・・となる貫通孔にAg系導電性ペーストを用いて印
刷し、充填を行い、位置決めマーク5・・・となる貫通
孔に、大気又は酸化性雰囲気で焼成したときに、酸化反
応をおこない変色する材料、例えば、Cuを主成分とす
るCu系導電性ペーストを用いて、印刷・充填を行い、
乾燥処理する。尚、ガラス−セラミック層1dとなるグ
リーンシート上には、内部配線導体3・・・と導体膜を
形成する。
【0031】ここで、Ag系導電性ペーストは、例えば
所定量のAg粉末、Ag合金(Ag−Pd)粉末などの
低抵抗金属粉末と、必要に応じて例えば所定量のホウケ
イ酸系の低融点ガラスと、、必要に応じて例えばSiO
2 、Bi2 O3 などの金属酸化物と、例えばエチルセル
ロースなどの有機バインダーと、例えば2・4−トリメ
チル−1.3−ペンタジオールモノイソブチレートなど
の有機溶剤を混合して、均質混合したものが用いられ
る。
所定量のAg粉末、Ag合金(Ag−Pd)粉末などの
低抵抗金属粉末と、必要に応じて例えば所定量のホウケ
イ酸系の低融点ガラスと、、必要に応じて例えばSiO
2 、Bi2 O3 などの金属酸化物と、例えばエチルセル
ロースなどの有機バインダーと、例えば2・4−トリメ
チル−1.3−ペンタジオールモノイソブチレートなど
の有機溶剤を混合して、均質混合したものが用いられ
る。
【0032】また、Cu系導電性ペーストは、所定量の
Cu系の金属粉末と、必要に応じて例えば所定量のホウ
ケイ酸系の低融点ガラスと、、必要に応じて例えばSi
O2、Bi2 O3 などの金属酸化物と、例えばエチルセ
ルロースなどの有機バインダーと、例えば2・4−トリ
メチル−1.3−ペンタジオールモノイソブチレートな
どの有機溶剤を混合して、均質混合したものが用いられ
る。
Cu系の金属粉末と、必要に応じて例えば所定量のホウ
ケイ酸系の低融点ガラスと、、必要に応じて例えばSi
O2、Bi2 O3 などの金属酸化物と、例えばエチルセ
ルロースなどの有機バインダーと、例えば2・4−トリ
メチル−1.3−ペンタジオールモノイソブチレートな
どの有機溶剤を混合して、均質混合したものが用いられ
る。
【0033】このようにして得られたグリーンシート
を、ビアホール導体4・・・となる導体を基準にして位
置合わせを行い、積層順序に応じて積層し、熱圧着を行
い、未焼成状態の積層体を形成する。
を、ビアホール導体4・・・となる導体を基準にして位
置合わせを行い、積層順序に応じて積層し、熱圧着を行
い、未焼成状態の積層体を形成する。
【0034】次に、上述の未焼成状態の積層体1を大気
又は酸化性雰囲気で一体的に焼成処理を行う。具体的に
は、酸素雰囲気または大気雰囲気で、ピーク温度900
℃程度にまで昇温して焼成するが、昇温過程の500℃
前後で積層体中に含まれる有機成分が除去され、その後
900℃までの焼結反応が行われる。
又は酸化性雰囲気で一体的に焼成処理を行う。具体的に
は、酸素雰囲気または大気雰囲気で、ピーク温度900
℃程度にまで昇温して焼成するが、昇温過程の500℃
前後で積層体中に含まれる有機成分が除去され、その後
900℃までの焼結反応が行われる。
【0035】これにより、ガラス−セラミック層1a、
1dとなるグリーンシートに形成した位置決めマーク5
・・・となるビアホール導体も焼成されることになる。
この位置決め用のビアホール導体の材料がCu系材料で
あるため、大気または酸化性雰囲気の焼成により、積層
体1の表面に露出するビアホール導体の露出部分が酸化
されてしまい、黒色系に変質してしまう。即ち、これに
より、ビアホール導体の露出形状の黒色系の位置決めマ
ーク5・・・が形成されることになる。
1dとなるグリーンシートに形成した位置決めマーク5
・・・となるビアホール導体も焼成されることになる。
この位置決め用のビアホール導体の材料がCu系材料で
あるため、大気または酸化性雰囲気の焼成により、積層
体1の表面に露出するビアホール導体の露出部分が酸化
されてしまい、黒色系に変質してしまう。即ち、これに
より、ビアホール導体の露出形状の黒色系の位置決めマ
ーク5・・・が形成されることになる。
【0036】次に、積層体1の表面に、接続用ビアホー
ル導体4・・・と接続するように、Cu系材料やAg系
材料からなる導電性ペーストを印刷、焼付けを行い、所
定形状の表面配線導体2・・・を形成する。
ル導体4・・・と接続するように、Cu系材料やAg系
材料からなる導電性ペーストを印刷、焼付けを行い、所
定形状の表面配線導体2・・・を形成する。
【0037】この導電性ペーストの印刷においては、自
動画像認識による位置補正の可能な印刷装置を用い、積
層体1の例えば周囲に形成された位置決めマーク5・・
・を認識して、これを基準にして印刷を行う。従って、
積層体1の焼成で制御が困難な焼成収縮が発生したとし
ても、接続用のビアホール導体4・・・と完全に接続し
た表面配線導体2・・・を形成することができる。
動画像認識による位置補正の可能な印刷装置を用い、積
層体1の例えば周囲に形成された位置決めマーク5・・
・を認識して、これを基準にして印刷を行う。従って、
積層体1の焼成で制御が困難な焼成収縮が発生したとし
ても、接続用のビアホール導体4・・・と完全に接続し
た表面配線導体2・・・を形成することができる。
【0038】ここで、表面配線導体2・・・の材料につ
いて詳述すると、特に、材料はAgやCuなどが列挙で
きるが、表面配線導体2・・・を高密度に形成したい場
合には、Cu系材料が好ましい。このとき、Cu系の導
電性ペーストを焼付けする際の焼成温度は、Ag(接続
用のビアホール導体)との共晶反応を抑えるために、8
70℃以下で焼成することが重要であり、しかも、表面
配線導体2・・・の酸化を防止するために窒素雰囲気な
どの還元性雰囲気または中性雰囲気で行うことが重要で
ある。
いて詳述すると、特に、材料はAgやCuなどが列挙で
きるが、表面配線導体2・・・を高密度に形成したい場
合には、Cu系材料が好ましい。このとき、Cu系の導
電性ペーストを焼付けする際の焼成温度は、Ag(接続
用のビアホール導体)との共晶反応を抑えるために、8
70℃以下で焼成することが重要であり、しかも、表面
配線導体2・・・の酸化を防止するために窒素雰囲気な
どの還元性雰囲気または中性雰囲気で行うことが重要で
ある。
【0039】また、また、表面配線導体2・・・とし
て、Ag系を用いる場合には、特に表面配線導体2・・
・間でAgのマイグレーションが発生しても、充分な絶
縁特性が維持できる程度にその線間を制御する必要があ
る。このAg系材料を用いれば、焼成雰囲気が酸化性雰
囲気や大気雰囲気で焼付けができ、その後、厚膜抵抗体
膜を形成するにあたり、従来より厚膜抵抗体膜として信
頼性の高い酸化ルテニウム系の材料を用いることができ
ることになる。
て、Ag系を用いる場合には、特に表面配線導体2・・
・間でAgのマイグレーションが発生しても、充分な絶
縁特性が維持できる程度にその線間を制御する必要があ
る。このAg系材料を用いれば、焼成雰囲気が酸化性雰
囲気や大気雰囲気で焼付けができ、その後、厚膜抵抗体
膜を形成するにあたり、従来より厚膜抵抗体膜として信
頼性の高い酸化ルテニウム系の材料を用いることができ
ることになる。
【0040】このような表面配線導体2・・・を形成し
た後、必要に応じて、厚膜抵抗体膜や各種保護膜を形成
し、さらに、各種電子部品6、例えばチップ抵抗器、チ
ップコンデンサ、ICチップなどを実装する。この実装
の際にも、自動実装装置と画像認識装置を用いて、上述
の黒色系に変質した位置決めマーク5・・・を読み取り
ながら、各種電子部品5を所定位置に実装することがで
きる。
た後、必要に応じて、厚膜抵抗体膜や各種保護膜を形成
し、さらに、各種電子部品6、例えばチップ抵抗器、チ
ップコンデンサ、ICチップなどを実装する。この実装
の際にも、自動実装装置と画像認識装置を用いて、上述
の黒色系に変質した位置決めマーク5・・・を読み取り
ながら、各種電子部品5を所定位置に実装することがで
きる。
【0041】以上の製造方法において、積層体1は大気
または酸化性雰囲気で焼成されて形成されるが、この焼
成によって、積層体1の表面に露出する位置決めマーク
となる導体またはパターンが、大気又は酸化雰囲気での
焼成により、酸化される材料で形成されているため、そ
の表面は酸化されてしまい、黒色系に変質する。このた
め、積層体1の表面の色である黄白色または白色との間
でコントラスト比が向上し、画像認識装置による読み取
り信頼性が非常に向上することになる。
または酸化性雰囲気で焼成されて形成されるが、この焼
成によって、積層体1の表面に露出する位置決めマーク
となる導体またはパターンが、大気又は酸化雰囲気での
焼成により、酸化される材料で形成されているため、そ
の表面は酸化されてしまい、黒色系に変質する。このた
め、積層体1の表面の色である黄白色または白色との間
でコントラスト比が向上し、画像認識装置による読み取
り信頼性が非常に向上することになる。
【0042】これより、上述のように、表面配線導体2
・・・を印刷・焼付けするにあたり、また、その他の部
材を印刷・焼付けするにあたり、さらに、各種電子部品
6を実装するにあたり、この位置決めマーク5・・・を
読み取り・認識させながら、印刷位置をを適正な位置に
修正することが非常に簡単となり、接続信頼性に高い低
温焼成セラミック多層回路基板を製造することができ
る。
・・・を印刷・焼付けするにあたり、また、その他の部
材を印刷・焼付けするにあたり、さらに、各種電子部品
6を実装するにあたり、この位置決めマーク5・・・を
読み取り・認識させながら、印刷位置をを適正な位置に
修正することが非常に簡単となり、接続信頼性に高い低
温焼成セラミック多層回路基板を製造することができ
る。
【0043】上述の実施例では、位置決めマーク5・・
・をすくなくとも積層体1を構成する最表面に位置する
ガラス−セラミック層1a、1dに形成したビアホール
導体によって形成している。この位置決めマーク5・・
・を単に、ガラス−セラミック層1a、1dとなるグリ
ーンシート上に所定形状のパターンの膜であっても構わ
ない。ビアホール導体による位置決めマーク5・・・と
パターン膜による位置決めマーク5・・・では、例えば
パターン膜の場合には、還元性雰囲気で焼成可能な材料
からなるペーストを印刷した際に印刷ダレなどが発生す
る可能性があり、精度の高い位置決めマーク5・・・と
ならないことがあるため、ビアホール導体によって形成
した方が望ましい。
・をすくなくとも積層体1を構成する最表面に位置する
ガラス−セラミック層1a、1dに形成したビアホール
導体によって形成している。この位置決めマーク5・・
・を単に、ガラス−セラミック層1a、1dとなるグリ
ーンシート上に所定形状のパターンの膜であっても構わ
ない。ビアホール導体による位置決めマーク5・・・と
パターン膜による位置決めマーク5・・・では、例えば
パターン膜の場合には、還元性雰囲気で焼成可能な材料
からなるペーストを印刷した際に印刷ダレなどが発生す
る可能性があり、精度の高い位置決めマーク5・・・と
ならないことがあるため、ビアホール導体によって形成
した方が望ましい。
【0044】上述の実施例では、位置決めマーク5・・
・の材料である還元性雰囲気で焼成可能の材料として、
Cu系材料を用いているが、その他に、珪化タンタル系
材料、六硼化ランタン系材料を用いても構わない。この
珪化タンタル系材料、六硼化ランタン系材料は、通常、
Cu系の表面配線導体上に形成する厚膜抵抗体膜を形成
する際の還元性雰囲気対応の抵抗体材料である。
・の材料である還元性雰囲気で焼成可能の材料として、
Cu系材料を用いているが、その他に、珪化タンタル系
材料、六硼化ランタン系材料を用いても構わない。この
珪化タンタル系材料、六硼化ランタン系材料は、通常、
Cu系の表面配線導体上に形成する厚膜抵抗体膜を形成
する際の還元性雰囲気対応の抵抗体材料である。
【0045】また、位置決めマーク5を積層体1の一方
側の主面のみに形成しておいても構わない。
側の主面のみに形成しておいても構わない。
【0046】また、標識として、主に画像認識装置で位
置補正するために読み取る位置決めマーク5で説明した
が、多層回路基板の型番(数字・アルフアベットなど)
を表示するための標識であっても構わない。この場合、
多層回路基板の型番などを明示できるため、多層回路基
板の誤使用を完全に防止できることになる。
置補正するために読み取る位置決めマーク5で説明した
が、多層回路基板の型番(数字・アルフアベットなど)
を表示するための標識であっても構わない。この場合、
多層回路基板の型番などを明示できるため、多層回路基
板の誤使用を完全に防止できることになる。
【0047】尚、上述の実施例では、グリーンシート上
には、複数の多層回路基板を抽出することについて記載
されていないが、例えばグリーンシートを複数の回路基
板が抽出できるように、複数の領域を区別して、各領域
にビアホール導体4・・・、内部配線導体3・・・とな
る導体膜を形成して、未焼成状態の積層体に分割溝を形
成しておき、製造工程の最終段階で分割処理してもかま
わない。この場合、位置決めマークは、各領域に形成し
てもよいし、また、分割によって廃棄されるミミ部分に
形成しても構わない。
には、複数の多層回路基板を抽出することについて記載
されていないが、例えばグリーンシートを複数の回路基
板が抽出できるように、複数の領域を区別して、各領域
にビアホール導体4・・・、内部配線導体3・・・とな
る導体膜を形成して、未焼成状態の積層体に分割溝を形
成しておき、製造工程の最終段階で分割処理してもかま
わない。この場合、位置決めマークは、各領域に形成し
てもよいし、また、分割によって廃棄されるミミ部分に
形成しても構わない。
【0048】
【発明の効果】以上のように本発明によれば、積層体を
大気または酸化性雰囲気で焼成したときに形成される、
この焼成雰囲気で酸化される材料からなる標識を同時に
形成している。このため、位置決めマークの表面が酸化
して変色し、基板の表面の色とコントラストが鮮明とな
る。
大気または酸化性雰囲気で焼成したときに形成される、
この焼成雰囲気で酸化される材料からなる標識を同時に
形成している。このため、位置決めマークの表面が酸化
して変色し、基板の表面の色とコントラストが鮮明とな
る。
【0049】従って、画像認識での読み取りの信頼性が
向上し、表面配線導体の印刷時、または電子部品素子の
実装時に、所定位置に夫々印刷または実装することがで
き、接続信頼性が向上した低温焼成セラミック多層回路
基板となる。
向上し、表面配線導体の印刷時、または電子部品素子の
実装時に、所定位置に夫々印刷または実装することがで
き、接続信頼性が向上した低温焼成セラミック多層回路
基板となる。
【図1】本発明に係る低温焼成セラミック多層回路基板
の平面図である。
の平面図である。
【図2】本発明に係る低温焼成セラミック多層回路基板
の断面図である。
の断面図である。
10・・・低温焼成セラミック多層回路基板 1・・・・積層体 1a〜1d・・・ガラス−セラミック層 2・・・・表面配線導体 3・・・・内部配線導体 4・・・・ビアホール導体 5・・・・標識 6・・・・電子部品
Claims (1)
- 【請求項1】 貫通孔内にAgを主成分とするビアホー
ル導体を、表面にAgを主成分とする内部配線導体とな
る導体を形成させたガラス−セラミック材料からなるシ
ートを複数積層し、積層体を得るとともに、該積層体を
大気又は酸化性雰囲気で焼成し、しかる後、焼成された
前記積層体上に表面配線導体膜を印刷・焼きつけする低
温焼成セラミック多層回路基板の製造方法において、 前記積層体の最上部または最下部のシートの表面で表面
配線導体が形成しない領域に、前記積層体を焼成する雰
囲気で酸化される材料から成る標識が形成されているこ
とを特徴とする低温焼成セラミック多層回路基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7165177A JPH0918148A (ja) | 1995-06-30 | 1995-06-30 | 低温焼成セラミック多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7165177A JPH0918148A (ja) | 1995-06-30 | 1995-06-30 | 低温焼成セラミック多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918148A true JPH0918148A (ja) | 1997-01-17 |
Family
ID=15807321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7165177A Pending JPH0918148A (ja) | 1995-06-30 | 1995-06-30 | 低温焼成セラミック多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918148A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020009441A (ko) * | 2000-07-21 | 2002-02-01 | 무라타 야스타카 | 다층 기판 및 그의 제조 방법 |
| JP2012256752A (ja) * | 2011-06-09 | 2012-12-27 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法 |
| US9006580B2 (en) | 2011-06-09 | 2015-04-14 | Ngk Spark Plug Co., Ltd. | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
-
1995
- 1995-06-30 JP JP7165177A patent/JPH0918148A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020009441A (ko) * | 2000-07-21 | 2002-02-01 | 무라타 야스타카 | 다층 기판 및 그의 제조 방법 |
| JP2012256752A (ja) * | 2011-06-09 | 2012-12-27 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法 |
| US9006580B2 (en) | 2011-06-09 | 2015-04-14 | Ngk Spark Plug Co., Ltd. | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030207745A1 (en) | Glass-ceramic composition for ceramic electronic part, ceramic electronic part, and method for manufacturing multilayer ceramic electronic part | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH08236936A (ja) | 積層ガラス−セラミック回路基板 | |
| JPH0918148A (ja) | 低温焼成セラミック多層回路基板の製造方法 | |
| JP3019136B2 (ja) | 厚膜ペースト及びそれを用いたセラミック回路基板 | |
| JP3093601B2 (ja) | セラミック回路基板 | |
| JPH08125339A (ja) | 多層配線基板の製造方法 | |
| JP2002299801A (ja) | 回路基板 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JPH09298368A (ja) | セラミック配線基板 | |
| JP2001189550A (ja) | 回路基板 | |
| JP2703850B2 (ja) | セラミックス配線基板の製造方法 | |
| JP2000332378A (ja) | 配線基板の製造方法 | |
| JPH09307205A (ja) | 低温焼成セラミック基板 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JP3495203B2 (ja) | 回路基板の製造方法 | |
| JPH0537160A (ja) | 多層セラミツク回路基板 | |
| JPS61278195A (ja) | 多層回路基板及びその製造方法 | |
| JP2746515B2 (ja) | セラミックス配線基板 | |
| JPH1154918A (ja) | 厚膜多層回路基板およびその製造方法 | |
| JP2002232093A (ja) | 回路基板 | |
| JP2001345561A (ja) | 積層回路基板及びその内部配線導体位置ずれ検出方法 | |
| JP4593817B2 (ja) | 低温焼成セラミック回路基板 | |
| JP2010080822A (ja) | 配線基板およびその製造方法 | |
| JP2000353877A (ja) | 多層回路基板及びその製造方法 |