JPH1154939A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH1154939A
JPH1154939A JP9206035A JP20603597A JPH1154939A JP H1154939 A JPH1154939 A JP H1154939A JP 9206035 A JP9206035 A JP 9206035A JP 20603597 A JP20603597 A JP 20603597A JP H1154939 A JPH1154939 A JP H1154939A
Authority
JP
Japan
Prior art keywords
wiring board
heat
heat transfer
transfer member
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9206035A
Other languages
English (en)
Other versions
JP3588230B2 (ja
Inventor
Katsura Hayashi
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP20603597A priority Critical patent/JP3588230B2/ja
Publication of JPH1154939A publication Critical patent/JPH1154939A/ja
Application granted granted Critical
Publication of JP3588230B2 publication Critical patent/JP3588230B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】素子の実装密度を下げることなく、半導体素子
や抵抗素子などの発熱素子を冷却するとともに、発生し
た熱を効率的に放散することのできる配線基板を提供す
る。 【解決手段】少なくとも熱硬化性樹脂を含む複数の絶縁
層を積層してなる絶縁基板と、該絶縁基板の表面および
/または内部に形成された配線回路層とを具備するとと
もに、前記絶縁基板の表面および/または内部に発熱性
電気素子を搭載してなる多層配線基板において、前記発
熱性電気素子近傍の前記絶縁基板内部に、Cu,Al、
AlN、SiCなどの高熱伝導性の伝熱部材を埋設し、
さらに前記伝熱部材の端部を、前記絶縁基板の側面から
露出あるいは突出させたことを特徴とする請求項1記載
の配線基板。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、MPU等
の高消費電力のLSIや、パワーIC素子等を搭載した
半導体素子収納用パッケージや、抵抗素子などの発熱素
子を搭載したプリント配線基板の改良に関するものであ
る。
【0002】
【従来技術】従来より、電子機器は小型化が進んでいる
が、近年携帯情報端末の発達や、コンピューターを持ち
運んで操作する、いわゆるモバイルコンピューティング
の普及によってさらに小型、薄型且つ高精細の多層配線
基板が求められる傾向にある。
【0003】従来のプリント配線基板では、プリプレグ
と呼ばれる有機樹脂を含む平板の表面に銅箔を接着した
後、これをエッチングして微細な回路を形成し、これを
積層した後、所望位置にマイクロドリルでスルーホール
の穴明けを行い、そのホール内壁にメッキ法により金属
を付着させてスルーホール導体を形成して各層間の電気
的な接続を行っている。
【0004】ところが、この方法では、スルーホール導
体は配線基板全体にわたり貫通したものであるために、
積層数が増加するに伴い、スルーホール数が増加する
と、配線に必要なスペースが確保できなくなるという問
題が生じ、電子機器の軽量、小型化に伴うプリント基板
の薄層化、小型化、軽量化に対しては、対応できないの
が現状である。
【0005】そこで、最近では、絶縁層に対して形成し
たビアホール内に金属粉末を充填してビアホール導体を
形成した後、他の絶縁層を積層して多層化した配線基板
が提案されている。
【0006】また、従来のプリント配線基板に対して、
半導体素子やコンデンサ素子、抵抗素子などを実装する
場合には、配線基板の表面に形成された配線回路層に対
してこれらの電気素子を半田等により実装し、実装した
素子を樹脂によってモールドする方法、絶縁基板の表面
に凹部を形成して、その凹部内に素子を収納して樹脂モ
ールドしたり、蓋体によって凹部を気密に封止する方法
がある。
【0007】また、これらの電気素子の中には、パワー
IC素子や抵抗素子など、作動時に発熱する素子も多
く、IC素子などにおいては、発生した熱によりIC素
子が誤動作するなどの問題が生じるために、これら素子
自体の熱をいかに放散させて素子自体の温度を低下させ
るかが大きな課題となっている。
【0008】このような素子から発生した熱を放散する
ための構造としては、例えば、半導体素子収納用パッケ
ージにおいては、図6に示すように、絶縁基板51の表
面にIC素子52が実装され、このIC素子52と絶縁
基板51内に形成された配線回路層53とスルーホール
導体54を介して絶縁基板51の底面に形成された接続
端子55と電気的に接続されている。そして、IC素子
52には直に金属からなる放熱体56が取付られてい
る。また、図7は、絶縁基板57の表面に形成された配
線回路層58とTAB接続されたIC素子59が絶縁基
板57内に収納され、配線回路層58に対して、接続端
子60が取付られている。そして、絶縁基板57の一方
の表面には放熱体61が取り付けられている。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
図6や図7に示したような放熱構造においては、素子を
搭載する配線基板自体が放熱体を配線基板の少なくとも
一方の表面に接合するために必然的に嵩高くなり、小型
の電子機器に搭載するのが困難である。しかも、パッケ
ージの一方の面に放熱体が取り付けられるために、電気
素子などの高密度実装化、多素子化が難しく、素子の多
ピン化にも対応できないという問題があった。
【0010】また、ビアホール導体を金属粉末の充填に
よって形成する方法は、ビアホール導体の小径化が可能
であるとともに、任意の位置に配設できる点で配線基板
の小型化に対しては有効であるが、配線基板をより多層
化したとしても、その配線基板に搭載する素子は、配線
基板の表面にしか実装することができないために、配線
基板の小型化には自ずと限界があった。
【0011】従って、本発明は、半導体素子や抵抗素子
などの発熱素子を搭載する多層配線基板において、発熱
素子を冷却するとともに、発生した熱を効率的に放散す
ることのできる配線基板を提供することを目的とするも
のである。さらに、本発明は、配線基板に対して多くの
素子を搭載することができるとともに、それらの素子か
らの発生する熱を素子の実装密度を下げることなく、放
散させることのできる配線基板を提供することを目的と
するものである。
【0012】
【課題を解決するための手段】本発明者らは、熱硬化性
樹脂を含有する絶縁基板の表面および/または内部に配
線回路層を被着形成し、絶縁基板の表面および/または
内部に電気素子を搭載した配線基板に対して、電気素子
の実装密度を下げることなく、発熱性電気素子の温度を
低減できる構造について検討を重ねた結果、発熱性電気
素子近傍の絶縁基板内部に金属箔からなる伝熱層を埋設
することにより、電気素子から発生した熱を伝熱層によ
り配線基板全体に拡散させて均熱化させることができ、
これにより素子の温度を低下させることができることを
見いだし、本発明に至った。
【0013】即ち、本発明の配線基板は、少なくとも熱
硬化性樹脂を含む複数の絶縁層を積層してなる絶縁基板
と、該絶縁基板の表面および/または内部に形成された
配線回路層とを具備するとともに、前記絶縁基板の表面
および/または内部に発熱性電気素子を搭載してなる多
層配線基板において、前記発熱性電気素子近傍の前記絶
縁基板内部に伝熱部材を埋設したことを特徴とするもの
である。特に、前記伝熱層を、前記配線基板のほぼ全面
に形成したこと、前記伝熱層の端部を、前記絶縁基板の
側面から露出または突出させて放熱性を高めること、前
記電気素子が、前記絶縁基板内に設けられた空隙部にて
実装収納されてなること、さらには、前記発熱性電気素
子が、IC素子、抵抗素子、コンデンサ、発振子、フィ
ルターの群から選ばれる1種であることを特徴とするの
である。
【0014】本発明の配線基板によれば、伝熱部材を、
発熱性の電気素子(以下、発熱素子という。)が搭載さ
れた近傍の絶縁基板内に埋設したことにより、発熱素子
から発生した熱を均熱層を介して、配線基板全体に均熱
化させることができる結果、電気素子の発生熱により熱
の淀みを解消し、発熱素子の温度を低下させることがで
きる。また、この均熱層の端部を配線基板の側面から露
出させることにより、発熱素子から発生した熱を均熱層
を介して、基板外に放熱することができる。
【0015】本発明によれば、電気素子を絶縁基板内部
に設けた空隙内にて実装させることにより、配線基板の
表面のみならず、基板内部に電気素子を搭載することが
できる結果、配線基板の多素子実装化、高密度実装化が
可能となるとともに、それらの電気素子に対して、個々
に均熱層を形成することにより、発生した熱の均熱化と
放熱性を高めることができる。
【0016】
【発明の実施の形態】以下、本発明を図面をもとに説明
する。図1は、本発明の配線基板のうち、電気素子を配
線基板の表面に実装したタイプの配線基板に適用した場
合の基本的な構造を説明するための要部切り欠き斜視図
である。図1によれば、配線基板1は、少なくとも熱硬
化性樹脂を含む複数の絶縁層2a,2b、2cおよび2
dを積層してなる絶縁基板3の表面および内部に配線回
路層4が形成され、さらに、絶縁基板3内には異なる層
間の配線回路層を接続するためのビアホール導体5を具
備する。そして、図1の配線基板によれば、絶縁基板3
の表面には、発熱素子6を収納するためのキャビティ7
が設けられ、絶縁基板3の表面に形成された配線回路層
4とワイヤーボンディング8等により電気的に接続され
ている。
【0017】また、発熱素子6が収納されたキャビティ
7の底面には、高熱伝導性材料からなる伝熱部材9が埋
設されている。この伝熱部材9は、図1に示すように、
キャビティ7の底面を形成する絶縁層2bの表面の発熱
素子6の近傍、即ち、発熱素子6と接触するか、または
発熱素子6と対面する場所を含め、ビアホール導体5や
配線回路層4が設けられていない領域に伝熱部材9が埋
設されている。
【0018】このような構造において、発熱素子6から
発生した熱は、伝熱部材9によって、配線基板全体に拡
散され、均熱化されると同時に、発熱素子6での熱の淀
みを防止し、発熱素子6を冷却することができる。な
お、この伝熱部材9は、配線基板の表面で埋設すると、
配線基板の表面での回路設計が大きく制約されるため
に、絶縁基板の内部に埋設されることが必要である。
【0019】また、伝熱部材9の端部は、配線基板1の
側面に露出しているか、あるいは図1の端部10のよう
に、配線基板1の側面から突出させることが望ましい。
このように、伝熱部材9の端部を配線基板1の側面から
露出または突出させることにより、伝熱部材9の伝達さ
れた熱が、伝熱部材9の露出面、または端部10の突出
部12から熱を放散することができる。なお、この場
合、伝熱部材9の突出部11は、放熱フィンなどの他の
放熱部材(図示せず)と熱的に接続して、さらに放熱性
を高めることもできる。
【0020】図1に示した配線基板は、例えば、以下の
方法によって作製される。まず、図2(a)に示すよう
に、熱硬化性樹脂を含有する非硬化または半硬化の軟質
状態の絶縁層2aにビアホールを形成して、その内部に
金属粉末を含有する導体ペーストを充填してビアホール
導体5aを形成する。それと同時に、半導体素子6を収
納するためのキャビティ7をパンチング等により形成す
る。また、絶縁層2aの所定箇所に配線回路層4aを被
着形成する。配線回路層4aは、1)絶縁層の表面に金
属箔を貼り付けた後、エッチング処理して回路パターン
を形成する方法、2)絶縁層表面にレジストを形成し
て、メッキにより形成する方法、3)転写フィルム表面
に金属箔を貼り付け、金属箔をエッチング処理して配線
回路層を形成した後、この金属箔からなる配線回路層を
絶縁層表面に転写させる方法等により形成することがで
きる。
【0021】また、同様に図2(b)に軟質状態の絶縁
層2bに対して、絶縁層2aと同様に、所定箇所にビア
ホール導体を5bおよび配線回路層4bを形成する。そ
して、絶縁層2bのキャビティ7の底面を形成する箇所
に伝熱部材9を埋設する。伝熱部材9の埋設は、軟質状
態の絶縁層2bに対して、伝熱部材9を圧着して強制的
に埋め込むか、または伝熱部材9の厚みが厚い場合に
は、絶縁層2bの所定箇所に凹部を形成して、その凹部
内に、伝熱部材9を嵌め込む。凹部の形成は、軟質の絶
縁層2a’の表面を加工するか、または型材にスラリー
を流して形成すればよい。また、絶縁層2b’には、絶
縁層2aと同様に、所定箇所にビアホール導体5および
配線回路層4を形成する。
【0022】さらに、上記の絶縁層2a、2bと同様
に、図2(c)(d)に示すように、軟質状態の絶縁層
2cおよび絶縁層2dに対しても、ビアホール導体5
c,5dと配線回路層4c、5cを形成する。
【0023】そして、これら絶縁層2a、2b、2cお
よび2dを位置合わせして積層圧着した後、熱硬化性樹
脂が完全硬化するに十分な温度で加熱して多層配線基板
を作製する。そして、その基板のキャビティ7内の伝熱
部材9の表面に半導体素子6を接着して、絶縁基板3表
面の配線回路層4とワイヤボンディング等により接続す
ることにより、半導体素子6を表面に搭載した図1の配
線基板を作製することができる。なお、キャビティ7内
の発熱素子6は、所望によりエポキシ樹脂等の封止樹脂
で封止してもよい。
【0024】次に、図3は、本発明の配線基板のうち、
電気素子を配線基板の内部に実装したタイプの配線基板
に適用した場合の基本的な構造を説明するための要部切
り欠き斜視図である。図3によれば、配線基板21は、
少なくとも熱硬化性樹脂を含む複数の絶縁層22a,2
2b、22c、22d、22eを積層してなる絶縁基板
23の表面および内部に配線回路層24が形成され、さ
らに、絶縁基板23内には異なる層間の配線回路層を接
続するためのビアホール導体25を具備する。
【0025】そして、絶縁基板23の内部には、発熱素
子26を収納するための空隙部27が設けられ、空隙部
27内の絶縁層22aの表面に形成された配線回路層2
4aと電気的に接続されている。
【0026】図3の配線基板21によれば、発熱素子2
6が収納された空隙部27に面した絶縁層22cの表面
には、金属からなる伝熱部材29が埋設されている。こ
の伝熱部材29は、絶縁層22cのビアホール導体25
や配線回路層24が設けられていない領域に埋設されて
いる。
【0027】このような構造において、発熱素子26か
ら発生した熱は、伝熱部材29によって、配線基板全体
に拡散され、均熱化されると同時に、発熱素子26での
熱の淀みを防止し、発熱素子26を冷却することができ
る。
【0028】また、伝熱部材29の端部30は、配線基
板21の側面に露出しているか、あるいは図3の端部3
0のように、配線基板21の側面から突出させることが
望ましい。このように、伝熱部材29の端部を配線基板
21の側面から露出または突出させることにより、伝熱
部材29の伝達された熱が、伝熱部材29の端部の露出
面、または端部30の突出部32から熱を放散すること
ができる。なお、この場合、伝熱部材29の突出部32
は、放熱フィンなどの他の放熱部材(図示せず)と熱的
に接続して、さらに放熱性を高めることもできる。
【0029】図3の配線基板21は、例えば、図4に示
されるような工程によって作製される。まず、図4
(a)に示すように、熱硬化性樹脂を含む非硬化または
半硬化した軟質状態の絶縁層22aに、所望により厚み
方向に貫通するビアホールを形成し、そのビアホール内
に金属粉末を含む導体ペーストをスクリーン印刷や吸引
処理しながら充填して、ビアホール導体25aを形成す
る。また、この絶縁層33の所定箇所に空隙部35を形
成する。
【0030】配線回路層24aは、1)絶縁層の表面に
金属箔を貼り付けた後、エッチング処理して回路パター
ンを形成する方法、2)絶縁層表面にレジストを形成し
て、メッキにより形成する方法、3)転写フィルム表面
に金属箔を貼り付け、金属箔をエッチング処理して回路
パターンを形成した後、この金属箔からなる回路パター
ンを絶縁層表面に転写させる方法等が挙げられる。
【0031】また、図4(b)に示すように、絶縁層2
2aと同様にして、軟質状態の絶縁層22aに対してビ
アホール導体25bを形成するとともに、所定箇所に空
隙部27を形成する。そして、絶縁層22bの表面に配
線回路層24bを形成するとともに、絶縁層22bの空
隙部27にて発熱素子26を実装収納する。
【0032】発熱素子26の配線回路層24bへの実装
方法としては、図4(b1)に示すように、転写フィル
ム33の表面に予め配線回路層24Aを形成した-5、そ
の配線回路層24bに対して発熱素子26を半田、TA
B,ワイヤ−ボンディング等により実装する。その後、
配線回路層24bと発熱素子26が実装された転写フィ
ルム33を絶縁層22bに積層して転写フィルム33の
みを剥がすことにより配線回路層24bと発熱素子26
を絶縁層22bに転写させることができる。
【0033】また、上記の例では、基本的には、発熱素
子26を実装する配線回路層24bは発熱素子26とと
もに、同時に転写させるものであるが、発熱素子26の
実装に関与しない配線回路層(図示せず)は、発熱素子
26と配線回路層24bとともに同時するか、または個
別に前述した1)〜3)のいずれの方法で形成してもよ
い。また、空隙部27内に収納された発熱素子26は、
配線回路層24bに実装された状態でエポキシ樹脂等に
より封止してもよい。
【0034】また、軟質状態の絶縁層22cに前記と同
様にしてビアホール導体25cを形成すると同時に、絶
縁層22cの空隙部27に対面する箇所に伝熱部材29
を埋設する。伝熱部材29の埋設は、前記図2(b)で
説明したのと同様な方法により行われる。
【0035】さらに、軟質状態の絶縁層22dおよび絶
縁層22eに対して、上記と同様な方法で配線回路層2
4d,24eやビアホール導体25d、25eを形成す
る。
【0036】そして、上記のようにして作製した各軟質
状態の絶縁層22a、22b、22c、22d,22e
を位置合わせして積層圧着した後に、絶縁層22a〜2
2e中の熱硬化性樹脂が硬化するに十分な温度に加熱し
て一括して完全硬化させることにより、図3に示したよ
うな発熱素子26を内蔵するとともに、その発熱素子3
26の近傍の絶縁基板22内に伝熱部材29を埋設した
配線基板を作製することができる。また、この配線基板
の表面には、他の電子部品を搭載することができる。
【0037】また、本発明によれば、上記の発熱素子の
絶縁基板内に形成した空隙部内への実装収納構造と伝熱
部材の埋設方法を基礎として、あらゆる形態の多層配線
基板を作製することができ、図3、図4で説明した空隙
部を有する絶縁層と、伝熱部材を埋設した絶縁層との積
層技術によって、例えば、図5に示すように、多層配線
基板の絶縁基板34内において、IC素子35や抵抗素
子36等のなどの発熱素子を収納する空隙部37,38
を同一面内、または異なる層内に形成して、これら複数
の発熱素子を実装収納させることができる。そして、各
発熱素子35、36に対して伝熱部材39、40、41
を埋設することにより、個々の発熱素子に対して、発生
した熱を基板全体に均熱化することができ、伝熱部材3
9、40、41を基板側面から突出させることによりさ
らに熱の放散性を高めることができる。その結果、配線
基板における素子の高密度実装化と、小型化を実現しつ
つ、発熱素子の冷却を行うことのできる多層配線基板を
得ることができる。なお、図5の実施例によれば、基板
の表面にも電子部品を搭載することができる。
【0038】本発明において、基板内に埋設される伝熱
部材は、熱伝導性に優れた金属やセラミックスが良好に
使用できる。金属としては銅、アルミニウムまたはその
合金が適している。セラミックでは窒化アルミニウム、
炭化珪素が良好に用いられるが、加工性の点からは銅や
アルミニウムが最適である。この伝熱部材の厚さは50
μm以上、望ましくは100μm以上がよい。伝熱部材
の厚みが50μm未満でも均熱性および放熱性は改善で
きるが、伝熱部材としての取り扱いが難しくなり、製造
上の困難が伴う。厚さの上限は特に限定されないが、小
型軽量の機器に使用するためには1mm以下、望ましく
は0.5mm以下が良い。最適には厚さ0.1〜0.3
mmである。パワーアンプ用としてはさらに厚いものが
好適であり、0.5〜5mm程度のものが使用でき,最
適には0.5〜2mmが良い。
【0039】また、この伝熱部材は必要によりグランド
(接地)等の配線層を兼ねることができる。この場合、
伝熱部材に直結する形でビアホール導体を形成すればよ
い。
【0040】その場合、伝熱部材表面の酸化膜や油脂等
の汚れをあらかじめエッチング等により除去しておくこ
とにより、ビアホール導体との接触抵抗が増大し、接続
部から発熱するのを防止することができる。
【0041】なお、図2および図4で説明した製造方法
において、用いられる熱硬化性樹脂を含有する絶縁層
は、熱硬化性有機樹脂、または熱硬化性有機樹脂とフィ
ラーなどの組成物を混練機や3本ロールなどの手段によ
って十分に混合し、これを圧延法、押し出し法、射出
法、ドクターブレード法などによってシート状に成形す
る。そして、所望により熱処理して熱硬化性樹脂を半硬
化させる。半硬化には、樹脂が完全硬化するに十分な温
度よりもやや低い温度に加熱する。
【0042】そして、この絶縁層に対してビアホール、
空隙部の形成は、ドリル、パンチング、サンドブラス
ト、あるいは炭酸ガスレーザ、YAGレーザ、及びエキ
シマレーザ等の照射による加工など公知の方法が採用さ
れる。
【0043】なお、絶縁層を形成する熱硬化性樹脂とし
ては、絶縁材料としての電気的特性、耐熱性、および機
械的強度を有する熱硬化性樹脂であれば特に限定される
ものでなく、例えば、アラミド樹脂、フェノール樹脂、
エポキシ樹脂、イミド樹脂、フッ素樹脂、フェニレンエ
ーテル樹脂、ビスマイレイドトリアジン樹脂、ユリア樹
脂、メラミン樹脂、シリコーン樹脂、ウレタン樹脂、不
飽和ポリエステル樹脂、アリル樹脂等が、単独または組
み合わせて使用できる。
【0044】また、上記の絶縁層には、絶縁基板あるい
は配線基板全体の強度を高めるために、有機樹脂に対し
てフィラーを複合化させることもできる。有機樹脂と複
合化されるフィラーとしては、SiO2 、Al2 3
ZrO2 、TiO2 、AlN、SiC、BaTiO3
SrTiO3 、ゼオライト、CaTiO3 、ほう酸アル
ミニウム等の無機質フィラーが好適に用いられる。ま
た、ガラスやアラミド樹脂からなる不織布、織布などに
上記樹脂を含浸させて用いてもよい。なお、有機樹脂と
フィラーとは、体積比率で15:85〜50:50の比
率で複合化されるのが適当である。
【0045】これらの発熱素子を収納するための空隙部
を形成する絶縁層は、上記の種々の材質の中でも空隙部
をパンチング又はレーザーで容易に加工できる点から、
エポキシ樹脂、イミド樹脂、フェニレンエーテル樹脂
と、シリカまたはアラミド不織布との混合物であること
が最も望ましい。
【0046】一方、ビアホール導体に充填される金属ペ
ーストは、銅粉末、銀粉末、銀被覆銅粉末、銅銀合金な
どの、平均粒径が0.5〜50μmの金属粉末を含む。
金属粉末の平均粒径が0.5μmよりも小さいと、金属
粉末同士の接触抵抗が増加してスルーホール導体の抵抗
が高くなる傾向にあり、50μmを越えるとスルーホー
ル導体の低抵抗化が難しくなる傾向にある。
【0047】また、導体ペーストは、前述したような金
属粉末に対して、前述したような結合用有機樹脂や溶剤
を添加混合して調製される。ペースト中に添加される溶
剤としては、用いる結合用有機樹脂が溶解可能な溶剤で
あればよく、例えば、イソプロピルアルコール、テルピ
ネオール、2−オクタノール、ブチルカルビトールアセ
テート等が用いられる。
【0048】上記の導体ペースト中の結合用有機樹脂と
しては、前述した種々の絶縁シートを構成する有機樹脂
の他、セルロースなども使用される。この有機樹脂は、
前記金属粉末同士を互いに接触させた状態で結合すると
ともに、金属粉末を絶縁シートに接着させる作用をなし
ている。この有機樹脂は、金属ペースト中において、
0.1乃至40体積%、特に0.3乃至30体積%の割
合で含有されることが望ましい。これは、樹脂量が0.
1体積%よりも少ないと、金属粉末同士を強固に結合す
ることが難しく、低抵抗金属を絶縁層に強固に接着させ
ることが困難となり、逆に40体積%を越えると、金属
粉末間に樹脂が介在することになり粉末同士を十分に接
触させることが難しくなり、スルーホール導体の抵抗が
大きくなるためである。
【0049】配線回路層としては、銅、アルミニウム、
金、銀の群から選ばれる少なくとも1種、または2種以
上の合金からなることが望ましく、特に、銅、または銅
を含む合金が最も望ましい。また、場合によっては、導
体組成物として回路の抵抗調整のためにNi−Cr合金
などの高抵抗の金属を混合、または合金化してもよい。
さらには、配線層の低抵抗化のために、前記低抵抗金属
よりも低融点の金属、例えば、半田、錫などの低融点金
属を導体組成物中の金属成分中にて2〜20重量%の割
合で含んでもよい。
【0050】また、配線回路層と絶縁層、または伝熱部
材と絶縁層との密着強度を高める上では、絶縁層の表面
または、配線回路層または伝熱部材の表面を0.1μm
以上、特に0.3μm〜3μm、最適には0.3〜1.
5μmに粗面加工することが望ましい。また、ビアホー
ル導体の両端を金属箔からなる配線回路層によって封止
する上では、配線回路層の厚みは、5〜40μmが適当
である。
【0051】このようにして、本発明によれば、配線基
板の表面への種々の素子の実装性を低下させることな
く、表面または絶縁基板内部の空隙部に実装された発熱
素子による熱の淀みを解消して発生した熱を基板全体に
均熱化するとともに、伝熱部材を介して熱を放散させる
ことができる結果、発熱素子を冷却して、素子の誤動作
などの障害が発生するのを防止することができる。
【0052】
【実施例】
実施例1 イミド樹脂50体積%を、アラミド樹脂の不織布に含浸
したプリプレグに炭酸ガスレーザーで直径0.1mmの
ビアホールを形成し、そのホール内に銀をメッキした銅
粉末を含む銅ペーストを充填してビアホール導体を形成
した。さらにレーザーで発熱素子として、パワーIC素
子を設置するためのキャビティを形成して絶縁層bを作
製した。
【0053】次に、イミド樹脂50体積%、シリカ粉末
50体積%の割合となるよう、ワニス状態の樹脂と粉末
を混合しドクターブレード法で作製した絶縁層にパンチ
ングで直径0.1mmのビアホールを形成し、そのホー
ル内に銀をメッキした銅粉末を含む銅ペーストを充填し
てビアホール導体を形成して、絶縁層aおよび絶縁層c
を作製した。
【0054】一方、ポリエチレンテレフタレート(PE
T)樹脂からなる転写シートの表面に接着剤を塗布して
粘着性をもたせTAB接続のために一部を切除した。そ
の後、厚さ12μm、表面粗さ0.8μmの銅箔を一面
に接着した。その後、フォトレジスト(ドライフィル
ム)を塗布し露光現像を行った後、これを塩化第二鉄溶
液中に浸漬して非パターン部をエッチング除去して配線
回路層を形成した。なお、作製した配線回路層は、線幅
が20μm、配線と配線との間隔が20μmの微細なパ
ターンである。そして、この配線回路層を絶縁層bの表
面に転写させた。
【0055】また、絶縁層aおよび絶縁層cに対しても
同様に転写によって配線回路層を形成した。
【0056】そして、絶縁層bのビアホール導体および
配線回路層を形成してない部分の表面に、凹部を形成し
て、その凹部内に厚さ0.1mmの炭化ケイ素(熱伝導
率200W/m・K)からなる伝熱部材を嵌め込んだ。
【0057】その後、絶縁層a,絶縁層bおよび絶縁層
cの順で積層圧着した後、50kg/cm2 の圧力で圧
着し、200℃で1時間加熱して完全硬化させて多層配
線基板を作製した。そして、キャビティ内に露出してい
る伝熱部材表面にパワ−IC素子を熱伝導性接着剤によ
り接着して、パワーIC素子と絶縁層A表面の配線回路
層とワイヤボンディングにより接続して、パワ−IC素
子を搭載した配線基板を作製した。また、比較のため
に、伝熱部材を埋設しない以外は、全く同様にして、パ
ワ−IC素子を搭載した配線基板を作製した。
【0058】得られた各配線基板において、パワ−IC
素子を10時間作動後のIC素子自体の温度を測定した
結果、本発明に基づく伝熱部材を埋設することにより作
動時のIC素子の温度を12℃低下させることができ
た。
【0059】しかも、伝熱部材を形成した箇所を観察し
た結果、なんら問題はなかった。配線回路層とビアホー
ル導体とは良好な接続状態であり、各配線間の導通テス
トを行った結果、配線の断線も認められなかった。特別
な冷却ファンを用いなくても、各種素子及び電子部品は
所定の動作が確認された。
【0060】実施例2イミド樹脂50体積%を、アラミ
ド樹脂の不織布に含浸したプリプレグに炭酸ガスレーザ
ーで直径0.1mmのビアホールを形成し、そのホール
内に銀をメッキした銅粉末を含む銅ペーストを充填して
ビアホール導体を形成した。さらにレーザーで発熱素子
としてパワーIC素子を設置するための空隙部を形成し
て絶縁層Aを作製した。
【0061】一方、ポリエチレンテレフタレート(PE
T)樹脂からなる転写シートの表面に接着剤を塗布して
粘着性をもたせTAB接続のために一部を切除した。そ
の後、厚さ12μm、表面粗さ0.8μmの銅箔を一面
に接着した。その後、フォトレジスト(ドライフィル
ム)を塗布し露光現像を行った後、これを塩化第二鉄溶
液中に浸漬して非パターン部をエッチング除去して配線
回路層を形成した。なお、作製した配線回路層は、線幅
が20μm、配線と配線との間隔が20μmの微細なパ
ターンである。その後、この配線回路層にパワーIC素
子をTAB接続し、エポキシ樹脂で封止した。
【0062】そして、前記絶縁層Aの表面にパワ−IC
素子が実装された転写シートを位置決めして積層圧着し
て、転写シートのみを剥離して絶縁層Aに配線回路層と
ともにパワーIC素子を転写させた。
【0063】次に、イミド樹脂50体積%、シリカ粉末
50体積%の割合となるよう、ワニス状態の樹脂と粉末
を混合しドクターブレード法で作製した絶縁層にパンチ
ングで直径0.1mmのビアホールを形成し、そのホー
ル内に銀をメッキした銅粉末を含む銅ペーストを充填し
てビアホール導体を形成して、絶縁層B、絶縁層Cを作
製した。そして、前記絶縁層Bの絶縁層Aの空隙部に対
面する箇所に、厚さ0.1mmの銅からなる伝熱部材を
圧着して埋め込んだ。さらに、絶縁層Bおよび絶縁層C
の必要な部分に配線回路層を転写した。
【0064】その後、空隙部にパワ−IC素子が収納さ
れた絶縁層Aを中心に、その上に絶縁層C、その下側に
絶縁層Bの伝熱部材が空隙部に対向するようにして積層
し、これを50kg/cm2 の圧力で圧着し、200℃
で1時間加熱して完全硬化させて、パワーIC素子を内
蔵した多層配線基板を作製した。また、比較のために、
伝熱部材を埋設しない以外は、全く同様にしてパワーI
C素子を内蔵した多層配線基板を作製した。また、放熱
性の評価のために、絶縁層にIC素子と接触するように
熱電対を埋め込んだ。
【0065】そして、この基板に対してパワ−IC素子
を10時間作動後のIC素子自体の温度を測定した結
果、本発明に基づく伝熱部材を埋設することにより、埋
設しない場合に比較して作動時のIC素子の温度を15
℃低下させることができた。
【0066】
【発明の効果】以上詳述したとおり、本発明によれば、
発熱素子を搭載した配線基板において、伝熱部材を絶縁
基板内に埋設させることにより、基板の表面への素子の
実装性を阻害することなく、発熱素子から発生する熱の
淀みなく、基板全体に均熱化、さらには放熱することが
でき、それにより発熱素子の異常加熱による誤動作を防
止することができる。また、発熱素子を複数個内蔵した
配線基板においても、内蔵された個々の発熱素子の近傍
の絶縁基板内に伝熱部材を埋設することにより、基板の
多素子化、高密度実装化に対して対応できる放熱構造を
提供できる。
【図面の簡単な説明】
【図1】本発明の多層配線基板の一実施例を説明するた
めの要部切り欠き斜視図である。
【図2】図1の多層配線基板を作製するための工程図で
ある。
【図3】本発明の多層配線基板の他の実施例を説明する
ための要部切り欠き断面図である。
【図4】図3の多層配線基板を作製するための工程図で
ある。
【図5】本発明の多層配線基板のさらに他の実施例を説
明するための概略断面図である。
【図6】従来の配線基板を説明するための概略断面図で
ある。
【図7】他の従来の配線基板を説明するための概略断面
図である。
【符号の説明】
1 配線基板 2a〜2d 配線層 3 絶縁基板 4 配線回路層 5 ビアホール導体 6 発熱素子 7 キャビティ 8 ワイア−ボンディング 9 伝熱部材 10 端部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】少なくとも熱硬化性樹脂を含む複数の絶縁
    層を積層してなる絶縁基板と、該絶縁基板の表面および
    /または内部に形成された配線回路層とを具備するとと
    もに、前記絶縁基板の表面および/または内部に発熱性
    電気素子を搭載してなる多層配線基板において、前記発
    熱性電気素子近傍の前記絶縁基板内部に高熱伝導性を有
    する伝熱部材を埋設したことを特徴とする配線基板。
  2. 【請求項2】前記伝熱部材の端部を、前記絶縁基板の側
    面から露出あるいは突出させたことを特徴とする請求項
    1記載の配線基板。
  3. 【請求項3】前記電気素子が、前記絶縁基板内部に設け
    られた空隙部に実装収納されてなることを特徴とする請
    求項1記載の配線基板。
  4. 【請求項4】前記発熱性電気素子が、IC素子、抵抗素
    子、コンデンサ、発振子、フィルターの群から選ばれる
    1種であることを特徴とする請求項1記載の配線基板。
JP20603597A 1997-07-31 1997-07-31 配線基板の製造方法 Expired - Lifetime JP3588230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20603597A JP3588230B2 (ja) 1997-07-31 1997-07-31 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20603597A JP3588230B2 (ja) 1997-07-31 1997-07-31 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH1154939A true JPH1154939A (ja) 1999-02-26
JP3588230B2 JP3588230B2 (ja) 2004-11-10

Family

ID=16516828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20603597A Expired - Lifetime JP3588230B2 (ja) 1997-07-31 1997-07-31 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3588230B2 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246756A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
US6586827B2 (en) 2000-12-27 2003-07-01 Ngk Spark Plug Co., Ltd. Wiring board and method for fabricating the same
US6680123B2 (en) 2000-12-25 2004-01-20 Ngk Spark Plug Co., Ltd. Embedding resin
WO2004100264A1 (ja) * 2003-05-09 2004-11-18 Matsushita Electric Industrial Co. Ltd. 回路素子内蔵モジュール
US6876091B2 (en) 2000-12-25 2005-04-05 Ngk Spark Plug Co., Ltd. Wiring board
JP2005274553A (ja) * 2004-02-24 2005-10-06 Kyocera Corp 配線基板およびその製造方法
WO2007043714A1 (ja) * 2005-10-14 2007-04-19 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
US7375421B2 (en) * 2004-06-15 2008-05-20 Matsushita Electric Industrial Co., Ltd. High density multilayer circuit module
WO2008111408A1 (ja) * 2007-03-09 2008-09-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
KR101055561B1 (ko) 2009-07-29 2011-08-08 삼성전기주식회사 캐비티를 구비한 인쇄회로기판 및 그 제조방법
US8139372B2 (en) 2007-10-02 2012-03-20 Denso Corporation Printed circuit board, method for manufacturing printed circuit board and electronic apparatus
JP2013513970A (ja) * 2009-12-18 2013-04-22 インテル コーポレイション スモールフォームファクタ、システムオンパッケージにコンポーネントを組み込む装置と方法
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2014011385A (ja) * 2012-07-02 2014-01-20 Nec Access Technica Ltd 電子デバイス、電子機器、および電子デバイスの製造方法
US8705248B2 (en) 2005-12-16 2014-04-22 Ibiden Co., Ltd. Multilayer printed circuit board
US9018754B2 (en) 2013-09-30 2015-04-28 International Business Machines Corporation Heat dissipative electrical isolation/insulation structure for semiconductor devices and method of making
US9225379B2 (en) 2009-12-18 2015-12-29 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
JP2018157041A (ja) * 2017-03-16 2018-10-04 日本特殊陶業株式会社 多層セラミック配線基板およびその製造方法
KR20200007492A (ko) * 2018-07-13 2020-01-22 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
KR20200007480A (ko) * 2018-07-13 2020-01-22 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
JP2020047762A (ja) * 2018-09-19 2020-03-26 株式会社デンソーウェーブ 積層基板
JPWO2020250815A1 (ja) * 2019-06-14 2020-12-17
JP2021048227A (ja) * 2019-09-18 2021-03-25 株式会社デンソーウェーブ 部品内蔵多層基板、及びプログラマブルロジックコントローラ
CN115117043A (zh) * 2022-06-24 2022-09-27 武汉光钜微电子有限公司 一种封装结构及其制造方法
WO2025197382A1 (ja) * 2024-03-18 2025-09-25 株式会社村田製作所 セラミック基板及びセラミック基板の製造方法

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US9245838B2 (en) 2000-09-25 2016-01-26 Ibiden Co., Ltd. Semiconductor element
US8959756B2 (en) 2000-09-25 2015-02-24 Ibiden Co., Ltd. Method of manufacturing a printed circuit board having an embedded electronic component
US7893360B2 (en) 2000-09-25 2011-02-22 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP2002246756A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
US6876091B2 (en) 2000-12-25 2005-04-05 Ngk Spark Plug Co., Ltd. Wiring board
US6680123B2 (en) 2000-12-25 2004-01-20 Ngk Spark Plug Co., Ltd. Embedding resin
US6586827B2 (en) 2000-12-27 2003-07-01 Ngk Spark Plug Co., Ltd. Wiring board and method for fabricating the same
WO2004100264A1 (ja) * 2003-05-09 2004-11-18 Matsushita Electric Industrial Co. Ltd. 回路素子内蔵モジュール
JP2005274553A (ja) * 2004-02-24 2005-10-06 Kyocera Corp 配線基板およびその製造方法
US7375421B2 (en) * 2004-06-15 2008-05-20 Matsushita Electric Industrial Co., Ltd. High density multilayer circuit module
WO2007043714A1 (ja) * 2005-10-14 2007-04-19 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
US9027238B2 (en) 2005-10-14 2015-05-12 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US8692132B2 (en) 2005-10-14 2014-04-08 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US8973259B2 (en) 2005-10-14 2015-03-10 Ibiden Co., Ltd. Method for manufacturing a multilayered circuit board
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US8912451B2 (en) 2005-10-14 2014-12-16 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US8705248B2 (en) 2005-12-16 2014-04-22 Ibiden Co., Ltd. Multilayer printed circuit board
JP5212359B2 (ja) * 2007-03-09 2013-06-19 株式会社村田製作所 多層配線基板及びその製造方法
JPWO2008111408A1 (ja) * 2007-03-09 2010-06-24 株式会社村田製作所 多層配線基板及びその製造方法
WO2008111408A1 (ja) * 2007-03-09 2008-09-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
US8139372B2 (en) 2007-10-02 2012-03-20 Denso Corporation Printed circuit board, method for manufacturing printed circuit board and electronic apparatus
KR101055561B1 (ko) 2009-07-29 2011-08-08 삼성전기주식회사 캐비티를 구비한 인쇄회로기판 및 그 제조방법
JP2013513970A (ja) * 2009-12-18 2013-04-22 インテル コーポレイション スモールフォームファクタ、システムオンパッケージにコンポーネントを組み込む装置と方法
US9225379B2 (en) 2009-12-18 2015-12-29 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US9362232B2 (en) 2009-12-18 2016-06-07 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
JP2014011385A (ja) * 2012-07-02 2014-01-20 Nec Access Technica Ltd 電子デバイス、電子機器、および電子デバイスの製造方法
US9018754B2 (en) 2013-09-30 2015-04-28 International Business Machines Corporation Heat dissipative electrical isolation/insulation structure for semiconductor devices and method of making
JP2018157041A (ja) * 2017-03-16 2018-10-04 日本特殊陶業株式会社 多層セラミック配線基板およびその製造方法
KR20200007492A (ko) * 2018-07-13 2020-01-22 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
KR20200007480A (ko) * 2018-07-13 2020-01-22 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
JP2020013979A (ja) * 2018-07-13 2020-01-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板及びこれを含むバッテリモジュール
JP2020013978A (ja) * 2018-07-13 2020-01-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板及びこれを含むバッテリモジュール
JP2020047762A (ja) * 2018-09-19 2020-03-26 株式会社デンソーウェーブ 積層基板
JPWO2020250815A1 (ja) * 2019-06-14 2020-12-17
US12243841B2 (en) 2019-06-14 2025-03-04 Tdk Corporation Electronic component embedded substrate and circuit module using the same
JP2021048227A (ja) * 2019-09-18 2021-03-25 株式会社デンソーウェーブ 部品内蔵多層基板、及びプログラマブルロジックコントローラ
CN115117043A (zh) * 2022-06-24 2022-09-27 武汉光钜微电子有限公司 一种封装结构及其制造方法
WO2025197382A1 (ja) * 2024-03-18 2025-09-25 株式会社村田製作所 セラミック基板及びセラミック基板の製造方法

Also Published As

Publication number Publication date
JP3588230B2 (ja) 2004-11-10

Similar Documents

Publication Publication Date Title
JP3588230B2 (ja) 配線基板の製造方法
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
JPH11126978A (ja) 多層配線基板
JP3207174B2 (ja) 電気素子搭載配線基板およびその製造方法
JPH10173097A (ja) 熱伝導基板用シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
JP2001308250A (ja) 熱伝導基板とその製造方法およびパワーモジュール
WO2002007485A1 (en) Circuit board and method for manufacturing the same, and electronic apparatus comprising it
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP2005109307A (ja) 回路部品内蔵基板およびその製造方法
CN111132476A (zh) 双面线路散热基板的制备方法
US9345125B2 (en) Wiring substrate
JP2002246542A (ja) パワーモジュール及びその製造方法
JP2801896B2 (ja) 金属ベース多層回路基板の製造法
JP4283753B2 (ja) 電気部品内蔵多層プリント配線板及びその製造方法
JP7161629B1 (ja) 部品内蔵基板、及びその製造方法
JP3985772B2 (ja) 電気部品内蔵回路板及びその製造方法
JP2005135998A (ja) 電気部品内蔵回路板及びその製造方法
CN1731915B (zh) 多层电路板装置
JPH065994A (ja) 多層プリント配線板
JPS61156754A (ja) 高熱伝導性金属ベ−スプリント基板
JP2004140063A (ja) 配線基板
JPH0818182A (ja) 回路基板
JP3174026B2 (ja) 金属ベース多層回路基板
JP2001044581A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140820

Year of fee payment: 10

EXPY Cancellation because of completion of term