JPH1164657A - 分岐導波路及びその製造方法 - Google Patents
分岐導波路及びその製造方法Info
- Publication number
- JPH1164657A JPH1164657A JP22821597A JP22821597A JPH1164657A JP H1164657 A JPH1164657 A JP H1164657A JP 22821597 A JP22821597 A JP 22821597A JP 22821597 A JP22821597 A JP 22821597A JP H1164657 A JPH1164657 A JP H1164657A
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- cores
- branch
- refractive index
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 24
- 238000005253 cladding Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000012792 core layer Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000003287 optical effect Effects 0.000 description 24
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 230000005855 radiation Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910005793 GeO 2 Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 低損失な分岐導波路及びその製造方法を提供
する。 【解決手段】 分岐を有する導波路の分岐部に屈折率が
略１の密閉された空隙４を設けることにより、空隙４が
クラッド膜５−１として機能し、導波路コアと空隙４と
の間の屈折率差が大きくなり、光の閉じ込め効果が向上
し、低損失な分岐導波路が得られる。
する。 【解決手段】 分岐を有する導波路の分岐部に屈折率が
略１の密閉された空隙４を設けることにより、空隙４が
クラッド膜５−１として機能し、導波路コアと空隙４と
の間の屈折率差が大きくなり、光の閉じ込め効果が向上
し、低損失な分岐導波路が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、分岐導波路及びそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】導波路型の光デバイスは、複雑な光回路
が同一基板上に一括して形成されるので、将来の光通信
や情報処理のキーデバイスになる可能性がある。光回路
は、用いられる光デバイスの機能に応じて各種形状の三
次元導波路を組み合わせて一つの基板上に構成される。
例えば光の伝搬方向を変換するための折れ曲がり導波
路、曲がり導波路やＳ字導波路、モード変換なしに滑ら
かに導波路幅を広げるためのテーパ導波路、光パワー分
割或いは光の合波・干渉用の分岐導波路、二つの導波路
が相交わる交差導波路、二つの導波モードを結合させる
ための方向性結合器等が光回路に用いられる。これら導
波路型光回路の構成要素の内、分岐導波路は導波路型の
光変調器や光スイッチ、Ｙ分岐を多段結合した１×Ｎス
プリッタ並びに複数本の導波路をアレー状に近接配置し
たアレー導波路型光合分波器等に多用され、最も重要な
要素となっている。
が同一基板上に一括して形成されるので、将来の光通信
や情報処理のキーデバイスになる可能性がある。光回路
は、用いられる光デバイスの機能に応じて各種形状の三
次元導波路を組み合わせて一つの基板上に構成される。
例えば光の伝搬方向を変換するための折れ曲がり導波
路、曲がり導波路やＳ字導波路、モード変換なしに滑ら
かに導波路幅を広げるためのテーパ導波路、光パワー分
割或いは光の合波・干渉用の分岐導波路、二つの導波路
が相交わる交差導波路、二つの導波モードを結合させる
ための方向性結合器等が光回路に用いられる。これら導
波路型光回路の構成要素の内、分岐導波路は導波路型の
光変調器や光スイッチ、Ｙ分岐を多段結合した１×Ｎス
プリッタ並びに複数本の導波路をアレー状に近接配置し
たアレー導波路型光合分波器等に多用され、最も重要な
要素となっている。
【０００３】図５（ａ）は分岐導波路の従来例を示す平
面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ線断面図
である（西原他、光集積回路、ｐ４１，１９８５）。
面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ線断面図
である（西原他、光集積回路、ｐ４１，１９８５）。
【０００４】分岐導波路は、幅Ｗの単一モードの入力導
波路３−１が、モード変換が生じることなく滑らかに導
波路幅を広げるためのテーパ導波路３−２の入力端に接
続され、テーパ導波路３−２の二つの出力端に幅Ｗの近
接する２本の単一モードの出力導波路３−３，３−４が
それぞれ接続されたものである。
波路３−１が、モード変換が生じることなく滑らかに導
波路幅を広げるためのテーパ導波路３−２の入力端に接
続され、テーパ導波路３−２の二つの出力端に幅Ｗの近
接する２本の単一モードの出力導波路３−３，３−４が
それぞれ接続されたものである。
【０００５】分岐導波路の分岐点（Ｚ＝０）では、入力
導波路３−１中の導波モード６−１の波面に対して、出
力導波路３−３，３−４中の導波モード６−２，６−３
の波面がθだけ傾斜している。分岐角２θが大きくなる
と、波面の傾斜も大きくなり入力導波路３−１中の導波
モード６−１と出力導波路３−３，３−４中の導波モー
ド６−２，６−３の分岐点における電界分布同士の重な
りが小さくなる。このとき、出力導波路３−３，３−４
へ結合しない光パワーは放射モード６−４として基板１
−１側へ漏れていく。この漏れ（損失）を一般に放射損
失といい、分岐部で生じる本質的な損失とされている。
導波路３−１中の導波モード６−１の波面に対して、出
力導波路３−３，３−４中の導波モード６−２，６−３
の波面がθだけ傾斜している。分岐角２θが大きくなる
と、波面の傾斜も大きくなり入力導波路３−１中の導波
モード６−１と出力導波路３−３，３−４中の導波モー
ド６−２，６−３の分岐点における電界分布同士の重な
りが小さくなる。このとき、出力導波路３−３，３−４
へ結合しない光パワーは放射モード６−４として基板１
−１側へ漏れていく。この漏れ（損失）を一般に放射損
失といい、分岐部で生じる本質的な損失とされている。
【０００６】一方、分岐導波路を有する光回路は、例え
ば図６に示すようなプロセスにより製造される。図６
（ａ）〜図６（ｃ）は従来の分岐導波路の製造方法を示
す工程図である。
ば図６に示すようなプロセスにより製造される。図６
（ａ）〜図６（ｃ）は従来の分岐導波路の製造方法を示
す工程図である。
【０００７】石英基板或いは石英ガラスの屈折率と同等
の低屈折率層１−２を有するシリコン基板１−１上にＳ
ｉＯ2 −ＴｉＯ2 系材料或いはＳｉＯ2 −ＧｅＯ2 材料
からなるコア層９を火炎堆積法（Ｐ−ＣＶＤ法、電子ビ
ーム蒸着法或いはスパッタリング法）によって形成する
（図６（ａ））。
の低屈折率層１−２を有するシリコン基板１−１上にＳ
ｉＯ2 −ＴｉＯ2 系材料或いはＳｉＯ2 −ＧｅＯ2 材料
からなるコア層９を火炎堆積法（Ｐ−ＣＶＤ法、電子ビ
ーム蒸着法或いはスパッタリング法）によって形成する
（図６（ａ））。
【０００８】ドライエッチング加工によりコア層９の不
要部分を除去し、近接する２本のリッジ状のコア３−
３，３−４を形成する（図６（ｂ））。
要部分を除去し、近接する２本のリッジ状のコア３−
３，３−４を形成する（図６（ｂ））。
【０００９】再度、火炎堆積法やＰ−ＣＶＤ法、スパッ
タリング法等の方法によりＳｉＯ2−Ｐ2 Ｏ5 −Ｂ2 Ｏ
3 系材料組成或いは純水ＳｉＯ2 のクラッド膜５−４を
形成することにより、埋め込み型の導波路が得られる
（図６（ｃ））。
タリング法等の方法によりＳｉＯ2−Ｐ2 Ｏ5 −Ｂ2 Ｏ
3 系材料組成或いは純水ＳｉＯ2 のクラッド膜５−４を
形成することにより、埋め込み型の導波路が得られる
（図６（ｃ））。
【００１０】
【発明が解決しようとする課題】ところで、上述した分
岐導波路を含む光変調器や光スイッチ、１×Ｎスプリッ
タ、アレー導波路型光合分波器等の導波路型光デバイス
には、低コスト化や一つの平面基板上に様々な機能素子
を集積化することが要求されている。この要求を満足す
るには、これらのデバイスの構成要素である分岐導波路
の小型化が必須条件である。分岐導波路の小型化のため
には、分岐角度を大きくして分岐に要する長さを縮小し
なければならない。
岐導波路を含む光変調器や光スイッチ、１×Ｎスプリッ
タ、アレー導波路型光合分波器等の導波路型光デバイス
には、低コスト化や一つの平面基板上に様々な機能素子
を集積化することが要求されている。この要求を満足す
るには、これらのデバイスの構成要素である分岐導波路
の小型化が必須条件である。分岐導波路の小型化のため
には、分岐角度を大きくして分岐に要する長さを縮小し
なければならない。
【００１１】しかし、上述したように分岐角２θを増加
すると、放射による損失が増加し、素子全体の損失特性
が劣化する。
すると、放射による損失が増加し、素子全体の損失特性
が劣化する。
【００１２】これらの放射損失は、導波路幅Ｗを小さく
して分岐点における導波モードの波面の傾斜効果を小さ
くするか、或いはコア３−３，３−４とクラッド膜５−
４との間の屈折率差を大きくして光の閉じ込めを強くす
ることによって減少することができる。
して分岐点における導波モードの波面の傾斜効果を小さ
くするか、或いはコア３−３，３−４とクラッド膜５−
４との間の屈折率差を大きくして光の閉じ込めを強くす
ることによって減少することができる。
【００１３】しかし、導波路幅Ｗを小さくしたり、コア
３−３，３−４とクラッド膜５−４との間の屈折率差を
大きくすると、光ファイバ等との結合損失を増加させる
要因となってしまう。
３−３，３−４とクラッド膜５−４との間の屈折率差を
大きくすると、光ファイバ等との結合損失を増加させる
要因となってしまう。
【００１４】このため、放射及び結合等の損失を増加さ
せずに小型の分岐導波路を構成する方法が望まれてい
た。
せずに小型の分岐導波路を構成する方法が望まれてい
た。
【００１５】そこで、本発明の目的は、上記課題を解決
し、低損失な分岐導波路及びその製造方法を提供するこ
とにある。
し、低損失な分岐導波路及びその製造方法を提供するこ
とにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に本発明の分岐導波路は、低屈折率層を有する平面基板
と、平面基板上に形成され高屈折率を有すると共に近接
する少なくとも２本の矩形断面形状のコアと、コアを覆
うと共に低屈折率を有するクラッド膜とを備えた分岐導
波路において、近接する２本のコア間に密閉された空隙
を設けたものである。
に本発明の分岐導波路は、低屈折率層を有する平面基板
と、平面基板上に形成され高屈折率を有すると共に近接
する少なくとも２本の矩形断面形状のコアと、コアを覆
うと共に低屈折率を有するクラッド膜とを備えた分岐導
波路において、近接する２本のコア間に密閉された空隙
を設けたものである。
【００１７】上記構成に加え本発明の分岐導波路の製造
方法は、低屈折率層を有する平面基板上に高屈折率を有
するコア層を形成する工程と、ドライエッチング加工に
よりコア層の不要部分を除去して近接する少なくとも２
本のリッジ状のコアを形成する工程と、コアを覆うよう
に低屈折率のクラッド膜を形成する工程とを備えた分岐
導波路の製造方法において、近接する２本のコア間に密
閉された空隙を形成するものである。
方法は、低屈折率層を有する平面基板上に高屈折率を有
するコア層を形成する工程と、ドライエッチング加工に
よりコア層の不要部分を除去して近接する少なくとも２
本のリッジ状のコアを形成する工程と、コアを覆うよう
に低屈折率のクラッド膜を形成する工程とを備えた分岐
導波路の製造方法において、近接する２本のコア間に密
閉された空隙を形成するものである。
【００１８】上記構成に加え本発明の分岐導波路の製造
方法におけるコア層は、火炎堆積法、Ｐ−ＣＶＤ法、電
子ビーム蒸着法、スパッタリング法のいずれの方法を用
いて形成してもよい。
方法におけるコア層は、火炎堆積法、Ｐ−ＣＶＤ法、電
子ビーム蒸着法、スパッタリング法のいずれの方法を用
いて形成してもよい。
【００１９】上記構成に加え本発明の分岐導波路の製造
方法におけるクラッド膜は、Ｐ−ＣＶＤ法或いはスパッ
タリング法のいずれの方法を用いて形成してもよい。
方法におけるクラッド膜は、Ｐ−ＣＶＤ法或いはスパッ
タリング法のいずれの方法を用いて形成してもよい。
【００２０】上記構成に加え本発明の分岐導波路の製造
方法におけるＰ−ＣＶＤ法或いはスパッタリング法によ
るクラッド膜の形成は、クラッド膜の材料を供給する材
料供給側に印加される電力に対して、基板側に供給され
る電力の比率を５０％以下とし、材料供給側に印加され
る電力と基板側に供給される電力とを調整することによ
り空隙の大きさを制御するのが好ましい。
方法におけるＰ−ＣＶＤ法或いはスパッタリング法によ
るクラッド膜の形成は、クラッド膜の材料を供給する材
料供給側に印加される電力に対して、基板側に供給され
る電力の比率を５０％以下とし、材料供給側に印加され
る電力と基板側に供給される電力とを調整することによ
り空隙の大きさを制御するのが好ましい。
【００２１】本発明によれば、分岐開始部付近の近接す
る２本の導波路コア間に密閉された空隙を設けた構造と
なっているため、空隙とコアとの屈折率差を空隙が無い
状態よりもはるかに大きくすることができる。このた
め、空隙を挟む２本のコアの光の閉じ込め効率が向上
し、コア間に放射する光パワーを大幅に低減することが
できる。
る２本の導波路コア間に密閉された空隙を設けた構造と
なっているため、空隙とコアとの屈折率差を空隙が無い
状態よりもはるかに大きくすることができる。このた
め、空隙を挟む２本のコアの光の閉じ込め効率が向上
し、コア間に放射する光パワーを大幅に低減することが
できる。
【００２２】すなわち、分岐部の放射損失を大幅に低減
することができることから、分岐角度を大きくとること
ができ、光変調器や光スイッチ、１×Ｎスプリッタ、ア
レー導波路型光合分波器等の導波路型光デバイスの小型
化が容易となる。特に、１×Ｎスプリッタにおいては、
Ｎの数を増加できるメリットがある。
することができることから、分岐角度を大きくとること
ができ、光変調器や光スイッチ、１×Ｎスプリッタ、ア
レー導波路型光合分波器等の導波路型光デバイスの小型
化が容易となる。特に、１×Ｎスプリッタにおいては、
Ｎの数を増加できるメリットがある。
【００２３】また、空隙を形成するに際し、近接する少
なくとも２本のコアの上部とその間のギャップをオーバ
ーハング状態で成長するクラッド膜によって封じ、ギャ
ップ内への材料ガスの侵入を防止することにより、コア
及びクラッド膜間に密閉された空隙を意図的にかつ容易
に形成することができる。
なくとも２本のコアの上部とその間のギャップをオーバ
ーハング状態で成長するクラッド膜によって封じ、ギャ
ップ内への材料ガスの侵入を防止することにより、コア
及びクラッド膜間に密閉された空隙を意図的にかつ容易
に形成することができる。
【００２４】さらに、空隙の大きさは成膜時の基板への
印加バイアス電力及びガス圧力を調整することにより自
由に変えることができる。
印加バイアス電力及びガス圧力を調整することにより自
由に変えることができる。
【００２５】また、密閉された空隙はクラッド膜を形成
する際に同時に形成することができるため、従来の分岐
導波路の製造プロセスを大幅に変更する必要がない。従
って性能向上と共に製品の製造コストを低く抑えること
が可能である。
する際に同時に形成することができるため、従来の分岐
導波路の製造プロセスを大幅に変更する必要がない。従
って性能向上と共に製品の製造コストを低く抑えること
が可能である。
【００２６】またさらに、空隙は密閉された空間である
ため、異物や水分等の導波路特性を変動させる要因とな
るものの侵入を防止することができる。
ため、異物や水分等の導波路特性を変動させる要因とな
るものの侵入を防止することができる。
【００２７】尚、本発明の分岐導波路及びその製造方法
は、分岐を有する全ての導波路型デバイスや近接する導
波路を有する全ての導波路型デバイスに適用することが
可能である。
は、分岐を有する全ての導波路型デバイスや近接する導
波路を有する全ての導波路型デバイスに適用することが
可能である。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳述する。
図面に基づいて詳述する。
【００２９】図１（ａ）は本発明の分岐導波路の一実施
の形態を示す平面図であり、１本の入力導波路にある角
度を持って２本の出力導波路が接続された１×２分岐導
波路である。図１（ｂ）は図１（ａ）のＢ−Ｂ線断面図
である。
の形態を示す平面図であり、１本の入力導波路にある角
度を持って２本の出力導波路が接続された１×２分岐導
波路である。図１（ｂ）は図１（ａ）のＢ−Ｂ線断面図
である。
【００３０】Ｓｉ基板１−１の上にはＳｉＯ2 下側クラ
ッド層１−２が形成されている。ＳｉＯ2 下側クラッド
層１−２の上には入力導波路コア３−１と、入力導波路
コア３−１の出力側に接続されたテーパ導波路コア３−
２と、テーパ導波路コア３−２の出力側に接続され近接
する２本の出力導波路コア３−３，３−４とが形成され
ている。これら入力導波路コア３−１、テーパ導波路コ
ア３−２及び出力導波路コア３−３，３−４はＳｉＯ2
上側クラッド膜５−１で覆われているが、出力導波路コ
ア３−３と出力導波路コア３−４とが近接する部分（ギ
ャップ）には、密閉された空隙（斜線部）４が形成され
ている。
ッド層１−２が形成されている。ＳｉＯ2 下側クラッド
層１−２の上には入力導波路コア３−１と、入力導波路
コア３−１の出力側に接続されたテーパ導波路コア３−
２と、テーパ導波路コア３−２の出力側に接続され近接
する２本の出力導波路コア３−３，３−４とが形成され
ている。これら入力導波路コア３−１、テーパ導波路コ
ア３−２及び出力導波路コア３−３，３−４はＳｉＯ2
上側クラッド膜５−１で覆われているが、出力導波路コ
ア３−３と出力導波路コア３−４とが近接する部分（ギ
ャップ）には、密閉された空隙（斜線部）４が形成され
ている。
【００３１】６−１は入力導波路コア３−１を伝搬する
光の電界強度分布、６−２，６−３は出力導波路コア３
−３，３−４を伝搬する光の電界強度分布をそれぞれ示
している。
光の電界強度分布、６−２，６−３は出力導波路コア３
−３，３−４を伝搬する光の電界強度分布をそれぞれ示
している。
【００３２】下側クラッド膜１−２及び上側クラッド膜
５−１の屈折率は、波長０．６３３ｎｍにおいて１．４
５８、導波路コア３−１〜３−４の屈折率は１．４６９
６に設定されている。
５−１の屈折率は、波長０．６３３ｎｍにおいて１．４
５８、導波路コア３−１〜３−４の屈折率は１．４６９
６に設定されている。
【００３３】ここで、密閉された空隙４の屈折率は略１
に等しいため、近接する出力導波路コア３−３，３−４
の界面における屈折率差はコア−クラッド間の屈折率差
よりも大きくなる。従って、コア中への光閉じ込め効果
の向上により、分岐点において入力導波路コア３−１中
の導波モード６−１は、２本の導波路コア間に放射され
ずに出力導波路３−３，３−４中の導波モード６−２，
６−３として低損失に変換される構造になっている。
に等しいため、近接する出力導波路コア３−３，３−４
の界面における屈折率差はコア−クラッド間の屈折率差
よりも大きくなる。従って、コア中への光閉じ込め効果
の向上により、分岐点において入力導波路コア３−１中
の導波モード６−１は、２本の導波路コア間に放射され
ずに出力導波路３−３，３−４中の導波モード６−２，
６−３として低損失に変換される構造になっている。
【００３４】図２は本発明の分岐導波路の製造方法の一
実施の形態を示す工程図である。
実施の形態を示す工程図である。
【００３５】Ｓｉ基板１−１上に、熱酸化により厚さ１
５μｍ、屈折率１．４５８のＳｉＯ2 膜を下側クラッド
膜１−２として形成する。ついで、ＧｅＯ2 を１０ｍｏ
ｌ％含むＳｉＯ2 −ＧｅＯ2 材料をターゲットとしてＲ
Ｆスパッタリング法により、厚さ６μｍ、屈折率１．４
６９６のコア膜を形成し、フォトリソグラフィ及びＣＨ
Ｆ3 ガスを用いた反応性イオンエッチングにより不要部
分を除去してリッジ状のコア３−３，３−４を形成す
る。尚、本実施の形態では下側クラッド膜１−２として
Ｓｉ基板の熱酸化膜を用いたが、Ｓｉ基板１−１と熱酸
化膜の下側クラッド膜１−２の代わりに石英基板を用い
て基板そのものを下側クラッド膜としてもよい（図２
（ａ））。
５μｍ、屈折率１．４５８のＳｉＯ2 膜を下側クラッド
膜１−２として形成する。ついで、ＧｅＯ2 を１０ｍｏ
ｌ％含むＳｉＯ2 −ＧｅＯ2 材料をターゲットとしてＲ
Ｆスパッタリング法により、厚さ６μｍ、屈折率１．４
６９６のコア膜を形成し、フォトリソグラフィ及びＣＨ
Ｆ3 ガスを用いた反応性イオンエッチングにより不要部
分を除去してリッジ状のコア３−３，３−４を形成す
る。尚、本実施の形態では下側クラッド膜１−２として
Ｓｉ基板の熱酸化膜を用いたが、Ｓｉ基板１−１と熱酸
化膜の下側クラッド膜１−２の代わりに石英基板を用い
て基板そのものを下側クラッド膜としてもよい（図２
（ａ））。
【００３６】次に、ＳｉＯ2 ガラス材料をターゲットと
して、再度ＲＦスパッタリング法によりコア３−３，３
−４を覆うように上側クラッド層５−１を形成する。こ
のとき、基板温度は１５０℃以下の低温とし、スパッタ
ガス圧力は０．３Ｐａ以上とし、基板側に印加するバイ
アス電力をターゲット側に印加する電力の５０％以下と
する。すなわち、スパッタ原子を基板に対して斜めに入
射しやすくし、スパッタ原子が基板上に到達した後、表
面を移動することなく静止している条件で行う。このよ
うな条件では、リッジ状のコア３−３，３−４の上角部
分の成膜比率が高くなり、成長する膜がオーバーハング
となる。このオーバーハング状の膜を成長させることで
コア３−３，３−４のギャップ上部が閉鎖され、ギャッ
プ内にスパッタ原子が侵入できなくなる。従って、ギャ
ップ間に密閉された空隙４が形成される。
して、再度ＲＦスパッタリング法によりコア３−３，３
−４を覆うように上側クラッド層５−１を形成する。こ
のとき、基板温度は１５０℃以下の低温とし、スパッタ
ガス圧力は０．３Ｐａ以上とし、基板側に印加するバイ
アス電力をターゲット側に印加する電力の５０％以下と
する。すなわち、スパッタ原子を基板に対して斜めに入
射しやすくし、スパッタ原子が基板上に到達した後、表
面を移動することなく静止している条件で行う。このよ
うな条件では、リッジ状のコア３−３，３−４の上角部
分の成膜比率が高くなり、成長する膜がオーバーハング
となる。このオーバーハング状の膜を成長させることで
コア３−３，３−４のギャップ上部が閉鎖され、ギャッ
プ内にスパッタ原子が侵入できなくなる。従って、ギャ
ップ間に密閉された空隙４が形成される。
【００３７】この空隙４の大きさは基板１−１側に印加
するＲＦバイアスパワーと、ターゲットに印加するＲＦ
パワーとを制御することにより調整することができる。
すなわち、基板１−１側に印加されるＲＦバイアスパワ
ーの比率を大きくするとオーバーハングの成長率が小さ
くなり、空隙４も小さくすることができる。また基板１
−１側に印加されるＲＦバイアスパワーの比率を小さく
するとオーバーハングの成長率が大きくなり、空隙４を
大きくすることができる（図２（ｂ））。
するＲＦバイアスパワーと、ターゲットに印加するＲＦ
パワーとを制御することにより調整することができる。
すなわち、基板１−１側に印加されるＲＦバイアスパワ
ーの比率を大きくするとオーバーハングの成長率が小さ
くなり、空隙４も小さくすることができる。また基板１
−１側に印加されるＲＦバイアスパワーの比率を小さく
するとオーバーハングの成長率が大きくなり、空隙４を
大きくすることができる（図２（ｂ））。
【００３８】
【実施例】図１（ａ）に示した分岐導波路を、分岐角２
θが５ｄｅｇ、Ｚ方向の空隙の長さが５０μｍとなるよ
うに製作した結果、分岐損失が従来の空隙を有しない場
合の１／２となり、低損失の分岐導波路が得られた。
θが５ｄｅｇ、Ｚ方向の空隙の長さが５０μｍとなるよ
うに製作した結果、分岐損失が従来の空隙を有しない場
合の１／２となり、低損失の分岐導波路が得られた。
【００３９】ここで、空隙４の形成にはＰ−ＣＶＤ法に
よることも可能である。この場合においてもガス圧力を
高くし、原料ガス（材料）供給側の電極に印加する電力
に対して、基板１−１側に印加する電力に対して、基板
１−１側に印加する電力を５０％以下とし、これらの電
力を調整することにより、スパッタリング法による場合
と同様に空隙４の大きさを調整することができる。
よることも可能である。この場合においてもガス圧力を
高くし、原料ガス（材料）供給側の電極に印加する電力
に対して、基板１−１側に印加する電力に対して、基板
１−１側に印加する電力を５０％以下とし、これらの電
力を調整することにより、スパッタリング法による場合
と同様に空隙４の大きさを調整することができる。
【００４０】また、１×２分岐導波路は、多段接続する
ことにより、図３に示すような１×８スプリッタとして
もよい。すなわち、容易に小型、低損失の１×Ｎスプリ
ッタを構成することができる。尚、図３は本発明の分岐
導波路の他の実施例を示す平面図である。同図に示す破
線で示す円７−１〜７−７内の４−１〜４−７は空隙を
それぞれ示している。この分岐導波路の入力導波路３ａ
に矢印Ｐ0 方向の光が入射すると、分岐されて出力導波
路３ｂ〜３ｉから矢印Ｐ1 〜Ｐ8 方向に分岐光が出射す
る。
ことにより、図３に示すような１×８スプリッタとして
もよい。すなわち、容易に小型、低損失の１×Ｎスプリ
ッタを構成することができる。尚、図３は本発明の分岐
導波路の他の実施例を示す平面図である。同図に示す破
線で示す円７−１〜７−７内の４−１〜４−７は空隙を
それぞれ示している。この分岐導波路の入力導波路３ａ
に矢印Ｐ0 方向の光が入射すると、分岐されて出力導波
路３ｂ〜３ｉから矢印Ｐ1 〜Ｐ8 方向に分岐光が出射す
る。
【００４１】さらに、本発明の分岐導波路の構造は、光
のエネルギーのみを分配する分岐導波路に限定されず、
図４に示すような光の波長を選択的に分波するアレー型
導波路素子にも適用できる。
のエネルギーのみを分配する分岐導波路に限定されず、
図４に示すような光の波長を選択的に分波するアレー型
導波路素子にも適用できる。
【００４２】このアレー型導波路素子は、入力導波路１
０と、入力導波路１０に接続された入力側スラブ導波路
１１と、出力側スラブ導波路１２と、両スラブ導波路１
１，１２に接続された複数のチャネル導波路アレー１３
と、出力側スラブ導波路１２に接続された出力導波路１
４とで構成されている。
０と、入力導波路１０に接続された入力側スラブ導波路
１１と、出力側スラブ導波路１２と、両スラブ導波路１
１，１２に接続された複数のチャネル導波路アレー１３
と、出力側スラブ導波路１２に接続された出力導波路１
４とで構成されている。
【００４３】このアレー型導波路素子は、多くの分岐導
波路を有し、出力側スラブ導波路１２に接続された出力
導波路１４にはそれぞれ異なった波長（λ1 〜λ4 ）の
光が分波されるようになっている。本発明の分岐導波路
では、隣接する導波路間で互いに光の干渉が起こりにく
い。このため、アイソレーションの優れた波長フィルタ
が実現できる。このように本発明は単にエネルギーを分
配するだけでなく、波長も分波する等の目的で分岐導波
路を有する全ての導波路型デバイスにも適用できる。
尚、図４（ａ）は本発明の分岐導波路の他の実施例を示
す平面図であり、図４（ｂ）は図４（ａ）のＣ−Ｃ線断
面図である。尚、１３ａ〜１３ｈはチャネル導波路アレ
ー１３の導波路コアを示し、４ａ〜４ｇは空隙、５−３
はクラッド膜をそれぞれ示している。
波路を有し、出力側スラブ導波路１２に接続された出力
導波路１４にはそれぞれ異なった波長（λ1 〜λ4 ）の
光が分波されるようになっている。本発明の分岐導波路
では、隣接する導波路間で互いに光の干渉が起こりにく
い。このため、アイソレーションの優れた波長フィルタ
が実現できる。このように本発明は単にエネルギーを分
配するだけでなく、波長も分波する等の目的で分岐導波
路を有する全ての導波路型デバイスにも適用できる。
尚、図４（ａ）は本発明の分岐導波路の他の実施例を示
す平面図であり、図４（ｂ）は図４（ａ）のＣ−Ｃ線断
面図である。尚、１３ａ〜１３ｈはチャネル導波路アレ
ー１３の導波路コアを示し、４ａ〜４ｇは空隙、５−３
はクラッド膜をそれぞれ示している。
【００４４】以上において、本発明によれば、分岐を有
する導波路の分岐部に屈折率が略１の密閉された空隙を
設けることにより、空隙がクラッド膜として機能し、導
波路コアとギャップ部との屈折率差が大きくなり、光の
閉じ込め効果が向上し、分岐損失や分波特性の優れた種
々の分岐導波路を実現できる。また、分岐角度を大きく
できることから導波路型デバイスを小型化することがで
きる。
する導波路の分岐部に屈折率が略１の密閉された空隙を
設けることにより、空隙がクラッド膜として機能し、導
波路コアとギャップ部との屈折率差が大きくなり、光の
閉じ込め効果が向上し、分岐損失や分波特性の優れた種
々の分岐導波路を実現できる。また、分岐角度を大きく
できることから導波路型デバイスを小型化することがで
きる。
【００４５】
【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。
な優れた効果を発揮する。
【００４６】分岐導波路の分岐部に、屈折率が略１の密
閉された空隙を設けることにより、低損失な分岐導波路
及びその製造方法の提供を実現できる。
閉された空隙を設けることにより、低損失な分岐導波路
及びその製造方法の提供を実現できる。
【図１】（ａ）は本発明の分岐導波路の一実施の形態を
示す平面図であり、（ｂ）は（ａ）のＢ−Ｂ線断面図で
ある。
示す平面図であり、（ｂ）は（ａ）のＢ−Ｂ線断面図で
ある。
【図２】本発明の分岐導波路の製造方法の一実施の形態
を示す工程図である。
を示す工程図である。
【図３】本発明の分岐導波路の他の実施例を示す平面図
である。
である。
【図４】（ａ）は本発明の分岐導波路の他の実施例を示
す平面図であり、（ｂ）は（ａ）のＣ−Ｃ線断面図であ
る。
す平面図であり、（ｂ）は（ａ）のＣ−Ｃ線断面図であ
る。
【図５】（ａ）は分岐導波路の従来例を示す平面図であ
り、（ｂ）は（ａ）のＡ−Ａ線断面図である。
り、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図６】（ａ）〜（ｃ）は従来の分岐導波路の製造方法
を示す工程図である。
を示す工程図である。
１−１ 基板 ３−１ 入力導波路 ３−２ テーパ導波路 ３−３，３−４ 出力導波路 ４ 空隙 ５−１ クラッド膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大平 健太郎 茨城県土浦市木田余町3550番地 日立電線 株式会社アドバンスリサーチセンタ内
Claims (5)
- 【請求項１】 低屈折率層を有する平面基板と、該平面
基板上に形成され高屈折率を有すると共に近接する少な
くとも２本の矩形断面形状のコアと、該コアを覆うと共
に低屈折率を有するクラッド膜とを備えた分岐導波路に
おいて、近接する２本のコア間に密閉された空隙を設け
たことを特徴とする分岐導波路。 - 【請求項２】 低屈折率層を有する平面基板上に高屈折
率を有するコア層を形成する工程と、ドライエッチング
加工により上記コア層の不要部分を除去して近接する少
なくとも２本のリッジ状のコアを形成する工程と、該コ
アを覆うように低屈折率のクラッド膜を形成する工程と
を備えた分岐導波路の製造方法において、近接する２本
のコア間に密閉された空隙を形成することを特徴とする
分岐導波路の製造方法。 - 【請求項３】 上記コア層は、火炎堆積法、Ｐ−ＣＶＤ
法、電子ビーム蒸着法、スパッタリング法のいずれかの
方法により形成される請求項２に記載の分岐導波路の製
造方法。 - 【請求項４】 上記クラッド膜は、Ｐ−ＣＶＤ法或いは
スパッタリング法のいずれかの方法により形成される請
求項２に記載の分岐導波路の製造方法。 - 【請求項５】 上記Ｐ−ＣＶＤ法或いはスパッタリング
法によるクラッド膜の形成は、クラッド膜の材料を供給
する材料供給側に印加される電力に対して、基板側に供
給される電力の比率を５０％以下とし、材料供給側に印
加される電力と基板側に供給される電力とを調整するこ
とにより上記空隙の大きさを制御する請求項２に記載の
分岐導波路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22821597A JPH1164657A (ja) | 1997-08-25 | 1997-08-25 | 分岐導波路及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22821597A JPH1164657A (ja) | 1997-08-25 | 1997-08-25 | 分岐導波路及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1164657A true JPH1164657A (ja) | 1999-03-05 |
Family
ID=16872994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22821597A Pending JPH1164657A (ja) | 1997-08-25 | 1997-08-25 | 分岐導波路及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1164657A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404957B1 (en) | 1997-11-05 | 2002-06-11 | Samsung Electronics, Co., Ltd. | Optical power divider and fabrication method thereof |
| WO2002031548A3 (en) * | 2000-10-10 | 2002-10-03 | Lightcross Inc | Optical component having a waveguide |
| US6810167B2 (en) | 2001-10-29 | 2004-10-26 | Fujitsu Limited | Wavelength division demultiplexing apparatus |
| US6921490B1 (en) | 2002-09-06 | 2005-07-26 | Kotura, Inc. | Optical component having waveguides extending from a common region |
| JP2008191695A (ja) * | 2008-05-12 | 2008-08-21 | Matsushita Electric Works Ltd | Ｙ分岐導波路の製造方法 |
| JP2008191694A (ja) * | 2008-05-12 | 2008-08-21 | Matsushita Electric Works Ltd | Ｙ分岐導波路の製造方法 |
| US7805037B1 (en) | 2003-08-19 | 2010-09-28 | Kotura, Inc. | Multiplexer having improved efficiency |
-
1997
- 1997-08-25 JP JP22821597A patent/JPH1164657A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404957B1 (en) | 1997-11-05 | 2002-06-11 | Samsung Electronics, Co., Ltd. | Optical power divider and fabrication method thereof |
| WO2002031548A3 (en) * | 2000-10-10 | 2002-10-03 | Lightcross Inc | Optical component having a waveguide |
| US6810167B2 (en) | 2001-10-29 | 2004-10-26 | Fujitsu Limited | Wavelength division demultiplexing apparatus |
| US7020358B2 (en) | 2001-10-29 | 2006-03-28 | Fujitsu Limited | Wavelength division demultiplexing apparatus |
| US6921490B1 (en) | 2002-09-06 | 2005-07-26 | Kotura, Inc. | Optical component having waveguides extending from a common region |
| US7805037B1 (en) | 2003-08-19 | 2010-09-28 | Kotura, Inc. | Multiplexer having improved efficiency |
| JP2008191695A (ja) * | 2008-05-12 | 2008-08-21 | Matsushita Electric Works Ltd | Ｙ分岐導波路の製造方法 |
| JP2008191694A (ja) * | 2008-05-12 | 2008-08-21 | Matsushita Electric Works Ltd | Ｙ分岐導波路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sugita et al. | Very low insertion loss arrayed-waveguide grating with vertically tapered waveguides | |
| US5841919A (en) | Optical wavelength multiplexer/demultiplexer | |
| US5889906A (en) | Signal router with coupling of multiple waveguide modes for provicing a shaped multi-channel radiation pattern | |
| EP0905546A2 (en) | Stacked thermo-optic switch, switch matrix and add-drop multiplexer having the stacked thermo-optic switch | |
| WO2001059495A1 (fr) | Interferometre optique a guide d'ondes | |
| Fang et al. | Folded silicon-photonics arrayed waveguide grating integrated with loop-mirror reflectors | |
| JPWO2000011508A1 (ja) | アレイ導波路回折格子型光合分波器 | |
| WO2000011508A1 (en) | Array waveguide diffraction grating optical multiplexer/demultiplexer | |
| JPH01158413A (ja) | 光導波路装置 | |
| KR100390330B1 (ko) | 광 스위칭 소자 | |
| US6892004B1 (en) | Optical coupling arrangement having low coupling loss and high production yield | |
| JPH1164657A (ja) | 分岐導波路及びその製造方法 | |
| JP3912250B2 (ja) | 光合分波器 | |
| JP4100489B2 (ja) | アレイ導波路型波長合分波器 | |
| Okamoto | Planar lightwave circuits (PLCs) | |
| JPH1068833A (ja) | 光導波路及びその製造方法並びに光回路 | |
| WO2001009652A1 (fr) | Reseau de diffraction matrice de guide d'ondes | |
| JP4267888B2 (ja) | 光回路および光回路装置ならびに光回路の製造方法 | |
| JP3309369B2 (ja) | 光波長合分波器 | |
| JP3343846B2 (ja) | 光導波路の製造方法 | |
| US6134361A (en) | Optical multiplexer/demultiplexer | |
| JP3224087B2 (ja) | 光導波路の製造方法 | |
| JP2798124B2 (ja) | 光導波路デバイス及びその製造方法 | |
| JP2004077859A (ja) | 光導波回路の製造方法 | |
| JP3137165B2 (ja) | 光導波回路の製造方法 |