JPH1165507A - 直流再生回路 - Google Patents
直流再生回路Info
- Publication number
- JPH1165507A JPH1165507A JP9231797A JP23179797A JPH1165507A JP H1165507 A JPH1165507 A JP H1165507A JP 9231797 A JP9231797 A JP 9231797A JP 23179797 A JP23179797 A JP 23179797A JP H1165507 A JPH1165507 A JP H1165507A
- Authority
- JP
- Japan
- Prior art keywords
- clamp pulse
- frequency
- pulse width
- synchronization signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 水平同期信号の周波数が変化する場合で
も、映像信号の直流再生能力を十分に維持することがで
きること。 【解決手段】 中央演算回路２１は、水平同期信号の周
波数が閾値より小さいと、低周波数モードを選択する。
大きな時定数が時定数設定回路１８で設定され、単安定
マルチバイブレータ１６はパルス幅の広いクランプパル
スｐを出力する。水平同期信号の周波数が閾値以上であ
れば、小さな時定数が時定数設定回路１８で設定され
る。その結果、単安定マルチバイブレータ１６はパルス
幅の狭いクランプパルスｐを出力する。
も、映像信号の直流再生能力を十分に維持することがで
きること。 【解決手段】 中央演算回路２１は、水平同期信号の周
波数が閾値より小さいと、低周波数モードを選択する。
大きな時定数が時定数設定回路１８で設定され、単安定
マルチバイブレータ１６はパルス幅の広いクランプパル
スｐを出力する。水平同期信号の周波数が閾値以上であ
れば、小さな時定数が時定数設定回路１８で設定され
る。その結果、単安定マルチバイブレータ１６はパルス
幅の狭いクランプパルスｐを出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチスキャンＣ
ＲＴディスプレイ装置等に用いられる直流再生回路に関
し、特に、クランプパルスに基づいて映像信号の直流を
再生するクランピング回路を備える直流再生回路に関す
る。
ＲＴディスプレイ装置等に用いられる直流再生回路に関
し、特に、クランプパルスに基づいて映像信号の直流を
再生するクランピング回路を備える直流再生回路に関す
る。
【０００２】
【従来の技術】図８は、ＮＨＫカラーテレビ教科書
［上］（日本放送協会）に記載される直流再生回路を示
す。このような直流再生回路は、映像信号の波形のペデ
スタルレベルを強制的に一定レベルで再生することによ
って、再生される映像の明るさを再設定する。
［上］（日本放送協会）に記載される直流再生回路を示
す。このような直流再生回路は、映像信号の波形のペデ
スタルレベルを強制的に一定レベルで再生することによ
って、再生される映像の明るさを再設定する。
【０００３】図８に示すように、この直流再生回路１０
０では、単安定マルチバイブレータ１０１で生成された
クランプパルスがクランピング回路１０２に供給され
る。単安定マルチバイブレータ１０１では、水平同期信
号ｓの各パルスの後縁でトリガされたクランプパルスｐ
が生成される。一方、映像信号ｄは、コンデンサ１０３
で直流カットされた後、クランピング回路１０２に供給
される。
０では、単安定マルチバイブレータ１０１で生成された
クランプパルスがクランピング回路１０２に供給され
る。単安定マルチバイブレータ１０１では、水平同期信
号ｓの各パルスの後縁でトリガされたクランプパルスｐ
が生成される。一方、映像信号ｄは、コンデンサ１０３
で直流カットされた後、クランピング回路１０２に供給
される。
【０００４】クランピング回路１０２は、図９（ａ）に
示すように、供給される映像信号ｄのペデスタルレベル
をクランプパルスｐによってクランプし、直流再生され
た映像信号を出力する。
示すように、供給される映像信号ｄのペデスタルレベル
をクランプパルスｐによってクランプし、直流再生され
た映像信号を出力する。
【０００５】
【発明が解決しようとする課題】従来は、単安定マルチ
バイブレータ１０１で生成されるクランプパルスｐのパ
ルス幅ｔｃｐは一定値に固定される。したがって、映像
信号ｄのバックポーチが短い高水平周波数に対して正常
な直流再生を確保するために、バックポーチに収まる小
さなパルス幅ｔｃｐが設定される。
バイブレータ１０１で生成されるクランプパルスｐのパ
ルス幅ｔｃｐは一定値に固定される。したがって、映像
信号ｄのバックポーチが短い高水平周波数に対して正常
な直流再生を確保するために、バックポーチに収まる小
さなパルス幅ｔｃｐが設定される。
【０００６】しかしながら、こうした小さいパルス幅ｔ
ｃｐのクランプパルスｐによると、図９（ｂ）に示すよ
うに、低水平周波数の場合（水平周期が長い場合）にも
パルス幅ｔｃｐが小さいままなので直流再生能力を十分
に確保することができない。
ｃｐのクランプパルスｐによると、図９（ｂ）に示すよ
うに、低水平周波数の場合（水平周期が長い場合）にも
パルス幅ｔｃｐが小さいままなので直流再生能力を十分
に確保することができない。
【０００７】本発明はかかる点に鑑みてなされたもので
あり、水平同期信号の周波数が変化する場合でも、映像
信号の直流再生能力を十分に維持することができる直流
再生回路を提供することを目的とする。
あり、水平同期信号の周波数が変化する場合でも、映像
信号の直流再生能力を十分に維持することができる直流
再生回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下の手段を講じた。
に、本発明は以下の手段を講じた。
【０００９】請求項１に記載の発明は、クランプパルス
に基づいて映像信号の直流を再生するクランピング回路
と、水平同期信号の周波数に基づいてクランプパルスの
パルス幅を変更させるクランプパルス幅制御回路と、を
具備する構成を採る。
に基づいて映像信号の直流を再生するクランピング回路
と、水平同期信号の周波数に基づいてクランプパルスの
パルス幅を変更させるクランプパルス幅制御回路と、を
具備する構成を採る。
【００１０】この構成によれば、クランプパルスのパル
ス幅を可変にできるので、直流再生能力を確保しつつ映
像信号のバックポーチに収まるクランプパルスを提供す
ることができる。その結果、広い動作周波数範囲で直流
再生能力を一定レベルに維持することが可能となる。し
たがって、ディスプレイ装置の解像度変更といった水平
周波数の変更に簡単に対処することが可能となる。
ス幅を可変にできるので、直流再生能力を確保しつつ映
像信号のバックポーチに収まるクランプパルスを提供す
ることができる。その結果、広い動作周波数範囲で直流
再生能力を一定レベルに維持することが可能となる。し
たがって、ディスプレイ装置の解像度変更といった水平
周波数の変更に簡単に対処することが可能となる。
【００１１】請求項２に記載の発明は、請求項１に記載
の発明において、クランプパルス幅制御回路が、水平同
期信号及び垂直同期信号に基づいて前記映像信号の入力
モードを判別する中央演算回路と、判別された入力モー
ドに基づいて時定数を設定する時定数設定回路と、設定
された時定数で規定されるパルス幅のクランプパルスを
生成する単安定マルチバイブレータと、を具備する構成
を採る。
の発明において、クランプパルス幅制御回路が、水平同
期信号及び垂直同期信号に基づいて前記映像信号の入力
モードを判別する中央演算回路と、判別された入力モー
ドに基づいて時定数を設定する時定数設定回路と、設定
された時定数で規定されるパルス幅のクランプパルスを
生成する単安定マルチバイブレータと、を具備する構成
を採る。
【００１２】この構成によれば、入力モードに応じて時
定数を変更することにより、簡単にクランプパルスのパ
ルス幅を変更することが可能となる。この場合、中央演
算回路は、水平周波数と閾値周波数とを比較して入力モ
ードを判別することができる。
定数を変更することにより、簡単にクランプパルスのパ
ルス幅を変更することが可能となる。この場合、中央演
算回路は、水平周波数と閾値周波数とを比較して入力モ
ードを判別することができる。
【００１３】請求項３に記載の発明は、請求項１に記載
の発明において、クランプパルス幅制御回路が、水平同
期信号及び垂直同期信号に基づいて前記映像信号の入力
モードを判別する中央演算回路と、判別された入力モー
ドに基づいてカウント数を設定するレジスタと、設定さ
れたカウント数で規定されるパルス幅のクランプパルス
を生成するカウンタと、を具備する構成を採る。
の発明において、クランプパルス幅制御回路が、水平同
期信号及び垂直同期信号に基づいて前記映像信号の入力
モードを判別する中央演算回路と、判別された入力モー
ドに基づいてカウント数を設定するレジスタと、設定さ
れたカウント数で規定されるパルス幅のクランプパルス
を生成するカウンタと、を具備する構成を採る。
【００１４】この構成によれば、クランプパルスのパル
ス幅は、カウンタのカウント数によって規定されること
となる。
ス幅は、カウンタのカウント数によって規定されること
となる。
【００１５】請求項４に記載の発明は、請求項１に記載
の発明において、クランプパルス幅制御回路が、水平同
期信号の周波数に応じた発振周波数で発振する電圧制御
発振器と、この電圧制御発振器の出力を用いて水平同期
信号に含まれるパルスの後縁を用いてクランプパルスを
発生するクランプパルス発生回路と、を具備する構成を
採る。
の発明において、クランプパルス幅制御回路が、水平同
期信号の周波数に応じた発振周波数で発振する電圧制御
発振器と、この電圧制御発振器の出力を用いて水平同期
信号に含まれるパルスの後縁を用いてクランプパルスを
発生するクランプパルス発生回路と、を具備する構成を
採る。
【００１６】この構成によれば、クランプパルスのパル
ス幅は、水平周波数に応じて連続的に変更することがで
きる。
ス幅は、水平周波数に応じて連続的に変更することがで
きる。
【００１７】請求項５に記載の発明は、請求項４に記載
の発明において、電圧制御発振器の出力を分周する分周
器と、前記水平同期信号の位相及び分周器の出力の位相
を互いに比較する位相比較器とを具備し、位相比較器の
出力を前記電圧制御発振器に供給することによって位相
同期ループを形成する構成を採る。
の発明において、電圧制御発振器の出力を分周する分周
器と、前記水平同期信号の位相及び分周器の出力の位相
を互いに比較する位相比較器とを具備し、位相比較器の
出力を前記電圧制御発振器に供給することによって位相
同期ループを形成する構成を採る。
【００１８】この構成によれば、位相比較器の出力を前
記電圧制御発振器に供給することによって位相同期ルー
プを形成し、確実にクランプパルスを水平同期信号に位
相同期させることができる。
記電圧制御発振器に供給することによって位相同期ルー
プを形成し、確実にクランプパルスを水平同期信号に位
相同期させることができる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２０】（第１実施形態）図１は本発明の第１実施
形態に係る直流再生回路を示す。この直流再生回路１０
は、クランプパルスに基づいて、受け取った映像信号ｄ
のペデスタルレベルを再生するクランピング回路１１を
備える。
形態に係る直流再生回路を示す。この直流再生回路１０
は、クランプパルスに基づいて、受け取った映像信号ｄ
のペデスタルレベルを再生するクランピング回路１１を
備える。
【００２１】第１入力端子１２から供給される映像信号
ｄは、コンデンサ１３によって直流カットされた後、ク
ランピング回路１１に供給される。クランピング回路１
１では、映像信号ｄのペデスタルレベルは一定レベルに
再生される。その結果、再生される画像の明るさが一定
レベルに合わせ込まれる。
ｄは、コンデンサ１３によって直流カットされた後、ク
ランピング回路１１に供給される。クランピング回路１
１では、映像信号ｄのペデスタルレベルは一定レベルに
再生される。その結果、再生される画像の明るさが一定
レベルに合わせ込まれる。
【００２２】クランプパルスのパルス幅ｔｃｐは、クラ
ンプパルス幅制御回路１５の働きによって水平同期信号
の周波数に基づいて変更される。すなわち、単安定マル
チバイブレータ１６は、第２入力端子１７から供給され
る水平同期信号のパルスの後縁でトリガされるクランプ
パルスｐを生成する。生成されるクランプパルスｐのパ
ルス幅ｔｃｐは時定数設定回路１８によって設定される
時定数によって規定されることとなる。
ンプパルス幅制御回路１５の働きによって水平同期信号
の周波数に基づいて変更される。すなわち、単安定マル
チバイブレータ１６は、第２入力端子１７から供給され
る水平同期信号のパルスの後縁でトリガされるクランプ
パルスｐを生成する。生成されるクランプパルスｐのパ
ルス幅ｔｃｐは時定数設定回路１８によって設定される
時定数によって規定されることとなる。
【００２３】こうした時定数の設定にあたっては、第２
入力端子１７から供給される水平同期信号と第３入力端
子２０から供給される垂直同期信号とに基づいて映像信
号ｄの入力モードを判別する中央演算回路２１の出力が
参酌される。例えば、中央演算回路２１は、水平周波数
ｆＨが閾値周波数ｆ１より低ければ低周波数モードを選
択し、水平周波数ｆＨが閾値周波数ｆ１以上であれば高
周波数モードを選択する。
入力端子１７から供給される水平同期信号と第３入力端
子２０から供給される垂直同期信号とに基づいて映像信
号ｄの入力モードを判別する中央演算回路２１の出力が
参酌される。例えば、中央演算回路２１は、水平周波数
ｆＨが閾値周波数ｆ１より低ければ低周波数モードを選
択し、水平周波数ｆＨが閾値周波数ｆ１以上であれば高
周波数モードを選択する。
【００２４】低周波数モードでは、大きな時定数が設定
される結果、図２に示すように、単安定マルチバイブレ
ータ１６からは広いパルス幅ｔｃｐ１のクランプパルス
ｐが出力される。一方で、高周波数モードでは、小さな
時定数が設定される結果、図２に示すように、狭いパル
ス幅ｔｃｐ２のクランプパルスｐが確保される。
される結果、図２に示すように、単安定マルチバイブレ
ータ１６からは広いパルス幅ｔｃｐ１のクランプパルス
ｐが出力される。一方で、高周波数モードでは、小さな
時定数が設定される結果、図２に示すように、狭いパル
ス幅ｔｃｐ２のクランプパルスｐが確保される。
【００２５】次に、この直流再生回路１０の動作を説明
する。ここでは、水平周波数ｆＨの映像信号ｄが供給さ
れると仮定する。映像信号ｄは、コンデンサ１３で直流
カットされた後、クランピング回路１１に供給される。
する。ここでは、水平周波数ｆＨの映像信号ｄが供給さ
れると仮定する。映像信号ｄは、コンデンサ１３で直流
カットされた後、クランピング回路１１に供給される。
【００２６】このとき、中央演算回路２１は映像信号ｄ
の入力モードを判別する。例えば、映像信号ｄの水平周
波数ｆＨが閾値周波数ｆ１より低く低周波数モードが選
択されると、時定数設定回路１８では大きな時定数が設
定される。したがって、単安定マルチバイブレータ１６
からは、図３（ａ）に示すように、広いパルス幅ｔｃｐ
１のクランプパルスｐが出力される。このクランプパル
スｐのパルス幅ｔｃｐ１によれば、クランプパルスｐが
映像信号ｄのバックポーチに収まると同時に、長い水平
周期に見合った十分な直流再生能力を確保することがで
きる。
の入力モードを判別する。例えば、映像信号ｄの水平周
波数ｆＨが閾値周波数ｆ１より低く低周波数モードが選
択されると、時定数設定回路１８では大きな時定数が設
定される。したがって、単安定マルチバイブレータ１６
からは、図３（ａ）に示すように、広いパルス幅ｔｃｐ
１のクランプパルスｐが出力される。このクランプパル
スｐのパルス幅ｔｃｐ１によれば、クランプパルスｐが
映像信号ｄのバックポーチに収まると同時に、長い水平
周期に見合った十分な直流再生能力を確保することがで
きる。
【００２７】一方、映像信号ｄの水平周波数ｆＨが閾値
周波数ｆ１以上であると判定されると、時定数設定回路
１８では小さな時定数が設定される。その結果、単安定
マルチバイブレータ１６からは、図３（ｂ）に示すよう
に、狭いパルス幅ｔｃｐ２のクランプパルスｐが出力さ
れる。クランプパルスｐが映像信号ｄのバックポーチに
収まり、短い水平周期に見合った十分な直流再生能力が
確保される。
周波数ｆ１以上であると判定されると、時定数設定回路
１８では小さな時定数が設定される。その結果、単安定
マルチバイブレータ１６からは、図３（ｂ）に示すよう
に、狭いパルス幅ｔｃｐ２のクランプパルスｐが出力さ
れる。クランプパルスｐが映像信号ｄのバックポーチに
収まり、短い水平周期に見合った十分な直流再生能力が
確保される。
【００２８】以上のような直流再生回路１０によれば、
広い範囲の水平動作周波数に対して直流再生能力を確保
することができる。したがって、ディスプレイ装置の解
像度が変更されて水平同期信号の周波数が変更される場
合でも、画像の明るさを一定レベルに合わせ込むことが
可能となる。なお、閾値周波数ｆ１や、パルス幅ｔｃｐ
１、ｔｃｐ２は、映像信号ｄのバックポーチの長さや、
必要とされる画像の明るさに基づいて任意に設定され
る。
広い範囲の水平動作周波数に対して直流再生能力を確保
することができる。したがって、ディスプレイ装置の解
像度が変更されて水平同期信号の周波数が変更される場
合でも、画像の明るさを一定レベルに合わせ込むことが
可能となる。なお、閾値周波数ｆ１や、パルス幅ｔｃｐ
１、ｔｃｐ２は、映像信号ｄのバックポーチの長さや、
必要とされる画像の明るさに基づいて任意に設定され
る。
【００２９】（第２実施形態）図４は本発明の第２実施
形態に係る直流再生回路３０を示す。この第２実施形態
では、前述の第１実施形態の単安定マルチバイブレータ
１６及び時定数設定回路１８に代えて、カウンタ３１及
びレジスタ３２が用いられる。その他の構成は前述の第
１実施形態と同様であって、同一の機能を発揮する構成
には同一の参照符号を付す。
形態に係る直流再生回路３０を示す。この第２実施形態
では、前述の第１実施形態の単安定マルチバイブレータ
１６及び時定数設定回路１８に代えて、カウンタ３１及
びレジスタ３２が用いられる。その他の構成は前述の第
１実施形態と同様であって、同一の機能を発揮する構成
には同一の参照符号を付す。
【００３０】中央演算回路２１が映像信号ｄの入力モー
ドを判別すると、判別された入力モードに基づいてレジ
スタ３２からカウンタ３１のカウント数が出力される。
例えば、低周波数モードでは大きなカウント数が出力さ
れ、高周波数モードでは小さなカウント数が出力され
る。
ドを判別すると、判別された入力モードに基づいてレジ
スタ３２からカウンタ３１のカウント数が出力される。
例えば、低周波数モードでは大きなカウント数が出力さ
れ、高周波数モードでは小さなカウント数が出力され
る。
【００３１】カウンタ３１は、水平同期信号に含まれる
パルスの後縁でトリガされるクランプパルスｐを出力す
る。カウンタ３１は、第４入力端子３３から供給される
システムクロックをカウントし、カウントの間クランプ
パルスｐを維持する。その結果、カウント数で規定され
るパルス幅ｔｃｐのクランプパルスｐが出力される。
パルスの後縁でトリガされるクランプパルスｐを出力す
る。カウンタ３１は、第４入力端子３３から供給される
システムクロックをカウントし、カウントの間クランプ
パルスｐを維持する。その結果、カウント数で規定され
るパルス幅ｔｃｐのクランプパルスｐが出力される。
【００３２】そして、第１実施形態と同様に、低周波数
モードでは広いパルス幅ｔｃｐ１のクランプパルスｐが
出力され、高周波数モードでは狭いパルス幅ｔｃｐ２の
クランプパルスｐが出力される（図２参照）。したがっ
て、第１実施形態と同様な効果が得られる。
モードでは広いパルス幅ｔｃｐ１のクランプパルスｐが
出力され、高周波数モードでは狭いパルス幅ｔｃｐ２の
クランプパルスｐが出力される（図２参照）。したがっ
て、第１実施形態と同様な効果が得られる。
【００３３】（第３実施形態）図５は本発明の第３実施
形態に係る直流再生回路４０を示す。この第３実施形態
では、クランプパルス幅制御回路４１は、水平同期信号
に含まれるパルスの後縁を微分してクランプパルスｐを
発生するクランプパルス発生回路４２を備える。
形態に係る直流再生回路４０を示す。この第３実施形態
では、クランプパルス幅制御回路４１は、水平同期信号
に含まれるパルスの後縁を微分してクランプパルスｐを
発生するクランプパルス発生回路４２を備える。
【００３４】このクランプパルス発生回路４２は、電圧
制御発振器（ＶＣＯ）４３の発振周期で規定されるパル
ス幅のクランプパルスｐを出力する。電圧制御発振器４
３は、第２入力端子１７から供給される水平同期信号の
周波数に応じた発振周波数で発振する。
制御発振器（ＶＣＯ）４３の発振周期で規定されるパル
ス幅のクランプパルスｐを出力する。電圧制御発振器４
３は、第２入力端子１７から供給される水平同期信号の
周波数に応じた発振周波数で発振する。
【００３５】電圧制御発振器４３の出力は分周器４４に
供給される。分周器４４は、固定の分周比で電圧制御発
振器４３の出力を分周する。分周器４４の出力は位相比
較器４５に供給される。
供給される。分周器４４は、固定の分周比で電圧制御発
振器４３の出力を分周する。分周器４４の出力は位相比
較器４５に供給される。
【００３６】位相比較器４５では、水平同期信号の位相
及び分周器４４の出力の位相が互いに比較される。低域
通過フィルタ（ＬＰＦ）４６は、位相比較器４５の出力
から低周波成分を取り出し、電圧制御発振器４３に供給
する。電圧制御発振器４３は、低域通過フィルタ４６の
出力電圧に応じた発振周波数で発振することとなる。
及び分周器４４の出力の位相が互いに比較される。低域
通過フィルタ（ＬＰＦ）４６は、位相比較器４５の出力
から低周波成分を取り出し、電圧制御発振器４３に供給
する。電圧制御発振器４３は、低域通過フィルタ４６の
出力電圧に応じた発振周波数で発振することとなる。
【００３７】このように、位相比較器４５の出力を電圧
制御発振器４３に供給することによって位相同期ループ
（ＰＬＬ）が形成される。その結果、電圧制御発振器４
３は、水平同期信号に位相同期した発振出力信号を出力
する。こうした発振出力信号によれば、図６に示すよう
に、水平周波数が高くなるにつれてパルス幅ｔｃｐが狭
くなるクランプパルスｐを得ることができる。
制御発振器４３に供給することによって位相同期ループ
（ＰＬＬ）が形成される。その結果、電圧制御発振器４
３は、水平同期信号に位相同期した発振出力信号を出力
する。こうした発振出力信号によれば、図６に示すよう
に、水平周波数が高くなるにつれてパルス幅ｔｃｐが狭
くなるクランプパルスｐを得ることができる。
【００３８】なお、前述の実施形態と同様な機能を発揮
する構成には、同一の参照符号を付してその詳細な説明
は省略する。
する構成には、同一の参照符号を付してその詳細な説明
は省略する。
【００３９】この第３実施形態では、図７（ａ）及び
（ｂ）に示すように、水平同期信号の周波数が高くなる
ほど電圧制御発振器４３の発振周波数も高くなり、その
結果、クランプパルスｐのパルス幅ｔｃｐ１、ｔｃｐ２
は狭くなっていく。したがって、クランプパルスｐを映
像信号ｄのバックポーチに収めながら一定した直流再生
能力を常に確保することが可能となる。
（ｂ）に示すように、水平同期信号の周波数が高くなる
ほど電圧制御発振器４３の発振周波数も高くなり、その
結果、クランプパルスｐのパルス幅ｔｃｐ１、ｔｃｐ２
は狭くなっていく。したがって、クランプパルスｐを映
像信号ｄのバックポーチに収めながら一定した直流再生
能力を常に確保することが可能となる。
【００４０】
【発明の効果】以上説明したように本発明の直流再生回
路は、水平同期信号の周波数に基づいてクランプパルス
のパルス幅を変更させるクランプパルス幅制御回路を備
えるので、クランプパルスのパルス幅を可変にして、直
流再生能力を確保しつつ広い動作周波数範囲で映像信号
を直流再生することができる。
路は、水平同期信号の周波数に基づいてクランプパルス
のパルス幅を変更させるクランプパルス幅制御回路を備
えるので、クランプパルスのパルス幅を可変にして、直
流再生能力を確保しつつ広い動作周波数範囲で映像信号
を直流再生することができる。
【図１】本発明の第１実施形態に係る直流再生回路の構
成を示す図。
成を示す図。
【図２】水平周波数とクランプパルスのパルス幅との関
係を示すグラフ。
係を示すグラフ。
【図３】（ａ） 水平周波数が低い場合の映像信号とク
ランプパルスとの関係を示す図。 （ｂ） 水平周波数が高い場合の映像信号とクランプパ
ルスとの関係を示す図。
ランプパルスとの関係を示す図。 （ｂ） 水平周波数が高い場合の映像信号とクランプパ
ルスとの関係を示す図。
【図４】本発明の第２実施形態に係る直流再生回路の構
成を示す図。
成を示す図。
【図５】本発明の第３実施形態に係る直流再生回路の構
成を示す図。
成を示す図。
【図６】水平周波数とクランプパルスのパルス幅との関
係を示すグラフ。
係を示すグラフ。
【図７】（ａ） 水平周波数が低い場合の映像信号とク
ランプパルスとの関係を示す図。 （ｂ） 水平周波数が高い場合の映像信号とクランプパ
ルスとの関係を示す図。
ランプパルスとの関係を示す図。 （ｂ） 水平周波数が高い場合の映像信号とクランプパ
ルスとの関係を示す図。
【図８】従来の直流再生回路の構成を示す図。
【図９】（ａ） 水平周波数が高い場合の映像信号とク
ランプパルスとの関係を示す図。 （ｂ） 水平周波数が低い場合の映像信号とクランプパ
ルスとの関係を示す図。
ランプパルスとの関係を示す図。 （ｂ） 水平周波数が低い場合の映像信号とクランプパ
ルスとの関係を示す図。
１０，３０，４０ 直流再生回路 １１ クランピング回路 １２ 第１入力端子 １３ コンデンサ １５，４１ クランプパルス幅制御回路 １６ 単安定マルチバイブレータ １７ 第２入力端子 １８ 時定数設定回路 ２０ 第３入力端子 ２１ 中央演算回路 ３１ カウンタ ３２ レジスタ ３３ 第４入力端子 ４２ クランプパルス発生回路 ４３ 電圧制御発振器 ４４ 分周器 ４５ 位相比較器 ４６ 低域通過フィルタ ｄ 映像信号 ｐ クランプパルス
Claims (5)
- 【請求項１】 クランプパルスに基づいて映像信号の直
流を再生するクランピング回路と、水平同期信号の周波
数に基づいてクランプパルスのパルス幅を変更させるク
ランプパルス幅制御回路と、を具備することを特徴とす
る直流再生回路。 - 【請求項２】 クランプパルス幅制御回路は、水平同期
信号及び垂直同期信号に基づいて前記映像信号の入力モ
ードを判別する中央演算回路と、判別された入力モード
に基づいて時定数を設定する時定数設定回路と、設定さ
れた時定数で規定されるパルス幅のクランプパルスを生
成する単安定マルチバイブレータと、を具備することを
特徴とする請求項１に記載の直流再生回路。 - 【請求項３】 クランプパルス幅制御回路は、水平同期
信号及び垂直同期信号に基づいて前記映像信号の入力モ
ードを判別する中央演算回路と、判別された入力モード
に基づいてカウント数を設定するレジスタと、設定され
たカウント数で規定されるパルス幅のクランプパルスを
生成するカウンタと、を具備することを特徴とする請求
項１に記載の直流再生回路。 - 【請求項４】 クランプパルス幅制御回路は、水平同期
信号の周波数に応じた発振周波数で発振する電圧制御発
振器と、この電圧制御発振器の出力を用いて水平同期信
号に含まれるパルスの後縁を用いてクランプパルスを発
生するクランプパルス発生回路と、を具備することを特
徴とする請求項１に記載の直流再生回路。 - 【請求項５】 電圧制御発振器の出力を分周する分周器
と、前記水平同期信号の位相及び分周器の出力の位相を
互いに比較する位相比較器とを具備し、位相比較器の出
力を前記電圧制御発振器に供給することによって位相同
期ループを形成することを特徴とする請求項４に記載の
直流再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9231797A JPH1165507A (ja) | 1997-08-13 | 1997-08-13 | 直流再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9231797A JPH1165507A (ja) | 1997-08-13 | 1997-08-13 | 直流再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1165507A true JPH1165507A (ja) | 1999-03-09 |
Family
ID=16929180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9231797A Pending JPH1165507A (ja) | 1997-08-13 | 1997-08-13 | 直流再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1165507A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007267148A (ja) * | 2006-03-29 | 2007-10-11 | New Japan Radio Co Ltd | 映像回路 |
| WO2009037811A1 (ja) * | 2007-09-18 | 2009-03-26 | Panasonic Corporation | 映像信号処理装置 |
-
1997
- 1997-08-13 JP JP9231797A patent/JPH1165507A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007267148A (ja) * | 2006-03-29 | 2007-10-11 | New Japan Radio Co Ltd | 映像回路 |
| WO2009037811A1 (ja) * | 2007-09-18 | 2009-03-26 | Panasonic Corporation | 映像信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694327A (en) | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop | |
| JP3120993B2 (ja) | 複合規格オン・スクリーン表示を有する映像制御装置 | |
| EP0239412A2 (en) | Digital phase locked loop stabilization circuitry | |
| JPH0946546A (ja) | ビデオ表示装置 | |
| US4679005A (en) | Phase locked loop with frequency offset | |
| EP0447210B1 (en) | Carrier reset FM modulator and method of frequency modulating video signals | |
| JP2538217B2 (ja) | 位相拘束ル−プ回路 | |
| JPH08212696A (ja) | ディジタルオーディオ信号の位相同期ループ装置 | |
| EP0553767B1 (en) | Phase locked loop circuit | |
| JPH1165507A (ja) | 直流再生回路 | |
| JPS60217779A (ja) | 表示装置 | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| KR970009066B1 (ko) | 위상 로크 루프 시스템 | |
| JP3320576B2 (ja) | 発振回路 | |
| JPS6362157B2 (ja) | ||
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| JP3022729B2 (ja) | バーストロックｐｌｌ回路 | |
| EP0842579A1 (en) | Method and apparatus for digitizing video signals especially for flat panel lcd displays | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JP2609936B2 (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JP2714193B2 (ja) | デジタルテレビジョン受像機 | |
| EP0472326A2 (en) | Horizontal synchronizing signal separation circuit | |
| JPH07226860A (ja) | Ｐｌｌ回路 |