JPH1165734A - スイッチ用インタフェース回路 - Google Patents

スイッチ用インタフェース回路

Info

Publication number
JPH1165734A
JPH1165734A JP22277297A JP22277297A JPH1165734A JP H1165734 A JPH1165734 A JP H1165734A JP 22277297 A JP22277297 A JP 22277297A JP 22277297 A JP22277297 A JP 22277297A JP H1165734 A JPH1165734 A JP H1165734A
Authority
JP
Japan
Prior art keywords
circuit
output
oscillation
flip
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22277297A
Other languages
English (en)
Inventor
Hidenori Furuhata
英紀 降籏
Takehiko Shimizu
竹彦 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marelli Corp
Original Assignee
Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansei Corp filed Critical Kansei Corp
Priority to JP22277297A priority Critical patent/JPH1165734A/ja
Publication of JPH1165734A publication Critical patent/JPH1165734A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lock And Its Accessories (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Keying Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 スリープ状態の時または発振開始の時、装置
が誤動作しないスイッチ用インタフェース回路を提供す
る。 【解決手段】 スイッチのチャタリング回避回路を、ス
イッチ信号の立ち上がりを検出するセット型サンプリン
グ回路と、立ち下がりを検出するリセット型サンプリン
グ回路とで構成し、セット型サンプリング回路の出力論
理がリセット型サンプリング回路の出力論理に一致した
とき、発振回路からのクロック出力を停止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、例えば車両のド
アをロックまたはアンロックするためのドア施解錠装置
の回路部のインタフェース回路に用いられるスイッチ用
インタフェース回路に関するものである。
【0002】
【従来の技術】この種のドア施解錠装置に考えられてい
るスイッチ用インタフェース回路を図4及び図5に基づ
いて以下に説明する。2は運転席用ドア状態スイッチ
で、オン操作されるとハイレベル信号を出力する。3は
ドアロック集中スイッチ、4はドアアンロック集中スイ
ッチで、オンされるとそれぞれの出力端からレベル信号
を、それぞれのスイッチ2〜4はそれに対応して接続さ
れたチャタリング回避回路6〜8(インタフェース回
路)に接続されている。これらのチャタリング回避回路
6〜8は、発振回路10からのクロックパルスに基づい
て前記各種スイッチ2〜4の操作に伴うスイッチ信号
を、そのスイッチ操作時に発生するチャタリングを回避
しながらサンプリング入力すると共に、それぞれのスイ
ッチ2〜4からのスイッチ信号の立ち上がり及び立ち下
がりを検出するものであるが、詳細は以下に説明する。
【0003】9はオアゲートで、前記スイッチ2〜4の
それぞれの出力から入力し、それらの何れかからハイレ
ベル信号が供給されると、何れかのスイッチ2〜4がオ
ン操作されたとしてハイレベル信号を出力する。10は
発振回路で、オアゲート13からハイレベル信号が供給
されると、発振を開始して、前記チャタリング回避回路
6〜8及び実機能回路ブロック15のリセットを解除す
ると共に、クロック信号を供給する。11はノアゲート
で、前記チャタリング回避回路6〜8のそれぞれからサ
ンプリング信号を入力すると共に、後述の実機能回路ブ
ロック15からアンロック信号及びロック信号を入力し
てそれらの入力信号のすべてがローレベルになるとRS
ラッチ回路12をラッチし、Q出力をハイレベルに切り
換える。
【0004】またこのRSラッチ回路12は、前記ノア
ゲート11からハイレベル信号が供給されると、それを
ラッチすると共に、電源が投入されたときにパワーオン
リセットされ、出力をハイレベル状態にする。13はオ
アゲートで、前記オアゲート9及びRSラッチ回路12
からの出力を入力して、何れか一方からハイレベル信号
が供給されると発振回路10を発振せしめる。また、双
方ともローレベル信号の時、出力がローレベルとなり、
発振を停止せしめると共に、インバータ14を介して前
記チャタリング回避回路6〜8のそれぞれと、後述の実
機能回路ブロック15をリセットしてスリープ状態に移
行せしめる。
【0005】次に、前記チャタリング回避回路6〜8に
ついて、符号6で示すチャタリング回避回路を代表して
図5を参照しながら詳細に説明する。6a,6b,6c
はリセット型のD型フリップフロップ、6dはRSフリ
ップフロップで、それぞれがオアゲート6eを介してイ
ンバータ14からリセット信号が供給されるか、または
パワーオンリセット信号が供給されると、リセットされ
る。また、このチャタリング回避回路6〜8にスイッチ
2からハイレベル信号が供給されると、クロックに基づ
いてそのハイレベル信号を1段目のフリップフロップ6
aがラッチし、次のクロックでその1段目のフリップフ
ロップ6aの出力Q11を2段目のフリップフロップ6
bがラッチし、さらに次のクロックでその2段目のフリ
ップフロップ6bの出力Q12を3段目のフリップフロ
ップ6cがラッチし、次のクロックでその1段目〜3段
目までのフリップフロップ6a〜6cの出力Q11,Q
12,Q13のアンドゲート6gを介した出力を4段目
のRSフリップフロップ6dのS端子に入力し、その4
段目のRSフリップフロップ6dの出力Qがハイレベル
にラッチされる。また、4段目のフリップフロップ6d
は1段目〜3段目までのローレベルな反転出力Qbを、
アンドゲート6hを介して入力し、RSフリップフロッ
プ6dの端子Rに入力し、RSフリップフロップ6dの
Q出力をローレベルに切り換える。すなわち、4段目の
RSフリップフロップ6dのQ出力がハイレベル状態か
らローレベル状態に切り換わったとき、立ち下がり検出
回路6fから立ち下がり信号を出力する。
【0006】次に、6i,6j,6kはセット型のD型
フリップフロップ、6lはRSフリップフロップで、オ
アゲート6eを介してインバータ14の出力、またはパ
ワーオンリセット信号をここではセット信号として入力
して、セットし、スイッチ2からハイレベル信号が供給
されると、クロックに基づいてそのハイレベル信号を1
段目のフリップフロップ6iがラッチし、次のクロック
でその1段目のフリップフロップ6iの出力Q21を2
段目のフリップフロップ6jがラッチし、さらに次のク
ロックでその2段目のフリップフロップ6jの出力Q2
2を3段目のフリップフロップ6kがラッチし、次のク
ロックでその1段目〜3段目までのフリップフロップ6
i〜6kの出力Q21,Q22,Q23のアンドゲート
6nを介して4段目のRSフリップフロップ6lのS端
子に入力する。また、4段目のRSフリップフロップ6
lは1段目〜3段目までの反転出力Qbのアンドゲート
6oを介した論理積を入力し、(R)端子に入力し、Q
出力をローレベル状態にする。その4段目のRSフリッ
プフロップ6lの出力Qがローレベル状態からハイレベ
ル状態に切り換わったとき、立ち上がり検出回路6mか
ら立ち上がり信号を出力する。
【0007】次に上記構成の作用を図6を参照しながら
説明する。時刻T1 で車両に乗り込むために、例えば運
転側ドアの施解錠をアンロックにすると、運転席ドアの
状態スイッチ2からハイレベル信号(図6(D))が、
オアゲート9、13を介して発振回路10に供給され、
発振回路10は発振を開始して(図6(C))、各チャ
タリング回避回路6〜8及び実機能回路ブロック15に
クロックを供給してウエークアップする。その結果、チ
ャタリング回避回路6〜8は作動を開始し、各フリップ
フロップ6a〜6d,6i〜6lにクロックが供給され
ているので、その動作を図5を参照しながら説明する。
【0008】すなわち、クロックを入力したフリップフ
ロップ6aはD入力端子に運転席ドアの状態スイッチ2
から供給されるハイレベル信号を入力し、その出力端子
Q11をハイレベルに切り換える(図6(E))。その
ハイレベル信号を入力した2段目のフリップフロップ6
bは、出力Q12をハイレベルに切り換え(図6
(F))、さらに3段目のフリップフロップ6cの出力
Q13もハイレベルに切り換える(図6(G))。この
3つのフリップフロップ6a〜6cのアンドゲート6g
によるアンド出力を入力したフリップフロップ6dは運
転席ドアスイッチ6がオンしたと判断して、サンプリン
グ信号を出力し、実機能回路ブロック15からアンロッ
ク信号を出力するはずであるが(図6N)、立ち上がり
検出回路6mは図6(K)に破線で示される立ち上がり
検出パルスを出力するはずであるが、出力されない。
【0009】また、その後車両のドアをロックすると、
図6(D)に示すようにスイッチ6の出力がローレベル
に切り換わり、クロックを入力したフリップフロップ6
a,6b,6cは順次出力をローレベル状態に切り換え
る。一方、セット型のD型フリップフロップ6iのD入
力端子に運転席ドアの状態スイッチ2から供給されるロ
ーレベル信号を入力し、その出力端子Q21をローレベ
ルに切り換える(図6(H))。そのローレベル信号を
入力した2段目のフリップフロップ6jは、出力Q22
をローレベルに切り換え(図6(J))、さらに3段目
のフリップフロップ6kの出力Q23もハイレベルに切
り換える(図6(G))。この3つのフリップフロップ
6i〜6kのアンドゲート6nによるアンド出力を入力
したフリップフロップ6lは運転席ドアの状態スイッチ
2がオフしたと判断して、サンプリング信号の出力を停
止し、立ち下がり検出回路6fによって図6(M)に示
されるように立ち下がり検出パルスを出力し(図6
(L))、実機能回路ブロック15からロック信号を出
力する(図6(M))。
【0010】このハイレベルなロック信号の出力が開始
されてから一定時間が経過すると、ロック信号の出力が
停止され、ノアゲート11の出力がハイレベルに反転さ
れて、RSラッチ回路12の反転出力がローレベル状態
に切り換わる。この時、オアゲート9の出力もローレベ
ルに切り換わっているので、オアゲート13の出力がロ
ーレベルに切り換わり発振回路10の発振が停止され、
さらにインバータ14を介して前記チャタリング回避回
路6〜8及び実機能回路ブロック15をリセットし、そ
の結果、このチャタリング回避回路6〜8及び実機能回
路ブロック15は、スリープ状態に入る。
【0011】
【発明が解決しようとする課題】このように、上記のよ
うなスイッチ用インタフェース回路にあっては、電源が
投入された初期状態、またはスリープ状態において、セ
ット型のD型フリップフロップの出力がハイレベルにな
るために立ち上がり検出回路が立ち上がりを検出でき
ず、アンロック信号が出力されないという課題があっ
た。
【0012】そこで、この発明は上記課題に着目してな
されたもので、スリープ状態の時または発振開始の時、
装置が誤動作しないスイッチ用インタフェース回路を提
供することを目的とする。
【0013】
【課題を解決するための手段】このスイッチ用インタフ
ェース回路に係る第1の発明は、複数のスイッチと、ク
ロックパルスを出力する発振回路と、該発振回路からの
クロックパルスに基づいて前記複数のスイッチの操作に
伴うスイッチ信号をチャタリングを回避しながらサンプ
リング入力し、該スイッチ信号の立ち上がり及び立ち下
がりを検出するチャタリング回避回路と、該チャタリン
グ回避回路から前記スイッチ信号の立ち上がり及び立ち
下がりを入力して、制御信号を作成して出力する制御信
号作成回路と、電源投入時にパワーオンリセットされ、
その後前記複数のスイッチからのスイッチ信号及び前記
チャタリング回避回路からのスイッチ信号の立ち上がり
及び立ち下がりを入力して前記発振回路の発振開始及び
停止を制御する発振制御回路とを備えてなるスイッチ制
御装置において、前記チャタリング回避回路は、前記ス
イッチ信号の立ち上がりをセット型サンプリング回路で
検出すると共に、立ち下がりをリセット型サンプリング
回路で検出し、前記発振回路が前記発振制御回路からの
出力信号を受けて発振を停止するとき、該セット型サン
プリング回路の出力論理を前記リセット型サンプリング
回路の出力論理と同一に設定することを特徴とするスイ
ッチ用インタフェース回路である。
【0014】第2の発明は、第1の発明におけるチャタ
リング回避回路のセット型サンプリング回路は、フリッ
プフロップから構成され、該フリップフロップの出力に
基づいて前記発振回路の発振を停止せしめたことを特徴
とするスイッチ用インタフェース回路である。
【0015】第3の発明は、第2の発明におけるチャタ
リング回避回路のセット型サンプリング回路とリセット
型サンプリング回路は、D型フリップフロップから構成
されてなることを特徴とするスイッチ用インタフェース
回路である。
【0016】第4の発明は、第3の発明におけるチャタ
リング回避回路のセット型サンプリング回路は、複数の
直列接続されたD型フリップフロップから構成されてな
り、該D型フリップフロップの出力のアンド出力に基づ
いて前記発振回路の発振を停止せしめたことを特徴とす
るスイッチ用インタフェース回路である。
【0017】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.この発明による実施の形態1を図1及び
図2に基づいて説明するが、既に図4及び図5に示した
構成のものと同一のもの、または均等なものには同一符
号を付してその詳細説明は省略する。すなわち、図1と
図4との違いは、図1においてはチャタリング回避回路
6〜8のそれぞれにリセット信号が供給されている点
と、チャタリング回避回路6から初期値フラグが前記ス
イッチ2,3からの信号と共にオアゲート9に供給され
て論理和がとられている点にある。
【0018】また、図2及び図5との違いは、図5にお
いてはオアゲート6eの出力がフリップフロップ6a〜
6d及び6i〜6lのそれぞれに供給されていたが、図
2においては、オアゲート6eの出力はフリップフロッ
プ6a〜6dに対してのみ供給されるが、フリップフロ
ップ6i〜6lに対しては、リセット信号がオアゲート
6eを介さずに直接供給されている点にある。
【0019】さらに、アンドゲート6oの出力が図5に
おいてはフリップフロップ6lのリセット端子にのみ供
給されていたが、図2においてはそれ以外にインバータ
6pを介してオアゲート6の入力端子に供給している点
にある。
【0020】次に上記構成の違いによって発生する作用
の違いを以下に説明する。すなわち、図3に示されるよ
うにリセット信号がチャタリング回避回路6〜8、実機
能回路ブロック15及びラッチ回路12に供給され、さ
らに各スイッチ1〜4がオフ状態になっても、フリップ
フロップ6i〜6kの反転出力Qtのそれぞれがハイレ
ベルに反転するまでオアゲート9の出力がハイレベルに
維持され(図3(K))、発振回路10は発振を続ける
が(図3(C))、チャタリング回避回路6〜8のそれ
ぞれに3つのクロックが供給されると、フリップフロッ
プ6i〜6kの反転出力のそれぞれがハイレベルに反転
するために、インバータ6oの出力がローレベルに切り
換わり、その後発振回路10は発振を停止して、チャタ
リング回避回路4〜8、実機能回路ブロック15はスリ
ープ状態に入る。その後、T3 時刻に何れかのスイッチ
2,3がオンされたとき、フリップフロップ6i〜6k
の出力はローレベル状態に切り換えられているので、立
ち上がり検出が可能になる。
【0021】
【発明の効果】以上説明したように、第1の発明によれ
ば、スリープ状態の時または発振開始の時、装置が誤動
作しないスイッチ用インタフェース回路を提供できると
いう効果が発揮される。
【0022】第2、第3、第4の発明は、フリップフロ
ップという簡単な構成部品で達成できるという効果が発
揮される。
【図面の簡単な説明】
【図1】本発明によるスイッチ用インタフェース回路を
用いた車両用ドアロック、アンロック装置の回路ブロッ
ク説明図である。
【図2】図1におけるチャタリング回避回路5〜8の詳
細回路説明図である。
【図3】図1の作動を説明するためのタイミングチャー
ト説明図である。
【図4】本発明を行うための先行技術としての基本回路
であるスイッチ用インタフェース回路を用いた車両用ド
アロック、アンロック装置の回路ブロック説明図であ
る。
【図5】図4におけるチャタリング回避回路5〜8の詳
細回路説明図である。
【図6】図4の作動を説明するためのタイミングチャー
ト説明図である。
【符号の説明】
1〜4 スイッチ 5〜8 チャタリング回避回路 6a,6b,6c,6d,6i,6j,6k,6l D
型フリップフロップ 6e,9,13 オアゲート 6g,6n アンドゲート 6f 立ち下がり検出回路 6m 立ち上がり検出回路 6p,14 インバータ 10 発振回路 11 ノアゲート 12 ラッチ回路 14 インバータ 15 実機能回路ブロック

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数のスイッチと、クロックパルスを出
    力する発振回路と、該発振回路からのクロックパルスに
    基づいて前記複数のスイッチの操作に伴って発生するス
    イッチ信号をチャタリングを回避しながらサンプリング
    入力し、該スイッチ信号の立ち上がり及び立ち下がりを
    検出するチャタリング回避回路と、該チャタリング回避
    回路で検出された前記スイッチ信号の立ち上がり及び立
    ち下がりを入力して、制御信号を作成して出力する制御
    信号作成回路と、電源投入時にパワーオンリセットさ
    れ、その後前記複数のスイッチからのスイッチ信号及び
    前記チャタリング回避回路からのスイッチ信号の立ち上
    がり及び立ち下がりを入力して前記発振回路の発振開始
    及び停止を制御する発振制御回路とを備えてなるスイッ
    チ制御装置において、 前記チャタリング回避回路は、前記スイッチ信号の立ち
    上がりをセット型サンプリング回路で検出すると共に、
    立ち下がりをリセット型サンプリング回路で検出し、前
    記発振回路が前記発振制御回路からの出力信号を受けて
    発振を停止するとき、該セット型サンプリング回路の出
    力論理を前記リセット型サンプリング回路の出力論理と
    同一に設定することを特徴とするスイッチ用インタフェ
    ース回路。
  2. 【請求項2】 前記チャタリング回避回路のセット型サ
    ンプリング回路は、フリップフロップから構成され、該
    フリップフロップの出力に基づいて前記発振回路の発振
    を停止せしめたことを特徴とする請求項1記載のスイッ
    チ用インタフェース回路。
  3. 【請求項3】 前記チャタリング回避回路のセット型サ
    ンプリング回路とリセット型サンプリング回路は、D型
    フリップフロップから構成されてなることを特徴とする
    請求項2記載のスイッチ用インタフェース回路。
  4. 【請求項4】 前記チャタリング回避回路のセット型サ
    ンプリング回路は、複数の直列接続されたD型フリップ
    フロップから構成されてなり、該D型フリップフロップ
    の出力のアンド出力に基づいて前記発振回路の発振を停
    止せしめたことを特徴とする請求項3記載のスイッチ用
    インタフェース回路。
JP22277297A 1997-08-19 1997-08-19 スイッチ用インタフェース回路 Pending JPH1165734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22277297A JPH1165734A (ja) 1997-08-19 1997-08-19 スイッチ用インタフェース回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22277297A JPH1165734A (ja) 1997-08-19 1997-08-19 スイッチ用インタフェース回路

Publications (1)

Publication Number Publication Date
JPH1165734A true JPH1165734A (ja) 1999-03-09

Family

ID=16787655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22277297A Pending JPH1165734A (ja) 1997-08-19 1997-08-19 スイッチ用インタフェース回路

Country Status (1)

Country Link
JP (1) JPH1165734A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102643A (ja) * 2005-10-06 2007-04-19 Kenwood Corp キースキャン回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102643A (ja) * 2005-10-06 2007-04-19 Kenwood Corp キースキャン回路

Similar Documents

Publication Publication Date Title
JPH04189023A (ja) パルス同期化回路
JP2001290793A (ja) マイクロコンピュータ
US20080136481A1 (en) Edge-triggered flip-flop design
US6101609A (en) Power consumption reduced register circuit
JP3080341B2 (ja) データ一致検出回路
TW202131637A (zh) 具有主鎖存器和從鎖存器的的觸發器電路
JP4240657B2 (ja) 計数装置及びその駆動方法
JPS63313222A (ja) キ−入力装置
Clark et al. Petri net models of latch metastability
JP4259354B2 (ja) システムリセット判別機能付き制御装置
JPH0334617A (ja) フリップフロップ回路
JPH0996663A (ja) 周期発生装置
JPH06311025A (ja) アップダウンカウンタ回路
JPS62260418A (ja) フリツプフロツプ回路
JPS6316318A (ja) クロツク切替回路
JP3168089B2 (ja) チャタリング除去回路
JP2564300B2 (ja) ダイナミツク型フリツプフロツプ
JPH0799434A (ja) 低消費電力化回路
JP2964799B2 (ja) 半導体集積回路
JP3214611B2 (ja) 半導体集積回路のテスト方法
JP2710476B2 (ja) クロック発生回路
JPH08139576A (ja) 接点雑音除去回路
JPS63259711A (ja) クロツク切替回路
JPH05291895A (ja) クロック選択回路
JPH05265791A (ja) 状態遷移監視回路