JPH1167701A - 貼り合わせｓｏｉ基板の製造方法及びこれに用いる保護剤塗布装置 - Google Patents
貼り合わせｓｏｉ基板の製造方法及びこれに用いる保護剤塗布装置Info
- Publication number
- JPH1167701A JPH1167701A JP22627797A JP22627797A JPH1167701A JP H1167701 A JPH1167701 A JP H1167701A JP 22627797 A JP22627797 A JP 22627797A JP 22627797 A JP22627797 A JP 22627797A JP H1167701 A JPH1167701 A JP H1167701A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- protective agent
- bonded
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 研削時の貼り合わせＳＯＩウエーハの割れや
欠けを防止するとともに、ＳＯＩウエーハの汚染を低減
し、良品を得る率を増大する貼り合わせＳＯＩウエーハ
を得ること。 【構成】 第１の半導体ウエーハ１及び第２の半導体ウ
エーハ２の一方もしくは双方に誘電体層５を有するとと
もに、これら半導体ウエーハの鏡面同士を密着させ酸化
性雰囲気内で熱処理接着する工程と、前記第１の半導体
ウエーハの周縁部を、前記第２の半導体ウエーハにダメ
ージが達しない厚みまで研削する工程と、を備え、前記
第１の半導体ウエーハの周縁部を研削する際に、第１及
び第２の半導体ウエーハの周縁部にワックス等の保護剤
７を塗布することによって接着半導体ウエーハを保護
し、研削時のウエーハの割れや欠け等の発生を防止した
貼り合わせＳＯＩウエーハの製造方法及びこれに用いる
保護剤塗布装置１２である。
欠けを防止するとともに、ＳＯＩウエーハの汚染を低減
し、良品を得る率を増大する貼り合わせＳＯＩウエーハ
を得ること。 【構成】 第１の半導体ウエーハ１及び第２の半導体ウ
エーハ２の一方もしくは双方に誘電体層５を有するとと
もに、これら半導体ウエーハの鏡面同士を密着させ酸化
性雰囲気内で熱処理接着する工程と、前記第１の半導体
ウエーハの周縁部を、前記第２の半導体ウエーハにダメ
ージが達しない厚みまで研削する工程と、を備え、前記
第１の半導体ウエーハの周縁部を研削する際に、第１及
び第２の半導体ウエーハの周縁部にワックス等の保護剤
７を塗布することによって接着半導体ウエーハを保護
し、研削時のウエーハの割れや欠け等の発生を防止した
貼り合わせＳＯＩウエーハの製造方法及びこれに用いる
保護剤塗布装置１２である。
Description
【０００１】
【発明の属する技術分野】本発明は、第１の半導体ウエ
ーハと第２の半導体ウエーハの間に誘電体層を介在させ
て貼り合わせ接着される貼り合わせＳＯＩ基板の製造方
法と、これに用いる保護剤塗布装置に関する。
ーハと第２の半導体ウエーハの間に誘電体層を介在させ
て貼り合わせ接着される貼り合わせＳＯＩ基板の製造方
法と、これに用いる保護剤塗布装置に関する。
【０００２】
【従来の技術】従来において、第１の半導体ウエーハと
第２の半導体ウエーハの間に誘電体層を介在させて貼り
合わせて形成されるＳＯＩ（Silicon on Insulator）基
板が知られている。貼り合わせＳＯＩ基板の製造におい
て、支持基板となる第１の半導体ウエーハと素子形成層
となる第２の半導体ウエーハの誘電体層を介在させて貼
り合わせ、貼り合わせ半導体ウエーハを形成した後、前
記第２の半導体ウエーハの所定の厚さまで薄膜化する製
造方法が知られている。
第２の半導体ウエーハの間に誘電体層を介在させて貼り
合わせて形成されるＳＯＩ（Silicon on Insulator）基
板が知られている。貼り合わせＳＯＩ基板の製造におい
て、支持基板となる第１の半導体ウエーハと素子形成層
となる第２の半導体ウエーハの誘電体層を介在させて貼
り合わせ、貼り合わせ半導体ウエーハを形成した後、前
記第２の半導体ウエーハの所定の厚さまで薄膜化する製
造方法が知られている。
【０００３】例えば、図５に示すように、半導体ウエー
ハ１，２の一方に誘電体層５を形成し（図５（１）参
照）、これらの半導体ウエーハ１，２のその鏡面同士を
接合させて、接着ウエーハ３を形成する（図５（２）参
照）。接着後の酸化性雰囲気中での熱処理によって接着
を強固にするとともに外周に酸化膜６を形成する（図５
（３）参照）。
ハ１，２の一方に誘電体層５を形成し（図５（１）参
照）、これらの半導体ウエーハ１，２のその鏡面同士を
接合させて、接着ウエーハ３を形成する（図５（２）参
照）。接着後の酸化性雰囲気中での熱処理によって接着
を強固にするとともに外周に酸化膜６を形成する（図５
（３）参照）。
【０００４】この種の半導体ウエーハは、鏡面加工時に
ウエーハ周縁部にダレが発生しており、このダレ等によ
って貼り合わせ接着された接着ウエーハ３の周縁部には
隙間が生じて未接着部が発生する。このような未接着部
は、貼り合わせウエーハを形成する後の工程で、素子形
成層となるウエーハを数μｍに薄くする際に、剥がれて
飛散し、その一部が表面に付着して加工時に傷をつけた
り、また、素子形成時のパターン切れの原因にもなった
りするおそれがあるため、あらかじめ除去しておく必要
があった。
ウエーハ周縁部にダレが発生しており、このダレ等によ
って貼り合わせ接着された接着ウエーハ３の周縁部には
隙間が生じて未接着部が発生する。このような未接着部
は、貼り合わせウエーハを形成する後の工程で、素子形
成層となるウエーハを数μｍに薄くする際に、剥がれて
飛散し、その一部が表面に付着して加工時に傷をつけた
り、また、素子形成時のパターン切れの原因にもなった
りするおそれがあるため、あらかじめ除去しておく必要
があった。
【０００５】このため、前記接着ウエーハ３の周縁部に
発生する未接着部を除去する。この場合は、半導体ウエ
ーハ１と半導体ウエーハ２の未接着となる部分を含む領
域を、厚さ方向に接着界面の直前まで研削し、（図５
（４）参照）、アルカリ性のエッチング液（ＫＯＨ水溶
液）等を使用したエッチングにより研削部８を除去する
（図５（５）参照）。尚、１０はエッチング後の研削部
である。
発生する未接着部を除去する。この場合は、半導体ウエ
ーハ１と半導体ウエーハ２の未接着となる部分を含む領
域を、厚さ方向に接着界面の直前まで研削し、（図５
（４）参照）、アルカリ性のエッチング液（ＫＯＨ水溶
液）等を使用したエッチングにより研削部８を除去する
（図５（５）参照）。尚、１０はエッチング後の研削部
である。
【０００６】その後、フッ化水素水等により、酸化膜６
を除去し（図５（６）参照）、素子形成層の研削（図５
（７）参照）、鏡面仕上げを等を行い（図５（８）参
照）、貼り合わせＳＯＩ基板を形成する。
を除去し（図５（６）参照）、素子形成層の研削（図５
（７）参照）、鏡面仕上げを等を行い（図５（８）参
照）、貼り合わせＳＯＩ基板を形成する。
【０００７】
【発明が解決しようとする課題】しかし、貼り合わせＳ
ＯＩウエーハを形成する工程で、接着ウエーハの周縁部
の未接着部を除去する際に、研削時のダイヤモンドブレ
ード等の砥石から加わる力によって、接着ウエーハを形
成する第１の半導体ウエーハ又は第２の半導体ウエーハ
が大きく割れたり、端が欠けたりする場合があり、良品
率が悪くなるという不都合を生じていた。
ＯＩウエーハを形成する工程で、接着ウエーハの周縁部
の未接着部を除去する際に、研削時のダイヤモンドブレ
ード等の砥石から加わる力によって、接着ウエーハを形
成する第１の半導体ウエーハ又は第２の半導体ウエーハ
が大きく割れたり、端が欠けたりする場合があり、良品
率が悪くなるという不都合を生じていた。
【０００８】例えば、図４（ａ）及び図４（ｂ）に示す
ように、第１及び第２の半導体ウエーハを貼り合わせた
接着ウエーハ３の周縁部の未接着部を研削する際に、砥
石１８から研削研磨時に未接着部に直接に力が加わり、
力方向に沿って接着ウエーハ３の縁部が大きく割れたり
欠けたりする場合があった（図中矢印は、力の加わる方
向を示す）。
ように、第１及び第２の半導体ウエーハを貼り合わせた
接着ウエーハ３の周縁部の未接着部を研削する際に、砥
石１８から研削研磨時に未接着部に直接に力が加わり、
力方向に沿って接着ウエーハ３の縁部が大きく割れたり
欠けたりする場合があった（図中矢印は、力の加わる方
向を示す）。
【０００９】また、研削時によって生じたウエーハの破
片等のパーティクルが、接着ウエーハに介在する誘電体
層に飛散し、誘電体層である埋め込み酸化膜が傷ついて
しまうことがあった。このように酸化膜に傷がついてし
まうと、その後のエッチング時に前記傷が選択的にエッ
チングされてエッチピットが発生し、製品不良となって
いた。
片等のパーティクルが、接着ウエーハに介在する誘電体
層に飛散し、誘電体層である埋め込み酸化膜が傷ついて
しまうことがあった。このように酸化膜に傷がついてし
まうと、その後のエッチング時に前記傷が選択的にエッ
チングされてエッチピットが発生し、製品不良となって
いた。
【００１０】そこで、本発明は前記問題点を解決するた
めに、第１の半導体ウエーハ及び第２の半導体ウエーハ
を貼り合わせて接着した後、前記接着ウエーハの周縁部
位をワックス等によって保護することにより、接着ウエ
ーハの縁部研削時に生じる割れや欠け等の発生を防止
し、また、飛散したパーティクル等によって埋め込み酸
化膜が傷つくのを防いで、良品率を向上することを可能
とした貼り合わせＳＯＩ基板の製造方法と、これに用い
る保護剤塗布装置を提供することを目的としている。
めに、第１の半導体ウエーハ及び第２の半導体ウエーハ
を貼り合わせて接着した後、前記接着ウエーハの周縁部
位をワックス等によって保護することにより、接着ウエ
ーハの縁部研削時に生じる割れや欠け等の発生を防止
し、また、飛散したパーティクル等によって埋め込み酸
化膜が傷つくのを防いで、良品率を向上することを可能
とした貼り合わせＳＯＩ基板の製造方法と、これに用い
る保護剤塗布装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】本発明に係る貼り合わせ
基板の製造方法は、第１の半導体ウエーハ及び第２の半
導体ウエーハの一方もしくは双方に誘電体層を有すると
ともに、これら半導体ウエーハの鏡面同士を密着させ酸
化性雰囲気中で熱処理により接着する工程と、前記第１
の半導体ウエーハの周縁部を、前記第２の半導体ウエー
ハにダメージが達しない厚みまで研削する工程と、を備
え、前記第１の半導体ウエーハの周縁部を研削する際
に、第１の半導体ウエーハ及び第２の半導体ウエーハの
周縁部にワックス等の保護剤を塗布することによって接
着された前記半導体ウエーハを保護し、研削時のウエー
ハの割れや欠け等の発生を防止した構成の貼り合わせＳ
ＯＩ基板の製造方法である。
基板の製造方法は、第１の半導体ウエーハ及び第２の半
導体ウエーハの一方もしくは双方に誘電体層を有すると
ともに、これら半導体ウエーハの鏡面同士を密着させ酸
化性雰囲気中で熱処理により接着する工程と、前記第１
の半導体ウエーハの周縁部を、前記第２の半導体ウエー
ハにダメージが達しない厚みまで研削する工程と、を備
え、前記第１の半導体ウエーハの周縁部を研削する際
に、第１の半導体ウエーハ及び第２の半導体ウエーハの
周縁部にワックス等の保護剤を塗布することによって接
着された前記半導体ウエーハを保護し、研削時のウエー
ハの割れや欠け等の発生を防止した構成の貼り合わせＳ
ＯＩ基板の製造方法である。
【００１２】このように、第１の半導体ウエーハと第２
の半導体ウエーハを貼り合わせた後、第１及び第２の半
導体ウエーハの周縁部にワックス等の保護剤を塗布する
と、前記保護剤が緩衝材となって、研削研磨時に半導体
ウエーハに加わる力が分散し、半導体ウエーハの割れや
欠けを防止し、良品率を向上することができる。
の半導体ウエーハを貼り合わせた後、第１及び第２の半
導体ウエーハの周縁部にワックス等の保護剤を塗布する
と、前記保護剤が緩衝材となって、研削研磨時に半導体
ウエーハに加わる力が分散し、半導体ウエーハの割れや
欠けを防止し、良品率を向上することができる。
【００１３】また、第１の半導体ウエーハ及び第２の半
導体ウエーハの周縁部位は、ワックス等の保護剤が塗布
されているため、第１及び第２の半導体ウエーハの間に
介在する埋め込み酸化膜に研削研磨時に発生したパーテ
ィクル等が入り込むのを防止することができ、更に、良
品率を向上させることができる。
導体ウエーハの周縁部位は、ワックス等の保護剤が塗布
されているため、第１及び第２の半導体ウエーハの間に
介在する埋め込み酸化膜に研削研磨時に発生したパーテ
ィクル等が入り込むのを防止することができ、更に、良
品率を向上させることができる。
【００１４】本願第２請求項に記載した発明は、第１の
半導体ウエーハ及び第２の半導体ウエーハを貼り合わせ
接着して形成する貼り合わせＳＯＩ基板の製造に用いら
れ、接着ウエーハの周縁部位にワックス等の保護剤を塗
布する保護剤塗布装置であって、接着ウエーハを支持す
る真空チャックと、前記真空チャックを軸方向に回動す
るモータと、前記真空チャックに保持された接着ウエー
ハの周縁部位に設置された保護剤供給ノズルと、前記供
給ノズルが連結された保護剤保持容器と、保護剤乾燥用
の温風ヒーターと、を備えた構成の保護剤塗布装置であ
る。
半導体ウエーハ及び第２の半導体ウエーハを貼り合わせ
接着して形成する貼り合わせＳＯＩ基板の製造に用いら
れ、接着ウエーハの周縁部位にワックス等の保護剤を塗
布する保護剤塗布装置であって、接着ウエーハを支持す
る真空チャックと、前記真空チャックを軸方向に回動す
るモータと、前記真空チャックに保持された接着ウエー
ハの周縁部位に設置された保護剤供給ノズルと、前記供
給ノズルが連結された保護剤保持容器と、保護剤乾燥用
の温風ヒーターと、を備えた構成の保護剤塗布装置であ
る。
【００１５】このように、本発明の保護剤塗布装置によ
れば、真空チャックに接着ウエーハを保持し、前記真空
チャックをモータによって回動することにより、真空チ
ャックに保持された接着ウエーハの周縁部の全周に保護
剤供給ノズルから保護剤を塗布することができる。
れば、真空チャックに接着ウエーハを保持し、前記真空
チャックをモータによって回動することにより、真空チ
ャックに保持された接着ウエーハの周縁部の全周に保護
剤供給ノズルから保護剤を塗布することができる。
【００１６】
【発明の実施の形態】以下、本発明を詳細に説明する。
【００１７】図１は本発明に係る貼り合わせ基板の製造
方法を示す工程図である。
方法を示す工程図である。
【００１８】本発明に係る貼り合わせ基板の製造方法に
ついて、図１の製造方法を示す工程図に基づいて説明す
る。
ついて、図１の製造方法を示す工程図に基づいて説明す
る。
【００１９】図１に示すように、半導体ウエーハ１，２
は、鏡面加工等を施して所定形状に形成した後（図１
（１）参照）、半導体ウエーハ１，２のどちらか一方、
本例においては、第１の半導体ウエーハに埋め込み酸化
膜となる誘電体層５を形成する（図１（２）参照）。次
に、これらの半導体ウエーハ１，２をその鏡面同士を接
合させて、接着ウエーハ３を形成する（図１（３）参
照）。そして、接着後に熱処理（例えば１，１００℃×
２Ｈｒ）によって接着ウエーハ３の外周に酸化膜６を形
成する（図１（４）参照）。
は、鏡面加工等を施して所定形状に形成した後（図１
（１）参照）、半導体ウエーハ１，２のどちらか一方、
本例においては、第１の半導体ウエーハに埋め込み酸化
膜となる誘電体層５を形成する（図１（２）参照）。次
に、これらの半導体ウエーハ１，２をその鏡面同士を接
合させて、接着ウエーハ３を形成する（図１（３）参
照）。そして、接着後に熱処理（例えば１，１００℃×
２Ｈｒ）によって接着ウエーハ３の外周に酸化膜６を形
成する（図１（４）参照）。
【００２０】その後、接着ウエーハ３の周縁部位に後述
する方法で保護剤たるワックス７を塗布し、接着ウエー
ハ３を保護する（図１（５）参照）。
する方法で保護剤たるワックス７を塗布し、接着ウエー
ハ３を保護する（図１（５）参照）。
【００２１】このように、ワックス７が接着ウエーハ３
の周縁部位に塗布されていると、研削時に半導体ウエー
ハ１，２に加わる力の緩衝材となり、半導体ウエーハ
１，２の割れや欠けの発生を防止することが可能とな
る。また、接着ウエーハ３の周縁部位はワックス７で保
護されているため、半導体ウエーハ１，２間の誘電体層
５中に研削時に生じたパーティクル等が入り込むのを防
止することができ、誘電体層５及び酸化膜６を傷つける
ことなく研削が行える。
の周縁部位に塗布されていると、研削時に半導体ウエー
ハ１，２に加わる力の緩衝材となり、半導体ウエーハ
１，２の割れや欠けの発生を防止することが可能とな
る。また、接着ウエーハ３の周縁部位はワックス７で保
護されているため、半導体ウエーハ１，２間の誘電体層
５中に研削時に生じたパーティクル等が入り込むのを防
止することができ、誘電体層５及び酸化膜６を傷つける
ことなく研削が行える。
【００２２】その後、前記ワックス７ごと接着ウエーハ
３の外周部に発生した未接部を除去する。また、研削
後、溶剤等によって周縁部に塗布したワックス７を除去
する。この場合は、半導体ウエーハ１と半導体ウエーハ
２の未接着となる部分を含む領域を、厚さ方向に接着界
面の直前（約５０μｍ手前）まで研削する（図１（６）
参照）。
３の外周部に発生した未接部を除去する。また、研削
後、溶剤等によって周縁部に塗布したワックス７を除去
する。この場合は、半導体ウエーハ１と半導体ウエーハ
２の未接着となる部分を含む領域を、厚さ方向に接着界
面の直前（約５０μｍ手前）まで研削する（図１（６）
参照）。
【００２３】更に、アルカリ性のエッチング液（ＴＭＡ
Ｈ：水酸化テトラメチルアンモニウム水溶液、ＡＰＷ：
エチレンジアミン、ピロカテコール及び水の混合液）を
使用して研削部８の研削による破壊層及び酸化膜上部の
シリコンを除去する（図１（７）参照）。ここで、図中
１１は、ＡＰＷ溶液又はＴＭＡＨ溶液によるエッチング
後の研削部である。その後、素子形成層の研削（図１
（８）参照）を行い、鏡面仕上げ等を行う（図１
（９））。尚、本例においては、貼り合わせＳＯＩウエ
ーハの裏面に形成された酸化膜を除去せずに貼り合わせ
ＳＯＩウエーハを形成する工程を示している。また、前
記エッチングにおいて、外周部に残った酸化膜は素子形
成層の研削、鏡面仕上げの工程において粉砕され平坦化
される。
Ｈ：水酸化テトラメチルアンモニウム水溶液、ＡＰＷ：
エチレンジアミン、ピロカテコール及び水の混合液）を
使用して研削部８の研削による破壊層及び酸化膜上部の
シリコンを除去する（図１（７）参照）。ここで、図中
１１は、ＡＰＷ溶液又はＴＭＡＨ溶液によるエッチング
後の研削部である。その後、素子形成層の研削（図１
（８）参照）を行い、鏡面仕上げ等を行う（図１
（９））。尚、本例においては、貼り合わせＳＯＩウエ
ーハの裏面に形成された酸化膜を除去せずに貼り合わせ
ＳＯＩウエーハを形成する工程を示している。また、前
記エッチングにおいて、外周部に残った酸化膜は素子形
成層の研削、鏡面仕上げの工程において粉砕され平坦化
される。
【００２４】次に、前述した接着ウエーハ３にワックス
７を塗布するワックス塗布装置を図面に基づいて説明す
る。図２は、接着ウエーハの外周部にワックスを塗布す
るワックス塗布装置１２の概略構成図を示す。
７を塗布するワックス塗布装置を図面に基づいて説明す
る。図２は、接着ウエーハの外周部にワックスを塗布す
るワックス塗布装置１２の概略構成図を示す。
【００２５】図２に示すように、ワックス塗布装置１２
は、接着ウエーハ３を保持する真空チャック１３、前記
真空チャック１３を回転させるモータ１４、ワックス保
持容器１５、前記ワックス保持容器１５に連結されてい
るワックス供給用ノズル１６、及び温風ヒータ１７から
構成されている。
は、接着ウエーハ３を保持する真空チャック１３、前記
真空チャック１３を回転させるモータ１４、ワックス保
持容器１５、前記ワックス保持容器１５に連結されてい
るワックス供給用ノズル１６、及び温風ヒータ１７から
構成されている。
【００２６】前記ワックス供給用ノズル１６は、真空チ
ャック１３に保持された接着ウエーハ３の周縁部に接触
する位置に設置されている。
ャック１３に保持された接着ウエーハ３の周縁部に接触
する位置に設置されている。
【００２７】真空チャック１３に保持された接着ウエー
ハ３は、モータ１４によって回動する真空チャック１３
に伴って回転し、前記ワックス用ノズル１６から一定量
のワックスが接着ウエーハ３の周縁部に供給されて、接
着ウエーハ３の外縁部全周に一定量のワックスが塗布さ
れるようになっている。
ハ３は、モータ１４によって回動する真空チャック１３
に伴って回転し、前記ワックス用ノズル１６から一定量
のワックスが接着ウエーハ３の周縁部に供給されて、接
着ウエーハ３の外縁部全周に一定量のワックスが塗布さ
れるようになっている。
【００２８】図３は、周縁部位にワックス塗布した接着
ウエーハの周縁部拡大図を示す。
ウエーハの周縁部拡大図を示す。
【００２９】図３に示すように接着ウエーハ３の周縁部
にワックス７が塗布されていると、研削時に研削装置等
の砥石１８等から加わる力が直接ウエーハ３に加わら
ず、前記ワックス７が緩衝材となって力が分散するた
め、ウエーハ３の割れや欠けを防止することができる。
にワックス７が塗布されていると、研削時に研削装置等
の砥石１８等から加わる力が直接ウエーハ３に加わら
ず、前記ワックス７が緩衝材となって力が分散するた
め、ウエーハ３の割れや欠けを防止することができる。
【００３０】また、接着ウエーハの外縁部がワックスに
よって保護されていると、研削時に生じたダスト等のパ
ーティクルが誘電体層に入り込むことを防止することが
でき、前記パーティクルによって誘電体層が傷ついて、
後にエッチピット等が発生するのを防止し、良品率を向
上させることができる。
よって保護されていると、研削時に生じたダスト等のパ
ーティクルが誘電体層に入り込むことを防止することが
でき、前記パーティクルによって誘電体層が傷ついて、
後にエッチピット等が発生するのを防止し、良品率を向
上させることができる。
【００３１】
【発明の効果】以上説明したように、本発明に係る貼り
合わせ基板の製造方法は、第１の半導体ウエーハと第２
の半導体ウエーハを貼り合わせた後、第１及び第２の半
導体ウエーハの周縁部にワックス等の保護剤を塗布する
ため、前記保護剤が緩衝材となって、研削研磨時に半導
体ウエーハに加わる力が分散し、半導体ウエーハの割れ
や欠けを防止し、良品率を向上することができる。
合わせ基板の製造方法は、第１の半導体ウエーハと第２
の半導体ウエーハを貼り合わせた後、第１及び第２の半
導体ウエーハの周縁部にワックス等の保護剤を塗布する
ため、前記保護剤が緩衝材となって、研削研磨時に半導
体ウエーハに加わる力が分散し、半導体ウエーハの割れ
や欠けを防止し、良品率を向上することができる。
【００３２】また、第１の半導体ウエーハ及び第２の半
導体ウエーハの周縁部位は、ワックス等の保護剤が塗布
されているため、第１及び第２の半導体ウエーハの間に
介在する埋め込み酸化膜に研削研磨時に発生したパーテ
ィクル等が入り込むのを防止することができ、埋め込み
酸化膜５や酸化膜６が傷付くのを防いで良品率を向上さ
せることができる。
導体ウエーハの周縁部位は、ワックス等の保護剤が塗布
されているため、第１及び第２の半導体ウエーハの間に
介在する埋め込み酸化膜に研削研磨時に発生したパーテ
ィクル等が入り込むのを防止することができ、埋め込み
酸化膜５や酸化膜６が傷付くのを防いで良品率を向上さ
せることができる。
【００３３】また、本発明に係る接着ウエーハの周縁部
位に保護材を塗布する保護材塗布装置は、接着ウエーハ
を支持する真空チャックと、前記真空チャックを軸方向
に回動するモータと、前記真空チャックに保持された接
着ウエーハの周縁部位に設置された保護剤供給ノズル
と、前記供給ノズルが連結された保護剤保持容器と、温
風ヒーターと、を備えている。
位に保護材を塗布する保護材塗布装置は、接着ウエーハ
を支持する真空チャックと、前記真空チャックを軸方向
に回動するモータと、前記真空チャックに保持された接
着ウエーハの周縁部位に設置された保護剤供給ノズル
と、前記供給ノズルが連結された保護剤保持容器と、温
風ヒーターと、を備えている。
【００３４】従って、本発明の保護剤塗布装置によれ
ば、真空チャックに接着ウエーハを保持し、前記真空チ
ャックをモータによって回動することにより、真空チャ
ックに保持された接着ウエーハの周縁部の全周に保護剤
供給ノズルから保護剤を塗布することができる。このよ
うに、接着ウエーハの周縁部位にワックス等の保護剤を
塗布して接着ウエーハを保護すると、接着ウエーハの反
りを防止することができ、円滑且つ平坦な鏡面を形成し
て、後のデバイス工程においても、良好なパターンを形
成することのできる製品を製造することが可能となる。
ば、真空チャックに接着ウエーハを保持し、前記真空チ
ャックをモータによって回動することにより、真空チャ
ックに保持された接着ウエーハの周縁部の全周に保護剤
供給ノズルから保護剤を塗布することができる。このよ
うに、接着ウエーハの周縁部位にワックス等の保護剤を
塗布して接着ウエーハを保護すると、接着ウエーハの反
りを防止することができ、円滑且つ平坦な鏡面を形成し
て、後のデバイス工程においても、良好なパターンを形
成することのできる製品を製造することが可能となる。
【図１】本発明に係る貼り合わせＳＯＩ基板の製造方法
示す工程図である。
示す工程図である。
【図２】本発明に係る貼り合わせＳＯＩ基板のワックス
塗布装置を示す概略構成図である。
塗布装置を示す概略構成図である。
【図３】本発明に係り、貼り合わせＳＯＩ基板の外縁部
位を示す一部拡大図である。
位を示す一部拡大図である。
【図４】従来例に係り、（ａ）及び（ｂ）は貼り合わせ
ＳＯＩ基板の外縁部位を示す一部拡大図である
ＳＯＩ基板の外縁部位を示す一部拡大図である
【図５】従来例に係る貼り合わせＳＯＩ基板の製造方法
を示す工程図である。
を示す工程図である。
１ 第１の半導体ウエーハ ２ 第２の半導体ウエーハ ３ 接着ウエーハ ５ 誘電体層 ６ 酸化膜 ７ ワックス ８ 研削部 １０ 研削部 １１ 研削部 １２ ワックス塗布装置 １３ 真空チャック １４ モータ １５ ワックス保持容器 １６ ワックス供給用ノズル １７ 温風ヒータ １８ 砥石
Claims (2)
- 【請求項１】 第１の半導体ウエーハ及び第２の半導体
ウエーハの一方もしくは双方に誘電体層を有するととも
に、これら半導体ウエーハの鏡面同士を密着させ酸化性
雰囲気中で熱処理により接着する工程と、 前記第１の半導体ウエーハの周縁部を、前記第２の半導
体ウエーハにダメージが達しない厚みまで研削する工程
と、を備え、 前記第１の半導体ウエーハの周縁部を研削する際に、第
１の半導体ウエーハ及び第２の半導体ウエーハの周縁部
に保護剤を塗布することを特徴とする貼り合わせＳＯＩ
基板の製造方法。 - 【請求項２】 第１の半導体ウエーハ及び第２の半導体
ウエーハを貼り合わせ接着して形成する貼り合わせＳＯ
Ｉ基板の製造に用いられ、接着ウエーハの周縁部に保護
剤を塗布する塗布装置であって、 接着ウエーハを支持する真空チャックと、前記真空チャ
ックを軸方向に回動するモータと、前記真空チャックに
保持された接着ウエーハの周縁部位に設置された保護剤
供給ノズルと、前記供給ノズルが連結された保護剤保持
容器と、温風ヒーターと、を備えたことを特徴とする保
護剤塗布装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22627797A JP3216583B2 (ja) | 1997-08-22 | 1997-08-22 | 貼り合わせｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22627797A JP3216583B2 (ja) | 1997-08-22 | 1997-08-22 | 貼り合わせｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167701A true JPH1167701A (ja) | 1999-03-09 |
| JP3216583B2 JP3216583B2 (ja) | 2001-10-09 |
Family
ID=16842696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22627797A Expired - Fee Related JP3216583B2 (ja) | 1997-08-22 | 1997-08-22 | 貼り合わせｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216583B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563172B2 (en) * | 1998-01-13 | 2003-05-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor substrate processing method |
| US6908027B2 (en) * | 2003-03-31 | 2005-06-21 | Intel Corporation | Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process |
| KR100898534B1 (ko) * | 2006-08-31 | 2009-05-20 | 가부시키가이샤 사무코 | 접합 웨이퍼 및 접합 웨이퍼의 제조 방법 |
| CN101733703B (zh) | 2009-12-23 | 2011-07-27 | 中国电子科技集团公司第五十五研究所 | 一种减小微悬浮结构在化学机械减薄抛光中变形工艺方法 |
| JP2012222026A (ja) * | 2011-04-05 | 2012-11-12 | Disco Abrasive Syst Ltd | ウェーハの研削方法 |
| US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| US8429960B2 (en) | 2010-08-24 | 2013-04-30 | Soitec | Process for measuring an adhesion energy, and associated substrates |
| US8679944B2 (en) | 2008-09-02 | 2014-03-25 | Soitec | Progressive trimming method |
| US9123717B2 (en) | 2013-02-28 | 2015-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and manufacturing apparatus |
| US9138980B2 (en) | 2010-06-22 | 2015-09-22 | Soitec | Apparatus for manufacturing semiconductor devices |
| CN108899272A (zh) * | 2018-07-06 | 2018-11-27 | 德淮半导体有限公司 | 用于制造半导体装置的方法 |
| CN109786234A (zh) * | 2017-11-13 | 2019-05-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US20190259744A1 (en) * | 2016-11-14 | 2019-08-22 | Samsung Electronics Co., Ltd. | Method for fabricating substrate structure and substrate structure fabricated by using the method |
| JP2022021688A (ja) * | 2020-07-22 | 2022-02-03 | キオクシア株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2023182393A1 (ja) * | 2022-03-25 | 2023-09-28 | 株式会社村田製作所 | ウエハの製造方法 |
-
1997
- 1997-08-22 JP JP22627797A patent/JP3216583B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6872979B2 (en) | 1998-01-13 | 2005-03-29 | Renesas Technology Corp. | Semiconductor substrate with stacked oxide and SOI layers with a molten or epitaxial layer formed on an edge of the stacked layers |
| US6563172B2 (en) * | 1998-01-13 | 2003-05-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor substrate processing method |
| US6908027B2 (en) * | 2003-03-31 | 2005-06-21 | Intel Corporation | Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process |
| KR100898534B1 (ko) * | 2006-08-31 | 2009-05-20 | 가부시키가이샤 사무코 | 접합 웨이퍼 및 접합 웨이퍼의 제조 방법 |
| US8048767B2 (en) | 2006-08-31 | 2011-11-01 | Sumco Corporation | Bonded wafer and method for producing bonded wafer |
| US8679944B2 (en) | 2008-09-02 | 2014-03-25 | Soitec | Progressive trimming method |
| CN101733703B (zh) | 2009-12-23 | 2011-07-27 | 中国电子科技集团公司第五十五研究所 | 一种减小微悬浮结构在化学机械减薄抛光中变形工艺方法 |
| US9138980B2 (en) | 2010-06-22 | 2015-09-22 | Soitec | Apparatus for manufacturing semiconductor devices |
| US8871611B2 (en) | 2010-08-11 | 2014-10-28 | Soitec | Method for molecular adhesion bonding at low pressure |
| US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| US8429960B2 (en) | 2010-08-24 | 2013-04-30 | Soitec | Process for measuring an adhesion energy, and associated substrates |
| JP2012222026A (ja) * | 2011-04-05 | 2012-11-12 | Disco Abrasive Syst Ltd | ウェーハの研削方法 |
| US9123717B2 (en) | 2013-02-28 | 2015-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and manufacturing apparatus |
| US20190259744A1 (en) * | 2016-11-14 | 2019-08-22 | Samsung Electronics Co., Ltd. | Method for fabricating substrate structure and substrate structure fabricated by using the method |
| US10770447B2 (en) * | 2016-11-14 | 2020-09-08 | Samsung Electronics Co., Ltd. | Method for fabricating substrate structure and substrate structure fabricated by using the method |
| CN109786234A (zh) * | 2017-11-13 | 2019-05-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN109786234B (zh) * | 2017-11-13 | 2021-06-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108899272A (zh) * | 2018-07-06 | 2018-11-27 | 德淮半导体有限公司 | 用于制造半导体装置的方法 |
| JP2022021688A (ja) * | 2020-07-22 | 2022-02-03 | キオクシア株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2023182393A1 (ja) * | 2022-03-25 | 2023-09-28 | 株式会社村田製作所 | ウエハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3216583B2 (ja) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216583B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP3352896B2 (ja) | 貼り合わせ基板の作製方法 | |
| KR100542850B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JP2001345435A (ja) | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ | |
| US6214704B1 (en) | Method of processing semiconductor wafers to build in back surface damage | |
| WO2001073831A1 (fr) | Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues | |
| CN101185156A (zh) | 贴合晶片的制造方法及贴合晶片的外周磨削装置 | |
| JP2006179887A (ja) | シリコン・オン・インシュレータ搬送ウエハのエッジ除去 | |
| JP2001135595A (ja) | 半導体チップ製造方法 | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| JP2005050997A (ja) | 半導体素子分離方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JPH07106285A (ja) | 半導体製造方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP2003245847A (ja) | サファイアウエハーの加工方法及び電子装置の製造方法 | |
| JP3239884B2 (ja) | 半導体基板の製造方法 | |
| EP0860862B1 (en) | Method of manufacturing a bonding substrate | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| CN113471069A (zh) | 红外探测器、混成芯片及其背减薄划痕处理方法 | |
| JPH10209408A (ja) | Ｓｏｉ基板の製造方法 | |
| TW202215524A (zh) | 晶圓之加工方法以及研削裝置 | |
| JPH03183130A (ja) | 半導体基板の製造方法 | |
| JPH10335195A (ja) | 張り合わせ基板の製造方法 | |
| JP3422225B2 (ja) | 貼り合わせ半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |