JPH1167763A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1167763A JPH1167763A JP9225058A JP22505897A JPH1167763A JP H1167763 A JPH1167763 A JP H1167763A JP 9225058 A JP9225058 A JP 9225058A JP 22505897 A JP22505897 A JP 22505897A JP H1167763 A JPH1167763 A JP H1167763A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pad
- groove
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
- H10W72/9232—Bond pads having multiple stacked layers with additional elements interposed between layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 配線を埋め込み配線技術を用いて形成した場
合に、配線のパッドまたは配線のうち幅を広くする必要
のある部分が、化学機械研磨法による研磨によるディッ
シングの影響を受けにくく、かつ、高い製造歩留まりで
製造することができる半導体装置およびその製造方法を
提供する。 【解決手段】 １００μｍ角の正方形状のパッド領域に
下層配線のパッド１および上層配線のパッド２を設け
る。パッド１，２を、それぞれ、パッド１，２の全体の
大きさに比べて幅の狭い溝配線３，４により構成する。
溝配線３，４の幅は０．４μｍとする。溝配線３，４
は、パッド領域内に全体としてパッド１，２の形状とな
るように一筆書き形状に引き回す。
合に、配線のパッドまたは配線のうち幅を広くする必要
のある部分が、化学機械研磨法による研磨によるディッ
シングの影響を受けにくく、かつ、高い製造歩留まりで
製造することができる半導体装置およびその製造方法を
提供する。 【解決手段】 １００μｍ角の正方形状のパッド領域に
下層配線のパッド１および上層配線のパッド２を設け
る。パッド１，２を、それぞれ、パッド１，２の全体の
大きさに比べて幅の狭い溝配線３，４により構成する。
溝配線３，４の幅は０．４μｍとする。溝配線３，４
は、パッド領域内に全体としてパッド１，２の形状とな
るように一筆書き形状に引き回す。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置および
その製造方法に関し、特に、埋め込み配線技術により形
成された配線を有する半導体装置およびその製造方法に
関する。
その製造方法に関し、特に、埋め込み配線技術により形
成された配線を有する半導体装置およびその製造方法に
関する。
【０００２】
【従来の技術】ＬＳＩの高集積化によりその内部配線の
微細化、多層化が進むなか、配線形成時の平坦化技術の
開発や微細配線の加工および信頼性確保が重要な課題と
なっている。これらの問題点の解決手段の一つとして、
埋め込み配線技術が検討されている。ここで、埋め込み
配線の形成方法の一例を示す。
微細化、多層化が進むなか、配線形成時の平坦化技術の
開発や微細配線の加工および信頼性確保が重要な課題と
なっている。これらの問題点の解決手段の一つとして、
埋め込み配線技術が検討されている。ここで、埋め込み
配線の形成方法の一例を示す。
【０００３】この埋め込み配線の形成方法においては、
まず、図１７に示すように、あらかじめ素子（図示せ
ず）が形成されたシリコン（Ｓｉ）基板１０１上に二酸
化シリコン（ＳｉＯ2 ）膜のような層間絶縁膜１０２を
形成した後、この層間絶縁膜１０２に、例えばフォトリ
ソグラフィー工程および反応性イオンエッチング（ＲＩ
Ｅ）工程により、配線溝１０３およびパッド形成用の孔
１０４を形成する。ここで、配線溝１０３の幅は例えば
０．４μｍ、深さは例えば０．５μｍである。また、パ
ッド形成用の孔１０４は、例えば正方形状の平面形状を
有し、その一辺の大きさは１００μｍ、深さは０．５μ
ｍである。
まず、図１７に示すように、あらかじめ素子（図示せ
ず）が形成されたシリコン（Ｓｉ）基板１０１上に二酸
化シリコン（ＳｉＯ2 ）膜のような層間絶縁膜１０２を
形成した後、この層間絶縁膜１０２に、例えばフォトリ
ソグラフィー工程および反応性イオンエッチング（ＲＩ
Ｅ）工程により、配線溝１０３およびパッド形成用の孔
１０４を形成する。ここで、配線溝１０３の幅は例えば
０．４μｍ、深さは例えば０．５μｍである。また、パ
ッド形成用の孔１０４は、例えば正方形状の平面形状を
有し、その一辺の大きさは１００μｍ、深さは０．５μ
ｍである。
【０００４】さて、層間絶縁膜１０２に形成された配線
溝１０３およびパッド形成用の孔１０４に配線材料を埋
め込む方法としては、従来よりリフロー法が用いられて
いるが、その中でも特に、通常のリフロー法と比べて埋
め込み特性に優れている高圧リフロー法が検討されてい
る。
溝１０３およびパッド形成用の孔１０４に配線材料を埋
め込む方法としては、従来よりリフロー法が用いられて
いるが、その中でも特に、通常のリフロー法と比べて埋
め込み特性に優れている高圧リフロー法が検討されてい
る。
【０００５】この高圧リフロー法を用いて、層間絶縁膜
１０２に形成された配線溝１０３およびパッド形成用の
孔１０４の内部に、配線材料として例えばアルミニウム
（Ａｌ）合金を埋め込み、埋め込み配線を形成する方法
について説明する。
１０２に形成された配線溝１０３およびパッド形成用の
孔１０４の内部に、配線材料として例えばアルミニウム
（Ａｌ）合金を埋め込み、埋め込み配線を形成する方法
について説明する。
【０００６】すなわち、上述のようにして層間絶縁膜１
０２に配線溝１０３およびパッド形成用の孔１０４を形
成した後、図１８に示すように、高真空中において全面
にＤＣマグネトロンスパッタリング法によりチタン（Ｔ
ｉ）膜および窒化チタン（ＴｉＮ）膜を順次形成し、下
地バリアメタルとしてのＴｉＮ／Ｔｉ膜１０５を形成す
る。引き続き、高真空中において全面にＤＣマグネトロ
ンスパッタリング法により、配線材料として、例えばＡ
ｌ−０．５％ＣｕからなるＡｌ合金膜１０６を形成す
る。このとき、このＡｌ合金膜１０６が配線溝１０３お
よびパッド形成用の孔１０４の上部を塞ぎ、それらの内
部にボイドが残されるようにする（以下、この状態をブ
リッジ形状と呼ぶ）。
０２に配線溝１０３およびパッド形成用の孔１０４を形
成した後、図１８に示すように、高真空中において全面
にＤＣマグネトロンスパッタリング法によりチタン（Ｔ
ｉ）膜および窒化チタン（ＴｉＮ）膜を順次形成し、下
地バリアメタルとしてのＴｉＮ／Ｔｉ膜１０５を形成す
る。引き続き、高真空中において全面にＤＣマグネトロ
ンスパッタリング法により、配線材料として、例えばＡ
ｌ−０．５％ＣｕからなるＡｌ合金膜１０６を形成す
る。このとき、このＡｌ合金膜１０６が配線溝１０３お
よびパッド形成用の孔１０４の上部を塞ぎ、それらの内
部にボイドが残されるようにする（以下、この状態をブ
リッジ形状と呼ぶ）。
【０００７】引き続き、高真空に排気された高圧リフロ
ー炉内でＳｉ基板１０１をＡｌ合金の融点付近まで加熱
してＡｌ合金膜１０６を溶融ないし軟化させ、この状態
で高圧リフロー炉内に例えばアルゴン（Ａｒ）などの不
活性ガスを高圧で導入することにより、図１９に示すよ
うに、配線溝１０３およびパッド形成用の孔１０４の内
部にＡｌ合金を完全に充填する。
ー炉内でＳｉ基板１０１をＡｌ合金の融点付近まで加熱
してＡｌ合金膜１０６を溶融ないし軟化させ、この状態
で高圧リフロー炉内に例えばアルゴン（Ａｒ）などの不
活性ガスを高圧で導入することにより、図１９に示すよ
うに、配線溝１０３およびパッド形成用の孔１０４の内
部にＡｌ合金を完全に充填する。
【０００８】この後、化学機械研磨（Chemical Mechani
cal Polish，以下、ＣＭＰという）法により、層間絶縁
膜１０２の表面が露出するまでＡｌ合金膜１０６および
ＴｉＮ／Ｔｉ膜１０５を研磨し、配線溝１０３およびパ
ッド形成用の孔１０４の部分以外の部分に形成されたＡ
ｌ合金膜１０６およびＴｉＮ／Ｔｉ膜１０５を除去す
る。これにより、図２０に示すように、溝配線１０３お
よびパッド形成用の孔１０４の内部に、それぞれ溝配線
１０７およびパッド１０８が形成される。
cal Polish，以下、ＣＭＰという）法により、層間絶縁
膜１０２の表面が露出するまでＡｌ合金膜１０６および
ＴｉＮ／Ｔｉ膜１０５を研磨し、配線溝１０３およびパ
ッド形成用の孔１０４の部分以外の部分に形成されたＡ
ｌ合金膜１０６およびＴｉＮ／Ｔｉ膜１０５を除去す
る。これにより、図２０に示すように、溝配線１０３お
よびパッド形成用の孔１０４の内部に、それぞれ溝配線
１０７およびパッド１０８が形成される。
【０００９】
【発明が解決しようとする課題】しかしながら、上述の
従来の溝配線の形成方法には、次のような問題があっ
た。
従来の溝配線の形成方法には、次のような問題があっ
た。
【００１０】すなわち、従来の溝配線の形成方法では、
配線溝１０３およびパッド形成用の孔１０４の部分以外
の部分に形成されたＡｌ合金膜を、ＣＭＰ法により研磨
して溝配線１０７およびパッド１０８を形成すると、溝
配線１０７のうち幅の広い部分やパッド１０８の部分で
は、中央部の表面が周辺部の表面よりも低くなる、いわ
ゆるディッシングの問題が生じる。特に、図２０に示す
ように、１００μｍ角以上の大きな寸法を有するパッド
１０８の部分では、ディッシングの影響が顕著であり、
中央部のＡｌ合金がほとんど無くなってしまい、ＣＭＰ
法による研磨工程に引き続き行われる平坦化や、組み立
て工程でのワイヤーボンディングに大きな支障をきたす
という問題があった。
配線溝１０３およびパッド形成用の孔１０４の部分以外
の部分に形成されたＡｌ合金膜を、ＣＭＰ法により研磨
して溝配線１０７およびパッド１０８を形成すると、溝
配線１０７のうち幅の広い部分やパッド１０８の部分で
は、中央部の表面が周辺部の表面よりも低くなる、いわ
ゆるディッシングの問題が生じる。特に、図２０に示す
ように、１００μｍ角以上の大きな寸法を有するパッド
１０８の部分では、ディッシングの影響が顕著であり、
中央部のＡｌ合金がほとんど無くなってしまい、ＣＭＰ
法による研磨工程に引き続き行われる平坦化や、組み立
て工程でのワイヤーボンディングに大きな支障をきたす
という問題があった。
【００１１】一方、上述の高圧リフロー法による埋め込
み原理から明らかなように、高圧リフロー法により配線
溝１０３およびパッド形成用の孔１０４の内部に配線材
料を充填して埋め込みを行うためには、高圧リフローを
行う前に、配線溝１０３およびパッド形成用の孔１０４
の上部を配線材料で塞ぎ（この部分の上部で配線材料が
つがなり）、それらの内部にボイドが残されたブリッジ
形状を形成しておく必要がある。言い換えれば、Ａｌ合
金膜１０６の形成の際に、配線溝１０３またはパッド形
成用の孔１０４の一部にブリッジング不良が発生した場
合、これらの配線溝１０３またはパッド形成用の孔１０
４の内部には、Ａｌ合金膜１０６を全く埋め込むことが
できなくなるという不具合を生じる。ここで、Ａｌ合金
膜１０６のブリッジング不良は、配線の幅、したがっ
て、配線溝の開口の幅が急激に変化する部分で発生しや
すい。図２１は、パッド形成用の孔１０４の部分でＡｌ
合金膜１０６のブリッジング不良が発生したときの様子
を示すが、このパッド形成用の孔１０４の部分では、特
に開口の幅が急激に変化しているため、Ａｌ合金膜１０
６がパッド形成用の孔１０４の途中で途切れてしまい、
安定にブリッジ形状を形成することが困難となってい
る。このため、パッド形成用の孔１０４の内部へのＡｌ
合金膜１０６の埋め込み特性が悪化し、その結果、歩留
まりが低くなるという問題があった。
み原理から明らかなように、高圧リフロー法により配線
溝１０３およびパッド形成用の孔１０４の内部に配線材
料を充填して埋め込みを行うためには、高圧リフローを
行う前に、配線溝１０３およびパッド形成用の孔１０４
の上部を配線材料で塞ぎ（この部分の上部で配線材料が
つがなり）、それらの内部にボイドが残されたブリッジ
形状を形成しておく必要がある。言い換えれば、Ａｌ合
金膜１０６の形成の際に、配線溝１０３またはパッド形
成用の孔１０４の一部にブリッジング不良が発生した場
合、これらの配線溝１０３またはパッド形成用の孔１０
４の内部には、Ａｌ合金膜１０６を全く埋め込むことが
できなくなるという不具合を生じる。ここで、Ａｌ合金
膜１０６のブリッジング不良は、配線の幅、したがっ
て、配線溝の開口の幅が急激に変化する部分で発生しや
すい。図２１は、パッド形成用の孔１０４の部分でＡｌ
合金膜１０６のブリッジング不良が発生したときの様子
を示すが、このパッド形成用の孔１０４の部分では、特
に開口の幅が急激に変化しているため、Ａｌ合金膜１０
６がパッド形成用の孔１０４の途中で途切れてしまい、
安定にブリッジ形状を形成することが困難となってい
る。このため、パッド形成用の孔１０４の内部へのＡｌ
合金膜１０６の埋め込み特性が悪化し、その結果、歩留
まりが低くなるという問題があった。
【００１２】したがって、この発明の目的は、配線を埋
め込み配線技術を用いて形成した場合に、配線のパッド
または配線のうち幅を広くする必要のある部分が、化学
機械研磨法による研磨によるディッシングの影響を受け
にくく、かつ、高い製造歩留まりで製造することができ
る半導体装置およびその製造方法を提供することにあ
る。
め込み配線技術を用いて形成した場合に、配線のパッド
または配線のうち幅を広くする必要のある部分が、化学
機械研磨法による研磨によるディッシングの影響を受け
にくく、かつ、高い製造歩留まりで製造することができ
る半導体装置およびその製造方法を提供することにあ
る。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明による半導体装置は、配線の
パッドがこのパッドの大きさに比べて幅の狭い溝配線に
より構成されていることを特徴とするものである。
に、この発明の第１の発明による半導体装置は、配線の
パッドがこのパッドの大きさに比べて幅の狭い溝配線に
より構成されていることを特徴とするものである。
【００１４】この発明の第２の発明による半導体装置
は、配線のうち幅を広くする必要のある部分が、この部
分の幅に比べて幅の狭い溝配線により構成されているこ
とを特徴とするものである。
は、配線のうち幅を広くする必要のある部分が、この部
分の幅に比べて幅の狭い溝配線により構成されているこ
とを特徴とするものである。
【００１５】この発明の第３の発明による半導体装置
は、ボンディングパッドの下方の領域の一部に、ボンデ
ィングパッドの大きさに比べて幅の狭い溝配線により構
成されたパッド引き出し線が、ボンディングパッドと重
なるように設けられていることを特徴とするものであ
る。
は、ボンディングパッドの下方の領域の一部に、ボンデ
ィングパッドの大きさに比べて幅の狭い溝配線により構
成されたパッド引き出し線が、ボンディングパッドと重
なるように設けられていることを特徴とするものであ
る。
【００１６】この発明の第４の発明は、配線のパッドが
このパッドの大きさに比べて幅の狭い溝配線により構成
されている半導体装置の製造方法であって、半導体基板
上に層間絶縁膜を形成する工程と、パッドに対応する部
分における層間絶縁膜に、パッドの大きさに比べて幅の
狭い配線溝を形成する工程と、層間絶縁膜の全面に配線
溝の上部を塞ぐように導電膜を形成する工程と、導電膜
を高圧リフロー法により配線溝の内部に埋め込む工程
と、配線溝の部分以外の部分の導電膜を化学機械研磨法
により除去することにより、パッドを構成する溝配線を
形成する工程とを有することを特徴とするものである。
このパッドの大きさに比べて幅の狭い溝配線により構成
されている半導体装置の製造方法であって、半導体基板
上に層間絶縁膜を形成する工程と、パッドに対応する部
分における層間絶縁膜に、パッドの大きさに比べて幅の
狭い配線溝を形成する工程と、層間絶縁膜の全面に配線
溝の上部を塞ぐように導電膜を形成する工程と、導電膜
を高圧リフロー法により配線溝の内部に埋め込む工程
と、配線溝の部分以外の部分の導電膜を化学機械研磨法
により除去することにより、パッドを構成する溝配線を
形成する工程とを有することを特徴とするものである。
【００１７】この発明の第５の発明は、配線のうち幅を
広くする必要のある部分が、この部分の幅に比べて幅の
狭い溝配線により構成された半導体装置の製造方法であ
って、半導体基板上に層間絶縁膜を形成する工程と、配
線のうち幅を広くする必要のある部分に対応する部分に
おける層間絶縁膜に、配線のうち幅を広くする必要のあ
る部分の幅に比べて幅の狭い配線溝を形成する工程と、
層間絶縁膜の全面に配線溝の上部を塞ぐように導電膜を
形成する工程と、導電膜を高圧リフロー法により配線溝
の内部に埋め込む工程と、配線溝の部分以外の部分の導
電膜を化学機械研磨法により除去することにより、幅を
広くする必要のある部分を構成する溝配線を形成する工
程とを有することを特徴とするものである。
広くする必要のある部分が、この部分の幅に比べて幅の
狭い溝配線により構成された半導体装置の製造方法であ
って、半導体基板上に層間絶縁膜を形成する工程と、配
線のうち幅を広くする必要のある部分に対応する部分に
おける層間絶縁膜に、配線のうち幅を広くする必要のあ
る部分の幅に比べて幅の狭い配線溝を形成する工程と、
層間絶縁膜の全面に配線溝の上部を塞ぐように導電膜を
形成する工程と、導電膜を高圧リフロー法により配線溝
の内部に埋め込む工程と、配線溝の部分以外の部分の導
電膜を化学機械研磨法により除去することにより、幅を
広くする必要のある部分を構成する溝配線を形成する工
程とを有することを特徴とするものである。
【００１８】この発明の第６の発明は、ボンディングパ
ッドの下方の領域の一部に、ボンディングパッドの大き
さに比べて幅の狭い溝配線により構成されたパッド引き
出し線が、ボンディングパッドと重なるように設けらた
半導体装置の製造方法であって、半導体基板上に層間絶
縁膜を形成する工程と、ボンディングパッドの下方の領
域の一部に対応する部分における層間絶縁膜に、ホンデ
ィングパッドの大きさに比べて幅の狭い配線溝を形成す
る工程と、層間絶縁膜の全面に配線溝の上部を塞ぐよう
に導電膜を形成する工程と、導電膜を高圧リフロー法に
より配線溝の内部に埋め込む工程と、配線溝の部分以外
の部分の導電膜を化学機械研磨法により除去することに
より、パッド引き出し線を構成する溝配線を形成する工
程と、層間絶縁膜上にボンディングパッドを形成する工
程とを有することを特徴とするものである。
ッドの下方の領域の一部に、ボンディングパッドの大き
さに比べて幅の狭い溝配線により構成されたパッド引き
出し線が、ボンディングパッドと重なるように設けらた
半導体装置の製造方法であって、半導体基板上に層間絶
縁膜を形成する工程と、ボンディングパッドの下方の領
域の一部に対応する部分における層間絶縁膜に、ホンデ
ィングパッドの大きさに比べて幅の狭い配線溝を形成す
る工程と、層間絶縁膜の全面に配線溝の上部を塞ぐよう
に導電膜を形成する工程と、導電膜を高圧リフロー法に
より配線溝の内部に埋め込む工程と、配線溝の部分以外
の部分の導電膜を化学機械研磨法により除去することに
より、パッド引き出し線を構成する溝配線を形成する工
程と、層間絶縁膜上にボンディングパッドを形成する工
程とを有することを特徴とするものである。
【００１９】この発明の第１〜第６の発明において、溝
配線は、例えばアルミニウム、銅、銀、金またはこれら
の合金からなる。
配線は、例えばアルミニウム、銅、銀、金またはこれら
の合金からなる。
【００２０】上述のように構成されたこの発明の第１の
発明および第４の発明によれば、配線のパッドがこのパ
ッドの大きさに比べて幅の狭い溝配線により構成されて
いることにより、パッドの全体の大きさが、化学機械研
磨法による研磨によるディッシングの影響が問題となる
ような大きさであっても、パッドを構成する溝配線の幅
は、ディッシングがほとんど生じない程度にすることが
できる。また、パッドとパッド引き出し線との接続部分
で、配線の幅が急激に変化しないようにすることができ
るので、配線材料となる導電膜を形成する際に、パッド
の部分でも、この導電膜を容易にブリッジ形状とするこ
とができる。
発明および第４の発明によれば、配線のパッドがこのパ
ッドの大きさに比べて幅の狭い溝配線により構成されて
いることにより、パッドの全体の大きさが、化学機械研
磨法による研磨によるディッシングの影響が問題となる
ような大きさであっても、パッドを構成する溝配線の幅
は、ディッシングがほとんど生じない程度にすることが
できる。また、パッドとパッド引き出し線との接続部分
で、配線の幅が急激に変化しないようにすることができ
るので、配線材料となる導電膜を形成する際に、パッド
の部分でも、この導電膜を容易にブリッジ形状とするこ
とができる。
【００２１】上述のように構成されたこの発明の第２の
発明および第５の発明によれば、配線のうち幅を広くす
る必要のある部分が、この部分の大きさに比べて幅の狭
い溝配線により構成されていることにより、この幅を広
くする必要のある部分の全体の幅が、化学機械研磨法に
よる研磨によるディッシングの影響が問題となるような
大きさであっても、この部分を構成する溝配線の幅は、
ディッシングがほとんど生じない程度にすることができ
る。また、配線材料となる導電膜を形成する際に、配線
のうち幅を広くする必要のある部分でも、この導電膜を
容易にブリッジ形状とすることができる。
発明および第５の発明によれば、配線のうち幅を広くす
る必要のある部分が、この部分の大きさに比べて幅の狭
い溝配線により構成されていることにより、この幅を広
くする必要のある部分の全体の幅が、化学機械研磨法に
よる研磨によるディッシングの影響が問題となるような
大きさであっても、この部分を構成する溝配線の幅は、
ディッシングがほとんど生じない程度にすることができ
る。また、配線材料となる導電膜を形成する際に、配線
のうち幅を広くする必要のある部分でも、この導電膜を
容易にブリッジ形状とすることができる。
【００２２】上述のように構成されたこの発明の第３の
発明および第６の発明によれば、ボンディングパッドの
下方の領域の一部に、ボンディングパッドの大きさに比
べて幅の狭い溝配線により構成されたパッド引き出し線
が、ボンディングパッドと重なるように設けられている
ことにより、従来のように、ボンディングパッドの下方
の領域に対応する部分に、ボンディングパッドとほぼ同
じ大きさのパッドを設けなくても、パッド引き出し線を
通じて配線とボンディングパッドとを接続させることが
でき、さらに、ボンディングパッドと重なる部分のパッ
ド引き出し線は、ボンディングパッドの大きさに比べて
幅の狭い溝配線により構成されているので、化学機械研
磨法による研磨によるディッシングの影響を受けにく
く、しかも、配線材料となる導電膜を形成する際に、こ
の導電膜を容易にブリッジ形状とすることができる。
発明および第６の発明によれば、ボンディングパッドの
下方の領域の一部に、ボンディングパッドの大きさに比
べて幅の狭い溝配線により構成されたパッド引き出し線
が、ボンディングパッドと重なるように設けられている
ことにより、従来のように、ボンディングパッドの下方
の領域に対応する部分に、ボンディングパッドとほぼ同
じ大きさのパッドを設けなくても、パッド引き出し線を
通じて配線とボンディングパッドとを接続させることが
でき、さらに、ボンディングパッドと重なる部分のパッ
ド引き出し線は、ボンディングパッドの大きさに比べて
幅の狭い溝配線により構成されているので、化学機械研
磨法による研磨によるディッシングの影響を受けにく
く、しかも、配線材料となる導電膜を形成する際に、こ
の導電膜を容易にブリッジ形状とすることができる。
【００２３】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００２４】まず、この発明の第１の実施形態について
説明する。図１はこの第１の実施形態による半導体装置
を示す平面図である。
説明する。図１はこの第１の実施形態による半導体装置
を示す平面図である。
【００２５】図１に示すように、この第１の実施形態に
よる半導体装置は、所定の部分にほぼ正方形状のパッド
領域（図１中、一点鎖線で囲まれた領域）を有してい
る。このパッド領域の一辺の大きさは例えば１００μｍ
である。また、この半導体装置は、下層配線および上層
配線を有し、下層配線のパッド１および上層配線のパッ
ド２がパッド領域に設けられている。これらのパッド１
およびパッド２の全体の大きさは、パッド領域とほぼ同
一となっている。この半導体装置においては、これらの
パッド１，２が、それぞれ、パッド１，２の全体の大き
さ（パッド領域の大きさ）に比べて幅の狭い溝配線３，
４により構成されている。この場合、溝配線３および溝
配線４は、それぞれ、パッド領域内に、全体としてパッ
ド１およびパッド２の形状となるように、交わることな
く一筆書き形状に引き回されている。なお、この場合、
パッド２を構成する溝配線４は、パッド１を構成する溝
配線３の上側に対応する部分に設けられ、パッド１およ
びパッド２はほぼ同一の平面形状を有している。符号Ｃ
1 は、パッド１とパッド２との接続に用いる接続孔を示
す。
よる半導体装置は、所定の部分にほぼ正方形状のパッド
領域（図１中、一点鎖線で囲まれた領域）を有してい
る。このパッド領域の一辺の大きさは例えば１００μｍ
である。また、この半導体装置は、下層配線および上層
配線を有し、下層配線のパッド１および上層配線のパッ
ド２がパッド領域に設けられている。これらのパッド１
およびパッド２の全体の大きさは、パッド領域とほぼ同
一となっている。この半導体装置においては、これらの
パッド１，２が、それぞれ、パッド１，２の全体の大き
さ（パッド領域の大きさ）に比べて幅の狭い溝配線３，
４により構成されている。この場合、溝配線３および溝
配線４は、それぞれ、パッド領域内に、全体としてパッ
ド１およびパッド２の形状となるように、交わることな
く一筆書き形状に引き回されている。なお、この場合、
パッド２を構成する溝配線４は、パッド１を構成する溝
配線３の上側に対応する部分に設けられ、パッド１およ
びパッド２はほぼ同一の平面形状を有している。符号Ｃ
1 は、パッド１とパッド２との接続に用いる接続孔を示
す。
【００２６】パッド１を構成する溝配線３およびパッド
２を構成する溝配線４の幅は、それぞれ、パッド領域内
でほぼ均一となっている。ここで、パッド１を構成する
溝配線３およびパッド２を構成する溝配線４の幅の一例
を挙げると、それぞれ、例えば０．４μｍである。符号
５，６は、それぞれ、下層配線のパッド引き出し線およ
び上層配線のパッド引き出し線を示す。この場合、パッ
ド１を構成する溝配線３とパッド引き出し線５との接続
部分およびパッド２を構成する溝配線４とパッド引き出
し線６との接続部分においては、配線幅が急激に変化し
ないように、具体的には、配線幅が例えば２倍以上に変
化しないようにされている。ここでは、パッド引き出し
線５，６の幅は、それぞれ、溝配線３，４の幅とほぼ等
しく選ばれている。ここで、パッド１およびパッド引き
出し線５を含む下層配線ならびにパッド２およびパッド
引き出し線６を含む上層配線は、例えば、Ａｌ−０．５
％ＣｕのようなＡｌ合金からなる。
２を構成する溝配線４の幅は、それぞれ、パッド領域内
でほぼ均一となっている。ここで、パッド１を構成する
溝配線３およびパッド２を構成する溝配線４の幅の一例
を挙げると、それぞれ、例えば０．４μｍである。符号
５，６は、それぞれ、下層配線のパッド引き出し線およ
び上層配線のパッド引き出し線を示す。この場合、パッ
ド１を構成する溝配線３とパッド引き出し線５との接続
部分およびパッド２を構成する溝配線４とパッド引き出
し線６との接続部分においては、配線幅が急激に変化し
ないように、具体的には、配線幅が例えば２倍以上に変
化しないようにされている。ここでは、パッド引き出し
線５，６の幅は、それぞれ、溝配線３，４の幅とほぼ等
しく選ばれている。ここで、パッド１およびパッド引き
出し線５を含む下層配線ならびにパッド２およびパッド
引き出し線６を含む上層配線は、例えば、Ａｌ−０．５
％ＣｕのようなＡｌ合金からなる。
【００２７】次に、図１および図２を参照して、この半
導体装置のより詳細な構造について説明する。ここで、
図２は、図１のＩＩ−ＩＩ線に沿った断面図である。
導体装置のより詳細な構造について説明する。ここで、
図２は、図１のＩＩ−ＩＩ線に沿った断面図である。
【００２８】図１および図２に示すように、この第１の
実施形態による半導体装置においては、素子（図示せ
ず）が設けられたＳｉ基板１１上に、例えば、厚さ１．
５μｍのＳｉＯ2 膜のような層間絶縁膜１２が設けられ
ている。パッド１およびパッド引き出し線５を含む下層
配線は、この層間絶縁膜１２に埋め込まれている。この
層間絶縁膜１２のパッド領域に対応する部分には、パッ
ド１の全体の大きさに比べて幅の狭い配線溝１３が、全
体としてパッド１の形状となるように形成されている。
この配線溝１３の幅は例えば０．４μｍ、深さは例えば
０．５μｍである。この配線溝１３の内部に、例えばＴ
ｉＮ／Ｔｉ膜１４を下地バリアメタルとして、Ａｌ合金
からなる溝配線３が埋め込まれ、これによりパッド１が
構成されている。なお、図１では、ＴｉＮ／Ｔｉ膜１４
は図示省略されている。また、図示は省略するが、所定
部分における下層配線形成用の配線溝の底部には、Ｓｉ
基板１１の表面に達する接続孔が設けられており、この
接続孔の内部は、例えばタングステン（Ｗ）プラグによ
り埋められている。これにより、下層配線とＳｉ基板１
１とが接続されている。
実施形態による半導体装置においては、素子（図示せ
ず）が設けられたＳｉ基板１１上に、例えば、厚さ１．
５μｍのＳｉＯ2 膜のような層間絶縁膜１２が設けられ
ている。パッド１およびパッド引き出し線５を含む下層
配線は、この層間絶縁膜１２に埋め込まれている。この
層間絶縁膜１２のパッド領域に対応する部分には、パッ
ド１の全体の大きさに比べて幅の狭い配線溝１３が、全
体としてパッド１の形状となるように形成されている。
この配線溝１３の幅は例えば０．４μｍ、深さは例えば
０．５μｍである。この配線溝１３の内部に、例えばＴ
ｉＮ／Ｔｉ膜１４を下地バリアメタルとして、Ａｌ合金
からなる溝配線３が埋め込まれ、これによりパッド１が
構成されている。なお、図１では、ＴｉＮ／Ｔｉ膜１４
は図示省略されている。また、図示は省略するが、所定
部分における下層配線形成用の配線溝の底部には、Ｓｉ
基板１１の表面に達する接続孔が設けられており、この
接続孔の内部は、例えばタングステン（Ｗ）プラグによ
り埋められている。これにより、下層配線とＳｉ基板１
１とが接続されている。
【００２９】層間絶縁膜１２上には、例えば、厚さ１．
０μｍのＳｉＯ2 膜のような層間絶縁膜１５が設けられ
ている。パッド領域におけるこの層間絶縁膜１５には、
パッド１を構成する溝配線３の所定部分に達する接続孔
Ｃ1 が設けられている。この接続孔Ｃ1 の口径は例えば
０．２５μｍである。この接続孔Ｃ1 の内部に、例えば
Ｗプラグ１６が埋め込まれている。
０μｍのＳｉＯ2 膜のような層間絶縁膜１５が設けられ
ている。パッド領域におけるこの層間絶縁膜１５には、
パッド１を構成する溝配線３の所定部分に達する接続孔
Ｃ1 が設けられている。この接続孔Ｃ1 の口径は例えば
０．２５μｍである。この接続孔Ｃ1 の内部に、例えば
Ｗプラグ１６が埋め込まれている。
【００３０】層間絶縁膜１５上には、例えば、厚さ０．
５μｍのＳｉＯ2 膜のような層間絶縁膜１７が設けられ
ている。パッド２およびパッド引き出し線６を含む上層
配線は、この層間絶縁膜１７に埋め込まれている。この
層間絶縁膜１７のパッド領域に対応する部分には、パッ
ド２の全体の大きさに比べて幅の狭い配線溝１８が、全
体としてパッド２の形状となるように形成されている。
所定部分の配線溝１８の底部には、上述の接続孔Ｃ1 が
設けられている。この配線溝１８の幅は例えば０．４μ
ｍ、深さは例えば０．５μｍである。この配線溝１８の
内部に、例えばＴｉＮ／Ｔｉ膜１９を下地バリアメタル
として、Ａｌ合金からなる溝配線４が埋め込まれ、これ
によりパッド２が構成されている。パッド２を構成する
溝配線４は、接続孔Ｃ1 の内部に埋め込まれたＷプラグ
１６を通じてパッド１を構成する溝配線３と電気的に接
続されている。なお、図１では、ＴｉＮ／Ｔｉ膜１９は
図示省略されている。
５μｍのＳｉＯ2 膜のような層間絶縁膜１７が設けられ
ている。パッド２およびパッド引き出し線６を含む上層
配線は、この層間絶縁膜１７に埋め込まれている。この
層間絶縁膜１７のパッド領域に対応する部分には、パッ
ド２の全体の大きさに比べて幅の狭い配線溝１８が、全
体としてパッド２の形状となるように形成されている。
所定部分の配線溝１８の底部には、上述の接続孔Ｃ1 が
設けられている。この配線溝１８の幅は例えば０．４μ
ｍ、深さは例えば０．５μｍである。この配線溝１８の
内部に、例えばＴｉＮ／Ｔｉ膜１９を下地バリアメタル
として、Ａｌ合金からなる溝配線４が埋め込まれ、これ
によりパッド２が構成されている。パッド２を構成する
溝配線４は、接続孔Ｃ1 の内部に埋め込まれたＷプラグ
１６を通じてパッド１を構成する溝配線３と電気的に接
続されている。なお、図１では、ＴｉＮ／Ｔｉ膜１９は
図示省略されている。
【００３１】層間絶縁膜１７上には、例えば、厚さ０．
５μｍのＳｉＯ2 膜のような層間絶縁膜２０が設けられ
ている。この層間絶縁膜２０は、パッド２の上側に対応
する部分に開口２１を有している。この開口２１を含む
層間絶縁膜２０上には、ほぼ正方形状の平面形状を有
し、かつ、パッド領域とほぼ同じ大きさの、したがっ
て、パッド１，２の全体とほぼ同じ大きさのボンディン
グパッド２２が設けられている。このボンディングパッ
ド２２は、開口２１の底部において露出したパッド２と
コンタクトしている。また、このホンディングパッド２
２は、例えば、厚さ２０ｎｍのＴｉ膜２２ａ、厚さ５０
０ｎｍのＡｌ−Ｃｕ膜のようなＡｌ合金膜２２ｂおよび
厚さ３０ｎｍのＴｉＮ膜２２ｃが、この順に積層された
多層膜からなる。
５μｍのＳｉＯ2 膜のような層間絶縁膜２０が設けられ
ている。この層間絶縁膜２０は、パッド２の上側に対応
する部分に開口２１を有している。この開口２１を含む
層間絶縁膜２０上には、ほぼ正方形状の平面形状を有
し、かつ、パッド領域とほぼ同じ大きさの、したがっ
て、パッド１，２の全体とほぼ同じ大きさのボンディン
グパッド２２が設けられている。このボンディングパッ
ド２２は、開口２１の底部において露出したパッド２と
コンタクトしている。また、このホンディングパッド２
２は、例えば、厚さ２０ｎｍのＴｉ膜２２ａ、厚さ５０
０ｎｍのＡｌ−Ｃｕ膜のようなＡｌ合金膜２２ｂおよび
厚さ３０ｎｍのＴｉＮ膜２２ｃが、この順に積層された
多層膜からなる。
【００３２】符号２３は、例えば窒化シリコン（Ｓｉ
Ｎ）膜のようなパッシベーション膜を示す。このパッシ
ベーション膜２３の厚さは、例えば０．７５μｍであ
る。このパッシベーション膜２３は、ボンディングパッ
ド２２の上側に対応する部分に開口２４を有している。
この半導体装置をリードフレーム上にマウントする場合
は、開口２４の部分に露出したボンディングパッド２２
が、リードフレームのリードとワイヤーにより結線され
る。なお、図１においては、上層配線のパッド２よりも
上側の層間絶縁膜２０、ボンディングパッド２２および
パッシベーション膜２４は図示省略されている。
Ｎ）膜のようなパッシベーション膜を示す。このパッシ
ベーション膜２３の厚さは、例えば０．７５μｍであ
る。このパッシベーション膜２３は、ボンディングパッ
ド２２の上側に対応する部分に開口２４を有している。
この半導体装置をリードフレーム上にマウントする場合
は、開口２４の部分に露出したボンディングパッド２２
が、リードフレームのリードとワイヤーにより結線され
る。なお、図１においては、上層配線のパッド２よりも
上側の層間絶縁膜２０、ボンディングパッド２２および
パッシベーション膜２４は図示省略されている。
【００３３】次に、この半導体装置の製造方法について
説明する。図３〜図１１は、この半導体装置の製造方法
を説明するための断面図である。
説明する。図３〜図１１は、この半導体装置の製造方法
を説明するための断面図である。
【００３４】この半導体装置を製造するためには、ま
ず、図３に示すように、予め素子（図示せず）が形成さ
れたＳｉ基板１１上に、例えば、ＣＶＤ法により例えば
ＳｉＯ2 膜のような層間絶縁膜１２を形成した後、例え
ばフォトリソグラフィー工程およびＲＩＥ工程により、
この層間絶縁膜１２の所定の部分に、下層配線形成用の
配線溝を形成する。このとき、層間絶縁膜１２のパッド
領域に対応する部分には、パッド１を構成する溝配線３
を形成するための配線溝１３を形成する。なお、図示は
省略するが、下層配線とＳｉ基板１１とを、Ｗプラグを
通じて接続する場合は、層間絶縁膜１２のうち、下層配
線形成用の配線溝の下側の部分に相当する部分を形成
し、この部分に接続孔を形成した後、この接続孔の内部
にＷプラグを形成し、さらに、層間絶縁膜１２の残りの
部分に相当する部分を形成した後、この部分に配線溝１
３を含む下層配線形成用の配線溝を形成する。
ず、図３に示すように、予め素子（図示せず）が形成さ
れたＳｉ基板１１上に、例えば、ＣＶＤ法により例えば
ＳｉＯ2 膜のような層間絶縁膜１２を形成した後、例え
ばフォトリソグラフィー工程およびＲＩＥ工程により、
この層間絶縁膜１２の所定の部分に、下層配線形成用の
配線溝を形成する。このとき、層間絶縁膜１２のパッド
領域に対応する部分には、パッド１を構成する溝配線３
を形成するための配線溝１３を形成する。なお、図示は
省略するが、下層配線とＳｉ基板１１とを、Ｗプラグを
通じて接続する場合は、層間絶縁膜１２のうち、下層配
線形成用の配線溝の下側の部分に相当する部分を形成
し、この部分に接続孔を形成した後、この接続孔の内部
にＷプラグを形成し、さらに、層間絶縁膜１２の残りの
部分に相当する部分を形成した後、この部分に配線溝１
３を含む下層配線形成用の配線溝を形成する。
【００３５】次に、高圧リフロー法を用いた埋め込み配
線技術により下層配線を形成する。すなわち、図４に示
すように、例えば、高真空中において、ＤＣマグネトロ
ンスパッタリング法により、層間絶縁膜１２の全面に、
例えば厚さ２０ｎｍのＴｉ膜および例えば厚さ５０ｎｍ
のＴｉＮ膜を順次形成し、下地パリアメタルとしてのＴ
ｉＮ／Ｔｉ膜１４を形成する。ここで、ＴｉＮ／Ｔｉ膜
１４の下層のＴｉ膜を形成する際のスパッタリング条件
の一例を挙げると、例えば、プロセスガスとしてＡｒガ
スを用い、その流量を１００ｓｃｃｍとし、圧力を０．
４Ｐａ、ＤＣパワーを５ｋＷ、基板温度を１５０℃とす
る。また、ＴｉＮ／Ｔｉ膜１４の上層のＴｉＮ膜を形成
する際のスパッタリング条件の一例を挙げると、プロセ
スガスとしてＡｒと窒素（Ｎ2 ）との混合ガスを用い、
これらのＡｒガスおよびＮ2 ガスの流量をそれぞれ３０
ｓｃｃｍ、８０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣ
パワーを１０ｋＷ、基板温度を１５０℃とする。
線技術により下層配線を形成する。すなわち、図４に示
すように、例えば、高真空中において、ＤＣマグネトロ
ンスパッタリング法により、層間絶縁膜１２の全面に、
例えば厚さ２０ｎｍのＴｉ膜および例えば厚さ５０ｎｍ
のＴｉＮ膜を順次形成し、下地パリアメタルとしてのＴ
ｉＮ／Ｔｉ膜１４を形成する。ここで、ＴｉＮ／Ｔｉ膜
１４の下層のＴｉ膜を形成する際のスパッタリング条件
の一例を挙げると、例えば、プロセスガスとしてＡｒガ
スを用い、その流量を１００ｓｃｃｍとし、圧力を０．
４Ｐａ、ＤＣパワーを５ｋＷ、基板温度を１５０℃とす
る。また、ＴｉＮ／Ｔｉ膜１４の上層のＴｉＮ膜を形成
する際のスパッタリング条件の一例を挙げると、プロセ
スガスとしてＡｒと窒素（Ｎ2 ）との混合ガスを用い、
これらのＡｒガスおよびＮ2 ガスの流量をそれぞれ３０
ｓｃｃｍ、８０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣ
パワーを１０ｋＷ、基板温度を１５０℃とする。
【００３６】引き続き、例えば、高真空中において、Ｄ
Ｃマグネトロンスパッタリング法により、ＴｉＮ／Ｔｉ
膜１４上に例えばＡｌ−０．５％ＣｕからなるＡｌ合金
膜２５を形成する。このとき、このＡｌ合金膜２５が、
配線溝１３を含む下層配線形成用の配線溝の上部を塞
ぎ、これらの内部にボイドが残されたブリッジ形状とな
るように、このＡｌ合金膜２５の厚さを最適化する。こ
こでは、配線溝１３の幅が０．４μｍであるので、Ａｌ
合金膜２５の厚さを１２００ｎｍ程度とすることで、パ
ッド領域においても、図４に示すような良好なブリッジ
形状を実現することができる。なお、埋め込み配線技術
により配線を形成する場合、配線溝の部分以外の部分の
Ａｌ合金膜２５は後の工程で除去されるため、Ａｌ合金
膜２５の厚さの上限には、特に制限がない。また、ここ
では、Ａｌ合金膜２５を形成する際に、Ｓｉ基板１１を
例えば４００℃程度に加熱することにより、Ａｌのマイ
グレーションを促進させ、Ａｌ合金膜２５がブリッジ形
状となることを助けている。このＡｌ合金膜２５を形成
する際のスパッタリング条件の一例を挙げると、プロセ
スガスとしてＡｒガスを用い、その流量を１００ｓｃｃ
ｍとし、圧力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、基
板温度を４００℃とする。
Ｃマグネトロンスパッタリング法により、ＴｉＮ／Ｔｉ
膜１４上に例えばＡｌ−０．５％ＣｕからなるＡｌ合金
膜２５を形成する。このとき、このＡｌ合金膜２５が、
配線溝１３を含む下層配線形成用の配線溝の上部を塞
ぎ、これらの内部にボイドが残されたブリッジ形状とな
るように、このＡｌ合金膜２５の厚さを最適化する。こ
こでは、配線溝１３の幅が０．４μｍであるので、Ａｌ
合金膜２５の厚さを１２００ｎｍ程度とすることで、パ
ッド領域においても、図４に示すような良好なブリッジ
形状を実現することができる。なお、埋め込み配線技術
により配線を形成する場合、配線溝の部分以外の部分の
Ａｌ合金膜２５は後の工程で除去されるため、Ａｌ合金
膜２５の厚さの上限には、特に制限がない。また、ここ
では、Ａｌ合金膜２５を形成する際に、Ｓｉ基板１１を
例えば４００℃程度に加熱することにより、Ａｌのマイ
グレーションを促進させ、Ａｌ合金膜２５がブリッジ形
状となることを助けている。このＡｌ合金膜２５を形成
する際のスパッタリング条件の一例を挙げると、プロセ
スガスとしてＡｒガスを用い、その流量を１００ｓｃｃ
ｍとし、圧力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、基
板温度を４００℃とする。
【００３７】次に、Ａｌ合金膜２５の形成までを行った
Ｓｉ基板１１を高圧リフロー炉（図示せず）内に導入
し、さらに、Ｓｉ基板１１を、例えば４００℃以上に加
熱してＡｌ合金膜２５を軟化させ、高圧リフロー法によ
るＡｌ合金膜２５の埋め込みを行う。この高圧リフロー
の条件の一例を挙げると、プロセスガスとしてＡｒガス
を用い、その圧力を１×１０6 Ｐａ以上とし、基板温度
を４５０℃、リフロー時間を１分間とする。これによっ
て、図５に示すように、Ａｌ合金膜２５が高圧下で流動
しながら配線溝１３を含む下層配線形成用の配線溝の内
部に押し込まれ、こららの内部がＡｌ合金膜２５で充填
されるとともに、Ａｌ合金膜２５の表面平坦化が行われ
る。
Ｓｉ基板１１を高圧リフロー炉（図示せず）内に導入
し、さらに、Ｓｉ基板１１を、例えば４００℃以上に加
熱してＡｌ合金膜２５を軟化させ、高圧リフロー法によ
るＡｌ合金膜２５の埋め込みを行う。この高圧リフロー
の条件の一例を挙げると、プロセスガスとしてＡｒガス
を用い、その圧力を１×１０6 Ｐａ以上とし、基板温度
を４５０℃、リフロー時間を１分間とする。これによっ
て、図５に示すように、Ａｌ合金膜２５が高圧下で流動
しながら配線溝１３を含む下層配線形成用の配線溝の内
部に押し込まれ、こららの内部がＡｌ合金膜２５で充填
されるとともに、Ａｌ合金膜２５の表面平坦化が行われ
る。
【００３８】なお、上述のＴｉＮ／Ｔｉ膜１４の形成か
らリフローまでの一連の処理は、好適には、マルチチャ
ンバー型の処理装置を用いて真空中で連続的に行う。
らリフローまでの一連の処理は、好適には、マルチチャ
ンバー型の処理装置を用いて真空中で連続的に行う。
【００３９】次に、例えばＣＭＰ法により、配線溝１３
を含む下層配線形成用の配線溝の部分以外の部分に形成
されたＡｌ合金膜２５およびＴｉＮ／Ｔｉ膜１４を順次
研磨する。これにより、図６に示すように、配線溝１３
の内部にＴｉＮ／Ｔｉ膜１４を下地バリアメタルとし
て、Ａｌ合金からなる溝配線３が形成されるとともに、
その他の配線溝の内部に、パッド引き出し線５などが形
成される。このＣＭＰ法による研磨の条件の一例を挙げ
ると、Ｈ2 Ｏ2 ベースでアルミナ含有のスラリーを用
い、その流量を１００ｃｃ／ｍｉｎとし、研磨圧力を１
００ｇ／ｃｍ2 、温度を２５〜３０℃とし、定盤および
研磨ヘッドの回転数をそれぞれ３０ｒｐｍとする。
を含む下層配線形成用の配線溝の部分以外の部分に形成
されたＡｌ合金膜２５およびＴｉＮ／Ｔｉ膜１４を順次
研磨する。これにより、図６に示すように、配線溝１３
の内部にＴｉＮ／Ｔｉ膜１４を下地バリアメタルとし
て、Ａｌ合金からなる溝配線３が形成されるとともに、
その他の配線溝の内部に、パッド引き出し線５などが形
成される。このＣＭＰ法による研磨の条件の一例を挙げ
ると、Ｈ2 Ｏ2 ベースでアルミナ含有のスラリーを用
い、その流量を１００ｃｃ／ｍｉｎとし、研磨圧力を１
００ｇ／ｃｍ2 、温度を２５〜３０℃とし、定盤および
研磨ヘッドの回転数をそれぞれ３０ｒｐｍとする。
【００４０】以上のように、高圧リフロー法を用いた埋
め込み配線技術により、パッド１およびパッド引き出し
線５を含む下層配線が形成される。
め込み配線技術により、パッド１およびパッド引き出し
線５を含む下層配線が形成される。
【００４１】次に、図７に示すように、層間絶縁膜１２
上に、例えば、ＣＶＤ法によりＳｉＯ2 膜のような層間
絶縁膜１５を形成した後、例えばフォトリソグラフィー
工程およびＲＩＥ工程により、この層間絶縁膜１５のう
ちパッド１を構成する配線溝３の上側に対応する部分
に、接続孔Ｃ1 を形成する。次に、層間絶縁膜１５の全
面に、例えば、ＣＶＤ法により、Ｗ膜をその表面がほぼ
平坦となるように十分に厚く形成した後、このＷ膜をＲ
ＩＥ工程により、層間絶縁膜１５の表面が露出するまで
エッチバックする。これにより、層間絶縁膜１５に形成
された接続孔Ｃ1の内部を埋めるように、Ｗプラグ１６
が形成される。
上に、例えば、ＣＶＤ法によりＳｉＯ2 膜のような層間
絶縁膜１５を形成した後、例えばフォトリソグラフィー
工程およびＲＩＥ工程により、この層間絶縁膜１５のう
ちパッド１を構成する配線溝３の上側に対応する部分
に、接続孔Ｃ1 を形成する。次に、層間絶縁膜１５の全
面に、例えば、ＣＶＤ法により、Ｗ膜をその表面がほぼ
平坦となるように十分に厚く形成した後、このＷ膜をＲ
ＩＥ工程により、層間絶縁膜１５の表面が露出するまで
エッチバックする。これにより、層間絶縁膜１５に形成
された接続孔Ｃ1の内部を埋めるように、Ｗプラグ１６
が形成される。
【００４２】次に、図８に示すように、層間絶縁膜１５
の全面に、例えば、ＣＶＤ法によりＳｉＯ2 膜のような
層間絶縁膜１７を形成した後、例えばフォトリソグラフ
ィー工程およびＲＩＥ工程により、この層間絶縁膜１７
の所定の部分に上層配線形成用の配線溝を形成する。こ
の際、層間絶縁膜１７のパッド領域に対応する部分に
は、パッド２を構成する溝配線４を形成するための配線
溝１８を形成する。次に、下層配線を形成したときと同
様に、高圧リフロー法を用いた埋め込み配線技術により
上層配線を形成する。これにより、配線溝１８の内部に
ＴｉＮ／Ｔｉ膜１９を下地バリアメタルとして、Ａｌ合
金からなる溝配線４が形成されるとともに、その他の配
線溝の内部に、パッド引き出し線６などが形成される。
以上のようにして、上層配線が形成される。
の全面に、例えば、ＣＶＤ法によりＳｉＯ2 膜のような
層間絶縁膜１７を形成した後、例えばフォトリソグラフ
ィー工程およびＲＩＥ工程により、この層間絶縁膜１７
の所定の部分に上層配線形成用の配線溝を形成する。こ
の際、層間絶縁膜１７のパッド領域に対応する部分に
は、パッド２を構成する溝配線４を形成するための配線
溝１８を形成する。次に、下層配線を形成したときと同
様に、高圧リフロー法を用いた埋め込み配線技術により
上層配線を形成する。これにより、配線溝１８の内部に
ＴｉＮ／Ｔｉ膜１９を下地バリアメタルとして、Ａｌ合
金からなる溝配線４が形成されるとともに、その他の配
線溝の内部に、パッド引き出し線６などが形成される。
以上のようにして、上層配線が形成される。
【００４３】なお、この後、層間絶縁膜を形成し、接続
孔形成、接続孔埋め込み、配線溝形成、配線溝埋め込み
およびＣＭＰ法による研磨を繰り返すことで、さらなる
多層配線化が可能となる。
孔形成、接続孔埋め込み、配線溝形成、配線溝埋め込み
およびＣＭＰ法による研磨を繰り返すことで、さらなる
多層配線化が可能となる。
【００４４】最上層では、組み立てボンディング用のボ
ンディングパッドを、以下のようにして形成する。すな
わち、図９に示すように、層間絶縁膜１７の全面に、例
えば、ＣＶＤ法によりＳｉＯ2 膜のような層間絶縁膜２
０を形成した後、パッド領域におけるこの層間絶縁膜２
０に、ほぼ１００μｍ角の正方形状の開口２１を形成す
る。これにより、この開口２１の底部に、上層配線のパ
ッド２を露出させる。
ンディングパッドを、以下のようにして形成する。すな
わち、図９に示すように、層間絶縁膜１７の全面に、例
えば、ＣＶＤ法によりＳｉＯ2 膜のような層間絶縁膜２
０を形成した後、パッド領域におけるこの層間絶縁膜２
０に、ほぼ１００μｍ角の正方形状の開口２１を形成す
る。これにより、この開口２１の底部に、上層配線のパ
ッド２を露出させる。
【００４５】次に、図１０に示すように、全面に、例え
ばＤＣマグネトロンスパッタリング法により、例えば厚
さ３０ｎｍのＴｉ膜２２ａ、例えば厚さ５００ｎｍのＡ
ｌ合金膜２２ｂおよび例えば厚さ３０ｎｍのＴｉＮ膜２
２ｃを順次形成する。ここで、Ｔｉ膜２２ａを形成する
際のスパッタリング条件の一例を挙げると、プロセスガ
スとしてＡｒガスを用い、その流量を１００ｓｃｃｍと
し、圧力を０．４Ｐａ、ＤＣパワーを５ｋＷ、基板温度
を１５０℃とする。また、Ａｌ合金膜２２ｂを形成する
際のスパッタリング条件の一例を挙げると、プロセスガ
スとしてＡｒガスを用い、その流量を１００ｓｃｃｍと
し、圧力を１００ｓｃｃｍ、ＤＣパワーを１５ｋＷ、基
板温度を４００℃とする。また、ＴｉＮ膜２２ｃを形成
する際のスパッタリング条件の一例を挙げると、プロセ
スガスとしてＡｒおよびＮ2 の混合ガスを用い、これら
のＡｒガスおよびＮ2 ガスの流量をそれぞれ３０ｓｃｃ
ｍ、８０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワー
を１０ｋＷ、基板温度を１５０℃とする。
ばＤＣマグネトロンスパッタリング法により、例えば厚
さ３０ｎｍのＴｉ膜２２ａ、例えば厚さ５００ｎｍのＡ
ｌ合金膜２２ｂおよび例えば厚さ３０ｎｍのＴｉＮ膜２
２ｃを順次形成する。ここで、Ｔｉ膜２２ａを形成する
際のスパッタリング条件の一例を挙げると、プロセスガ
スとしてＡｒガスを用い、その流量を１００ｓｃｃｍと
し、圧力を０．４Ｐａ、ＤＣパワーを５ｋＷ、基板温度
を１５０℃とする。また、Ａｌ合金膜２２ｂを形成する
際のスパッタリング条件の一例を挙げると、プロセスガ
スとしてＡｒガスを用い、その流量を１００ｓｃｃｍと
し、圧力を１００ｓｃｃｍ、ＤＣパワーを１５ｋＷ、基
板温度を４００℃とする。また、ＴｉＮ膜２２ｃを形成
する際のスパッタリング条件の一例を挙げると、プロセ
スガスとしてＡｒおよびＮ2 の混合ガスを用い、これら
のＡｒガスおよびＮ2 ガスの流量をそれぞれ３０ｓｃｃ
ｍ、８０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワー
を１０ｋＷ、基板温度を１５０℃とする。
【００４６】次に、図１１に示すように、例えばフォト
リソグラフィー工程およびＲＩＥ工程により、ＴｉＮ膜
２２ｃ、Ａｌ合金膜２２ｂおよびＴｉ膜２２ａを所定形
状にパターニングする。これにより、開口２１の部分で
パッド２と接続するボンディングパッド２２が形成され
る。
リソグラフィー工程およびＲＩＥ工程により、ＴｉＮ膜
２２ｃ、Ａｌ合金膜２２ｂおよびＴｉ膜２２ａを所定形
状にパターニングする。これにより、開口２１の部分で
パッド２と接続するボンディングパッド２２が形成され
る。
【００４７】次に、例えば、ＣＶＤ法によりＳｉＮ膜の
ようなパッシベーション膜２３を形成した後、例えばフ
ォトリソグラフィー工程およびＲＩＥ工程により、この
パッシベーション膜２３のうち、ボンディングパッド２
２の上側に対応する部分に開口２４を形成する。
ようなパッシベーション膜２３を形成した後、例えばフ
ォトリソグラフィー工程およびＲＩＥ工程により、この
パッシベーション膜２３のうち、ボンディングパッド２
２の上側に対応する部分に開口２４を形成する。
【００４８】以上の工程を経て、図１および図２に示す
ように、目的とする半導体装置が製造される。
ように、目的とする半導体装置が製造される。
【００４９】上述のように構成されたこの第１の実施形
態によれば、下層配線のパッド１および上層配線のパッ
ド２の全体の大きさが、ＣＭＰ法による研磨によるディ
ッシングの影響が問題となるような大きさであっても、
これらのパッド１およびパッド２が、それぞれ、パッド
１，２の大きさに比べて幅の狭い、具体的には、幅が
０．４μｍの溝配線３および溝配線４により構成されて
いることにより、ＣＭＰ法による研磨を行っても、溝配
線３，４にはディッシングがほとんど生じない。このた
め、ほぼ１００μｍ角の寸法を有する大きなパッド１，
２の部分で、ディッシングを防止することができる。ま
た、これにより、パッド１，２の部分での平坦性が向上
するので、ＣＭＰ法による研磨工程の後に行われる組み
立て工程において、ボンディングパッド２２上へのワイ
ヤーボンディングを、特に支障をきたすことなく容易に
行うことができる。
態によれば、下層配線のパッド１および上層配線のパッ
ド２の全体の大きさが、ＣＭＰ法による研磨によるディ
ッシングの影響が問題となるような大きさであっても、
これらのパッド１およびパッド２が、それぞれ、パッド
１，２の大きさに比べて幅の狭い、具体的には、幅が
０．４μｍの溝配線３および溝配線４により構成されて
いることにより、ＣＭＰ法による研磨を行っても、溝配
線３，４にはディッシングがほとんど生じない。このた
め、ほぼ１００μｍ角の寸法を有する大きなパッド１，
２の部分で、ディッシングを防止することができる。ま
た、これにより、パッド１，２の部分での平坦性が向上
するので、ＣＭＰ法による研磨工程の後に行われる組み
立て工程において、ボンディングパッド２２上へのワイ
ヤーボンディングを、特に支障をきたすことなく容易に
行うことができる。
【００５０】また、パッド１およびパッド２が、それぞ
れ、パッド１，２の大きさに比べて幅の狭い溝配線３お
よび溝配線４により構成され、さらに、この場合、溝配
線３，４の幅をパッド引き出し線５，６の幅とほぼ等し
くしていることにより、配線の幅が急激に変化する（大
きくなる）部分がないので、配線材料となるＡｌ合金膜
を形成する際に、Ａｌ合金膜が、配線溝１３や配線溝１
８の開口の上部でつながったブリッジ形状になりやすい
という利点がある。これにより、Ａｌ合金膜のブリッジ
ング不良が大幅に低減するので、半導体装置の製造歩留
まりの向上を図ることができる。
れ、パッド１，２の大きさに比べて幅の狭い溝配線３お
よび溝配線４により構成され、さらに、この場合、溝配
線３，４の幅をパッド引き出し線５，６の幅とほぼ等し
くしていることにより、配線の幅が急激に変化する（大
きくなる）部分がないので、配線材料となるＡｌ合金膜
を形成する際に、Ａｌ合金膜が、配線溝１３や配線溝１
８の開口の上部でつながったブリッジ形状になりやすい
という利点がある。これにより、Ａｌ合金膜のブリッジ
ング不良が大幅に低減するので、半導体装置の製造歩留
まりの向上を図ることができる。
【００５１】また、パッド１およびパッド２が、それぞ
れ、パッド領域内で一筆書き形状に引き回された溝配線
３および溝配線４により構成され、さらに、これらの溝
配線３および溝配線４の幅、したがって、配線溝１３お
よび配線溝１８の幅が、パッド領域内でほぼ均一になっ
ていることにより、高圧リフロー法によるＡｌ合金膜の
埋め込みを行う際に、パッド１およびパッド２の部分で
も、Ａｌ合金膜の埋め込みを容易に、かつ、均一に行う
ことができる。
れ、パッド領域内で一筆書き形状に引き回された溝配線
３および溝配線４により構成され、さらに、これらの溝
配線３および溝配線４の幅、したがって、配線溝１３お
よび配線溝１８の幅が、パッド領域内でほぼ均一になっ
ていることにより、高圧リフロー法によるＡｌ合金膜の
埋め込みを行う際に、パッド１およびパッド２の部分で
も、Ａｌ合金膜の埋め込みを容易に、かつ、均一に行う
ことができる。
【００５２】次に、この発明の第２の実施形態について
説明する。図１２は、この第２の実施形態による半導体
装置を示す平面図である。
説明する。図１２は、この第２の実施形態による半導体
装置を示す平面図である。
【００５３】図１２に示すように、この半導体装置にお
いては、下層配線のパッド１および上層配線のパッド２
が、それぞれ、パッド領域内に櫛形に配置された溝配線
３，４により構成されている。すなわち、パッド領域の
周辺の一部には、櫛の柄に相当する溝配線３，４が、パ
ッド領域の一辺にほぼ平行に沿って配置され、それ以外
のパッド領域には、櫛の歯に相当する複数の溝配線３，
４が、互いに並列に、かつ、ほぼ等間隔に配置され、櫛
の柄に相当する溝配線３，４に対してほぼ直交するよう
に接続されている。その他の構成は、第１の実施形態に
よる半導体装置と同様であるので、説明を省略する。
いては、下層配線のパッド１および上層配線のパッド２
が、それぞれ、パッド領域内に櫛形に配置された溝配線
３，４により構成されている。すなわち、パッド領域の
周辺の一部には、櫛の柄に相当する溝配線３，４が、パ
ッド領域の一辺にほぼ平行に沿って配置され、それ以外
のパッド領域には、櫛の歯に相当する複数の溝配線３，
４が、互いに並列に、かつ、ほぼ等間隔に配置され、櫛
の柄に相当する溝配線３，４に対してほぼ直交するよう
に接続されている。その他の構成は、第１の実施形態に
よる半導体装置と同様であるので、説明を省略する。
【００５４】この半導体装置の製造方法は、第１の実施
形態による半導体装置の製造方法と同様であるので説明
を省略する。
形態による半導体装置の製造方法と同様であるので説明
を省略する。
【００５５】この第２の実施形態によれば、第１の実施
形態と同様な効果を得ることができる。
形態と同様な効果を得ることができる。
【００５６】次に、この発明の第３の実施形態について
説明する。図１３は、この第３の実施形態による半導体
装置を示す平面図である。
説明する。図１３は、この第３の実施形態による半導体
装置を示す平面図である。
【００５７】図１３に示すように、この半導体装置にお
いては、所定部分に、例えばほぼ正方形状のボンディン
グパッド３１が設けられている。このボンディングパッ
ド３１の一辺の大きさは、例えば１００μｍである。図
１３中、一点鎖線で囲まれた領域は、このボンディング
パッド３１の部分に対応するパッド領域を示す。また、
符号３２はボンディングパッド３１の下層側に設けられ
た配線のパッド引き出し線を示す。このパッド引き出し
線３２は、パッド領域、したがって、ボンディングパッ
ド３１の下方の領域まで達している。すなわち、ボンデ
ィングパッド３１の下方の領域の一部には、パッド引き
出し線３２が、ボンディングパッド３１と重なるように
設けられている。そして、パッド引き出し線３２は、ボ
ンディングパッド３１の大きさに比べて幅の狭い溝配線
３３により構成されている。ここで、この溝配線３３の
幅は、例えば０．４μｍである。
いては、所定部分に、例えばほぼ正方形状のボンディン
グパッド３１が設けられている。このボンディングパッ
ド３１の一辺の大きさは、例えば１００μｍである。図
１３中、一点鎖線で囲まれた領域は、このボンディング
パッド３１の部分に対応するパッド領域を示す。また、
符号３２はボンディングパッド３１の下層側に設けられ
た配線のパッド引き出し線を示す。このパッド引き出し
線３２は、パッド領域、したがって、ボンディングパッ
ド３１の下方の領域まで達している。すなわち、ボンデ
ィングパッド３１の下方の領域の一部には、パッド引き
出し線３２が、ボンディングパッド３１と重なるように
設けられている。そして、パッド引き出し線３２は、ボ
ンディングパッド３１の大きさに比べて幅の狭い溝配線
３３により構成されている。ここで、この溝配線３３の
幅は、例えば０．４μｍである。
【００５８】符号３２ａは、パッド引き出し線３２の末
端部を示す。この場合、このパッド引き出し線３２の末
端部３２ａは、パッド領域の一辺にほぼ平行に沿って延
びており、パッド引き出し線３１の延在する方向とほぼ
直交する方向に延びている。ボンディングパッド３１と
パッド引き出し線３２とは、末端部３２ａの部分で接続
孔Ｃ2 を通じて互いに電気的に接続されている。この場
合、パッド引き出し線３２の末端部３２ａは、ボンディ
ングパッド３１との接続に用いる接続孔Ｃ2 を設けるの
に必要な長さであればよい。具体的には、この末端部３
２ａの長さＬは、例えば１０μｍである。
端部を示す。この場合、このパッド引き出し線３２の末
端部３２ａは、パッド領域の一辺にほぼ平行に沿って延
びており、パッド引き出し線３１の延在する方向とほぼ
直交する方向に延びている。ボンディングパッド３１と
パッド引き出し線３２とは、末端部３２ａの部分で接続
孔Ｃ2 を通じて互いに電気的に接続されている。この場
合、パッド引き出し線３２の末端部３２ａは、ボンディ
ングパッド３１との接続に用いる接続孔Ｃ2 を設けるの
に必要な長さであればよい。具体的には、この末端部３
２ａの長さＬは、例えば１０μｍである。
【００５９】また、ボンディングパッド３１の下方の領
域のうち、パッド引き出し線３２が設けられた部分と異
なる部分には、他の溝配線３４がボンディングパッド３
１と重なるよう設けられている。ここで、パッド引き出
し線３２および溝配線３４を含む配線は、例えば、Ａｌ
−０．５％ＣｕのようなＡｌ合金からなる。
域のうち、パッド引き出し線３２が設けられた部分と異
なる部分には、他の溝配線３４がボンディングパッド３
１と重なるよう設けられている。ここで、パッド引き出
し線３２および溝配線３４を含む配線は、例えば、Ａｌ
−０．５％ＣｕのようなＡｌ合金からなる。
【００６０】以下に、図１３〜図１６を参照して、この
半導体装置の構造について説明する。ここで、図１４
は、図１３のＸＩＶ−ＸＩＶ線に沿った断面図、図１５
は、図１３のＸＶ−ＸＶ線に沿った断面図、図１６は、
図１３のＸＶＩ−ＸＶＩ線に沿った断面図である。
半導体装置の構造について説明する。ここで、図１４
は、図１３のＸＩＶ−ＸＩＶ線に沿った断面図、図１５
は、図１３のＸＶ−ＸＶ線に沿った断面図、図１６は、
図１３のＸＶＩ−ＸＶＩ線に沿った断面図である。
【００６１】図１３〜図１６に示すように、この半導体
装置においては、素子（図示せず）が設けられたＳｉ基
板４１上に、例えば、厚さ１．５μｍのＳｉＯ2 膜のよ
うな層間絶縁膜４２が設けられている。配線はこの層間
絶縁膜４２に埋め込まれるように設けられている。この
層間絶縁膜４２の所定部分には、パッド引き出し線３２
を構成する溝配線３３を形成するための配線溝４３およ
び溝配線３４を形成するための配線溝４４が形成されて
いる。この場合、配線溝４３の一部はパッド領域に達
し、配線溝４４はパッド領域の一部を横切っている。こ
こで、これらの配線溝４３，４４の幅は例えば０．４μ
ｍ、深さは例えば０．５μｍである。これらの配線溝４
３および配線溝４４の内部に、それぞれ、例えばＴｉＮ
／Ｔｉ膜４５を下地バリアメタルとして、パッド引き出
し線３２を構成する溝配線３３および溝配線３４が埋め
込まれている。なお、図１３においては、ＴｉＮ／Ｔｉ
膜４５は図示省略されている。
装置においては、素子（図示せず）が設けられたＳｉ基
板４１上に、例えば、厚さ１．５μｍのＳｉＯ2 膜のよ
うな層間絶縁膜４２が設けられている。配線はこの層間
絶縁膜４２に埋め込まれるように設けられている。この
層間絶縁膜４２の所定部分には、パッド引き出し線３２
を構成する溝配線３３を形成するための配線溝４３およ
び溝配線３４を形成するための配線溝４４が形成されて
いる。この場合、配線溝４３の一部はパッド領域に達
し、配線溝４４はパッド領域の一部を横切っている。こ
こで、これらの配線溝４３，４４の幅は例えば０．４μ
ｍ、深さは例えば０．５μｍである。これらの配線溝４
３および配線溝４４の内部に、それぞれ、例えばＴｉＮ
／Ｔｉ膜４５を下地バリアメタルとして、パッド引き出
し線３２を構成する溝配線３３および溝配線３４が埋め
込まれている。なお、図１３においては、ＴｉＮ／Ｔｉ
膜４５は図示省略されている。
【００６２】層間絶縁膜４２上には、例えば、厚さ１．
０μｍのＳｉＯ2 膜のような層間絶縁膜４６が設けられ
ている。パッド引き出し線３２の末端部３２ａの上側に
対応する部分における層間絶縁膜４６には、パッド引き
出し線３２の末端部３２ａの所定部分に達する接続孔Ｃ
2 が設けられている。この接続孔Ｃ2 の口径は例えば
０．２５μｍである。この接続孔Ｃ2 の内部に、例えば
Ｗプラグ４７が埋め込まれている。
０μｍのＳｉＯ2 膜のような層間絶縁膜４６が設けられ
ている。パッド引き出し線３２の末端部３２ａの上側に
対応する部分における層間絶縁膜４６には、パッド引き
出し線３２の末端部３２ａの所定部分に達する接続孔Ｃ
2 が設けられている。この接続孔Ｃ2 の口径は例えば
０．２５μｍである。この接続孔Ｃ2 の内部に、例えば
Ｗプラグ４７が埋め込まれている。
【００６３】層間絶縁膜４６上には、例えば、厚さ０．
５μｍのＳｉＯ2 膜のような層間絶縁膜４８が設けられ
ている。この層間絶縁膜４８は、パッド領域に対応する
部分に、ほぼ１００μｍ角の正方形状の開口４９を有し
ている。この開口４９の部分を含む層間絶縁膜４８上
に、ボンディングパッド３１が設けられている。このボ
ンディングパッド３１は、開口４９の底部の一部に露出
したＷプラグ４７を通じて、パッド引き出し線３２の末
端部３２ａにコンタクトしている。このホンディングパ
ッド３１は、例えば、厚さ２０ｎｍのＴｉ膜３１ａ、厚
さ５００ｎｍのＡｌ−Ｃｕ膜のようなＡｌ合金膜３１ｂ
および厚さ３０ｎｍのＴｉＮ膜３１ｃが、この順に積層
された多層膜により構成されている。符号５０は、例え
ばＳｉＮ膜のようなパッシベーション膜を示す。このパ
ッシベーション膜５０の厚さは、例えば０．７５μｍで
ある。このパッシベーション膜５０は、ボンディングパ
ッド３１の上側に対応する部分に開口５１を有してい
る。この半導体装置をリードフレーム上にマウントする
場合は、開口５２の部分に露出したボンディングパッド
３１が、リードフレームのリードとワイヤーにより結線
される。
５μｍのＳｉＯ2 膜のような層間絶縁膜４８が設けられ
ている。この層間絶縁膜４８は、パッド領域に対応する
部分に、ほぼ１００μｍ角の正方形状の開口４９を有し
ている。この開口４９の部分を含む層間絶縁膜４８上
に、ボンディングパッド３１が設けられている。このボ
ンディングパッド３１は、開口４９の底部の一部に露出
したＷプラグ４７を通じて、パッド引き出し線３２の末
端部３２ａにコンタクトしている。このホンディングパ
ッド３１は、例えば、厚さ２０ｎｍのＴｉ膜３１ａ、厚
さ５００ｎｍのＡｌ−Ｃｕ膜のようなＡｌ合金膜３１ｂ
および厚さ３０ｎｍのＴｉＮ膜３１ｃが、この順に積層
された多層膜により構成されている。符号５０は、例え
ばＳｉＮ膜のようなパッシベーション膜を示す。このパ
ッシベーション膜５０の厚さは、例えば０．７５μｍで
ある。このパッシベーション膜５０は、ボンディングパ
ッド３１の上側に対応する部分に開口５１を有してい
る。この半導体装置をリードフレーム上にマウントする
場合は、開口５２の部分に露出したボンディングパッド
３１が、リードフレームのリードとワイヤーにより結線
される。
【００６４】この第３の実施形態による半導体装置の製
造方法は、第１の実施形態による半導体装置の製造方法
とほぼ同様であるので、説明を省略する。
造方法は、第１の実施形態による半導体装置の製造方法
とほぼ同様であるので、説明を省略する。
【００６５】この第３の実施形態によれば、ボンディン
グパッド３１の下方の領域の一部に、このボンディング
パッド３１と重なるようにパッド引き出し線３２が設け
られ、さらに、このパッド引き出し線３２が、ボンディ
ングパッド３１の大きさに比べて幅の狭い、具体的に
は、幅が０．４μｍの溝配線３３により構成されている
ことにより、従来のように、ボンディングパッド３１の
下方の領域に、このボンディングパッド３１とほぼ同じ
大きさのパッドを設ける場合に比べて、ＣＭＰ法による
研磨によるデッシングの影響を大幅に低減することがで
き、かつ、高圧リフロー法による配線材料の埋め込み特
性が向上する。これにより、この第３の実施形態によっ
ても、第１の実施形態と同様な効果を得ることができ
る。
グパッド３１の下方の領域の一部に、このボンディング
パッド３１と重なるようにパッド引き出し線３２が設け
られ、さらに、このパッド引き出し線３２が、ボンディ
ングパッド３１の大きさに比べて幅の狭い、具体的に
は、幅が０．４μｍの溝配線３３により構成されている
ことにより、従来のように、ボンディングパッド３１の
下方の領域に、このボンディングパッド３１とほぼ同じ
大きさのパッドを設ける場合に比べて、ＣＭＰ法による
研磨によるデッシングの影響を大幅に低減することがで
き、かつ、高圧リフロー法による配線材料の埋め込み特
性が向上する。これにより、この第３の実施形態によっ
ても、第１の実施形態と同様な効果を得ることができ
る。
【００６６】また、この場合、配線とボンディングパッ
ド３１との接続は、ボンディングパッド３１の下方の領
域まで達したパッド引き出し線３２の末端部３２ａを通
じて行うことが可能であり、さらに、パッド引き出し線
３２の末端部３２ａは、ボンディングパッド３１との接
続に用いる接続孔Ｃ2 を設けるのに必要な大きさであれ
ばよいので、ボンディングパッド３１の下方の領域に
は、パッド引き出し線３２以外に、他の溝配線３４を設
けることが可能となるので、配線のレイアウトの自由度
が向上するという利点がある。
ド３１との接続は、ボンディングパッド３１の下方の領
域まで達したパッド引き出し線３２の末端部３２ａを通
じて行うことが可能であり、さらに、パッド引き出し線
３２の末端部３２ａは、ボンディングパッド３１との接
続に用いる接続孔Ｃ2 を設けるのに必要な大きさであれ
ばよいので、ボンディングパッド３１の下方の領域に
は、パッド引き出し線３２以外に、他の溝配線３４を設
けることが可能となるので、配線のレイアウトの自由度
が向上するという利点がある。
【００６７】以上この発明の実施形態について具体的に
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。例えば、実施形態において挙げた数
値、材料、構造、製造プロセスなどはあくまで例にすぎ
ず、これに限定されるものではない。
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。例えば、実施形態において挙げた数
値、材料、構造、製造プロセスなどはあくまで例にすぎ
ず、これに限定されるものではない。
【００６８】また、例えば、上述の第１〜第３の実施形
態においては、配線材料としてＡｌ合金を用いている
が、配線材料としては、純Ａｌを用いることも可能であ
り、これ以外にも、Ｃｕ、Ａｇ、Ａｕまたはこれらの合
金などを用いることも可能である。また、配線材料の埋
め込みを高圧リフロー法に代えて、通常のリフロー法に
より行っても問題はない。
態においては、配線材料としてＡｌ合金を用いている
が、配線材料としては、純Ａｌを用いることも可能であ
り、これ以外にも、Ｃｕ、Ａｇ、Ａｕまたはこれらの合
金などを用いることも可能である。また、配線材料の埋
め込みを高圧リフロー法に代えて、通常のリフロー法に
より行っても問題はない。
【００６９】また、上述の第１〜第３の実施形態におけ
るパッド１，２またはパッド引き出し線３２の形状は、
一例に過ぎず、例示したものと異なる形状であってもよ
い。また、第１および第２の実施形態においては、パッ
ド１およびパッド２の形状を必ずしも同一とする必要は
なく、パッド１とパッド２との接続が十分になされてい
れば、両者は互いに異なる形状であってもよい。また、
第３の実施形態においては、配線を多層化してもよい。
さらに、上述の第１〜第３の実施形態を組み合わせるこ
とも可能である。
るパッド１，２またはパッド引き出し線３２の形状は、
一例に過ぎず、例示したものと異なる形状であってもよ
い。また、第１および第２の実施形態においては、パッ
ド１およびパッド２の形状を必ずしも同一とする必要は
なく、パッド１とパッド２との接続が十分になされてい
れば、両者は互いに異なる形状であってもよい。また、
第３の実施形態においては、配線を多層化してもよい。
さらに、上述の第１〜第３の実施形態を組み合わせるこ
とも可能である。
【００７０】また、この発明は、配線のうち幅を広くす
る必要のある部分に適用することも可能である。この場
合、例えば、配線のうち幅を広くする必要のある部分
を、この部分の幅よりも幅が狭く、かつ、並列に延びる
複数の溝配線により構成する。これにより、配線のうち
幅を広くする必要のある部分において、第１の実施形態
と同様な効果を得ることができる。
る必要のある部分に適用することも可能である。この場
合、例えば、配線のうち幅を広くする必要のある部分
を、この部分の幅よりも幅が狭く、かつ、並列に延びる
複数の溝配線により構成する。これにより、配線のうち
幅を広くする必要のある部分において、第１の実施形態
と同様な効果を得ることができる。
【００７１】また、この発明は、デュアルダマシン構造
の配線に応用してもよい。
の配線に応用してもよい。
【００７２】
【発明の効果】以上説明したように、この発明の第１の
発明および第４の発明によれば、配線のパッドがこのパ
ッドの大きさに比べて幅の狭い溝配線により構成されて
いることにより、パッドの全体の大きさが、化学機械研
磨法による研磨によるディッシングの影響が問題となる
ような大きさであっても、パッドを構成する溝配線の幅
は、ディッシングがほとんど生じない程度にすることが
できる。これにより、パッドの部分でのディッシングを
防止することができる。また、パッドとパッド引き出し
線との接続部分で、配線の幅が急激に変化しないように
することができるので、配線材料となる導電膜を形成す
る際に、パッドの部分でも、この導電膜を容易にブリッ
ジ形状（配線溝の上部を塞ぎ、この部分でつながった形
状）とすることができる。このため、高圧リフロー法を
用いた埋め込み配線技術により配線を形成する場合に、
配線材料の埋め込みを容易に行うことができる。これに
より、半導体装置の製造歩留まりの向上を図ることがで
きる。
発明および第４の発明によれば、配線のパッドがこのパ
ッドの大きさに比べて幅の狭い溝配線により構成されて
いることにより、パッドの全体の大きさが、化学機械研
磨法による研磨によるディッシングの影響が問題となる
ような大きさであっても、パッドを構成する溝配線の幅
は、ディッシングがほとんど生じない程度にすることが
できる。これにより、パッドの部分でのディッシングを
防止することができる。また、パッドとパッド引き出し
線との接続部分で、配線の幅が急激に変化しないように
することができるので、配線材料となる導電膜を形成す
る際に、パッドの部分でも、この導電膜を容易にブリッ
ジ形状（配線溝の上部を塞ぎ、この部分でつながった形
状）とすることができる。このため、高圧リフロー法を
用いた埋め込み配線技術により配線を形成する場合に、
配線材料の埋め込みを容易に行うことができる。これに
より、半導体装置の製造歩留まりの向上を図ることがで
きる。
【００７３】上述のように構成されたこの発明の第２の
発明および第５の発明によれば、配線のうち幅を広くす
る必要のある部分が、この部分の大きさに比べて幅の狭
い溝配線により構成されていることにより、この幅を広
くする必要のある部分の全体の幅が、化学機械研磨法に
よる研磨によるディッシングの影響が問題となるような
大きさであっても、この部分を構成する溝配線の幅は、
ディッシングがほとんど生じない程度にすることがで
き、また、配線材料となる導電膜を形成する際に、配線
のうち幅を広くする必要のある部分でも、この導電膜を
容易にブリッジ形状とすることができる。したがって、
この第２の発明および第５の発明によっても、第１の発
明および第４の発明と同様な効果を得ることができる。
発明および第５の発明によれば、配線のうち幅を広くす
る必要のある部分が、この部分の大きさに比べて幅の狭
い溝配線により構成されていることにより、この幅を広
くする必要のある部分の全体の幅が、化学機械研磨法に
よる研磨によるディッシングの影響が問題となるような
大きさであっても、この部分を構成する溝配線の幅は、
ディッシングがほとんど生じない程度にすることがで
き、また、配線材料となる導電膜を形成する際に、配線
のうち幅を広くする必要のある部分でも、この導電膜を
容易にブリッジ形状とすることができる。したがって、
この第２の発明および第５の発明によっても、第１の発
明および第４の発明と同様な効果を得ることができる。
【００７４】上述のように構成されたこの発明の第３の
発明および第６の発明によれば、ボンディングパッドの
下方の領域の一部に、ボンディングパッドの大きさに比
べて幅の狭い溝配線により構成されたパッド引き出し線
が、ボンディングパッドと重なるように設けられている
ことにより、従来のように、ボンディングパッドの下方
の領域に対応する部分に、ボンディングパッドとほぼ同
じ大きさのパッドを設けなくても、パッド引き出し線を
通じて配線とボンディングパッドとを接続させることが
でき、さらに、ボンディングパッドと重なる部分のパッ
ド引き出し線は、ボンディングパッドの大きさに比べて
幅の狭い溝配線により構成されているので、化学機械研
磨法による研磨によるディッシングの影響を受けにく
く、しかも、配線材料となる導電膜を形成する際に、こ
の導電膜を容易にブリッジ形状とすることができる。し
たがって、この第３の発明および第６の発明によって
も、第１の発明および第４の発明と同様な効果を得るこ
とができる。さらに、この第３の発明および第６の発明
によれば、ボンディングパッドの下方の領域のうち、パ
ッド引き出し線が設けられた部分以外の部分に、他の配
線を設けることができるので、配線のレイアウトの自由
度が向上するという利点も有する。
発明および第６の発明によれば、ボンディングパッドの
下方の領域の一部に、ボンディングパッドの大きさに比
べて幅の狭い溝配線により構成されたパッド引き出し線
が、ボンディングパッドと重なるように設けられている
ことにより、従来のように、ボンディングパッドの下方
の領域に対応する部分に、ボンディングパッドとほぼ同
じ大きさのパッドを設けなくても、パッド引き出し線を
通じて配線とボンディングパッドとを接続させることが
でき、さらに、ボンディングパッドと重なる部分のパッ
ド引き出し線は、ボンディングパッドの大きさに比べて
幅の狭い溝配線により構成されているので、化学機械研
磨法による研磨によるディッシングの影響を受けにく
く、しかも、配線材料となる導電膜を形成する際に、こ
の導電膜を容易にブリッジ形状とすることができる。し
たがって、この第３の発明および第６の発明によって
も、第１の発明および第４の発明と同様な効果を得るこ
とができる。さらに、この第３の発明および第６の発明
によれば、ボンディングパッドの下方の領域のうち、パ
ッド引き出し線が設けられた部分以外の部分に、他の配
線を設けることができるので、配線のレイアウトの自由
度が向上するという利点も有する。
【図１】 この発明の第１の実施形態による半導体装置
を示す平面図である。
を示す平面図である。
【図２】 図１のＩＩ−ＩＩ線に沿った断面図である。
【図３】 この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図４】 この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図５】 この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図６】 この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図７】 この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図８】 この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図９】 この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図１０】 この発明の第１の実施形態による半導体装
置の製造方法を説明するための断面図である。
置の製造方法を説明するための断面図である。
【図１１】 この発明の第１の実施形態による半導体装
置の製造方法を説明するための断面図である。
置の製造方法を説明するための断面図である。
【図１２】 この発明の第２の実施形態による半導体装
置を示す平面図である。
置を示す平面図である。
【図１３】 この発明の第３の実施形態による半導体装
置を示す平面図である。
置を示す平面図である。
【図１４】 図１３のＸＩＶ−ＸＩＶ線に沿った断面図
である。
である。
【図１５】 図１３のＸＶ−ＸＶ線に沿った断面図であ
る。
る。
【図１６】 図１３のＸＶＩ−ＸＶＩ線に沿った断面図
である。
である。
【図１７】 従来の高圧リフロー法を用いた埋め込み配
線技術による溝配線の形成方法を説明するための断面図
である。
線技術による溝配線の形成方法を説明するための断面図
である。
【図１８】 従来の高圧リフロー法を用いた埋め込み配
線技術による溝配線の形成方法を説明するための断面図
である。
線技術による溝配線の形成方法を説明するための断面図
である。
【図１９】 従来の高圧リフロー法を用いた埋め込み配
線技術による溝配線の形成方法を説明するための断面図
である。
線技術による溝配線の形成方法を説明するための断面図
である。
【図２０】 従来の高圧リフロー法を用いた埋め込み配
線技術による溝配線の形成方法を説明するための断面図
である。
線技術による溝配線の形成方法を説明するための断面図
である。
【図２１】 パッド形成用の孔の部分でＡｌ合金膜のブ
リッジング不良が発生したときの様子を示す断面図であ
る。
リッジング不良が発生したときの様子を示す断面図であ
る。
１，２・・・パッド、３，４，３３，３４・・・溝配
線、５，６，３２・・・パッド引き出し線、１１，４１
・・・Ｓｉ基板、１２，１５，１７，２０，４２，４
６，４８・・・層間絶縁膜、１３，１８，４３，４４・
・・配線溝、１４，１９，４５・・・ＴｉＮ／Ｔｉ膜、
２２，３１・・・ボンディングパッド
線、５，６，３２・・・パッド引き出し線、１１，４１
・・・Ｓｉ基板、１２，１５，１７，２０，４２，４
６，４８・・・層間絶縁膜、１３，１８，４３，４４・
・・配線溝、１４，１９，４５・・・ＴｉＮ／Ｔｉ膜、
２２，３１・・・ボンディングパッド
Claims (16)
- 【請求項１】 配線のパッドがこのパッドの大きさに比
べて幅の狭い溝配線により構成されていることを特徴と
する半導体装置。 - 【請求項２】 上記パッドの領域に、上記溝配線が全体
として上記パッドの形状となるように一筆書き形状に引
き回されていることを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 上記パッドの領域に、電気的に接続され
た複数の上記溝配線が全体として上記パッドの形状とな
るように設けられていることを特徴とする請求項１記載
の半導体装置。 - 【請求項４】 上記パッドとパッド引き出し線との接続
部分で、上記パッドを構成する上記溝配線の幅が、上記
パッド引き出し線の幅に対して急激に変化しないことを
特徴とする請求項１記載の半導体装置。 - 【請求項５】 上記パッドを構成する上記溝配線の幅
が、パッド引き出し線の幅とほぼ等しいことを特徴とす
る請求項１記載の半導体装置。 - 【請求項６】 上記溝配線がアルミニウム、銅、銀、金
またはこれらの合金からなることを特徴とする請求項１
記載の半導体装置。 - 【請求項７】 配線のうち幅を広くする必要のある部分
が、この部分の幅に比べて幅の狭い溝配線により構成さ
れていることを特徴とする半導体装置。 - 【請求項８】 上記溝配線がアルミニウム、銅、銀、金
またはこれらの合金からなることを特徴とする請求項７
記載の半導体装置。 - 【請求項９】 ボンディングパッドの下方の領域の一部
に、上記ボンディングパッドの大きさに比べて幅の狭い
溝配線により構成されたパッド引き出し線が、上記ボン
ディングパッドと重なるように設けられていることを特
徴とする半導体装置。 - 【請求項１０】 上記溝配線がアルミニウム、銅、銀、
金またはこれらの合金からなることを特徴とする請求項
９記載の半導体装置。 - 【請求項１１】 配線のパッドがこのパッドの大きさに
比べて幅の狭い溝配線により構成されている半導体装置
の製造方法であって、 半導体基板上に層間絶縁膜を形成する工程と、 上記パッドに対応する部分における上記層間絶縁膜に、
上記パッドの大きさに比べて幅の狭い配線溝を形成する
工程と、 上記層間絶縁膜の全面に上記配線溝の上部を塞ぐように
導電膜を形成する工程と、 上記導電膜を高圧リフロー法により上記配線溝の内部に
埋め込む工程と、 上記配線溝の部分以外の部分の上記導電膜を化学機械研
磨法により除去することにより、上記パッドを構成する
上記溝配線を形成する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項１２】 上記溝配線がアルミニウム、銅、銀、
金またはこれらの合金からなることを特徴とする請求項
１１記載の半導体装置の製造方法。 - 【請求項１３】 配線のうち幅を広くする必要のある部
分が、この部分の幅に比べて幅の狭い溝配線により構成
された半導体装置の製造方法であって、 半導体基板上に層間絶縁膜を形成する工程と、 上記配線のうち幅を広くする必要のある部分に対応する
部分における上記層間絶縁膜に、上記配線のうち幅を広
くする必要のある部分の幅に比べて幅の狭い配線溝を形
成する工程と、 上記層間絶縁膜の全面に上記配線溝の上部を塞ぐように
導電膜を形成する工程と、 上記導電膜を高圧リフロー法により上記配線溝の内部に
埋め込む工程と、 上記配線溝の部分以外の部分の上記導電膜を化学機械研
磨法により除去することにより、上記幅を広くする必要
のある部分を構成する上記溝配線を形成する工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項１４】 上記溝配線がアルミニウム、銅、銀、
金またはこれらの合金からなることを特徴とする請求項
１３記載の半導体装置の製造方法。 - 【請求項１５】 ボンディングパッドの下方の領域の一
部に、上記ボンディングパッドの大きさに比べて幅の狭
い溝配線により構成されたパッド引き出し線が、上記ボ
ンディングパッドと重なるように設けらた半導体装置の
製造方法であって、 半導体基板上に層間絶縁膜を形成する工程と、 上記ボンディングパッドの下方の領域の一部に対応する
部分における上記層間絶縁膜に、上記ホンディングパッ
ドの大きさに比べて幅の狭い配線溝を形成する工程と、 上記層間絶縁膜の全面に上記配線溝の上部を塞ぐように
導電膜を形成する工程と、 上記導電膜を高圧リフロー法により上記配線溝の内部に
埋め込む工程と、 上記配線溝の部分以外の部分の上記導電膜を化学機械研
磨法により除去することにより、上記パッド引き出し線
を構成する上記溝配線を形成する工程と、 上記層間絶縁膜上に上記ボンディングパッドを形成する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項１６】 上記配線がアルミニウム、銅、銀、金
またはこれらの合金からなることを特徴とする請求項１
５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9225058A JPH1167763A (ja) | 1997-08-21 | 1997-08-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9225058A JPH1167763A (ja) | 1997-08-21 | 1997-08-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167763A true JPH1167763A (ja) | 1999-03-09 |
Family
ID=16823389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9225058A Pending JPH1167763A (ja) | 1997-08-21 | 1997-08-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167763A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156070A (ja) * | 1999-11-22 | 2001-06-08 | Motorola Inc | 機械的ロバスト性のあるパッドインターフェースおよび方法 |
| KR100370238B1 (ko) * | 2000-10-20 | 2003-01-30 | 삼성전자 주식회사 | 반도체 소자의 본드패드 및 그 형성방법 |
| KR100390045B1 (ko) * | 2001-06-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 패드 형성 방법 |
| US6921976B2 (en) | 2001-02-28 | 2005-07-26 | Sanyo Electric Co., Ltd. | Semiconductor device including an island-like dielectric member embedded in a conductive pattern |
| JP2008235922A (ja) * | 2008-04-18 | 2008-10-02 | Nec Electronics Corp | 半導体装置、および半導体装置の製造方法 |
| JP2014197677A (ja) * | 2013-03-21 | 2014-10-16 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 封止方法及びそれに関連するデバイス |
-
1997
- 1997-08-21 JP JP9225058A patent/JPH1167763A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156070A (ja) * | 1999-11-22 | 2001-06-08 | Motorola Inc | 機械的ロバスト性のあるパッドインターフェースおよび方法 |
| KR100370238B1 (ko) * | 2000-10-20 | 2003-01-30 | 삼성전자 주식회사 | 반도체 소자의 본드패드 및 그 형성방법 |
| US6921976B2 (en) | 2001-02-28 | 2005-07-26 | Sanyo Electric Co., Ltd. | Semiconductor device including an island-like dielectric member embedded in a conductive pattern |
| KR100390045B1 (ko) * | 2001-06-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 패드 형성 방법 |
| JP2008235922A (ja) * | 2008-04-18 | 2008-10-02 | Nec Electronics Corp | 半導体装置、および半導体装置の製造方法 |
| JP2014197677A (ja) * | 2013-03-21 | 2014-10-16 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 封止方法及びそれに関連するデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI387018B (zh) | 具有焊墊之互聯結構及在焊墊上形成凸塊部位之方法 | |
| US6479902B1 (en) | Semiconductor catalytic layer and atomic layer deposition thereof | |
| JP2943805B1 (ja) | 半導体装置及びその製造方法 | |
| US9786601B2 (en) | Semiconductor device having wires | |
| CN109390305B (zh) | 一种键合晶圆及其制备方法 | |
| JPH11186320A (ja) | 多層パッドを具備した半導体素子及びその製造方法 | |
| JP2001196413A (ja) | 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法 | |
| JP2003209134A (ja) | 半導体装置及びその製造方法 | |
| JP2001217242A (ja) | 半導体装置およびその製造方法 | |
| US7777340B2 (en) | Semiconductor device | |
| JP2001217243A (ja) | 半導体装置およびその製造方法 | |
| JPH1167763A (ja) | 半導体装置およびその製造方法 | |
| US20010042917A1 (en) | Semiconductor interconnect barrier and manufacturing method thereof | |
| WO2002041391A2 (en) | Amorphized barrier layer for integrated circuit interconnects | |
| JP4009380B2 (ja) | 半導体チップの製造方法 | |
| JPH1098039A (ja) | 半導体装置の製造方法 | |
| JPH11102911A (ja) | 半導体装置及びその製造方法 | |
| JP3521200B2 (ja) | 配線構造およびその形成方法 | |
| JPH1154508A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4074721B2 (ja) | 半導体チップおよび半導体チップの製造方法 | |
| JP3685645B2 (ja) | 半導体装置の製造方法 | |
| JPH11162980A5 (ja) | ||
| JP4209033B2 (ja) | 半導体装置の製造方法 | |
| KR100482364B1 (ko) | 반도체소자의다층패드및그제조방법 | |
| JP2005019696A (ja) | 半導体装置およびその製造方法 |