JPH1167860A - 半導体装置の評価方法および半導体装置 - Google Patents

半導体装置の評価方法および半導体装置

Info

Publication number
JPH1167860A
JPH1167860A JP22515597A JP22515597A JPH1167860A JP H1167860 A JPH1167860 A JP H1167860A JP 22515597 A JP22515597 A JP 22515597A JP 22515597 A JP22515597 A JP 22515597A JP H1167860 A JPH1167860 A JP H1167860A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
flatness
wiring
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22515597A
Other languages
English (en)
Inventor
Shinya Kamiyama
真也 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP22515597A priority Critical patent/JPH1167860A/ja
Publication of JPH1167860A publication Critical patent/JPH1167860A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】半導体装置の平坦性評価の方法として配線抵抗
測定があるが、配線抵抗の上昇を測定する為には配線を
長く引き回さなければならず、配線の欠陥や配線の寸法
ばらつきなどの影響を受けやすく、再現よく測定するこ
とは困難であった。 【解決手段】Al配線101の上をCVD酸化膜102
で覆う。この上にTiW膜103、アモルファスシリコ
ン膜104、TiW膜105を堆積することにより、金
属膜に挟まれた絶縁膜を形成する。その後フォトリソ及
びエッチング加工を施し、電極106、107を形成す
る。この電極間に電圧を加えると、平坦性が悪いためア
モルファスシリコンの付きまわりが悪く膜厚が薄い個所
108では、他の平坦でアモルファスシリコンの膜厚が
厚い部分に比べて低い電圧で絶縁破壊を起こす。これに
より下層の評価対象となる半導体装置の平坦性の評価を
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の測定、
評価方法および半導体装置に関する。
【0002】
【従来の技術】半導体装置の平坦性の測定、評価の際、
一般的には作成したサンプルを切開し、電子顕微鏡(S
EM)等により観察を行う方法がある。この方法では、
サンプルが破壊されてしまい、また、観察場所が限定さ
れてしまうため、半導体装置全面の平坦性の測定、評価
には不向きである。
【0003】一方、非破壊検査方法としては、特開平1
−91009号公報にあるような光学的な方法、特開平
5−175304号公報にあるような配線抵抗測定の方
法がある。
【0004】
【発明が解決しようとする課題】特開平1−91009
号公報にあるような光学的な方法は、複雑な測定装置を
必要とし、また各種の膜により光学特性が異なるため、
複合膜や光源を透過しない金属膜などについては測定が
困難である。また、特開平5−175304号公報にあ
るような配線抵抗測定の方法は比較的簡単に結果を得る
ことができるが、配線抵抗の上昇を測定するためには配
線を長く引き回さなければならずその結果、広い配線面
積が必要であり、配線の欠陥や配線の寸法ばらつきなど
の影響を受けやすく、再現よく測定することは困難であ
る。また配線抵抗測定方法は絶縁膜上のみで有効な方法
であり、金属膜上などの導電膜上などでは適用できな
い。更に、平坦性の悪い個所を同定できないという問題
を抱えている。
【0005】
【課題を解決するための手段】本発明は、評価対象の上
層に金属膜に挟まれた絶縁膜を配し、この絶縁膜に電圧
を印可した時の故障状況より半導体素子の平坦性を評価
する事によって解決する。
【0006】
【作用】本発明により、前述の配線抵抗測定による方法
の課題であった配線を長く引き回す必要が無いため、配
線面積が少なく、配線の欠陥や配線の寸法ばらつきなど
の影響を全く受けずに半導体素子の平坦性を評価する事
が可能となった。
【0007】
【発明の実施の形態】以下、本発明について図面ととも
に説明をする。図1(a)に評価対象となる半導体装置
の断面構造を示す。構造は、101のようなAl配線を
形成し、102のようにCVD酸化膜で覆われた構造で
ある。
【0008】図1(a)の上層に図1(b)の様に、本
発明による金属膜に挟まれた絶縁膜を形成する。膜構造
としては、下層の金属膜103にTiW膜を用いスパッ
タリング法により約200nm堆積した。中間層の絶縁
膜104にはアモルファスシリコン膜をプラズマCVD
法により約30nm堆積し、上層の金属膜105にTi
W膜を用いスパッタリング法により約500nm堆積し
た。
【0009】図1(c)にフォトリソ及びエッチング加
工により106、107の電極を形成しこの電極間に電
圧を加えることで、平坦性が悪いためアモルファスシリ
コンの付きまわりが悪く膜厚が薄い個所108が、他の
平坦でアモルファスシリコンの膜厚が厚い部分にくらべ
て低い電圧で絶縁破壊を引き起こす。この絶縁破壊を引
き起こす電圧によって下層の評価対象となる半導体装置
の平坦性の評価が可能となる。本発明の評価方法は基本
的に半導体装置全面に搭載可能であり、また必要に応じ
図2のように島状に独立配置させる事により評価したい
範囲を限定することが可能である。
【0010】本発明の下層及び上層に用いる金属膜につ
いてはTiW以外にTiN及びTi、W、Mo等の高融
点金属膜及び高融点金属合金膜が適しているがその他の
金属膜及び合金膜でも適用可能である。絶縁膜としては
アモルファスシリコン以外にシリコン酸化膜、シリコン
窒化膜等の絶縁膜が適用可能であるが、電圧を印可した
後にシリサイドが形成されることにより、安定した導通
を得られ、破壊個所を液晶解析などで同定するためには
アモルファスシリコンが適している。尚アモルファスシ
リコンの形成はCVD法以外にスパッタリング法でも可
能である。
【0011】
【発明の効果】本発明により、簡便な方法で、絶縁膜、
導電膜を問わず半導体装置平坦性の評価が観察場所を問
わずに測定可能である。また絶縁膜としてアモルファス
シリコンを用いる事により、平坦性の悪い個所を同定す
る事が可能となった。
【図面の簡単な説明】
【図1】本発明による半導体装置の断面構造である。
【図2】本発明による半導体装置の上面からの配置例で
ある。
【符号の説明】
101 Al配線 102 CVD酸化膜 103 TiW膜 104 アモルファスシリコン膜 105 TiW膜 106 下部電極 107 上部電極 108 絶縁破壊個所 201 下部電極 202 上部電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体装置の平坦性の評価方法であって、
    平坦性が評価される膜の上層に金属膜に挟まれた絶縁膜
    を配し、この絶縁膜に電圧を印可した時の故障状況より
    半導体装置の平坦性を評価することを特徴とする半導体
    装置の評価方法。
  2. 【請求項2】半導体装置の平坦性の評価方法であって、
    平坦性が評価される膜の上層に金属膜に挟まれたアモル
    ファスシリコンを配し、この絶縁膜に電圧を印可し、導
    通化することにより半導体素子の平坦性を評価すること
    を特徴とする半導体装置の評価方法。
  3. 【請求項3】半導体装置を構成し、かつ平坦性が評価さ
    れる膜と、前記膜の上層に設置される第1金属膜と、前
    記第1金属膜上に設置される絶縁膜と、前記絶縁膜上に
    設置される第2金属膜と、を有することを特徴とする半
    導体装置。
  4. 【請求項4】前記絶縁膜がアモルファスシリコン膜であ
    ることを特徴とする請求項3に記載した半導体装置。
JP22515597A 1997-08-21 1997-08-21 半導体装置の評価方法および半導体装置 Withdrawn JPH1167860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22515597A JPH1167860A (ja) 1997-08-21 1997-08-21 半導体装置の評価方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22515597A JPH1167860A (ja) 1997-08-21 1997-08-21 半導体装置の評価方法および半導体装置

Publications (1)

Publication Number Publication Date
JPH1167860A true JPH1167860A (ja) 1999-03-09

Family

ID=16824816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22515597A Withdrawn JPH1167860A (ja) 1997-08-21 1997-08-21 半導体装置の評価方法および半導体装置

Country Status (1)

Country Link
JP (1) JPH1167860A (ja)

Similar Documents

Publication Publication Date Title
US6087678A (en) Thin-film transistor display devices having composite electrodes
KR100348943B1 (ko) 메모리커패시터를가진박막트랜지스터매트릭스의제조공정
TW455732B (en) Liquid-crystal display panel and repair method thereof
US5990986A (en) Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
US20100140497A1 (en) Membrane supports with reinforcement features
KR950008931B1 (ko) 표시패널의 제조방법
WO2017088599A1 (en) Test element group, method of testing electrical characteristics of semiconductor elements, and fabricating method thereof
JP2000065718A (ja) 走査型プロ―ブ顕微鏡(spm)プロ―ブ及びspm装置
JPH04253342A (ja) 薄膜トランジスタアレイ基板
US6566650B1 (en) Incorporation of dielectric layer onto SThM tips for direct thermal analysis
JP4598307B2 (ja) 自己検知型spmプローブ
US5693567A (en) Separately etching insulating layer for contacts within array and for peripheral pads
KR100219119B1 (ko) 액정표시장치의 공통 배선 접촉부 및 그의 형성방법
US5945832A (en) Structure and method of measuring electrical characteristics of a molecule
JPH10135465A (ja) 薄膜トランジスタ及びその製造方法
JPH1167860A (ja) 半導体装置の評価方法および半導体装置
JPH11202022A (ja) 半導体装置の故障解析方法および半導体装置の特性測定法
JP3200639B2 (ja) 薄膜トランジスタパネルの製造方法
US20100090255A1 (en) Electronic component
JPS62207917A (ja) 振動・加速度センサ−
JPH1039331A (ja) アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置
JPH074907A (ja) 絶縁体の表面粗さ測定方法
JPH06268217A (ja) 薄膜半導体素子
JPH09260675A (ja) 薄膜トランジスタおよび薄膜トランジスタ基板
KR100219121B1 (ko) 액정표시장치의 박막트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041102