JPH1167862A - パッケージ評価用の半導体素子 - Google Patents
パッケージ評価用の半導体素子Info
- Publication number
- JPH1167862A JPH1167862A JP9218389A JP21838997A JPH1167862A JP H1167862 A JPH1167862 A JP H1167862A JP 9218389 A JP9218389 A JP 9218389A JP 21838997 A JP21838997 A JP 21838997A JP H1167862 A JPH1167862 A JP H1167862A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- evaluation
- lead
- package
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/27—Structural arrangements therefor
- H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 評価対象となるパッケージに適合した大きさ
の半導体素子を適応的に提供できるようにすること。 【解決手段】 本発明のパッケージ評価用の半導体素子
１は、評価対象となるパッケージの内部に収納され、そ
のパッケージによる各種影響を電気的に評価するための
評価用パターンＰ１、Ｐ４が形成されている略四角形の
評価領域２と、この評価領域２の外周を構成する少なく
とも１辺と略平行で、その辺と垂直な方向に所定の間隔
で複数本のスクライブラインが設けられているスクライ
ブライン群３とを備えている。
の半導体素子を適応的に提供できるようにすること。 【解決手段】 本発明のパッケージ評価用の半導体素子
１は、評価対象となるパッケージの内部に収納され、そ
のパッケージによる各種影響を電気的に評価するための
評価用パターンＰ１、Ｐ４が形成されている略四角形の
評価領域２と、この評価領域２の外周を構成する少なく
とも１辺と略平行で、その辺と垂直な方向に所定の間隔
で複数本のスクライブラインが設けられているスクライ
ブライン群３とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、モールド樹脂等に
よるパッケージの評価を行う際にそのパッケージ内に収
納される半導体素子に関する。
よるパッケージの評価を行う際にそのパッケージ内に収
納される半導体素子に関する。
【０００２】
【従来の技術】シリコン等のウエハに形成された半導体
素子は、チップ状に分割された後、リードフレーム等の
支持部材に搭載され、半導体素子の電極パッドとリード
フレームのリードとをボンディングワイヤーで配線した
状態でモールド樹脂等のパッケージによって封止され
る。
素子は、チップ状に分割された後、リードフレーム等の
支持部材に搭載され、半導体素子の電極パッドとリード
フレームのリードとをボンディングワイヤーで配線した
状態でモールド樹脂等のパッケージによって封止され
る。
【０００３】このパッケージに関する評価を行う場合、
何らかの半導体素子（チップ）を封止した状態で行うよ
うにしており、実際の製品に近い条件で各種の評価を行
っている。
何らかの半導体素子（チップ）を封止した状態で行うよ
うにしており、実際の製品に近い条件で各種の評価を行
っている。
【０００４】一般にチップサイズが大きいほど、温度の
変化に伴い発生するパッケージ内部の応力が大きく、パ
ッケージに関する品質・信頼性の低下が著しいと考えら
れている。
変化に伴い発生するパッケージ内部の応力が大きく、パ
ッケージに関する品質・信頼性の低下が著しいと考えら
れている。
【０００５】このため、パッケージ評価を行う場合に
は、既存のチップのうち最大サイズのものを選定し、評
価対象となるパッケージ内に収納して評価を行ってい
る。また、異なるタイプのパッケージについて評価が必
要な場合は、各々のパッケージの品質が異なることか
ら、各々のパッケージに搭載可能な既存の最大サイズの
チップを選定して評価を行っている。
は、既存のチップのうち最大サイズのものを選定し、評
価対象となるパッケージ内に収納して評価を行ってい
る。また、異なるタイプのパッケージについて評価が必
要な場合は、各々のパッケージの品質が異なることか
ら、各々のパッケージに搭載可能な既存の最大サイズの
チップを選定して評価を行っている。
【０００６】
【発明が解決しようとする課題】しかしながら、パッケ
ージの評価を行うにあたり、既存のチップの中から最大
サイズのものを選定して使用していては、必ずしもパッ
ケージの大きさに適合したチップを選ぶことができず、
新たなサイズのチップが開発された場合には、再度その
チップを用いて評価を行う必要が生じてしまう。また、
既存のチップでは回路パターンが各々異なる場合があ
り、定量的で信頼性の高い評価を行うのが困難となる。
ージの評価を行うにあたり、既存のチップの中から最大
サイズのものを選定して使用していては、必ずしもパッ
ケージの大きさに適合したチップを選ぶことができず、
新たなサイズのチップが開発された場合には、再度その
チップを用いて評価を行う必要が生じてしまう。また、
既存のチップでは回路パターンが各々異なる場合があ
り、定量的で信頼性の高い評価を行うのが困難となる。
【０００７】
【課題を解決するための手段】本発明はこのような課題
を解決するために成されたパッケージ評価用の半導体素
子である。すなわち、本発明の半導体素子は、評価対象
となるパッケージの内部に収納され、そのパッケージに
よる各種影響を電気的に評価するための評価用パターン
が形成されている略四角形の評価領域と、この評価領域
の外周を構成する少なくとも１辺と略平行で、その辺と
垂直な方向に所定の間隔で複数本のスクライブラインが
設けられているスクライブライン群とを備えている。
を解決するために成されたパッケージ評価用の半導体素
子である。すなわち、本発明の半導体素子は、評価対象
となるパッケージの内部に収納され、そのパッケージに
よる各種影響を電気的に評価するための評価用パターン
が形成されている略四角形の評価領域と、この評価領域
の外周を構成する少なくとも１辺と略平行で、その辺と
垂直な方向に所定の間隔で複数本のスクライブラインが
設けられているスクライブライン群とを備えている。
【０００８】本発明では、評価領域にパッケージ評価を
行うための評価用パターンが形成されていることで、種
類の異なるパッケージであっても同じパターンによって
定量的な評価を行うことができるようになる。また、評
価領域の外側に複数本のスクライブラインで構成される
スクライブライン群を備えていることから、評価対象と
なるパッケージの大きさに対応した位置にあるスクライ
ブラインで切断を行うことで、パッケージの大きさに適
合したサイズの半導体素子を提供できるようになる。
行うための評価用パターンが形成されていることで、種
類の異なるパッケージであっても同じパターンによって
定量的な評価を行うことができるようになる。また、評
価領域の外側に複数本のスクライブラインで構成される
スクライブライン群を備えていることから、評価対象と
なるパッケージの大きさに対応した位置にあるスクライ
ブラインで切断を行うことで、パッケージの大きさに適
合したサイズの半導体素子を提供できるようになる。
【０００９】
【発明の実施の形態】以下に本発明のパッケージ評価用
の半導体素子における実施の形態を図に基づいて説明す
る。図１は本実施形態における半導体素子を説明する概
略平面図である。なお、図１に示す半導体素子１は、シ
リコン等の半導体基板上に多数個同時に形成されるが、
説明を分かりやすくするためそのうちの１個のみを示し
ている。
の半導体素子における実施の形態を図に基づいて説明す
る。図１は本実施形態における半導体素子を説明する概
略平面図である。なお、図１に示す半導体素子１は、シ
リコン等の半導体基板上に多数個同時に形成されるが、
説明を分かりやすくするためそのうちの１個のみを示し
ている。
【００１０】本実施形態における半導体素子１は、評価
対象となるパッケージのサイズに合わせて切断し、パッ
ケージ内部に収納して使用されるもので、パッケージに
よる影響を電気的に評価するための評価用パターンＰ
１、Ｐ４が形成された略四角形の領域から成る評価領域
２と、評価領域２の外周を構成する少なくとも１辺と略
平行で、その辺と垂直な方向に所定の間隔で複数本のス
クライブラインが設けられているスクライブライン群３
とを備えている。
対象となるパッケージのサイズに合わせて切断し、パッ
ケージ内部に収納して使用されるもので、パッケージに
よる影響を電気的に評価するための評価用パターンＰ
１、Ｐ４が形成された略四角形の領域から成る評価領域
２と、評価領域２の外周を構成する少なくとも１辺と略
平行で、その辺と垂直な方向に所定の間隔で複数本のス
クライブラインが設けられているスクライブライン群３
とを備えている。
【００１１】評価領域２は、略四角形から成る半導体素
子１の隅部に配置されており、いずれのスクライブライ
ンで切断されても全体領域の中の端に位置するようにな
っている。このような位置に評価領域２があることで、
半導体素子１を評価対象のパッケージ内に収納した状態
で、パッケージからの応力を一番受けやすい位置に評価
領域２が配置されるようになり、実際の使用で最も厳し
い条件での評価を行うことができるようになる。
子１の隅部に配置されており、いずれのスクライブライ
ンで切断されても全体領域の中の端に位置するようにな
っている。このような位置に評価領域２があることで、
半導体素子１を評価対象のパッケージ内に収納した状態
で、パッケージからの応力を一番受けやすい位置に評価
領域２が配置されるようになり、実際の使用で最も厳し
い条件での評価を行うことができるようになる。
【００１２】図１に示すスクライブライン群３は、評価
領域２の図中横方向の辺と略平行な複数本のスクライブ
ラインＳＬ−ｘ１、ＳＬ−ｘ２、…、ＳＬ−ｘｍと、評
価領域２の図中縦方向の辺と略平行な複数本のスクライ
ブラインＳＬ−ｙ１、ＳＬ−ｙ２、…、ＳＬ−ｙｎとを
備えている。
領域２の図中横方向の辺と略平行な複数本のスクライブ
ラインＳＬ−ｘ１、ＳＬ−ｘ２、…、ＳＬ−ｘｍと、評
価領域２の図中縦方向の辺と略平行な複数本のスクライ
ブラインＳＬ−ｙ１、ＳＬ−ｙ２、…、ＳＬ−ｙｎとを
備えている。
【００１３】すなわち、このスクライブライン群３の中
の図中横方向に延びる複数本のスクライブラインＳＬ−
ｘ１、ＳＬ−ｘ２、…、ＳＬ−ｘｍと図中縦方向に延び
る複数本のスクライブラインＳＬ−ｙ１、ＳＬ−ｙ２、
…、ＳＬ−ｙｎとから、評価対象となるパッケージの大
きさに合わせて各々１本を選択し、それに沿って切断す
ることで、パッケージに合った大きさの半導体素子１を
適応的に形成できるようになる。
の図中横方向に延びる複数本のスクライブラインＳＬ−
ｘ１、ＳＬ−ｘ２、…、ＳＬ−ｘｍと図中縦方向に延び
る複数本のスクライブラインＳＬ−ｙ１、ＳＬ−ｙ２、
…、ＳＬ−ｙｎとから、評価対象となるパッケージの大
きさに合わせて各々１本を選択し、それに沿って切断す
ることで、パッケージに合った大きさの半導体素子１を
適応的に形成できるようになる。
【００１４】例えば、ＱＦＰ（Quad Flat Package ）２
０８ｐｉｎタイプのパッケージにおいて搭載可能な最大
チップサイズが１３．５ｍｍ×１３．５ｍｍであった場
合、半導体素子１の図中左下を原点Ｏとして、縦方向お
よび横方向のサイズが１３．５ｍｍ×１３．５ｍｍ以下
で最大となるスクライブラインをスクライブラインＳＬ
−ｘ１、ＳＬ−ｘ２、…、ＳＬ−ｘｍおよびスクライブ
ラインＳＬ−ｙ１、ＳＬ−ｙ２、…、ＳＬ−ｙｎの中か
ら各々１本選択する。そして、これに沿って切断を行う
ことで、上記ＱＦＰ２０８ｐｉｎタイプのパッケージで
搭載可能な最大サイズに対応した半導体素子１を形成で
きるようになる。
０８ｐｉｎタイプのパッケージにおいて搭載可能な最大
チップサイズが１３．５ｍｍ×１３．５ｍｍであった場
合、半導体素子１の図中左下を原点Ｏとして、縦方向お
よび横方向のサイズが１３．５ｍｍ×１３．５ｍｍ以下
で最大となるスクライブラインをスクライブラインＳＬ
−ｘ１、ＳＬ−ｘ２、…、ＳＬ−ｘｍおよびスクライブ
ラインＳＬ−ｙ１、ＳＬ−ｙ２、…、ＳＬ−ｙｎの中か
ら各々１本選択する。そして、これに沿って切断を行う
ことで、上記ＱＦＰ２０８ｐｉｎタイプのパッケージで
搭載可能な最大サイズに対応した半導体素子１を形成で
きるようになる。
【００１５】また、この各スクライブラインＳＬ−ｘ
１、ＳＬ−ｘ２、…、ＳＬ−ｘｍおよびＳＬ−ｙ１、Ｓ
Ｌ−ｙ２、…、ＳＬ−ｙｎに沿ってボンディングパッド
Ｂが形成されている。このスクライブラインに沿って形
成されるボンディングパッドＢは、対応するスクライブ
ラインと垂直な方向に沿った各列毎に電気的に導通して
おり、どのスクライブラインで切断しても、外周におけ
る同じ位置のボンディングパッドＢは同じ機能（電気的
導通状態）を果たすようになっている。
１、ＳＬ−ｘ２、…、ＳＬ−ｘｍおよびＳＬ−ｙ１、Ｓ
Ｌ−ｙ２、…、ＳＬ−ｙｎに沿ってボンディングパッド
Ｂが形成されている。このスクライブラインに沿って形
成されるボンディングパッドＢは、対応するスクライブ
ラインと垂直な方向に沿った各列毎に電気的に導通して
おり、どのスクライブラインで切断しても、外周におけ
る同じ位置のボンディングパッドＢは同じ機能（電気的
導通状態）を果たすようになっている。
【００１６】つまり、評価対象となるパッケージで搭載
可能な最大サイズに合わせてスクライブライン群３から
最適なスクライブラインを選択し、それに沿って切断す
れば、その半導体素子１の外周に配置されるボンディン
グパッドＢを用いてワイヤーボンドするだけで、評価用
パターンとの導通を得ることができるようになる。
可能な最大サイズに合わせてスクライブライン群３から
最適なスクライブラインを選択し、それに沿って切断す
れば、その半導体素子１の外周に配置されるボンディン
グパッドＢを用いてワイヤーボンドするだけで、評価用
パターンとの導通を得ることができるようになる。
【００１７】また、本実施形態の半導体素子１では、評
価領域２以外にも、例えば、スクライブラインＳＬ−ｘ
１、ＳＬ−ｘ２、…、ＳＬ−ｘｍに対応して各々評価用
パターンＰ３が設けられている。このようにスクライブ
ラインＳＬ−ｘ１、ＳＬ−ｘ２、…、ＳＬ−ｘｍに対応
して各々評価用パターンＰ３が設けられていることで、
どのスクライブラインＳＬ−ｘ１、ＳＬ−ｘ２、…、Ｓ
Ｌ−ｘｍで切断を行っても、その切断部分（外周部分）
に必ず評価用パターンＰ３が配置されるようになる。
価領域２以外にも、例えば、スクライブラインＳＬ−ｘ
１、ＳＬ−ｘ２、…、ＳＬ−ｘｍに対応して各々評価用
パターンＰ３が設けられている。このようにスクライブ
ラインＳＬ−ｘ１、ＳＬ−ｘ２、…、ＳＬ−ｘｍに対応
して各々評価用パターンＰ３が設けられていることで、
どのスクライブラインＳＬ−ｘ１、ＳＬ−ｘ２、…、Ｓ
Ｌ−ｘｍで切断を行っても、その切断部分（外周部分）
に必ず評価用パターンＰ３が配置されるようになる。
【００１８】また、評価領域２の外側で半導体素子１の
図中下辺に沿った位置にも評価用パターンＰ２、Ｐ５が
設けられている。このように、評価領域２が配置される
隅部を構成する２辺に沿って設けられている評価用パタ
ーンでも、必ず半導体素子１の外周部分に配置されるよ
うになる。
図中下辺に沿った位置にも評価用パターンＰ２、Ｐ５が
設けられている。このように、評価領域２が配置される
隅部を構成する２辺に沿って設けられている評価用パタ
ーンでも、必ず半導体素子１の外周部分に配置されるよ
うになる。
【００１９】パッケージの評価を行う場合には、所定の
サイズに切断した半導体素子１をリードフレーム等の支
持部材に搭載し、各ボンディングパッドＢとリードフレ
ームのリードとをボンディングワイヤーで配線する。こ
の状態で半導体素子１およびボンディングワイヤーをモ
ールド樹脂等のパッケージで封止して製品と同じ形態に
する。
サイズに切断した半導体素子１をリードフレーム等の支
持部材に搭載し、各ボンディングパッドＢとリードフレ
ームのリードとをボンディングワイヤーで配線する。こ
の状態で半導体素子１およびボンディングワイヤーをモ
ールド樹脂等のパッケージで封止して製品と同じ形態に
する。
【００２０】その後、パッケージ評価のため、リードに
所定の電気信号を入力する。これによって、各評価パタ
ーンＰ１〜Ｐ５に電気信号が与えられ、その導通状態を
検知することによって、パッケージの影響（応力等）に
よる評価パターンＰ１〜Ｐ５の電気的特性を測定できる
ようになる。
所定の電気信号を入力する。これによって、各評価パタ
ーンＰ１〜Ｐ５に電気信号が与えられ、その導通状態を
検知することによって、パッケージの影響（応力等）に
よる評価パターンＰ１〜Ｐ５の電気的特性を測定できる
ようになる。
【００２１】ここで、本実施形態の半導体素子１に設け
られた評価用パターンＰ１〜Ｐ５について説明する。図
２は評価用パターンＰ１を説明する模式平面図である。
評価用パターンＰ２はアルミニウム配線の腐食評価（耐
湿性評価におけるアルミニウム配線の耐性評価）を行う
ためのものであり、１本の蛇行したパターンから構成さ
れている。
られた評価用パターンＰ１〜Ｐ５について説明する。図
２は評価用パターンＰ１を説明する模式平面図である。
評価用パターンＰ２はアルミニウム配線の腐食評価（耐
湿性評価におけるアルミニウム配線の耐性評価）を行う
ためのものであり、１本の蛇行したパターンから構成さ
れている。
【００２２】この評価用パターンＰ１では、その両端と
導通するリードＦ１とＦ２との間の電気抵抗値を測定す
る。電気抵抗値が一定の値を越えている場合には評価用
パターンＰ１に腐食が発生しているものと判断できるよ
うになる。なお、この評価用パターンＰ１におけるアル
ミニウム配線を保護するオーバーコートを除去しておく
ことで、より加速した環境下における評価が可能とな
る。
導通するリードＦ１とＦ２との間の電気抵抗値を測定す
る。電気抵抗値が一定の値を越えている場合には評価用
パターンＰ１に腐食が発生しているものと判断できるよ
うになる。なお、この評価用パターンＰ１におけるアル
ミニウム配線を保護するオーバーコートを除去しておく
ことで、より加速した環境下における評価が可能とな
る。
【００２３】図３は評価用パターンＰ２を説明する立体
模式図である。この評価用パターンＰ２は層間膜水分侵
入評価（耐湿性試験における層間膜への水分侵入を評
価）を行うものである。
模式図である。この評価用パターンＰ２は層間膜水分侵
入評価（耐湿性試験における層間膜への水分侵入を評
価）を行うものである。
【００２４】評価用パターンＰ２は、１層目アルミニウ
ム配線１Ｌ、２層目アルミニウム配線２Ｌ、３層目アル
ミニウム配線３Ｌから成り、各層の配線が各々櫛型のパ
ターンＰ２−１Ａ、Ｐ２−１Ｂ、Ｐ２−１ＣおよびＰ２
−２Ａ、Ｐ２−２Ｂ、Ｐ２−２ＣおよびＰ２−３Ａ、Ｐ
２−３Ｂ、Ｐ２−３Ｃを組み合わせたものとなってい
る。
ム配線１Ｌ、２層目アルミニウム配線２Ｌ、３層目アル
ミニウム配線３Ｌから成り、各層の配線が各々櫛型のパ
ターンＰ２−１Ａ、Ｐ２−１Ｂ、Ｐ２−１ＣおよびＰ２
−２Ａ、Ｐ２−２Ｂ、Ｐ２−２ＣおよびＰ２−３Ａ、Ｐ
２−３Ｂ、Ｐ２−３Ｃを組み合わせたものとなってい
る。
【００２５】層間膜水分侵入評価の方法としては２種類
あり、１つは水分侵入により隣接したアルミニウム配線
とのリークを検出するもの、もう１つは水分侵入による
アルミニウム配線の腐食を配線抵抗増大により検出する
ものである。
あり、１つは水分侵入により隣接したアルミニウム配線
とのリークを検出するもの、もう１つは水分侵入による
アルミニウム配線の腐食を配線抵抗増大により検出する
ものである。
【００２６】本実施形態では、評価用パターンＰ２を用
いて以下の測定を行い、層間膜水分侵入評価を行う。
いて以下の測定を行い、層間膜水分侵入評価を行う。
【００２７】(1) パターンＰ２−３Ｃの端部と導通する
リードＩ３とパターンＰ２−３Ａの端部と導通するリー
ドＩＡとがオープンであるか否か。 (2) パターンＰ２−３Ｃの端部と導通するリードＩ３と
パターンＰ２−３Ｂと導通するリードＩＢとがオープン
であるか否か。 (3) パターンＰ２−３Ｃの一端と導通するリードＩ３と
他端と導通するリードＩＣＭとがショートであるか否
か。 (4) パターンＰ２−２Ｃの端部と導通するリードＩ２と
パターンＰ２−３Ａの端部と導通するリードＩＡとがオ
ープンであるか否か。 (5) パターンＰ２−２Ｃの端部と導通するリードＩ２と
パターンＰ２−３Ｂと導通するリードＩＢとがオープン
であるか否か。 (6) パターンＰ２−２Ｃの一端と導通するリードＩ２と
他端と導通するリードＩＣＭとがショートであるか否
か。 (7) パターンＰ２−１Ｃの端部と導通するリードＩ１と
パターンＰ２−３Ａの端部と導通するリードＩＡとがオ
ープンであるか否か。 (8) パターンＰ２−１Ｃの端部と導通するリードＩ１と
パターンＰ２−３Ｂと導通するリードＩＢとがオープン
であるか否か。 (9) パターンＰ２−１Ｃの一端と導通するリードＩ１と
他端と導通するリードＩＣＭとがショートであるか否
か。 (10)パターンＰ２−３Ｃの端部と導通するリードＩ３と
パターンＰ２−２Ｃの端部と導通するリードＩ２とがオ
ープンであるか否か。 (11)パターンＰ２−２Ｃの端部と導通するリードＩ２と
パターンＰ２−１Ｃの端部と導通するリードＩ１とがオ
ープンであるか否か。
リードＩ３とパターンＰ２−３Ａの端部と導通するリー
ドＩＡとがオープンであるか否か。 (2) パターンＰ２−３Ｃの端部と導通するリードＩ３と
パターンＰ２−３Ｂと導通するリードＩＢとがオープン
であるか否か。 (3) パターンＰ２−３Ｃの一端と導通するリードＩ３と
他端と導通するリードＩＣＭとがショートであるか否
か。 (4) パターンＰ２−２Ｃの端部と導通するリードＩ２と
パターンＰ２−３Ａの端部と導通するリードＩＡとがオ
ープンであるか否か。 (5) パターンＰ２−２Ｃの端部と導通するリードＩ２と
パターンＰ２−３Ｂと導通するリードＩＢとがオープン
であるか否か。 (6) パターンＰ２−２Ｃの一端と導通するリードＩ２と
他端と導通するリードＩＣＭとがショートであるか否
か。 (7) パターンＰ２−１Ｃの端部と導通するリードＩ１と
パターンＰ２−３Ａの端部と導通するリードＩＡとがオ
ープンであるか否か。 (8) パターンＰ２−１Ｃの端部と導通するリードＩ１と
パターンＰ２−３Ｂと導通するリードＩＢとがオープン
であるか否か。 (9) パターンＰ２−１Ｃの一端と導通するリードＩ１と
他端と導通するリードＩＣＭとがショートであるか否
か。 (10)パターンＰ２−３Ｃの端部と導通するリードＩ３と
パターンＰ２−２Ｃの端部と導通するリードＩ２とがオ
ープンであるか否か。 (11)パターンＰ２−２Ｃの端部と導通するリードＩ２と
パターンＰ２−１Ｃの端部と導通するリードＩ１とがオ
ープンであるか否か。
【００２８】この評価用パターンＰ２は、スクライブラ
インに近いことから、層間膜への水分侵入評価を的確に
行うことが可能となる。
インに近いことから、層間膜への水分侵入評価を的確に
行うことが可能となる。
【００２９】図４は評価用パターンＰ３を説明する立体
模式図である。この評価用パターンＰ３は、アルミニウ
ム配線および層間膜腐食を評価するものである。
模式図である。この評価用パターンＰ３は、アルミニウ
ム配線および層間膜腐食を評価するものである。
【００３０】評価用パターンＰ３は、１層目アルミニウ
ム配線１Ｌ、２層目アルミニウム配線２Ｌ、３層目アル
ミニウム配線３Ｌから成り、各層３本のパターンＰ３−
１Ａ、Ｐ３−１Ｂ、Ｐ３−１ＣおよびＰ３−２Ａ、Ｐ３
−２Ｂ、Ｐ３−２ＣおよびＰ３−３Ａ、Ｐ３−３Ｂ、Ｐ
３−３Ｃから構成されている。
ム配線１Ｌ、２層目アルミニウム配線２Ｌ、３層目アル
ミニウム配線３Ｌから成り、各層３本のパターンＰ３−
１Ａ、Ｐ３−１Ｂ、Ｐ３−１ＣおよびＰ３−２Ａ、Ｐ３
−２Ｂ、Ｐ３−２ＣおよびＰ３−３Ａ、Ｐ３−３Ｂ、Ｐ
３−３Ｃから構成されている。
【００３１】本実施形態では、この評価用パターンＰ３
を用いて以下の測定を行う。
を用いて以下の測定を行う。
【００３２】(1) パターンＰ３−１Ａの端部およびパタ
ーンＰ３−３Ａの端部と各々導通するリードＭＡ１３と
パターンＰ３−２Ａの端部と導通するリードＭＡ２とが
オープンであるか否か。 (2) パターンＰ３−１Ｂの端部およびパターンＰ３−３
Ｂの端部と各々導通するリードＭＢ１３とパターンＰ３
−２Ｂの端部と導通するリードＭＢ２とがオープンであ
るか否か。 (3) パターンＰ３−１Ｃの端部およびパターンＰ３−３
Ｃの端部と各々導通するリードＭＣ１３とパターンＰ３
−２Ｃの端部と導通するリードＭＣ２とがオープンであ
るか否か。 (4) パターンＰ３−１Ａの端部およびパターンＰ３−３
Ａの端部と各々導通するリードＭＡ１３とパターンＰ３
−１Ｂの端部およびパターンＰ３−３Ｂの端部と各々導
通するリードＭＢ１３とがオープンであるか否か。 (5) パターンＰ３−２Ａの端部と導通するリードＭＡ２
とパターンＰ３−２Ｂの端部と導通するリードＭＢ２と
がオープンであるか否か。 (6) パターンＰ３−１Ｂの端部およびパターンＰ３−３
Ｂの端部と各々導通するリードＭＢ１３とパターンＰ３
−１Ｃの端部およびパターンＰ３−３Ｃの端部と各々導
通するリードＭＣ１３とがオープンであるか否か。 (7) パターンＰ３−２Ｂの端部と導通するリードＭＢ２
とパターンＰ３−２Ｃの端部と導通するリードＭＣ２と
がオープンであるか否か。
ーンＰ３−３Ａの端部と各々導通するリードＭＡ１３と
パターンＰ３−２Ａの端部と導通するリードＭＡ２とが
オープンであるか否か。 (2) パターンＰ３−１Ｂの端部およびパターンＰ３−３
Ｂの端部と各々導通するリードＭＢ１３とパターンＰ３
−２Ｂの端部と導通するリードＭＢ２とがオープンであ
るか否か。 (3) パターンＰ３−１Ｃの端部およびパターンＰ３−３
Ｃの端部と各々導通するリードＭＣ１３とパターンＰ３
−２Ｃの端部と導通するリードＭＣ２とがオープンであ
るか否か。 (4) パターンＰ３−１Ａの端部およびパターンＰ３−３
Ａの端部と各々導通するリードＭＡ１３とパターンＰ３
−１Ｂの端部およびパターンＰ３−３Ｂの端部と各々導
通するリードＭＢ１３とがオープンであるか否か。 (5) パターンＰ３−２Ａの端部と導通するリードＭＡ２
とパターンＰ３−２Ｂの端部と導通するリードＭＢ２と
がオープンであるか否か。 (6) パターンＰ３−１Ｂの端部およびパターンＰ３−３
Ｂの端部と各々導通するリードＭＢ１３とパターンＰ３
−１Ｃの端部およびパターンＰ３−３Ｃの端部と各々導
通するリードＭＣ１３とがオープンであるか否か。 (7) パターンＰ３−２Ｂの端部と導通するリードＭＢ２
とパターンＰ３−２Ｃの端部と導通するリードＭＣ２と
がオープンであるか否か。
【００３３】この評価用パターンＰ３は、スクライブラ
インに近いことから、アルミニウム配線および層間膜腐
食の評価を的確に行うことが可能となる。
インに近いことから、アルミニウム配線および層間膜腐
食の評価を的確に行うことが可能となる。
【００３４】図５は評価用パターンＰ４を説明する立体
模式図である。この評価用パターンＰ４は層間膜クラッ
ク、マイグレーションおよびオーバーコートクラックの
評価を行うものである。
模式図である。この評価用パターンＰ４は層間膜クラッ
ク、マイグレーションおよびオーバーコートクラックの
評価を行うものである。
【００３５】評価用パターンＰ４は、１層目アルミニウ
ム配線１Ｌ、２層目アルミニウム配線２Ｌ、３層目アル
ミニウム配線３Ｌから成り、各層の配線が各々最小線幅
から成る３本のパターンＰ４−１Ａ、Ｐ４−１Ｂ、Ｐ４
−１ＣおよびＰ４−２Ａ、Ｐ４−２Ｂ、Ｐ４−２Ｃおよ
びＰ４−３Ａ、Ｐ４−３Ｂ、Ｐ４−３Ｃから構成され、
かつ２層目アルミニウム配線２Ｌと３層目アルミニウム
配線３Ｌとの位置関係を１／２配線幅ずらして設け、通
常の回路パターンと比較して検出能力を高めるようにし
ている。なお、各パターンは図示しない位置でクランク
している。
ム配線１Ｌ、２層目アルミニウム配線２Ｌ、３層目アル
ミニウム配線３Ｌから成り、各層の配線が各々最小線幅
から成る３本のパターンＰ４−１Ａ、Ｐ４−１Ｂ、Ｐ４
−１ＣおよびＰ４−２Ａ、Ｐ４−２Ｂ、Ｐ４−２Ｃおよ
びＰ４−３Ａ、Ｐ４−３Ｂ、Ｐ４−３Ｃから構成され、
かつ２層目アルミニウム配線２Ｌと３層目アルミニウム
配線３Ｌとの位置関係を１／２配線幅ずらして設け、通
常の回路パターンと比較して検出能力を高めるようにし
ている。なお、各パターンは図示しない位置でクランク
している。
【００３６】本実施形態では、評価用パターンＰ４を用
いて以下の測定を行い、層間および配線間の評価を行
う。
いて以下の測定を行い、層間および配線間の評価を行
う。
【００３７】＜層間の評価＞ (1) パターンＰ４−１Ａ、Ｐ４−１Ｂ、Ｐ−１Ｃと導通
するリードＳ１／Ｓ１ＤとパターンＰ４−２Ａと導通す
るリードＳ２Ａ／Ｓ２ＡＤとがオープンであるか否か。 (2) パターンＰ４−１Ａ、Ｐ４−１Ｂ、Ｐ−１Ｃと導通
するリードＳ１／Ｓ１ＤとパターンＰ４−２Ｂと導通す
るリードＳ２Ｂ／Ｓ２ＢＤとがオープンであるか否か。 (3) パターンＰ４−１Ａ、Ｐ４−１Ｂ、Ｐ−１Ｃと導通
するリードＳ１／Ｓ１ＤとパターンＰ４−２Ｃと導通す
るリードＳ２Ｃ／Ｓ２ＣＤとがオープンであるか否か。 (4) パターンＰ４−２Ａと導通するリードＳ２Ａ／Ｓ２
ＡＤとパターンＰ４−３Ａと導通するリードＳ３Ａ／Ｓ
３ＡＤとがオープンであるか否か。 (5) パターンＰ４−２Ｂと導通するリードＳ２Ｂ／Ｓ２
ＢＤとパターンＰ４−３Ｂと導通するリードＳ３Ｂ／Ｓ
３ＢＤとがオープンであるか否か。 (6) パターンＰ４−２Ｃと導通するリードＳ２Ｃ／Ｓ２
ＣＤとパターンＰ４−３Ｃと導通するリードＳ３Ｃ／Ｓ
３ＣＤとがオープンであるか否か。
するリードＳ１／Ｓ１ＤとパターンＰ４−２Ａと導通す
るリードＳ２Ａ／Ｓ２ＡＤとがオープンであるか否か。 (2) パターンＰ４−１Ａ、Ｐ４−１Ｂ、Ｐ−１Ｃと導通
するリードＳ１／Ｓ１ＤとパターンＰ４−２Ｂと導通す
るリードＳ２Ｂ／Ｓ２ＢＤとがオープンであるか否か。 (3) パターンＰ４−１Ａ、Ｐ４−１Ｂ、Ｐ−１Ｃと導通
するリードＳ１／Ｓ１ＤとパターンＰ４−２Ｃと導通す
るリードＳ２Ｃ／Ｓ２ＣＤとがオープンであるか否か。 (4) パターンＰ４−２Ａと導通するリードＳ２Ａ／Ｓ２
ＡＤとパターンＰ４−３Ａと導通するリードＳ３Ａ／Ｓ
３ＡＤとがオープンであるか否か。 (5) パターンＰ４−２Ｂと導通するリードＳ２Ｂ／Ｓ２
ＢＤとパターンＰ４−３Ｂと導通するリードＳ３Ｂ／Ｓ
３ＢＤとがオープンであるか否か。 (6) パターンＰ４−２Ｃと導通するリードＳ２Ｃ／Ｓ２
ＣＤとパターンＰ４−３Ｃと導通するリードＳ３Ｃ／Ｓ
３ＣＤとがオープンであるか否か。
【００３８】＜配線間の評価＞ (1) パターンＰ４−３Ｂと導通するリードＳ３Ｂ／Ｓ３
ＢＤとパターンＰ４−３Ａと導通するリードＳ３Ａ／Ｓ
３ＡＤとがオープンであるか否か。 (2) パターンＰ４−３Ｂと導通するリードＳ３Ｂ／Ｓ３
ＢＤとパターンＰ４−３Ｃと導通するリードＳ３Ｃ／Ｓ
３ＣＤとがオープンであるか否か。 (3) パターンＰ４−２Ｂと導通するリードＳ２Ｂ／Ｓ２
ＢＤとパターンＰ４−２Ａと導通するリードＳ２Ａ／Ｓ
２ＡＤとがオープンであるか否か。 (4) パターンＰ４−２Ｂと導通するリードＳ２Ｂ／Ｓ２
ＢＤとパターンＰ４−２Ｃと導通するリードＳ２Ｃ／Ｓ
２ＣＤとがオープンであるか否か。 (5) パターンＰ４−３Ａの両端と導通とリードＳ３Ａと
リードＳ３ＡＤとがショートであるか否か。 (6) パターンＰ４−３Ｂの両端と導通とリードＳ３Ｂと
リードＳ３ＢＤとがショートであるか否か。 (7) パターンＰ４−３Ｃの両端と導通とリードＳ３Ｃと
リードＳ３ＣＤとがショートであるか否か。 (8) パターンＰ４−２Ａの両端と導通とリードＳ２Ａと
リードＳ２ＡＤとがショートであるか否か。 (9) パターンＰ４−２Ｂの両端と導通とリードＳ２Ｂと
リードＳ２ＢＤとがショートであるか否か。 (10)パターンＰ４−２Ｃの両端と導通とリードＳ２Ｃと
リードＳ２ＣＤとがショートであるか否か。 (11)パターンＰ４−１Ａ、Ｐ４−１Ｂ、Ｐ−１Ｃの各両
端と導通するリードＳ１とリードＳ１Ｄとがショートで
あるか否か。
ＢＤとパターンＰ４−３Ａと導通するリードＳ３Ａ／Ｓ
３ＡＤとがオープンであるか否か。 (2) パターンＰ４−３Ｂと導通するリードＳ３Ｂ／Ｓ３
ＢＤとパターンＰ４−３Ｃと導通するリードＳ３Ｃ／Ｓ
３ＣＤとがオープンであるか否か。 (3) パターンＰ４−２Ｂと導通するリードＳ２Ｂ／Ｓ２
ＢＤとパターンＰ４−２Ａと導通するリードＳ２Ａ／Ｓ
２ＡＤとがオープンであるか否か。 (4) パターンＰ４−２Ｂと導通するリードＳ２Ｂ／Ｓ２
ＢＤとパターンＰ４−２Ｃと導通するリードＳ２Ｃ／Ｓ
２ＣＤとがオープンであるか否か。 (5) パターンＰ４−３Ａの両端と導通とリードＳ３Ａと
リードＳ３ＡＤとがショートであるか否か。 (6) パターンＰ４−３Ｂの両端と導通とリードＳ３Ｂと
リードＳ３ＢＤとがショートであるか否か。 (7) パターンＰ４−３Ｃの両端と導通とリードＳ３Ｃと
リードＳ３ＣＤとがショートであるか否か。 (8) パターンＰ４−２Ａの両端と導通とリードＳ２Ａと
リードＳ２ＡＤとがショートであるか否か。 (9) パターンＰ４−２Ｂの両端と導通とリードＳ２Ｂと
リードＳ２ＢＤとがショートであるか否か。 (10)パターンＰ４−２Ｃの両端と導通とリードＳ２Ｃと
リードＳ２ＣＤとがショートであるか否か。 (11)パターンＰ４−１Ａ、Ｐ４−１Ｂ、Ｐ−１Ｃの各両
端と導通するリードＳ１とリードＳ１Ｄとがショートで
あるか否か。
【００３９】図６は評価用パターンＰ５を説明する立体
模式図である。この評価用パターンＰ５はアルミニウム
配線のスライドを評価するものである。アルミニウム配
線のスライドとは、パッケージからの応力によってアル
ミニウム配線の位置がスライドして隣接パターンとの接
触や断線を起こす現象である。
模式図である。この評価用パターンＰ５はアルミニウム
配線のスライドを評価するものである。アルミニウム配
線のスライドとは、パッケージからの応力によってアル
ミニウム配線の位置がスライドして隣接パターンとの接
触や断線を起こす現象である。
【００４０】この評価用パターンＰ５としては、アルミ
ニウム配線のスライドが容易に起こるよう太めの配線幅
を有するものを２本平行に配置し、その配線間に細めの
配線を挿入する構成となっている。
ニウム配線のスライドが容易に起こるよう太めの配線幅
を有するものを２本平行に配置し、その配線間に細めの
配線を挿入する構成となっている。
【００４１】すなわち、図６に示すように、配線用パタ
ーンＰ５は、２層目アルミニウム配線２Ｌと３層目アル
ミニウム配線３Ｌから成り、各層の配線においてパター
ンＰ５−２Ａ、Ｐ５−２ＣおよびＰ５−３Ａ、Ｐ５−３
Ｃで上記太めの配線、パターンＰ５−２ＢおよびＰ５−
３Ｂで上記細めの配線となっている。
ーンＰ５は、２層目アルミニウム配線２Ｌと３層目アル
ミニウム配線３Ｌから成り、各層の配線においてパター
ンＰ５−２Ａ、Ｐ５−２ＣおよびＰ５−３Ａ、Ｐ５−３
Ｃで上記太めの配線、パターンＰ５−２ＢおよびＰ５−
３Ｂで上記細めの配線となっている。
【００４２】本実施形態では、評価用パターンＰ５を用
いて以下の測定を行い、アルミニウム配線のスライド評
価を行う。
いて以下の測定を行い、アルミニウム配線のスライド評
価を行う。
【００４３】＜層間の評価＞ (1) パターンＰ５−２Ａの端部と導通するリードＡ２Ａ
とパターンＰ５−３Ａの端部と導通するリードＡ３Ａと
がオープンであるか否か。 (2) パターンＰ５−２Ｂの端部と導通するリードＡ２Ｂ
とパターンＰ５−３Ｂの端部と導通するリードＡ３Ｂと
がオープンであるか否か。 (3) パターンＰ５−２Ｃの端部と導通するリードＡ２Ｃ
とパターンＰ５−３Ｃの端部と導通するリードＡ３Ｃと
がオープンであるか否か。 (4) パターンＰ５−２Ｂの端部と導通するリードＡ２Ｂ
とパターンＰ５−３Ａの端部と導通するリードＡ３Ａと
がオープンであるか否か。 (5) パターンＰ５−２Ｂの端部と導通するリードＡ２Ｂ
とパターンＰ５−３Ｃの端部と導通するリードＡ３Ｃと
がオープンであるか否か。 (6) パターンＰ５−２Ｃの端部と導通するリードＡ２Ｃ
とパターンＰ５−３Ｂの端部と導通するリードＡ３Ｂと
がオープンであるか否か。 (7) パターンＰ５−２Ａの端部と導通するリードＡ２Ａ
とパターンＰ５−３Ｂの端部と導通するリードＡ３Ｂと
がオープンであるか否か。
とパターンＰ５−３Ａの端部と導通するリードＡ３Ａと
がオープンであるか否か。 (2) パターンＰ５−２Ｂの端部と導通するリードＡ２Ｂ
とパターンＰ５−３Ｂの端部と導通するリードＡ３Ｂと
がオープンであるか否か。 (3) パターンＰ５−２Ｃの端部と導通するリードＡ２Ｃ
とパターンＰ５−３Ｃの端部と導通するリードＡ３Ｃと
がオープンであるか否か。 (4) パターンＰ５−２Ｂの端部と導通するリードＡ２Ｂ
とパターンＰ５−３Ａの端部と導通するリードＡ３Ａと
がオープンであるか否か。 (5) パターンＰ５−２Ｂの端部と導通するリードＡ２Ｂ
とパターンＰ５−３Ｃの端部と導通するリードＡ３Ｃと
がオープンであるか否か。 (6) パターンＰ５−２Ｃの端部と導通するリードＡ２Ｃ
とパターンＰ５−３Ｂの端部と導通するリードＡ３Ｂと
がオープンであるか否か。 (7) パターンＰ５−２Ａの端部と導通するリードＡ２Ａ
とパターンＰ５−３Ｂの端部と導通するリードＡ３Ｂと
がオープンであるか否か。
【００４４】＜配線間の評価＞ (1) パターンＰ５−３Ｂの両端と導通するリードＡ３Ｂ
とリードＡ３ＢＤとがショートであるか否か。 (2) パターンＰ５−２Ｂの両端と導通するリードＡ２Ｂ
とリードＡ２ＢＤとがショートであるか否か。 (3) パターンＰ５−３Ｂの端部と導通するリードＡ３Ｂ
とパターンＰ５−３Ｃの端部と導通するリードＡ３ＣＤ
とがオープンであるか否か。 (4) パターンＰ５−３Ｂの端部と導通するリードＡ３Ｂ
とパターンＰ５−３Ａの端部と導通するリードＡ３ＡＤ
とがオープンであるか否か。 (5) パターンＰ５−２Ｂの端部と導通するリードＡ２Ｂ
とパターンＰ５−２Ｃの端部と導通するリードＡ２ＣＤ
とがオープンであるか否か。 (6) パターンＰ５−２Ｂの端部と導通するリードＡ２Ｂ
とパターンＰ５−２Ａの端部と導通するリードＡ２ＡＤ
とがオープンであるか否か。
とリードＡ３ＢＤとがショートであるか否か。 (2) パターンＰ５−２Ｂの両端と導通するリードＡ２Ｂ
とリードＡ２ＢＤとがショートであるか否か。 (3) パターンＰ５−３Ｂの端部と導通するリードＡ３Ｂ
とパターンＰ５−３Ｃの端部と導通するリードＡ３ＣＤ
とがオープンであるか否か。 (4) パターンＰ５−３Ｂの端部と導通するリードＡ３Ｂ
とパターンＰ５−３Ａの端部と導通するリードＡ３ＡＤ
とがオープンであるか否か。 (5) パターンＰ５−２Ｂの端部と導通するリードＡ２Ｂ
とパターンＰ５−２Ｃの端部と導通するリードＡ２ＣＤ
とがオープンであるか否か。 (6) パターンＰ５−２Ｂの端部と導通するリードＡ２Ｂ
とパターンＰ５−２Ａの端部と導通するリードＡ２ＡＤ
とがオープンであるか否か。
【００４５】図７はボンディング評価を行うための回路
概念図である。ボンディング評価においては、半導体素
子１の外周全てに配置した最小寸法のボンディングパッ
ドＢ（図１参照）にボンディングワイヤーを接続して導
通検査を行う。
概念図である。ボンディング評価においては、半導体素
子１の外周全てに配置した最小寸法のボンディングパッ
ドＢ（図１参照）にボンディングワイヤーを接続して導
通検査を行う。
【００４６】例えば、図７に示す回路では、１層目アル
ミニウム配線１Ｌと導通する入力のリードと入力の
リードとが、各々接続されたボンディングワイヤー（図
示せず）およびボンディングパッドＢ（図１参照）を介
して内部回路で接続されている。したがって、この導通
状態を検査することで、ボンディングワイヤーとボンデ
ィングパッドＢとが接触不良を起こしていないかや、２
層目アルミニウム配線２Ｌと導通する信号線ＶＳＳ、電
源線ＶＤＤとショートしていないかを検査できる。
ミニウム配線１Ｌと導通する入力のリードと入力の
リードとが、各々接続されたボンディングワイヤー（図
示せず）およびボンディングパッドＢ（図１参照）を介
して内部回路で接続されている。したがって、この導通
状態を検査することで、ボンディングワイヤーとボンデ
ィングパッドＢとが接触不良を起こしていないかや、２
層目アルミニウム配線２Ｌと導通する信号線ＶＳＳ、電
源線ＶＤＤとショートしていないかを検査できる。
【００４７】ボンディング評価は以下の測定方法によっ
て行う。
て行う。
【００４８】(1) 入力のリードと入力のリードとが
ショートしているか否か。 (2) 入力のリードおよび入力のリードと電源線ＶＤ
Ｄとがオープンであるか否か。 (3) 入力のリードおよび入力のリードと信号線ＶＳ
Ｓとがオープンであるか否か。
ショートしているか否か。 (2) 入力のリードおよび入力のリードと電源線ＶＤ
Ｄとがオープンであるか否か。 (3) 入力のリードおよび入力のリードと信号線ＶＳ
Ｓとがオープンであるか否か。
【００４９】このように、各種の評価用パターンＰ１〜
Ｐ５を用いて導通状態等を検査することにより、評価対
象となるパッケージから内部の半導体素子１へ与えられ
る影響すなわち回路パターンへの電気的特性の影響を検
査することができ、パッケージの評価を行うことができ
るようになる。
Ｐ５を用いて導通状態等を検査することにより、評価対
象となるパッケージから内部の半導体素子１へ与えられ
る影響すなわち回路パターンへの電気的特性の影響を検
査することができ、パッケージの評価を行うことができ
るようになる。
【００５０】なお、上記説明した各種の評価用パッケー
ジＰ１〜Ｐ５のパターン形状は一例であり、本発明はこ
れに限定されるものではない。
ジＰ１〜Ｐ５のパターン形状は一例であり、本発明はこ
れに限定されるものではない。
【００５１】また、図１に示す半導体素子１のスクライ
ブライン群３では、評価領域２の図中横方向の辺と図中
縦方向の辺との各々に略平行となるスクライブラインＳ
Ｌ−ｘ１、ＳＬ−ｘ２、…、ＳＬ−ｘｍおよびスクライ
ブラインＳＬ−ｙ１、ＳＬ−ｙ２、…、ＳＬ−ｙｎを備
えている例を示したが、いずれか一方の辺にのみ略平行
となるスクライブラインを備えたスクライブライン群３
であってもよい。
ブライン群３では、評価領域２の図中横方向の辺と図中
縦方向の辺との各々に略平行となるスクライブラインＳ
Ｌ−ｘ１、ＳＬ−ｘ２、…、ＳＬ−ｘｍおよびスクライ
ブラインＳＬ−ｙ１、ＳＬ−ｙ２、…、ＳＬ−ｙｎを備
えている例を示したが、いずれか一方の辺にのみ略平行
となるスクライブラインを備えたスクライブライン群３
であってもよい。
【００５２】これによって、縦長サイズや横長サイズの
パッケージを評価する際に使用する半導体素子１をウエ
ハ等の半導体基板上に歩留りよく形成できるようにな
る。
パッケージを評価する際に使用する半導体素子１をウエ
ハ等の半導体基板上に歩留りよく形成できるようにな
る。
【００５３】
【発明の効果】以上説明したように、本発明のパッケー
ジ評価用の半導体素子によれば次のような効果がある。
すなわち、パッケージの構成材料の変更や外形寸法の変
更、もしくは製造方法の変更、製造場所の変更等を行っ
た際に必要なパッケージ評価で、そのパッケージに収納
する適切な大きさの半導体素子を切断するスクライブラ
インの選択のみで形成することが可能となる。
ジ評価用の半導体素子によれば次のような効果がある。
すなわち、パッケージの構成材料の変更や外形寸法の変
更、もしくは製造方法の変更、製造場所の変更等を行っ
た際に必要なパッケージ評価で、そのパッケージに収納
する適切な大きさの半導体素子を切断するスクライブラ
インの選択のみで形成することが可能となる。
【００５４】これにより、パッケージの評価試験にかか
る時間を短縮することが可能となり、半導体装置におけ
る製造期間短縮および製造コストの低減を図ることが可
能となる。
る時間を短縮することが可能となり、半導体装置におけ
る製造期間短縮および製造コストの低減を図ることが可
能となる。
【００５５】また、異なるパッケージを評価する場合で
も同じ評価用パターンが形成された半導体素子を用いる
ことができ、定量的な特性評価を行うことが可能となる
とともに、評価のばらつきを抑制して信頼性試験の精度
を向上させることが可能となる。
も同じ評価用パターンが形成された半導体素子を用いる
ことができ、定量的な特性評価を行うことが可能となる
とともに、評価のばらつきを抑制して信頼性試験の精度
を向上させることが可能となる。
【図１】本実施形態における半導体素子を説明する概略
平面図である。
平面図である。
【図２】評価用パターンＰ１を説明する模式平面図であ
る。
る。
【図３】評価用パターンＰ２を説明する立体模式図であ
る。
る。
【図４】評価用パターンＰ３を説明する立体模式図であ
る。
る。
【図５】評価用パターンＰ４を説明する立体模式図であ
る。
る。
【図６】評価用パターンＰ５を説明する立体模式図であ
る。
る。
【図７】ボンディング評価を行うための回路概念図であ
る。
る。
１…半導体素子、２…評価領域、３…スクライブライン
群、Ｐ１〜Ｐ５…評価用パターン
群、Ｐ１〜Ｐ５…評価用パターン
Claims (3)
- 【請求項１】 評価対象となるパッケージの内部に収納
され、そのパッケージによる影響を電気的に評価するた
めの評価用パターンが形成されている略四角形の評価領
域と、 前記評価領域の外周を構成する少なくとも１辺と略平行
で、その辺と垂直な方向に所定の間隔で複数本のスクラ
イブラインが設けられているスクライブライン群とを備
えていることを特徴とするパッケージ評価用の半導体素
子。 - 【請求項２】 前記複数本のスクライブラインに対応し
て各々評価用パターンが設けられていることを特徴とす
る請求項１記載のパッケージ評価用の半導体素子。 - 【請求項３】 前記評価領域は、略四角形から成る半導
体素子本体の隅部に配置されていることを特徴とする請
求項１記載のパッケージ評価用の半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9218389A JPH1167862A (ja) | 1997-08-13 | 1997-08-13 | パッケージ評価用の半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9218389A JPH1167862A (ja) | 1997-08-13 | 1997-08-13 | パッケージ評価用の半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167862A true JPH1167862A (ja) | 1999-03-09 |
Family
ID=16719149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9218389A Pending JPH1167862A (ja) | 1997-08-13 | 1997-08-13 | パッケージ評価用の半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167862A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227191A (ja) * | 2007-03-13 | 2008-09-25 | Seiko Npc Corp | 半導体回路のパッケージ評価用ウェハ |
| JP2009054762A (ja) * | 2007-08-27 | 2009-03-12 | Denso Corp | 半導体装置の多層配線構造及び多層配線を有する半導体装置の水分検出方法 |
| US9177887B2 (en) | 2013-02-26 | 2015-11-03 | Samsung Electronics Co., Ltd. | Semiconductor test device and method for fabricating the same |
-
1997
- 1997-08-13 JP JP9218389A patent/JPH1167862A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227191A (ja) * | 2007-03-13 | 2008-09-25 | Seiko Npc Corp | 半導体回路のパッケージ評価用ウェハ |
| JP2009054762A (ja) * | 2007-08-27 | 2009-03-12 | Denso Corp | 半導体装置の多層配線構造及び多層配線を有する半導体装置の水分検出方法 |
| US9177887B2 (en) | 2013-02-26 | 2015-11-03 | Samsung Electronics Co., Ltd. | Semiconductor test device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157046A (en) | Semiconductor reliability test chip | |
| US7105856B1 (en) | Test key having a chain circuit and a kelvin structure | |
| US9502378B1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
| US4933635A (en) | In-line process monitors for thin film wiring | |
| GB2353401A (en) | An integrated circuit package incorporating a capacitive sensor probe | |
| JPH07193108A (ja) | 半導体チップ及びそのクラック検出方法 | |
| US7701072B2 (en) | Semiconductor device and manufacturing method therefor | |
| JPH1167862A (ja) | パッケージ評価用の半導体素子 | |
| US5085084A (en) | Method and apparatus for testing lead bonds and detecting failure | |
| KR100638042B1 (ko) | 캘빈 저항 검사용 패턴 및 이 패턴이 형성된 반도체 장치 | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JPS6231148A (ja) | 半導体装置 | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| JPH0519010A (ja) | 樹脂封止半導体評価用チツプ | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| KR100774623B1 (ko) | 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴 | |
| JPH06249906A (ja) | 端子接続試験用のダミーチップ | |
| KR100683385B1 (ko) | 반도체 소자 결함 모니터링 복합 패턴 | |
| JPH02284439A (ja) | 半導体装置およびその検査方法 | |
| Hullinger et al. | Evaluation of a plastic encapsulated package using a scalable thermal mechanical test chip | |
| JPS58178531A (ja) | 半導体封止樹脂評価用チツプ | |
| KR20010064393A (ko) | 메모리 모듈의 테스트 방법 | |
| KR20110052047A (ko) | 구리 배선을 포함한 반도체 장치 내 테스트 회로 | |
| Duffalo et al. | A scalable thermal mechanical test chip for package characterization and qualifications |