JPH1167948A - 半導体パッケージ及びパッケージトレイ - Google Patents

半導体パッケージ及びパッケージトレイ

Info

Publication number
JPH1167948A
JPH1167948A JP9214476A JP21447697A JPH1167948A JP H1167948 A JPH1167948 A JP H1167948A JP 9214476 A JP9214476 A JP 9214476A JP 21447697 A JP21447697 A JP 21447697A JP H1167948 A JPH1167948 A JP H1167948A
Authority
JP
Japan
Prior art keywords
package
semiconductor package
semiconductor
tray
outer leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9214476A
Other languages
English (en)
Inventor
Koichi Yamada
宏一 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9214476A priority Critical patent/JPH1167948A/ja
Publication of JPH1167948A publication Critical patent/JPH1167948A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置からのアウターリード端子の機械
的強度及び耐久性ならびにパッケージの熱特性を向上さ
せることのできる表面実装タイプの半導体パッケージを
実現する。 【解決手段】 実装ボード7に実装された半導体パッケ
ージ1の底面には、複数の突起部2が付いている。この
高さはスタンドオフ3と同一であり、実装ボード7の表
面にアウターリード6とともに同じ面で接触する。パッ
ケージ1をアウターリード6と突起部2で支えることに
より、パッケージ1の表面からかかる荷重をアウターリ
ード6と突起部2で分散して支えることができる。これ
により、機械的強度や、耐久性を向上し、さらに、表面
積が増えることにより熱的特性も改善できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面実装型の半導
体装置(LSI)のパッケージ構造及びこれを搬送する
ためのパッケージトレイに関し、特に、LSIからのア
ウターリード端子の機械的強度及び耐久性ならびにパッ
ケージの熱特性を向上させることのできる表面実装型の
半導体パッケージ構造に関する。
【0002】
【従来の技術】図4は、近年の表面実装タイプの半導体
集積回路パッケージ1の構成を示す側面図であり、実装
ボード7の上にスタンドオフ3と呼ばれる高さを保って
実装されている。これはアウターリード4を曲げること
により保っているわけであるが、パッケージ1をこのア
ウターリード4の曲げにより支えていることになる。
【0003】このスタンドオフ3の目的は、ボード上に
半導体集積回路等をハンダ等により表面実装した後に洗
浄する際、半導体集積回路の底面に空間を空ける事によ
り洗浄剤がその空間を通り抜けゴミ等を流す役割をも
つ。さらに、実使用時に空気の流れを作れば熱の除去に
も効果があるように設けられている。
【0004】近年、半導体集積回路は、チップサイズの
増大、機能の増加によりLSIの端子数が非常に多くな
ってきている。表面実装のプラスティックタイプのQF
P(PQFP)においては340ピン以上のものが出て
きている。そのため、外部端子リードのピッチは0.5
mmから0.4mmへとさらに狭くなってきている。さ
らに、プラスティックタイプのパッケージは比較的安価
で、用途はあらゆる装置に入り込んでいるが、安価な一
方でプラスティックパッケージの弱点は熱の放射能力が
低いことが挙げられる。
【0005】そのため、近年は、Fe−Niから銅(C
u)の組成をもつリードフレーム(L/F)へ多くが移
行している。そのため、ピン強度の面からみれば非常に
曲がりやすく、製品組立て時や納入時およびユーザーで
の実装時そして実装後の状態によりさらに曲がりやすく
なっている。
【0006】また、表面実装後のパッケージ上部表面を
積極的に利用しようとする動きもあり、アウターリード
にかかる負担は大きくなる傾向がある。その一つに上部
表面にさらにヒートシンクを付け、発生する熱を逃がす
構造、さらにアイスキャップと呼ばれる柔軟構造の冷却
物を被せる構造、そして強制ファンを取り付ける構造な
どである。
【0007】また、特開平8−130273号公報にあ
るように、アウターリード部の曲がりをバンパ部を用い
る事により防ぐ手だても存在する。この従来例の特徴
は、組立て時、搬送時及び実装時のリードの曲がりをコ
ーナーのバンパ部がカバーし、曲がりなどを未然に防ぐ
のが目的であり、実装後のアウターリードの強度・耐久
性・曲がりについては言及していない。
【0008】このように、表面実装タイプの半導体集積
回路にかかる機械的負荷は、今後も大きくなる事が予想
されるが、現状では効果的な提案が成されていない。
【0009】
【発明が解決しようとする課題】従来、半導体パッケー
ジは、基板との間に、スタンドオフと言う1mm前後の
空間を持っていたため、ピンの耐強度以上が加われば、
必然的にピンが曲がるという欠点がある。
【0010】近年の半導体の進歩は目覚しく、数百万ト
ランジスタを超える製品も出てきている。このため、発
熱を押さえる技術もしくは発熱を逃がす技術の一つとし
てパッケージ上面にヒートシンク等の構造物を取り付け
る構成が実施されている。このため、製品上部からの大
きな荷重が、実装後も加わる。
【0011】この荷重を支えてスタンドオフを保つため
に、従来は、アウターリードのみがスタンドオフを支持
しているため、アウターリードへ全ての機械的圧力(捩
じれ、押し)が加わる。その結果、弱いアウターリード
を中心に経年変化を起こすなどにより、曲がりや、捩じ
れを生じ、ひいては切断にいたるという解決すべき課題
がある。
【0012】[発明の目的]本発明の目的は、機械的圧
力が加わっても、アウターリードが曲がりにくい構造の
半導体パッケージを実現することにある。
【0013】また、半導体装置からのアウターリード端
子の機械的強度、及び耐久性、ならびにパッケージの熱
特性を向上させることのできる表面実装タイプの半導体
パッケージを実現することにある。
【0014】
【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、半導体パッケージの構成
において、スタンドオフに相当する高さの複数の突起部
を底面に具備したことを特徴とする半導体パッケージを
提供するものである。
【0015】また、前記突起部は、円錐台形状、又は角
錐台形状、又は樹脂封入射出方向に平行な長辺を有する
直方体形状であることを特徴とする。
【0016】また、本発明のパッケージトレイは、上記
半導体パッケージを載せるパッケージトレイにおいて、
上記突起部が嵌合する凹部を有することを特徴とする。
【0017】[作用]本発明によれば、スタンドオフに
相当する突起部をパッケージ自身に持たせることによ
り、圧力、捩じれをこの突起部で受けるようにし、圧力
の分散をすることができる。
【0018】さらに、突起部を設ける事により表面積を
増やす事が出来るため、熱的特性(放熱特性)改善する
事も出来る。
【0019】また、前記突起部は、円錐台形状、又は角
錐台形状、又は樹脂封入射出方向に平行な長辺を有する
直方体形状とすることにより、樹脂封入時のボイドの発
生を抑えることができる。
【0020】また、上記半導体パッケージを載せるパッ
ケージトレイに、上記突起部が嵌合する凹部を備えるこ
とにより、搬送中にも、半導体パッケージを、しっかり
と固定することができるため、搬送中にアウターリード
が曲がることを防止することができる。
【0021】[本発明の従来技術に対する相違点]従来
は、外部リードのスタンドオフは、アウターリード自身
で作り、ハンダ等による実装後も、パッケージは、基板
面との間をアウターリードにより形成される空間を介し
て支えられていた。本発明は、表面実装タイプのアウタ
ーリードのスタンドオフに相当する高さの突起をパッケ
ージ本体に持つため、アウターリードとパッケージ底面
の突起部の両方で支えることができ、負荷を分散するこ
とができる。
【0022】本発明は、表面実装の半導体パッケージ底
面にスタンドオフの高さに相当する複数の突起部を設け
る。製法としては、樹脂封入時に用いる従来の金型の、
突起部に相当する場所に加工を加えれば容易に可能であ
る。
【0023】本発明によれば、アウターリードにかかる
負担が軽減されるため、安価なプラスティック表面実装
タイプのLSIにおいてもH/S(ヒートシンク)など
が付けられるようになる。
【0024】特に、H/S(ヒートシンク)の場合は、
単純に樹脂でパッケージ上部と固定される場合もある
が、さらに筐体とのネジ止めまで行う場合がある。この
ような場合、パッケージには垂直方向の力が加わり、従
来は、それがLSIのピン(アウターリード)に直接伝
わり、ピン曲がり、ピン折れを生じていた。
【0025】
【実施例】
[実施例1]図1は、本実施例の平面図及び側面図をと
もに示した構造図である。
【0026】図1において、本実施例ではパッケージ1
の底面に6つの突起部2を持っており、実装ボード7の
表面に実装されている。アウターリード6とパッケージ
1の底面とでスタンドオフ3を作り出している。突起部
2は円錐台の形を持ち、その高さはパッケージ1とアウ
ターリード6で形成されるスタンドオフ3の高さと同一
である。
【0027】通常、樹脂封入は、パッケージ1の1つの
コーナー部から入り、対角線上のコーナー部から押し出
されるようにする。従って、本実施例のように、円柱構
造でなく、円錐台構造とすることにより、パッケージを
樹脂で封入する際の突起部6周辺での樹脂封入速度の非
連続性を避けることができ、これにより、パッケージ表
面の穴(ボイド)の発生を極力低くすることができる。
【0028】このようにして作られた突起部2はアウタ
ーリード6とともにパッケージ1の表面から荷重を分散
して受ける。
【0029】[実施例2]図2は、本実施例の平面図及
び側面図をともに示した構造図である。
【0030】図2において、第2の本発明の実施例を説
明する。本実施例ではパッケージ11の底面に6つの突
起部12を持っている。この突起部は角錐台の形をも
ち、その高さはパッケージ11のもつスタンドオフ13
の高さと同一である。
【0031】この例では突起部12の形状を角錐台とし
たが、実施例1でも述べたように、樹脂封入時のボイド
を避けるため、射出速度を弱める必要がある。
【0032】[実施例3]図3は、本実施例の平面図及
び側面図をともに示した構造図である。
【0033】図3において、第3の本発明の実施例を説
明する。本実施例ではパッケージ21の底面に4つの突
起部22を持っている。この突起部22は直方体に近い
形をもち、その高さはパッケージ21のもつスタンドオ
フ23の高さと同一である。
【0034】この形状及び配置は、色々なものが考えら
れるが、ポイントは、樹脂の封入射出方向に対して抵抗
の少ない形状や角度とすることであり、例えば、図3に
示すように、直方体を、その長辺方向が樹脂封入射出方
向に対して平行に配置することが好ましい。
【0035】また、この方式の場合は、周辺雰囲気との
広い接触面ができるため、数多く備えれば、放熱フィン
構成と同じになり、放熱効果(熱特性)を向上させるこ
とができる。
【0036】[実施例4]さらに、半導体集積回路のパ
ッケージを搬送する場合を考えれば、パッケージトレイ
にパッケージの突起部と同様な形状の凹みを付ければ、
互いに嵌合し、容易に移動出来ない事から、アウターリ
ードの、搬送中の曲がりを予防できる。
【0037】
【発明の効果】以上、説明したように、本発明によれ
ば、半導体集積回路のパッケージを、スタンドオフを保
って支える手段として、アウターリードのみならず、パ
ッケージの底面の突起部を備えたことにより、パッケー
ジ上部からの荷重に対して、より耐える事が可能となっ
た。
【0038】また、突起部を付ける事により表面積が増
えたことにより、熱的特性(一般にケースの熱抵抗を下
げる事)が向上する。
【0039】さらに、半導体集積回路のパッケージを搬
送する場合を考えれば、パッケージトレイにパッケージ
の突起部と同様な形状の凹みを付ければ、互いに嵌合し
て容易に移動出来ない事から、移動中のアウターリード
の曲がりを防止できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の半導体パッケージの構
造図である。
【図2】本発明の第2の実施例の半導体パッケージの構
造図である。
【図3】本発明の第3の実施例の半導体パッケージの構
造図である。
【図4】従来の半導体パッケージの構造図である。
【符号の説明】
1,11,21 パッケージ 2,12,22 突起部 3,13,23 スタンドオフ 4,14,24,6,16,26 アウターリード 7 実装ボード

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 スタンドオフに相当する高さの複数の突
    起部を底面に有することを特徴とする半導体パッケー
    ジ。
  2. 【請求項2】 前記突起部は、円錐台形状であることを
    特徴とする請求項1記載の半導体パッケージ。
  3. 【請求項3】 前記突起部は、角錐台形状であることを
    特徴とする請求項1記載の半導体パッケージ。
  4. 【請求項4】 前記突起部は、直方体形状であり、該直
    方体の長辺方向が樹脂封入射出方向に平行に配置されて
    いることを特徴とする請求項1記載の半導体パッケー
    ジ。
  5. 【請求項5】 請求項1〜4のいずれかに記載の半導体
    パッケージを載せるパッケージトレイにおいて、 上記突起部が嵌合する凹部を有することを特徴とするパ
    ッケージトレイ。
JP9214476A 1997-08-08 1997-08-08 半導体パッケージ及びパッケージトレイ Pending JPH1167948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9214476A JPH1167948A (ja) 1997-08-08 1997-08-08 半導体パッケージ及びパッケージトレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9214476A JPH1167948A (ja) 1997-08-08 1997-08-08 半導体パッケージ及びパッケージトレイ

Publications (1)

Publication Number Publication Date
JPH1167948A true JPH1167948A (ja) 1999-03-09

Family

ID=16656359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9214476A Pending JPH1167948A (ja) 1997-08-08 1997-08-08 半導体パッケージ及びパッケージトレイ

Country Status (1)

Country Link
JP (1) JPH1167948A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088352A (ja) * 2007-10-01 2009-04-23 Denso Corp 電子回路装置の製造方法および電子回路装置
CN114678298A (zh) * 2022-03-14 2022-06-28 珠海市众知科技有限公司 一种集成电路块引脚封装装置
WO2026018365A1 (ja) * 2024-07-17 2026-01-22 Astemo株式会社 電力変換装置
WO2026018366A1 (ja) * 2024-07-17 2026-01-22 Astemo株式会社 電力変換装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088352A (ja) * 2007-10-01 2009-04-23 Denso Corp 電子回路装置の製造方法および電子回路装置
KR101006621B1 (ko) 2007-10-01 2011-01-07 가부시키가이샤 덴소 전자 회로 장치 및 이의 제조 방법
CN114678298A (zh) * 2022-03-14 2022-06-28 珠海市众知科技有限公司 一种集成电路块引脚封装装置
CN114678298B (zh) * 2022-03-14 2022-09-09 珠海市众知科技有限公司 一种集成电路块引脚封装装置
WO2026018365A1 (ja) * 2024-07-17 2026-01-22 Astemo株式会社 電力変換装置
WO2026018366A1 (ja) * 2024-07-17 2026-01-22 Astemo株式会社 電力変換装置

Similar Documents

Publication Publication Date Title
US4684975A (en) Molded semiconductor package having improved heat dissipation
US6495908B2 (en) Multi-chip semiconductor package
JPH0677354A (ja) 半導体装置
JP2878564B2 (ja) 半導体パッケージ
US6350634B2 (en) Semiconductor device having a built-in heat sink and process of manufacturing same
US7566967B2 (en) Semiconductor package structure for vertical mount and method
KR950012925B1 (ko) 반도체 리이드 프레임
US6441480B1 (en) Microelectronic circuit package
JPH07112029B2 (ja) 電子部品冷却装置
CN209880582U (zh) 一种方形扁平无引脚封装
JPH10256432A (ja) 樹脂封止型半導体パッケージ
KR950003907B1 (ko) 반도체 리이드 프레임
JPH07202387A (ja) ボール・グリッド・アレイ
KR20000006973U (ko) 반도체 패키지의 히트싱크
JPS61114563A (ja) 集積回路容器
KR20000045081A (ko) 반도체패키지 구조
KR0119755Y1 (ko) 반도체 패키지
JPH05267503A (ja) 半導体装置
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
KR200248776Y1 (ko) 기판실장형반도체패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR100384080B1 (ko) 반도체 패키지
KR950006434B1 (ko) 리이드 프레임
KR100321149B1 (ko) 칩사이즈 패키지
JPH0314229B2 (ja)