JPH1168251A - Semiconductor device, semiconductor light emitting device and method of manufacturing the same - Google Patents
Semiconductor device, semiconductor light emitting device and method of manufacturing the sameInfo
- Publication number
- JPH1168251A JPH1168251A JP22783397A JP22783397A JPH1168251A JP H1168251 A JPH1168251 A JP H1168251A JP 22783397 A JP22783397 A JP 22783397A JP 22783397 A JP22783397 A JP 22783397A JP H1168251 A JPH1168251 A JP H1168251A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- semiconductor layer
- compound semiconductor
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Head (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 特にII−VI族化合物半導体を用いた半導体レ
ーザ素子において、新規なエッチングストップ層を用い
てリッジ形状の制御性を高め、高精度かつ低損傷の素子
構造とその製造方法を提供することを目的とする。
【解決手段】 第一のクラッド層206と第二のクラッ
ド層208の間にZnSSeTe混晶からなるエッチン
グストップ層207を設けることにより、第二クラッド
層をエッチングする際に十分なエッチング選択比を得る
ことができる。その結果、電流阻止層212と光ガイド
層205cの間の距離を精密に制御するとともに結晶へ
の損傷を抑制することができ、結果としてII−VI族化合
物半導体を用いた半導体レーザ素子の特性を向上するこ
とができる。
(57) [PROBLEMS] Particularly, in a semiconductor laser device using a II-VI group compound semiconductor, a novel etching stop layer is used to enhance the controllability of the ridge shape, and a highly accurate and low damage device structure and the device structure. It is intended to provide a manufacturing method. SOLUTION: By providing an etching stop layer 207 made of a ZnSSeTe mixed crystal between a first cladding layer 206 and a second cladding layer 208, a sufficient etching selectivity can be obtained when etching the second cladding layer. be able to. As a result, the distance between the current blocking layer 212 and the light guide layer 205c can be precisely controlled, and damage to the crystal can be suppressed. As a result, the characteristics of a semiconductor laser device using a II-VI compound semiconductor can be reduced. Can be improved.
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体素子およびそ
の製造方法に関するものであり、特にII−VI族化合物半
導体から構成されるレーザ素子およびその製造方法、ま
たこれを用いた光ディスク装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a laser device comprising a II-VI compound semiconductor, a method of manufacturing the same, and an optical disk apparatus using the same. .
【0002】[0002]
【従来の技術】II-VI族化合物半導体は、短波長光デバ
イスを実現する材料として期待されている。従来のII-V
I族化合物半導体を用いた半導体レーザ素子としては、
利得導波型のストライプ電極構造が提案されている(例
えばアプライド・フィジックス・レターズ1991年5
9巻1272頁)。これはストライプ電極下部の高利得
領域に沿って光が増幅されて発振に至るタイプのレーザ
である。2. Description of the Related Art II-VI compound semiconductors are expected as materials for realizing short wavelength optical devices. Conventional II-V
As a semiconductor laser device using a group I compound semiconductor,
A gain-guided stripe electrode structure has been proposed (for example, Applied Physics Letters, May 1991).
9, 1272). This is a type of laser in which light is amplified along a high gain region below the stripe electrode and leads to oscillation.
【0003】しかし、ストライプ電極構造の半導体レー
ザにあっては以下の問題が存在した。1つ目は、ストラ
イプ電極に注入した電流が、このストライプ電極の下部
以外の領域まで広がるため注入効率が低下し、電流−光
強度特性等のレーザ特性が低いという問題である。2つ
目は、注入電流を増加すると高次の導波モードで発振し
てしまい、安定な基本モードでの発振を維持するのが困
難という問題である。However, the semiconductor laser having the stripe electrode structure has the following problems. The first problem is that the current injected into the stripe electrode spreads to a region other than the lower part of the stripe electrode, so that the injection efficiency is reduced and the laser characteristics such as current-light intensity characteristics are low. Second, when the injection current is increased, oscillation occurs in a higher-order waveguide mode, and it is difficult to maintain stable oscillation in the fundamental mode.
【0004】そこでこれらの問題を解決する手段として
屈折率導波型の素子が提案されている。これらは素子に
ストライプ状のリッジを形成し、リッジ部分に注入電流
を閉じ込め、さらにリッジの内部と外部に屈折率差をつ
けて導波光を閉じ込めるものである。従来、リッジ領域
の形成にはイオンミリングやドライエッチング等のプロ
セスを用い、エッチング時間を制御することによりエッ
チング深さ、すなわちリッジ部の高さを制御していた。To solve these problems, a refractive index guided element has been proposed. In these devices, a stripe-shaped ridge is formed in the device, an injection current is confined in the ridge portion, and a guided light is confined by providing a refractive index difference between the inside and the outside of the ridge. Conventionally, a process such as ion milling or dry etching has been used to form the ridge region, and the etching depth, that is, the height of the ridge portion has been controlled by controlling the etching time.
【0005】[0005]
【発明が解決しようとする課題】リッジ部の高さは、レ
ーザ素子の電気的および光学的特性を決定する重要なパ
ラメータであり、特に屈折率導波型素子では厳密な制御
が要求される。しかし、従来のようなエッチング時間に
よる制御では、エッチング条件の変動やエッチング被処
理材であるウエハの面内分布によりエッチング速度に変
動が生じ、エッチング深さにばらつきがあった。また、
ドライプロセスによるエッチングではエッチング処理面
に、衝突するイオンやプラズマによる物理的損傷(ダメ
ージ)が発生し、結晶品質が劣化する問題があった。溶
液を用いたウエットエッチングではダメージは伴わない
が、エッチング速度の変動や面内分布がさらに大きくな
るので、屈折率導波型素子のリッジ形成への適用は極め
て困難であった。このような問題が生じるのは、II-VI
族化合物半導体を選択エッチングするのに適切なエッチ
ングストップ層が確立されていなかったからである。The height of the ridge is an important parameter for determining the electrical and optical characteristics of the laser device, and strict control is required especially for the refractive index waveguide device. However, in the conventional control based on the etching time, the etching rate fluctuates due to the fluctuation of the etching conditions and the in-plane distribution of the wafer to be etched, and the etching depth varies. Also,
In the etching by the dry process, physical damage (damage) due to colliding ions or plasma occurs on the etched surface, and there is a problem that crystal quality is deteriorated. Although wet etching using a solution does not cause any damage, fluctuations in the etching rate and in-plane distribution are further increased, so that it has been extremely difficult to apply the refractive index waveguide device to ridge formation. Such problems occur only in II-VI
This is because an appropriate etching stop layer for selectively etching the group III compound semiconductor has not been established.
【0006】これに対して、最近ZnCdS(特開平9-10263
0)や、CdZnMgSSe(特開平7-202346)を用いたエッチン
グストップ層が提案されているが、何れもエッチング被
処理材とエッチングストップ層のエッチング速度比(選
択比)が十分でなく、またエッチング後の表面平坦性が
劣化する問題があった。On the other hand, recently, ZnCdS (Japanese Patent Laid-Open No. 9-10263)
0) and an etching stop layer using CdZnMgSSe (Japanese Patent Application Laid-Open No. 7-202346) have been proposed, but the etching rate ratio (selectivity) between the material to be etched and the etching stop layer is not sufficient, and There was a problem that the surface flatness later deteriorated.
【0007】上述のように、従来のII-VI族化合物半導
体系の半導体素子では、II-VI族化合物半導体を選択エ
ッチングするのに適切なエッチングストップ層が確立さ
れていないという問題があったため、高精度で低損傷の
構造が要求される屈折率導波型半導体レーザ素子をはじ
めとする特性の良いII-VI族化合物半導体系の半導素子
を再現性良く得ることが困難であった。As described above, the conventional II-VI compound semiconductor-based semiconductor device has a problem that an appropriate etching stop layer for selectively etching the II-VI compound semiconductor has not been established. It has been difficult to obtain II-VI group compound semiconductor based semiconductors with good reproducibility, such as refractive index guided semiconductor lasers, which require high precision and low damage structures.
【0008】そこで本発明は前記従来技術の課題を解決
すべく、新規なエッチングストップ層を用いた高精度か
つ高品質の新規な半導体素子および、その製造方法を提
供することを目的とする。Accordingly, an object of the present invention is to provide a novel semiconductor device of high precision and high quality using a novel etching stop layer and a method of manufacturing the same, in order to solve the above-mentioned problems of the prior art.
【0009】[0009]
【課題を解決するための手段】上記の目的を達成するた
めに本発明の半導体素子は、II−VI族化合物半導体を構
成するVI族元素として少なくともTeを含むII-VI族化合
物半導体からなる第1の半導体層と、第1の半導体層上
に設けられたIII−V族化合物半導体またはTeを含まない
かTeを含むが第1の半導体層に比べTe組成が少ないII-V
I族化合物半導体からなる第2の半導体層とを有し、第
2の半導体層の一部に第1の半導体層に到る開口部が設
けられている構成となっている。Means for Solving the Problems In order to achieve the above object, a semiconductor device of the present invention comprises a II-VI compound semiconductor containing at least Te as a group VI element constituting a II-VI compound semiconductor. A first semiconductor layer and a III-V compound semiconductor provided on the first semiconductor layer or II-V containing no Te or containing Te, but having a lower Te composition than the first semiconductor layer.
A second semiconductor layer made of a group I compound semiconductor, and an opening reaching the first semiconductor layer is provided in a part of the second semiconductor layer.
【0010】また本発明の半導体素子は、II−VI族化合
物半導体を構成するVI族元素として少なくともTeを含む
II-VI族化合物半導体からなる第1の半導体層が基板上
に設けられ、基板から第1の半導体層に到るまで、基板
の一部を除去するように設けられた開口部を有する構成
となっている。Further, the semiconductor device of the present invention contains at least Te as a group VI element constituting a group II-VI compound semiconductor.
A structure in which a first semiconductor layer made of a II-VI compound semiconductor is provided on a substrate, and an opening is provided so as to remove a part of the substrate from the substrate to the first semiconductor layer; Has become.
【0011】また本発明の半導体発光素子は、II−VI族
化合物半導体により構成される活性層および活性層の上
部と下部に設けられた光ガイド層とを有するダブルヘテ
ロ接合部と、ダブルヘテロ接合部上に直接、または第一
のクラッド層を介して設けられたII−VI族化合物半導体
を構成するVI族元素として少なくともTeを含むII-VI族
化合物半導体からなる第1の半導体層により構成された
エッチングストップ層と、エッチングストップ層上に設
けられたTeを含まないかTeを含むが第1の半導体層に比
べTe組成が少ないII-VI族化合物半導体からなる第2の
半導体層により構成されたストライプ状の第二のクラッ
ド層とを有する構成となっている。Further, the present invention provides a semiconductor light emitting device comprising: a double heterojunction having an active layer composed of a II-VI compound semiconductor; and a light guide layer provided above and below the active layer. A first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element constituting a II-VI compound semiconductor provided directly on the portion or via a first cladding layer. And a second semiconductor layer made of a II-VI compound semiconductor that does not contain Te or contains Te but has a smaller Te composition than the first semiconductor layer provided on the etching stop layer. And a striped second clad layer.
【0012】さらに本発明の半導体発光素子は、II−VI
族化合物半導体により構成される活性層および活性層の
上部と下部に設けられた光ガイド層とを有するダブルヘ
テロ接合部と、ダブルヘテロ接合部上に直接、または第
一のクラッド層を介して設けられたII−VI族化合物半導
体を構成するVI族元素として少なくともTeを含むII-VI
族化合物半導体からなる第1の半導体層により構成する
エッチングストップ層と、Teを含まないかTeを含むが第
1の半導体層に比べTe組成が少ないII-VI族化合物半導
体からなる第2の半導体層により構成されるとともにス
トライプ状の開口部を有する電流狭窄層と、開口部に設
けられた第二のクラッド層とを有する構成となってい
る。Further, the semiconductor light emitting device of the present invention has a II-VI
A double heterojunction having an active layer composed of a group III compound semiconductor and light guide layers provided above and below the active layer, and provided directly on the double heterojunction or via the first cladding layer II-VI containing at least Te as a group VI element constituting the obtained II-VI compound semiconductor
An etching stop layer composed of a first semiconductor layer composed of a group III compound semiconductor and a second semiconductor composed of a II-VI group compound semiconductor containing no Te or containing Te but having a smaller Te composition than the first semiconductor layer The structure includes a current confinement layer formed of a layer and having a stripe-shaped opening, and a second cladding layer provided in the opening.
【0013】また本発明の半導体発光素子は、基板上に
設けられた面発光型の半導体発光素子であり、発光層が
II−VI族化合物半導体により構成され、基板と発光層の
間にII−VI族化合物半導体を構成するVI族元素として少
なくともTeを含むII-VI族化合物半導体からなる第1の
半導体層が設けられ、基板から第1の半導体層に到るま
でまで、基板の一部を除去するように設けられた開口部
を有する構成となっている。The semiconductor light-emitting device of the present invention is a surface-emitting semiconductor light-emitting device provided on a substrate, wherein the light-emitting layer has a light-emitting layer.
A first semiconductor layer made of a II-VI compound semiconductor, and a first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element constituting the II-VI compound semiconductor is provided between the substrate and the light emitting layer; , From the substrate to the first semiconductor layer, the opening is provided to remove a part of the substrate.
【0014】また本発明の半導体素子の製造方法は、II
−VI族化合物半導体を構成するVI族元素として少なくと
もTeを含むII-VI族化合物半導体からなる第1の半導体
層を形成する工程と、第1の半導体層上にIII−V族化合
物半導体またはTeを含まないかTeを含むが第1の半導体
層に比べTe組成が少ないII-VI族化合物半導体からなる
第2の半導体層を形成する工程と、第1の半導体層をエ
ッチングストップ層として用いて第2の半導体層を選択
的にエッチングする工程とを有する構成となっている。Further, the method of manufacturing a semiconductor device according to the present invention comprises the steps of II
Forming a first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element constituting the group VI compound semiconductor; and forming a III-V compound semiconductor or Te on the first semiconductor layer. Forming a second semiconductor layer made of a II-VI compound semiconductor containing no or containing Te but having a smaller Te composition than the first semiconductor layer; and using the first semiconductor layer as an etching stop layer. And selectively etching the second semiconductor layer.
【0015】さらに本発明の半導体素子の製造方法は、
基板上にII−VI族化合物半導体を構成するVI族元素とし
て少なくともTeを含むII-VI族化合物半導体からなる第
1の半導体層を形成する工程と、第1の半導体層をエッ
チングストップ層として用いて基板から第1の半導体層
までの領域を選択的にエッチングする工程とを有する構
成となっている。Further, the method for manufacturing a semiconductor device according to the present invention
Forming a first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element constituting a II-VI compound semiconductor on a substrate, and using the first semiconductor layer as an etching stop layer Selectively etching the region from the substrate to the first semiconductor layer.
【0016】さらに本発明の半導体素子の製造方法は、
基板上にII−VI族化合物半導体を構成するVI族元素とし
て少なくともTeを含むII-VI族化合物半導体からなる第
1の半導体層を形成する工程と、Teを含まないかTeを含
むが第1の半導体層に比べTe組成が少ないII-VI族化合
物半導体を残して第1の半導体層を選択的にエッチング
する工程とを有する構成となっている。Further, the method of manufacturing a semiconductor device according to the present invention
Forming a first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element constituting a II-VI compound semiconductor on a substrate; And selectively etching the first semiconductor layer while leaving the II-VI group compound semiconductor having a smaller Te composition than the semiconductor layer.
【0017】[0017]
【発明の実施の形態】本発明によれば、新規なエッチン
グストップ層を用いた高精度かつ高品質のII−VI族化合
物半導体素子を実現できる。本発明者等の研究によれ
ば、II−VI族化合物半導体を構成するVI族元素として少
なくともTeを含むII-VI族化合物半導体からなる第1の
半導体層のエッチング速度は、III−V族化合物半導体ま
たはTeを含まないかTeを含むが上記の第1の半導体層に
比べTe組成が少ないII-VI族化合物半導体からなる第2
の半導体層のエッチング速度よりも十分に遅くすること
ができることが分かった。このため、本発明の請求項
1、3、4、7のように、上記第2の半導体層の下地と
して上記第1の半導体層を用いれば、第2の半導体層を
エッチングする際に、第1の半導体層および第1の半導
体層より下(基板側)に設けられた半導体層がエッチン
グされるのを防止できる。したがって、第2の半導体層
を選択的にエッチングできるようになり、従来得られな
かった新規なII-VI族化合物半導体系の半導体素子を形
成できるようになる。According to the present invention, a high-precision and high-quality II-VI compound semiconductor device using a novel etching stop layer can be realized. According to the study of the present inventors, the etching rate of a first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element constituting a II-VI compound semiconductor is a III-V compound semiconductor. A second semiconductor made of a II-VI group compound semiconductor containing no semiconductor or containing Te or containing Te but having a smaller Te composition than the above-mentioned first semiconductor layer;
It has been found that the etching rate of the semiconductor layer can be sufficiently reduced. Therefore, when the first semiconductor layer is used as a base of the second semiconductor layer, the second semiconductor layer is etched when the second semiconductor layer is etched. The semiconductor layer provided below the first semiconductor layer and the first semiconductor layer (on the substrate side) can be prevented from being etched. Therefore, the second semiconductor layer can be selectively etched, so that a new II-VI compound semiconductor-based semiconductor element that has not been obtained conventionally can be formed.
【0018】また、屈折率導波型の半導体レーザ素子を
作製するには横方向の屈折率段差を作製するエッチング
の深さを精密に制御することおよびエッチング時の結晶
への損傷を抑制することが重要である。従来適切なエッ
チングストップ層が無かったために、素子特性が低く素
子作製の再現性も低かったが、本発明により高精度かつ
低損傷の屈折率導波型半導体レーザ素子が実現できる。In order to fabricate a semiconductor laser device of the refractive index guided type, it is necessary to precisely control the etching depth for producing a refractive index step in the lateral direction and to suppress damage to the crystal during etching. is important. Conventionally, since there was no appropriate etching stop layer, the device characteristics were low and the reproducibility of device fabrication was low. However, the present invention can realize a high-precision and low-damage refractive index guided semiconductor laser device.
【0019】すなわち、本発明の請求項3、4によれ
ば、ダブルヘテロ接合部上に直接、あるいは第一のクラ
ッド層を介して設けられた第1の半導体層により構成す
るエッチングストップ層の位置が、エッチング終点を規
定しているので、光ガイド層(あるいは活性層)と電流
狭窄層(すなわち横方向の光閉じ込め層)の間の距離を
厳密に制御することが可能となる。That is, according to the third and fourth aspects of the present invention, the position of the etching stop layer constituted by the first semiconductor layer provided directly on the double hetero junction or via the first cladding layer. However, since the etching end point is defined, the distance between the light guide layer (or active layer) and the current confinement layer (that is, the lateral light confinement layer) can be strictly controlled.
【0020】さらに、裏面出射型の垂直共振器型半導体
レーザ素子や発光ダイオード等、面発光型の発光素子で
は裏面の基板による光吸収を除くため等の目的で、発光
部の基板をエッチング等により除去する必要がある。特
に垂直共振器型面発光レーザ素子では共振器ミラーを形
成する面の位置が設計位置から変動すると活性層での導
波光強度が低下し、レーザ発振の利得が大幅に低減して
しまう。さらにエッチング面に表面荒れが生じると、共
振器ミラーの反射率が低下し、素子の損失が増大してし
まう。いずれにしても素子特性は劣化するので、エッチ
ング終了位置とエッチング面の表面平滑性とが重要であ
る。従来はその制御が困難であったが、本発明により高
精度かつ高品質な面発光型の発光素子が実現できる。Further, in the case of a surface-emitting type light emitting device such as a vertical cavity type semiconductor laser device or a light emitting diode of a back emission type, the substrate of the light emitting portion is etched or the like for the purpose of removing light absorption by the substrate on the back surface. Need to be removed. In particular, in the vertical cavity surface emitting laser device, when the position of the surface on which the cavity mirror is formed fluctuates from the design position, the intensity of the guided light in the active layer is reduced, and the gain of laser oscillation is greatly reduced. Further, when the etched surface is roughened, the reflectance of the resonator mirror decreases, and the loss of the element increases. In any case, the element characteristics deteriorate, so that the etching end position and the surface smoothness of the etched surface are important. Conventionally, the control was difficult, but the present invention can realize a high-precision and high-quality surface-emitting type light-emitting element.
【0021】すなわち、本発明の請求項2、5、8のよ
うに第1の半導体層を用いれば、半導体素子を形成した
後に、素子が形成されている基板側から第1の半導体層
までの領域をエッチングする際に、第1の半導体層およ
び第1の半導体層より上(基板より反対側)に設けられ
た半導体層がエッチングされるのを防止できる。したが
って、基板等を選択的にエッチングできるようになり、
従来得られなかった新規なII-VI族化合物半導体系の半
導体素子を形成できるようになる。That is, when the first semiconductor layer is used as in claims 2, 5, and 8 of the present invention, after the semiconductor element is formed, the first semiconductor layer is formed from the substrate side on which the element is formed to the first semiconductor layer. When the region is etched, the first semiconductor layer and the semiconductor layer provided above the first semiconductor layer (on the side opposite to the substrate) can be prevented from being etched. Therefore, it becomes possible to selectively etch the substrate and the like,
It becomes possible to form a novel II-VI compound semiconductor-based semiconductor element that has not been obtained conventionally.
【0022】また本発明者等の研究によれば、異なるエ
ッチング条件において前述とは逆の選択比をもつエッチ
ングを行うことが可能である。すなわちII−VI族化合物
半導体を構成するVI族元素として少なくともTeを含むII
-VI族化合物半導体からなる第1の半導体層のエッチン
グ速度は、III−V族化合物半導体あるいはTeを含まない
かTeを含むが第1の半導体層に比べTe組成が少ないII-V
I族化合物半導体からなる第2の半導体層のエッチング
速度よりも十分に速くすることをもできることが分かっ
た。従って、第1の半導体層をエッチングストップ層と
して利用した後、エッチング面に露出したエッチングス
トップ層のみを選択的に除去することができるので、エ
ッチング精度をさらに高めることができる。According to the study of the present inventors, it is possible to perform etching having a selectivity opposite to that described above under different etching conditions. That is, II containing at least Te as a group VI element constituting the II-VI group compound semiconductor
The etching rate of the first semiconductor layer made of a group-VI compound semiconductor is III-V compound semiconductor or does not contain Te or contains Te, but has a smaller Te composition than the first semiconductor layer.
It has been found that the etching rate can be sufficiently higher than the etching rate of the second semiconductor layer made of a group I compound semiconductor. Therefore, after using the first semiconductor layer as an etching stop layer, only the etching stop layer exposed on the etching surface can be selectively removed, so that the etching accuracy can be further improved.
【0023】本発明の半導体素子およびその製造方法
は、半導体レーザ素子、発光ダイオード素子、IC、L
SIをはじめとする半導体素子に対して有用である。特
にII−VI族化合物半導体を構成材料として含み、かつ高
精度、低損傷の素子形状の加工を要求される部分におい
て、本発明の効果が発揮される。The semiconductor device and the method of manufacturing the same according to the present invention include a semiconductor laser device, a light emitting diode device, an IC,
This is useful for semiconductor devices such as SI. In particular, the effect of the present invention is exerted in a portion that includes a II-VI compound semiconductor as a constituent material and requires processing of an element shape with high precision and low damage.
【0024】また、本発明の光ディスク装置はコンピュ
ータの情報読み取り装置あるいは記憶装置、また映像情
報および音声情報の再生装置あるいは記録・再生装置と
して有用である。Further, the optical disk device of the present invention is useful as an information reading device or a storage device of a computer, and a reproducing device or a recording / reproducing device of video information and audio information.
【0025】本発明の請求項5に記載の半導体発光素子
は、面発光型半導体レーザ素子や、裏面出射型の発光ダ
イオードに利用することによりその形状精度および再現
性を高め、素子特性を向上することができる。The semiconductor light emitting device according to the fifth aspect of the present invention is used for a surface emitting type semiconductor laser device or a back-emitting type light emitting diode, whereby the shape accuracy and reproducibility are improved, and the device characteristics are improved. be able to.
【0026】本発明の請求項3、4に記載されたダブル
へテロ接合部とは、II−VI族化合物半導体により構成さ
れる半導体レーザ構造において、単一量子井戸型あるい
は多量子井戸型等の構造を持ち、電流注入により発光す
る活性層と、前記活性層の上部と下部に設けられたII−
VI族化合物半導体により構成される光ガイド層の領域を
示す。さらに、活性層が多量子井戸型である場合等で活
性層が光導波の機能を兼ね、光ガイド層を使用せずに直
接活性層とクラッド層が接している構造では活性層の領
域を示す。The double hetero junction according to the third and fourth aspects of the present invention refers to a semiconductor laser structure composed of a II-VI compound semiconductor, such as a single quantum well type or a multiple quantum well type. An active layer having a structure and emitting light by current injection; and II- provided at an upper portion and a lower portion of the active layer.
5 shows a region of a light guide layer formed of a group VI compound semiconductor. Further, when the active layer is a multi-quantum well type or the like, the active layer also functions as an optical waveguide, and the active layer region indicates a region of the active layer in a structure in which the active layer and the cladding layer are directly in contact without using an optical guide layer. .
【0027】本発明の半導体素子に用いられるII−VI族
化合物半導体としては、Zn、Cd、Mg、Mn、B
e、Caのいずれか一つ以上の2価の元素と、S、S
e、Teのいずれか一つ以上のVI族元素からなる化合物
を用いることが好ましい。上記の元素から選択して得ら
れたII−VI族化合物半導体(例えばZnxCd1-xSyS
e1 -y、ZnxCd1-xSyTe1-y、ZnxMg1-xSySe
1-y、ZnxMn1-xSySe1 -y(0≦x≦1、0≦y≦
1)等の混晶)は、格子定数を0.53nm〜0.67
nmの範囲内で大きく変化させることができるので、例
えばレーザ素子等の半導体組成物素子のn型(あるいは
p型)層の格子定数と整合することができる。The group II-VI compound semiconductor used in the semiconductor device of the present invention includes Zn, Cd, Mg, Mn, B
e, one or more divalent elements of Ca and S, S
It is preferable to use a compound comprising at least one of Group VI elements of e and Te. II-VI compound semiconductors obtained by selecting from the above elements (for example, Zn x Cd 1 -x S y S
e 1 -y , Zn x Cd 1 -x S y Te 1 -y , Zn x Mg 1 -x S y Se
1-y , Zn x Mn 1-x S y Se 1 -y (0 ≦ x ≦ 1, 0 ≦ y ≦
1) etc.) have a lattice constant of 0.53 nm to 0.67
Since it can be largely changed within the range of nm, it can be matched with the lattice constant of the n-type (or p-type) layer of a semiconductor composition device such as a laser device.
【0028】本発明の第1の半導体層は、Zn、Cd、
Be、Mg、Mn及びCaから選ばれる少なくとも一つ
の2価の元素と、SおよびSeから選ばれる少なくとも
一つのVI族元素とTeとからなる化合物を用い、Te組
成xが0.1≦x≦1であることが好ましい。また、GaA
s基板またはZnSe基板上に素子を形成する際には、
ZnSTe、ZnSSeTe、BeZnSeTe、Be
ZnSSeTe、CdZnSTe、またはMgZnSS
eTeの混晶を第1の半導体層として用いることが、エ
ッチングレートの点だけでなく、格子歪みを小さくする
ことができる点で好ましい。The first semiconductor layer of the present invention comprises Zn, Cd,
A compound comprising at least one divalent element selected from Be, Mg, Mn and Ca, and at least one group VI element selected from S and Se and Te, and the Te composition x is 0.1 ≦ x ≦ 1 Preferably, there is. GaA
When forming an element on an s substrate or a ZnSe substrate,
ZnSTe, ZnSSeTe, BeZnSeTe, Be
ZnSSeTe, CdZnSTe, or MgZnSS
It is preferable to use a mixed crystal of eTe as the first semiconductor layer, because not only the etching rate but also the lattice distortion can be reduced.
【0029】本発明の第2の半導体層としてII-VI族化
合物半導体を用いる場合、前述の構成元素を用いること
ができるが、第2の半導体層のTe組成yが0≦y≦0.8
であり、第1の半導体層のTe組成xに対してy≦x-
0.1の関係を満たすことにより、十分なエッチング速度
の選択比を確保でき好ましい。またy≦x-0.3とするこ
とによりさらに高い選択比を得ることができる。When the II-VI group compound semiconductor is used as the second semiconductor layer of the present invention, the above-mentioned constituent elements can be used, but the Te composition y of the second semiconductor layer is 0 ≦ y ≦ 0.8.
Where y ≦ x− with respect to the Te composition x of the first semiconductor layer.
Satisfying the relationship of 0.1 is preferable because a sufficient etching rate selectivity can be secured. By setting y ≦ x−0.3, a higher selectivity can be obtained.
【0030】第1の半導体層が、第1の半導体層が形成
されている基板材料の結晶格子と格子整合する組成を有
することにより比較的厚いエッチングストップ層を構成
しても半導体素子の品質を低下させることがなく望まし
い。具体的には、ZnS0.65Te0 .35やZnS0.4Se0.4Te0.2等
の混晶を用いることによりGaAs基板に格子整合した
エッチングストップ層を実現できる。Since the first semiconductor layer has a composition that lattice-matches with the crystal lattice of the substrate material on which the first semiconductor layer is formed, the quality of the semiconductor element can be improved even if a relatively thick etching stop layer is formed. Desirable without lowering. Specifically, it is possible to realize an etching stop layer is lattice-matched to GaAs substrate by using a mixed crystal such as ZnS 0.65 Te 0 .35 and ZnS 0.4 Se 0.4 Te 0.2.
【0031】本発明の第1の半導体層は、エッチング速
度を十分低く抑制することができるので、膜厚が1nm
〜500nmの範囲において十分なエッチング阻止能力
を備えることができ、かつに半導体素子に適用した際
に、素子の電気的・光学的特性の低下を抑制できる。屈
折率導波型半導体レーザ素子等では特に高精度な加工が
要求され、また導波光の分布形状がエッチングストップ
層の膜厚に敏感であることから、膜厚が10nm〜50
nmの範囲で特に高いエッチング阻止能力と良好な導波
光分布を提供でき望ましい。The first semiconductor layer of the present invention has a thickness of 1 nm because the etching rate can be suppressed sufficiently low.
In the range of 500 nm to 500 nm, a sufficient etching stopping ability can be provided, and when applied to a semiconductor device, a decrease in electrical and optical characteristics of the device can be suppressed. In the case of a refractive index guided type semiconductor laser device or the like, particularly high precision processing is required, and the distribution shape of the guided light is sensitive to the thickness of the etching stop layer.
In the range of nm, it is desirable because it can provide particularly high etching stopping power and good waveguide light distribution.
【0032】本発明の請求項3および請求項4に記載の
第一のクラッド層の膜厚は、リッジの高さ、すなわちク
ラッド層をエッチングする際の残し厚みを決定する重要
な設計パラメータである。屈折率導波型素子の横方向の
導波光分布や基本モードでの導波状態の安定性は、主と
してリッジの内部と外部のクラッド層の屈折率差と吸収
係数の差、リッジストライプ幅、およびこのエッチング
残し厚みによって決まる。膜厚が薄すぎるとリッジの内
部と外部の有効屈折率の差が大きくなり導波モードが不
安定になり、また活性層に近づきすぎてリーク電流を発
生することもある。膜厚が厚すぎると有効屈折率差が小
さくなりすぎ利得導波で動作し、屈折率導波ができな
い。また横方向の光閉じ込めが弱くなり、電流拡がりも
増加するので素子効率が低下する。横方向単一モードで
発振する屈折率導波素子を得るにはこの第一のクラッド
層の膜厚が0〜300nmの間であることが望ましく、
さらに50〜200nmにすることにより横モード制御
の安定性が高くなる。The thickness of the first cladding layer according to the third and fourth aspects of the present invention is an important design parameter for determining the height of the ridge, that is, the remaining thickness when the cladding layer is etched. . The stability of the guided light distribution in the transverse direction and the fundamental mode in the fundamental mode of the refractive index guided device is mainly due to the difference between the refractive index difference and the absorption coefficient between the inner and outer cladding layers of the ridge, the ridge stripe width, and It is determined by the remaining thickness after etching. If the film thickness is too small, the difference in effective refractive index between the inside and outside of the ridge becomes large and the waveguide mode becomes unstable, and a leak current may be generated too close to the active layer. If the film thickness is too large, the effective refractive index difference becomes too small, and the waveguide operates with gain guiding and cannot perform refractive index guiding. In addition, the light confinement in the lateral direction is weakened and the current spread is increased, so that the element efficiency is reduced. In order to obtain a refractive index waveguide element that oscillates in a single transverse mode, it is desirable that the thickness of the first cladding layer is between 0 and 300 nm,
Further, by setting the thickness to 50 to 200 nm, the stability of the transverse mode control is enhanced.
【0033】本発明の第1の半導体層をエッチングスト
ップ層として用いる場合、エッチング液として少なくと
も過酸化水素を含む中性あるいはアルカリ性の溶液を用
いてエッチングすることにより、エッチングストップ層
を高い選択比で残すことができ望ましい。特にpH8〜
11の間のアンモニア水と過酸化水素水の混合溶液で容
易に高い選択比を得ることができる。When the first semiconductor layer of the present invention is used as an etching stop layer, etching is performed using a neutral or alkaline solution containing at least hydrogen peroxide as an etchant, so that the etching stop layer can be formed with a high selectivity. It is desirable to be able to leave. Especially pH 8 ~
A high selectivity can be easily obtained with a mixed solution of aqueous ammonia and aqueous hydrogen peroxide between 11 and 11.
【0034】本発明の第1の半導体層を選択的に除去す
る場合、エッチング液として少なくとも重クロム酸イオ
ンあるいは過マンガン酸イオンを含む酸性溶液を用いて
エッチングすることにより第1の半導体層のみを高い選
択比で除去することができる。特に重クロム酸カリウム
と硫酸の混合溶液で容易に高い選択比を得ることができ
る。In the case of selectively removing the first semiconductor layer of the present invention, only the first semiconductor layer is etched by using an acidic solution containing at least dichromate ions or permanganate ions as an etchant. It can be removed with a high selectivity. In particular, a high selectivity can be easily obtained with a mixed solution of potassium dichromate and sulfuric acid.
【0035】なお、本発明によるエッチングストップ層
は様々なエッチング溶液に対して選択比を示すので、こ
のほかにも塩酸や硫酸等の種々の酸と過酸化水素の混合
溶液や、臭素の水溶液と燐酸等の混合溶液、臭素のアル
コール溶液等、様々なエッチング液とエッチング条件を
用いることができる。本発明の半導体素子の製造方法に
おいて、エッチングを行う際の溶液温度は室温で良好な
選択比を得ることができるが、溶液温度を0〜80℃の
範囲にすることにより、エッチング速度や選択比を変化
させることもできる。Since the etching stop layer according to the present invention exhibits a selectivity to various etching solutions, it may be used in addition to a mixed solution of various acids such as hydrochloric acid or sulfuric acid and hydrogen peroxide, or an aqueous solution of bromine. Various etching solutions and etching conditions, such as a mixed solution of phosphoric acid and the like, an alcohol solution of bromine, and the like can be used. In the method of manufacturing a semiconductor device according to the present invention, a solution temperature at the time of etching can obtain a good selectivity at room temperature. Can also be changed.
【0036】以下では、II−VI族化合物半導体レーザ素
子およびその作製方法の例を取り上げ、具体例について
詳細に述べる。In the following, an example of a II-VI compound semiconductor laser device and a method of manufacturing the same will be described, and specific examples will be described in detail.
【0037】(実施の形態1)まず、図1に示すよう
に、n型GaAs基板102上に、分子線エピタキシャ
ル成長(MBE)法によってn型ZnSe層103を形
成し、さらにn型ZnMgSSeクラッド層104、Z
nSe系ダブルへテロ接合部105、p型ZnMgSS
e第一クラッド層106、第1の半導体層としてのZn
SSeTeエッチングストップ層107、第2の半導体
層としてのp型ZnMgSSe第二クラッド層108、
p型ZnSSeキャップ層109、およびp型ZnSe
/ZnTe疑似グレーディッドコンタクト層110を形
成した。ここで、ZnSe系ダブルへテロ接合部105
は、n型ZnSSe導波層105a、ZnCdSe活性
層105b、およびp型ZnSSe導波層105cによ
り構成されている。MBE法の成長温度は250〜35
0℃、真空度は1×10-8Torrである。尚、n型層
は、成長時に塩化亜鉛を導入することにより、またp型
層は成長時に窒素ラジカルを導入することにより作製し
たした。また、ZnSSeTeエッチングストップ層1
07の組成はGaAs基板に格子整合するZnS0.4Se0.4T
e0.2を用いた。(Embodiment 1) First, as shown in FIG. 1, an n-type ZnSe layer 103 is formed on an n-type GaAs substrate 102 by molecular beam epitaxy (MBE), and an n-type ZnMgSSe cladding layer 104 is further formed. , Z
nSe-based double hetero junction 105, p-type ZnMgSS
e First cladding layer 106, Zn as first semiconductor layer
An SSeTe etching stop layer 107, a p-type ZnMgSSe second cladding layer 108 as a second semiconductor layer,
p-type ZnSSe cap layer 109 and p-type ZnSe
/ ZnTe pseudo graded contact layer 110 was formed. Here, the ZnSe double hetero junction 105
Is composed of an n-type ZnSSe waveguide layer 105a, a ZnCdSe active layer 105b, and a p-type ZnSSe waveguide layer 105c. The growth temperature of the MBE method is 250 to 35
At 0 ° C., the degree of vacuum is 1 × 10 −8 Torr. The n-type layer was prepared by introducing zinc chloride during growth, and the p-type layer was prepared by introducing nitrogen radicals during growth. In addition, ZnSSeTe etching stop layer 1
The composition of 07 is ZnS 0.4 Se 0.4 T lattice-matched to the GaAs substrate.
e 0.2 was used.
【0038】次いで、n型GaAs基板102の下部に
金属電極101を蒸着した。さらにフォトリソグラフィ
ーにより前記p型ZnSe/ZnTe疑似グレーディッ
ドコンタクト層110の上部にストライプ状のフォトレ
ジストレジストマスク111を形成した。Next, a metal electrode 101 was deposited below the n-type GaAs substrate 102. Further, a striped photoresist resist mask 111 was formed on the p-type ZnSe / ZnTe pseudo-graded contact layer 110 by photolithography.
【0039】その後、フォトレジストレジストマスク1
11の周囲をアンモニア水と過酸化水素水の混合溶液を
用いて第1の選択エッチングを行い、ストライプ状のリ
ッジを形成した。Thereafter, a photoresist resist mask 1
First selective etching was performed around 11 using a mixed solution of aqueous ammonia and aqueous hydrogen peroxide to form a striped ridge.
【0040】本特許の発明者らの研究によれば、アンモ
ニア水と過酸化水素水の混合溶液によるエッチングによ
り、p型ZnSe/ZnTe疑似グレーディッドコンタ
クト層110、p型ZnSSeキャップ層109、p型
ZnMgSSe第二クラッド層108、はいずれも10
00Å/分程度のエッチング速度でエッチングされるの
に対し、ZnSSeTeエッチングストップ層107の
エッチング速度はその1/10以下と低くほとんどエッ
チングされないので、エッチング終了時のエッチング面
の位置をZnSSeTeエッチングストップ層107の
位置に高精度に制御することができた。According to the study by the inventors of the present invention, the p-type ZnSe / ZnTe pseudo-graded contact layer 110, the p-type ZnSSe cap layer 109, and the p-type ZnSe / ZnTe pseudo-graded contact layer are etched by a mixed solution of aqueous ammonia and aqueous hydrogen peroxide. The ZnMgSSe second cladding layer 108 has 10
The etching rate of the ZnSSeTe etching stop layer 107 is as low as 1/10 or less of the etching rate of the ZnSSeTe etching stop layer 107, which is almost 1/10 min. Could be controlled with high precision.
【0041】また、イオンミリングやドライエッチング
等のドライプロセスではなく、溶液を用いたウエットエ
ッチングであるので、イオンやプラズマが衝突すること
による結晶への損傷が無い。なお、途中までのエッチン
グをドライプロセスを用いて行い、エッチング後半のリ
ッジ高さを決める段階のみ選択エッチングを行うこと
で、リッジ側面の急峻さ高め、かつ結晶への損傷を抑制
し、エッチング終点を高精度に制御することもできる。In addition, since the etching is not a dry process such as ion milling or dry etching but wet etching using a solution, there is no damage to the crystal due to collision of ions or plasma. In addition, by performing etching halfway using a dry process and performing selective etching only at the stage of determining the ridge height in the latter half of etching, increasing the steepness of the ridge side surface, suppressing damage to the crystal, and reducing the etching end point It can also be controlled with high precision.
【0042】次に、重クロム酸カリウムと硫酸の水溶液
をエッチング液として第2の選択エッチングを行い、リ
ッジの外部(開口部)に露出したZnSSeTeエッチ
ングストップ層107を除去した。本特許の発明者らの
研究によれば、重クロム酸カリウムと硫酸の水溶液はエ
ッチングストップ層以外のII−VI族化合物半導体をも1
000Å/分程度の速度でエッチングするが、ZnSS
eTeエッチングストップ層107のエッチング速度は
その10倍程度と非常に速い。したがって短時間の処理
により、エッチングストップ層107より下の領域をほ
とんどエッチングすることなく、エッチングストップ層
107のみを選択的に除去することができた。この第2
の選択エッチングを行うことにより、第1の選択エッチ
ングの際にZnSSeTeエッチングストップ層107
に発生した微細な表面荒れを除去してさらに平滑なエッ
チング面を得ることができ、またエッチング面の位置制
御をさらに高精度に行うことができる。Next, a second selective etching was performed using an aqueous solution of potassium dichromate and sulfuric acid as an etching solution to remove the ZnSSeTe etching stop layer 107 exposed to the outside (opening) of the ridge. According to the study of the inventors of the present invention, an aqueous solution of potassium dichromate and sulfuric acid can remove a group II-VI compound semiconductor other than the etching stop layer.
Etching at a rate of about 2,000Å / min.
The etching rate of the eTe etching stop layer 107 is as high as about 10 times the etching rate. Therefore, only a portion of the etching stop layer 107 could be selectively removed by a short-time treatment without substantially etching a region below the etching stop layer 107. This second
Is performed, the ZnSSeTe etching stop layer 107 is formed at the time of the first selective etching.
In this case, a finer surface roughening can be removed to obtain a smoother etched surface, and the position of the etched surface can be controlled with higher accuracy.
【0043】以上の工程により、図2の201〜210
に示されるリッジ形状を作製できた。By the above steps, 201 to 210 in FIG.
Can be produced.
【0044】なお、図2において、201は金属電極、
202はn型GaAs基板、203はn型ZnSe層、
204はn型ZnMgSSeクラッド層、205はZn
Se系ダブルへテロ接合部、205aはn型ZnSSe
導波層、205bはZnCdSe活性層、205cはp
型ZnSSe導波層、206はp型ZnMgSSe第一
クラッド層、207はZnSSeTeエッチングストッ
プ層、208はp型ZnMgSSe第二クラッド層、2
09はp型ZnSSeキャップ層、210はp型ZnS
e/ZnTe疑似グレーディッドコンタクト層を示して
いる。なお、第2の半導体層である第二クラッド層20
8(エッチングストップ層を用いてエッチングされる
層)として上記の例ではTeを含有しない材料を用いた
が、III−V族化合物半導体やTeを含まないかTeを含むが
第1の半導体層であるエッチングストップ層207に比
べTe組成が少ない材料を用いても同様の効果を得ること
ができる。In FIG. 2, reference numeral 201 denotes a metal electrode;
202 is an n-type GaAs substrate, 203 is an n-type ZnSe layer,
204 is an n-type ZnMgSSe cladding layer, 205 is Zn
Se-based double hetero junction, 205a is n-type ZnSSe
The waveguide layer, 205b is a ZnCdSe active layer, and 205c is p
A p-type ZnMgSSe first cladding layer, 207 a ZnSSeTe etching stop layer, 208 a p-type ZnMgSSe second cladding layer, 2
09 is a p-type ZnSSe cap layer, 210 is a p-type ZnS
5 shows an e / ZnTe pseudo graded contact layer. The second clad layer 20 as the second semiconductor layer
In the above example, a material that does not contain Te is used as 8 (a layer that is etched using the etching stop layer), but the first semiconductor layer contains no III-V compound semiconductor or Te, or contains Te. The same effect can be obtained by using a material having a smaller Te composition as compared with a certain etching stop layer 207.
【0045】さらに、ZnSをウエハの上面全面に真空
蒸着し、リフトオフすることによりリッジの外部(開口
部)に膜厚300nmのZnS電流狭窄層212を作製
した。ここで、電流狭窄層212は、リッジ部分に電流
を狭窄する絶縁層としての機能と、リッジの内部と外部
の屈折率を変化させる外部クラッド層としての機能を兼
ねているが、外部クラッド層の上部に電流狭窄層を設け
るなどしてこの機能を分離することもできる。Further, ZnS was vacuum-deposited on the entire upper surface of the wafer and lifted off to form a ZnS current confinement layer 212 having a thickness of 300 nm outside the ridge (opening). Here, the current confinement layer 212 has both a function as an insulating layer for confining current in the ridge portion and a function as an outer cladding layer for changing the refractive index between the inside and the outside of the ridge. This function can be separated by providing a current confinement layer on the upper part.
【0046】電流狭窄層(外部クラッド層)212には
p型ZnMgSSe第二クラッド層208より実屈折率
の低い材料を用いることにより、リッジの内部と外部に
屈折率差を設け、実屈折率導波型の屈折率導波素子を作
製できる。また、活性層で発生する光を吸収する材料を
用いることで、損失導波型の屈折率導波素子を作製でき
る。何れの場合にも、屈折率導波の効果を高めて横方向
の導波モードを単峰性の基本モードに安定させるには電
流狭窄層(外部クラッド層)212と光ガイド層205
cの間の距離、すなわちクラッド層のエッチング残し厚
みを厳密に制御する必要がある。本実施の形態ではp型
ZnMgSSe第一クラッド層206がエッチング残し
厚みを決めているので高精度な制御ができた。The current confinement layer (external cladding layer) 212 is made of a material having a lower real refractive index than the p-type ZnMgSSe second cladding layer 208, so that a difference in refractive index is provided between the inside and the outside of the ridge, and the real refractive index guide is formed. A wave-shaped refractive index waveguide element can be manufactured. Further, by using a material that absorbs light generated in the active layer, a loss-guiding type refractive index waveguide element can be manufactured. In any case, the current confinement layer (external cladding layer) 212 and the light guide layer 205 are required to enhance the effect of the refractive index guiding and to stabilize the transverse waveguide mode to the unimodal fundamental mode.
It is necessary to strictly control the distance between c, that is, the unetched thickness of the cladding layer. In the present embodiment, the p-type ZnMgSSe first cladding layer 206 determines the remaining thickness after etching, so that high-precision control was possible.
【0047】第一クラッド層206の膜厚は1000Å
としたが、この膜厚が薄すぎるとリッジの内部と外部の
有効屈折率の差が大きくなり導波モードが不安定にな
る。また膜厚が厚すぎると有効屈折率差が小さくなりす
ぎ利得導波で動作し、屈折率導波ができない。ZnSを
電流狭窄層として用いる場合、50〜200nmにする
ことにより横モード制御の安定性を高くすることができ
る。The thickness of the first cladding layer 206 is 1000 °
However, if the film thickness is too small, the difference between the effective refractive index inside and outside the ridge becomes large, and the waveguide mode becomes unstable. On the other hand, if the film thickness is too large, the effective refractive index difference becomes too small, and the waveguide operates with gain guiding, and cannot perform refractive index guiding. When ZnS is used as the current confinement layer, the stability of the transverse mode control can be increased by setting the thickness to 50 to 200 nm.
【0048】最後に電流狭窄層212およびリッジの上
部に金属電極211を蒸着し、半導体レーザ素子Aを作
製した。Finally, a metal electrode 211 was vapor-deposited on the current confinement layer 212 and the ridge, thereby producing a semiconductor laser device A.
【0049】以上のようにして得られた半導体レーザ素
子Aは、本発明のエッチングストップ層を用いているこ
とにより、電流狭窄層(外部クラッド層)212と光ガ
イド層205cの間の距離、すなわちクラッド層のエッ
チング残し厚みを精密に制御でき、またエッチング界面
を平滑で低損傷に維持することができた。作製した素子
の何れもが50mA以下の低しきい値電流で発振し、動
作電流をしきい値の10倍以上に増加させても安定な単
一横モードで発振した。さらにレーザ素子の非点較差は
1μm以下であり、素子が屈折率導波により動作してい
ることが確認できた。なお、発振波長は室温で515n
m、このときの素子電圧は8Vであった。The semiconductor laser device A obtained as described above uses the etching stop layer of the present invention to provide a distance between the current confinement layer (external cladding layer) 212 and the light guide layer 205c, ie, The unetched thickness of the cladding layer could be precisely controlled, and the etching interface could be kept smooth and low damage. Each of the fabricated devices oscillated at a low threshold current of 50 mA or less, and oscillated in a stable single transverse mode even when the operating current was increased to 10 times or more of the threshold. Further, the astigmatic difference of the laser element was 1 μm or less, and it was confirmed that the element was operated by refractive index guiding. The oscillation wavelength is 515 n at room temperature.
m, and the element voltage at this time was 8V.
【0050】これに対し、同じレーザ構造、ストライプ
形状、発振波長を有するが、エッチングストップ層を用
いなかった素子ではしきい値電流にばらつきがあり、横
モード安定性が低く素子特性の再現性も低かった。これ
ウエハ面内でもエッチング液の流れ方等に依存してエッ
チング速度が変動し、エッチング終点の位置にばらつき
が生じたためと考えられる。On the other hand, in a device having the same laser structure, stripe shape, and oscillation wavelength but not using the etching stop layer, the threshold current varies, the lateral mode stability is low, and the reproducibility of device characteristics is low. It was low. This is presumably because the etching rate fluctuated depending on the flow of the etchant even in the wafer surface, and the position of the etching end point varied.
【0051】(実施の形態2)まず、図3に示すよう
に、n型GaAs基板302上に、MBE法によってn
型ZnSe層303を形成し、さらにn型ZnMgSS
eクラッド層304、ZnSe系ダブルへテロ接合部3
05、p型ZnMgSSe第一クラッド層306、第1
の半導体層としてのZnSSeTeエッチングストップ
層307、第2の半導体層としての高抵抗ZnMgSS
e電流狭窄層308を形成した。ここで、ZnSe系ダ
ブルへテロ接合部305は、n型ZnSSe導波層30
5a、ZnCdSe活性層305b、およびp型ZnS
Se導波層305cにより構成されている。また、Zn
SSeTeエッチングストップ層307の組成はGaA
s基板に格子整合するZnS0.4Se0.4Te0.2を用いた。さら
に、高抵抗ZnMgSSe電流狭窄層308は、クラッ
ド層のZnMgSSeに比較してMgおよびSの組成を
増大させ、GaAs基板との格子整合を保ちながらも禁
制帯幅を大きく、すなわち屈折率を小さくしている。(Embodiment 2) First, as shown in FIG. 3, an n-type GaAs substrate
Forming a ZnSe layer 303, and further forming an n-type ZnMgSS
e-clad layer 304, ZnSe double heterojunction 3
05, p-type ZnMgSSe first cladding layer 306, first
ZnSSeTe etching stop layer 307 as a semiconductor layer, and high-resistance ZnMgSS as a second semiconductor layer
An e-current constriction layer 308 was formed. Here, the ZnSe-based double heterojunction 305 is connected to the n-type ZnSSe waveguide layer 30.
5a, ZnCdSe active layer 305b, and p-type ZnS
It is composed of the Se waveguide layer 305c. Also, Zn
The composition of the SSeTe etching stop layer 307 is GaAs
ZnS 0.4 Se 0.4 Te 0.2 lattice-matched to the s substrate was used. Further, the high-resistance ZnMgSSe current confinement layer 308 increases the composition of Mg and S as compared with the ZnMgSSe of the cladding layer, increases the forbidden band width while maintaining lattice matching with the GaAs substrate, that is, reduces the refractive index. ing.
【0052】次いで、n型GaAs基板302の下部に
金属電極301を蒸着した。さらにフォトリソグラフィ
ーにより電流狭窄層308の上部にストライプ状の開口
部を有するフォトレジストレジストマスク309を形成
した。Next, a metal electrode 301 was deposited below the n-type GaAs substrate 302. Further, a photoresist resist mask 309 having a stripe-shaped opening over the current confinement layer 308 was formed by photolithography.
【0053】さらに、フォトレジストレジストマスク3
09の間をアンモニア水と過酸化水素水の混合溶液を用
いて第1の選択エッチングを行い、高抵抗ZnMgSS
e電流狭窄層308にストライプ状の開口部を形成し
た。ここで、エッチングが不十分で電流狭窄層の一部が
開口部に残ると電流注入が困難になり、また光導波分布
が影響を受けて素子動作が困難になる。また逆にエッチ
ングが進みすぎてガイド層や活性層に影響を及ぼしても
素子特性が大きく劣化してしまう。Further, a photoresist resist mask 3
09, the first selective etching is performed using a mixed solution of aqueous ammonia and aqueous hydrogen peroxide to obtain a high-resistance ZnMgSS
A striped opening was formed in the e-current constriction layer 308. Here, if the etching is insufficient and a part of the current confinement layer remains in the opening, current injection becomes difficult, and the optical waveguide distribution is affected to make element operation difficult. Conversely, even if the etching progresses too much to affect the guide layer and the active layer, the device characteristics are greatly degraded.
【0054】本特許の発明者らの研究によれば、アンモ
ニア水と過酸化水素水の混合溶液によるエッチングによ
り、高抵抗ZnMgSSe電流狭窄層308は1000
Å/分程度のエッチング速度でエッチングされるのに対
し、ZnSSeTeエッチングストップ層307のエッ
チング速度はその1/10以下と低くほとんどエッチン
グされないので、エッチング終了時のエッチング面の位
置をZnSSeTeエッチングストップ層307の位置
に高精度に制御することができた。According to the study of the inventors of the present invention, the high-resistance ZnMgSSe current confinement layer 308 is formed by etching with a mixed solution of aqueous ammonia and hydrogen peroxide.
The etching rate of the ZnSSeTe etching stop layer 307 is about 1 / min, whereas the etching rate of the ZnSSeTe etching stop layer 307 is as low as 1/10 or less of the etching rate. Could be controlled with high precision.
【0055】また、イオンミリングやドライエッチング
等のドライプロセスではなく、溶液を用いたウエットエ
ッチングであるので、イオンやプラズマが衝突すること
による結晶への損傷が無い。なお、途中までのエッチン
グをドライプロセスを用いて行い、エッチング後半の開
口部深さを決める段階のみ選択エッチングを行うこと
で、開口部側面の急峻さ高め、かつ結晶への損傷を抑制
し、エッチング終点を高精度に制御することもできる。Since the etching is not a dry process such as ion milling or dry etching but wet etching using a solution, there is no damage to the crystal due to collision of ions or plasma. In addition, by performing the etching halfway using a dry process and performing selective etching only at the stage of determining the opening depth in the latter half of the etching, the steepness of the opening side is increased, and damage to the crystal is suppressed, and the etching is performed. The end point can be controlled with high precision.
【0056】次に、重クロム酸カリウムと硫酸の水溶液
をエッチング液として第2の選択エッチングを行い、開
口部に露出したZnSSeTeエッチングストップ層3
07を除去した。本特許の発明者らの研究によれば、重
クロム酸カリウムと硫酸の水溶液はエッチングストップ
層以外のII−VI族化合物半導体をも1000Å/分程度
の速度でエッチングするが、ZnSSeTeエッチング
ストップ層307のエッチング速度はその10倍程度と
非常に速い。したがって短時間の処理により、エッチン
グストップ層307より下の領域をほとんどエッチング
することなく、エッチングストップ層307のみを選択
的に除去することができた。この第2の選択エッチング
を行うことにより、第1の選択エッチングの際にZnS
SeTeエッチングストップ層307に発生した微細な
表面荒れを除去してさらに平滑なエッチング面を得るこ
とができ、またエッチング面の位置制御をさらに高精度
に行うことができる。またこの構造では電流注入領域す
なわち光が閉じ込められる領域からエッチングストップ
層を除去することができ、さらに再成長界面を平滑にす
る効果もあるので素子特性を向上できる。Next, a second selective etching is performed using an aqueous solution of potassium dichromate and sulfuric acid as an etching solution, and the ZnSSeTe etching stop layer 3 exposed at the opening is formed.
07 was removed. According to the study of the inventors of the present invention, an aqueous solution of potassium dichromate and sulfuric acid also etches II-VI group compound semiconductors other than the etching stop layer at a rate of about 1000 ° / min, but the ZnSSeTe etching stop layer 307 Is very fast, about 10 times the etching rate. Therefore, by a short time treatment, only the etching stop layer 307 could be selectively removed without substantially etching the region below the etching stop layer 307. By performing this second selective etching, ZnS is used in the first selective etching.
The fine surface roughness generated in the SeTe etching stop layer 307 can be removed to obtain a smoother etched surface, and the position of the etched surface can be controlled with higher accuracy. Further, in this structure, the etching stop layer can be removed from the current injection region, that is, the region where light is confined, and further, there is an effect of smoothing the regrowth interface, so that the device characteristics can be improved.
【0057】以上の工程により、図4の401〜408
に示される構造を作製できた。なお、図4において、4
01は金属電極、402はn型GaAs基板、403は
n型ZnSe層、404はn型ZnMgSSeクラッド
層、405はZnSe系ダブルへテロ接合部、405a
はn型ZnSSe導波層、405bはZnCdSe活性
層、405cはp型ZnSSe導波層、406はp型Z
nMgSSe第一クラッド層、407はZnSSeTe
エッチングストップ層、408は電流狭窄層を示してい
る。なお、第2の半導体層である電流狭窄層408(エ
ッチングストップ層を用いてエッチングされる層)とし
て上記の例ではTeを含有しない材料を用いたが、III−V
族化合物半導体やTeを含まないかTeを含むが第1の半導
体層であるエッチングストップ層407に比べTe組成が
少ない材料を用いても同様の効果を得ることができる。By the above steps, 401 to 408 in FIG.
Could be produced. In FIG. 4, 4
01 is a metal electrode, 402 is an n-type GaAs substrate, 403 is an n-type ZnSe layer, 404 is an n-type ZnMgSSe cladding layer, 405 is a ZnSe double heterojunction, 405a
Is an n-type ZnSSe waveguide layer, 405b is a ZnCdSe active layer, 405c is a p-type ZnSSe waveguide layer, and 406 is a p-type Z
nMgSSe first cladding layer, 407 is ZnSSeTe
An etching stop layer 408 indicates a current confinement layer. Note that, in the above example, a material containing no Te was used for the current constriction layer 408 (layer etched using the etching stop layer) as the second semiconductor layer.
A similar effect can be obtained by using a material that does not contain a group compound semiconductor or Te but contains Te but has a smaller Te composition than the etching stop layer 407 as the first semiconductor layer.
【0058】さらに、ウエハをMBE成長装置に入れ、
再成長を行うことにより、開口部にp型ZnMgSSe
第二クラッド層409、p型ZnSSeキャップ層41
0、p型ZnSe/ZnTe疑似グレーディッドコンタ
クト層411を成長した。Further, the wafer is put into the MBE growth apparatus,
By performing regrowth, p-type ZnMgSSe is formed in the opening.
Second cladding layer 409, p-type ZnSSe cap layer 41
0, a p-type ZnSe / ZnTe pseudo graded contact layer 411 was grown.
【0059】なお、本実施の形態では電流狭窄層(外部
クラッド層)408にはZnMgSSe混晶を用いてい
るが、p型ZnMgSSe第二クラッド層409より実
屈折率の低い材料を用いることにより、リッジの内部と
外部に屈折率差を設け、実屈折率導波型の屈折率導波素
子を作製できる。また、活性層で発生する光を吸収する
材料を用いることで、損失導波型の屈折率導波素子を作
製できる。何れの場合にも、屈折率導波の効果を高めて
横方向の導波モードを単峰性の基本モードに安定させる
には電流狭窄層(外部クラッド層)408と光ガイド層
405cの間の距離を厳密に制御する必要がある。本実
施の形態ではp型ZnMgSSe第一クラッド層406
の膜厚がこの距離を決めているので高精度な制御ができ
た。In this embodiment, a ZnMgSSe mixed crystal is used for the current confinement layer (external cladding layer) 408. However, by using a material having a lower actual refractive index than the p-type ZnMgSSe second cladding layer 409, By providing a refractive index difference between the inside and the outside of the ridge, a real refractive index waveguide type refractive index waveguide element can be manufactured. Further, by using a material that absorbs light generated in the active layer, a loss-guiding type refractive index waveguide element can be manufactured. In any case, in order to enhance the effect of the refractive index waveguide and to stabilize the transverse waveguide mode to a unimodal fundamental mode, the current between the current confinement layer (external cladding layer) 408 and the light guide layer 405c is required. The distance must be tightly controlled. In this embodiment mode, the p-type ZnMgSSe first cladding layer 406 is used.
Since the thickness of the film determined this distance, highly accurate control was possible.
【0060】第一クラッド層406の膜厚は1200Å
としたが、この膜厚が薄すぎるとリッジの内部と外部の
有効屈折率の差が大きくなり導波モードが不安定にな
る。また膜厚が厚すぎると有効屈折率差が小さくなりす
ぎ利得導波で動作し、屈折率導波ができない。The thickness of the first cladding layer 406 is 1200 °
However, if the film thickness is too small, the difference between the effective refractive index inside and outside the ridge becomes large, and the waveguide mode becomes unstable. On the other hand, if the film thickness is too large, the effective refractive index difference becomes too small, and the waveguide operates with gain guiding, and cannot perform refractive index guiding.
【0061】最後にp型ZnSe/ZnTe疑似グレー
ディッドコンタクト層411の上部に金属電極412を
蒸着し、半導体レーザ素子Bを作製した。Finally, a metal electrode 412 was deposited on the p-type ZnSe / ZnTe pseudo-graded contact layer 411 to produce a semiconductor laser device B.
【0062】以上のようにして得られた半導体レーザ素
子Bは、本発明のエッチングストップ層を用いているこ
とにより、電流注入領域に損傷を与えることなく開口部
の電流狭窄層のみを選択的に除去でき、また再成長面で
もあるエッチング界面を平滑で低損傷に維持することが
できた。作製した素子の何れもが30mA以下の低しき
い値電流で発振し、動作電流をしきい値の10倍以上に
増加させても安定な単一横モードで発振した。さらにレ
ーザ素子の非点較差1μm以下であり、素子が屈折率導
波により動作していることが確認できた。なお、発振波
長は室温で512nm、このときの素子電圧は7Vであ
った。The semiconductor laser device B obtained as described above uses the etching stop layer of the present invention, so that only the current confinement layer at the opening can be selectively formed without damaging the current injection region. The etched interface that could be removed and was also the regrown surface could be maintained smooth and low damage. Each of the fabricated devices oscillated at a low threshold current of 30 mA or less, and oscillated in a stable single transverse mode even when the operating current was increased to 10 times or more of the threshold. Furthermore, the astigmatic difference of the laser element was 1 μm or less, and it was confirmed that the element was operated by refractive index guiding. The oscillation wavelength was 512 nm at room temperature, and the element voltage at this time was 7 V.
【0063】これに対し、同じレーザ構造、ストライプ
形状、発振波長を有するが、エッチングストップ層を用
いなかった素子ではしきい値電流にばらつきがあり素子
特性の再現性も低かった。これウエハ面内でもエッチン
グ液の流れ方等に依存してエッチング速度が変動し、エ
ッチング終点の位置にばらつきが生じたためと考えられ
る。On the other hand, in the device having the same laser structure, stripe shape, and oscillation wavelength, but without using the etching stop layer, the threshold current varied and the reproducibility of the device characteristics was low. This is presumably because the etching rate fluctuated depending on the flow of the etchant even in the wafer surface, and the position of the etching end point varied.
【0064】(実施の形態3)次に以下では、II−VI族
化合物半導体を用いた面発光型レーザ素子およびその作
製方法の例を取り上げ、具体例について詳細に述べる。(Embodiment 3) Next, an example of a surface-emitting type laser device using a II-VI compound semiconductor and a method of manufacturing the same will be described below, and specific examples will be described in detail.
【0065】まず、図5に示すように、n型GaAs基
板501上に、MBE法によって第1の半導体層として
のn型ZnSSeTeエッチングストップ層502を形
成し、さらにn型ZnSe層503、n型ZnMgSS
eクラッド層504、ZnSe系ダブルへテロ接合部5
05、p型ZnMgSSeクラッド層506、p型Zn
SSeキャップ層507、p型ZnSe/ZnTe疑似
グレーディッドコンタクト層508を形成した。ここ
で、ZnSe系ダブルへテロ接合部505は、n型Zn
SSe導波層505a、ZnCdSe活性層505b、
およびp型ZnSSe導波層505cにより構成されて
いる。また、ZnSSeTeエッチングストップ層50
7の組成はGaAs基板に格子整合するZnS0.4Se0.4Te
0.2を用いた。さらに、フォトリソグラフィと通常のド
ライエッチングのプロセスによってp型ZnMgSSe
クラッド層506とp型ZnSSeキャップ層507、
p型ZnSe/ZnTe疑似グレーディッドコンタクト
層508を円形のメサ形状に加工し、メサ中央部のp型
ZnSe/ZnTe疑似グレーディッドコンタクト層5
08を除去してそこにSiO2/TiO2DBR反射鏡5
10を作製した。その後ウエハ上面全面に金属電極51
1を形成し、図5に示す構造を作製した。なお、509
は電流狭窄層である。First, as shown in FIG. 5, an n-type ZnSSeTe etching stop layer 502 as a first semiconductor layer is formed on an n-type GaAs substrate 501 by the MBE method. ZnMgSS
e clad layer 504, ZnSe-based double hetero junction 5
05, p-type ZnMgSSe cladding layer 506, p-type Zn
An SSe cap layer 507 and a p-type ZnSe / ZnTe pseudo graded contact layer 508 were formed. Here, the ZnSe-based double hetero junction 505 is formed of n-type Zn.
SSe waveguide layer 505a, ZnCdSe active layer 505b,
And a p-type ZnSSe waveguide layer 505c. Also, the ZnSSeTe etching stop layer 50
The composition of 7 is ZnS 0.4 Se 0.4 Te lattice-matched to the GaAs substrate.
0.2 was used. Furthermore, p-type ZnMgSSe is formed by photolithography and ordinary dry etching processes.
A cladding layer 506 and a p-type ZnSSe cap layer 507,
The p-type ZnSe / ZnTe pseudo-graded contact layer 508 is processed into a circular mesa shape, and the p-type ZnSe / ZnTe pseudo-graded contact layer 5 at the center of the mesa is processed.
08 and remove the SiO 2 / TiO 2 DBR reflector 5
10 was produced. Thereafter, metal electrodes 51 are formed on the entire upper surface of the wafer.
1 was formed to produce a structure shown in FIG. 509
Is a current confinement layer.
【0066】次に裏面のGaAs基板501上に円形の
開口部を持つフォトレジストをパターニングし、アンモ
ニア水と過酸化水素水の混合溶液を用いて第1の選択エ
ッチングを行い、GaAs基板に図6の601に示す円
形の開口部を形成した。Next, a photoresist having a circular opening is patterned on the GaAs substrate 501 on the back surface, and the first selective etching is performed using a mixed solution of ammonia water and hydrogen peroxide solution, and the GaAs substrate is etched as shown in FIG. A circular opening 601 was formed.
【0067】本特許の発明者らの研究によれば、アンモ
ニア水と過酸化水素水の混合溶液によるエッチングによ
り、GaAs基板601は1μm/分程度の速いエッチ
ング速度でエッチングされるのに対し、ZnSSeTe
エッチングストップ層602のエッチング速度はその1
/100以下と低くほとんどエッチングされないので、
エッチング終了時のエッチング面の位置をZnSSeT
eエッチングストップ層602の位置に高精度に制御す
ることができた。According to the study by the inventors of the present invention, the GaAs substrate 601 is etched at a high etching rate of about 1 μm / min by etching with a mixed solution of aqueous ammonia and aqueous hydrogen peroxide, whereas ZnSSeTe is etched.
The etching rate of the etching stop layer 602 is
/ 100 or less and it is hardly etched.
The position of the etched surface at the end of etching is ZnSSeT
The position of the etching stop layer 602 could be controlled with high precision.
【0068】また、イオンミリングやドライエッチング
等のドライプロセスではなく、溶液を用いたウエットエ
ッチングであるので、イオンやプラズマが衝突すること
による結晶への損傷が無い。なお、途中までのエッチン
グをドライプロセスを用いて行い、エッチング後半の開
口部深さを決める段階のみ選択エッチングを行うこと
で、開口部の急峻さ高め、かつ結晶への損傷を抑制し、
エッチング終点を高精度に制御することもできる。Since the etching is not a dry process such as ion milling or dry etching but wet etching using a solution, there is no damage to the crystal due to collision of ions or plasma. In addition, by performing the etching halfway using a dry process and performing selective etching only at the stage of determining the opening depth in the latter half of the etching, increasing the steepness of the opening and suppressing damage to the crystal,
The etching end point can be controlled with high precision.
【0069】次に、重クロム酸カリウムと硫酸の水溶液
をエッチング液として第2の選択エッチングを行い、開
口部に露出したZnSSeTeエッチングストップ層6
02を除去した。本特許の発明者らの研究によれば、重
クロム酸カリウムと硫酸の水溶液はエッチングストップ
層以外のII−VI族化合物半導体をも1000Å/分程度
の速度でエッチングするが、ZnSSeTeエッチング
ストップ層602のエッチング速度はその10倍程度と
非常に速い。したがって短時間の処理により、エッチン
グストップ層602より上の領域をほとんどエッチング
することなく、エッチングストップ層602のみを選択
的に除去することができた。なおこのときGaAs基板
601はほとんどエッチングされない。第2の選択エッ
チングを行うことにより、第1の選択エッチングの際に
ZnSSeTeエッチングストップ層507に発生した
微細な表面荒れを除去してさらに平滑なエッチング面を
得ることができ、またエッチング面の位置制御をさらに
高精度に行うことができる。またこの構造ではDBR反
射鏡を形成する面からエッチングストップ層を除去でき
るので、エッチングストップ層による光の吸収がなくな
り、反射鏡形成面の平滑性が高まるので素子の効率をさ
らに向上することができる。Next, a second selective etching is performed using an aqueous solution of potassium dichromate and sulfuric acid as an etching solution, and the ZnSSeTe etching stop layer 6 exposed at the opening is formed.
02 was removed. According to the study of the inventors of the present invention, an aqueous solution of potassium dichromate and sulfuric acid also etches a group II-VI compound semiconductor other than the etching stop layer at a rate of about 1000 ° / min, but the ZnSSeTe etching stop layer 602 Is very fast, about 10 times the etching rate. Therefore, only the etching stop layer 602 could be selectively removed by a short time treatment without substantially etching the region above the etching stop layer 602. At this time, the GaAs substrate 601 is hardly etched. By performing the second selective etching, fine surface roughness generated in the ZnSSeTe etching stop layer 507 at the time of the first selective etching can be removed to obtain a smoother etched surface. The control can be performed with higher accuracy. Further, in this structure, since the etching stop layer can be removed from the surface on which the DBR reflector is formed, light is not absorbed by the etching stop layer, and the smoothness of the surface on which the reflector is formed is increased, so that the efficiency of the device can be further improved. .
【0070】さらに、GaAs基板602の開口部にS
iO2/TiO2DBR反射鏡612を形成し、開口部の
周囲に金属電極613を設けて垂直共振器型半導体レー
ザ素子Cを作製した。Further, S is formed in the opening of the GaAs substrate 602.
An iO 2 / TiO 2 DBR reflecting mirror 612 was formed, and a metal electrode 613 was provided around the opening to manufacture a vertical cavity semiconductor laser device C.
【0071】面発光レーザの特性を高めるには、活性層
で導波光強度が高くなるよう、共振器長、すなわち下部
DBR反射鏡612と上部DBR反射鏡610の間の距
離を精密に制御する必要がある。またDBR反射鏡の反
射率を高める必要がある。本実施の形態により得られた
半導体レーザ素子Cは、本発明のエッチングストップ層
を用いていることにより、SiO2/TiO2DBR反射
鏡612の位置を再現性良く位置決めすることができる
ので、共振器長を精密に制御できた。またエッチング界
面を平滑で低損傷に維持することができたので、DBR
反射鏡の反射率を99.8%以上に高めることができ
た。作製した素子の何れもが5mA以下の低しきい値電
流で発振した。なお、発振波長は495nm、このとき
の素子電圧は12Vであった。In order to enhance the characteristics of the surface emitting laser, it is necessary to precisely control the cavity length, that is, the distance between the lower DBR reflector 612 and the upper DBR reflector 610, so that the intensity of the guided light in the active layer is increased. There is. In addition, it is necessary to increase the reflectance of the DBR reflector. In the semiconductor laser device C obtained by the present embodiment, the position of the SiO 2 / TiO 2 DBR reflecting mirror 612 can be positioned with good reproducibility by using the etching stop layer of the present invention, so that the The vessel length could be controlled precisely. Also, since the etching interface was able to be kept smooth and low damage, the DBR
The reflectivity of the reflecting mirror could be increased to 99.8% or more. Each of the fabricated devices oscillated at a low threshold current of 5 mA or less. The oscillation wavelength was 495 nm, and the element voltage at this time was 12 V.
【0072】これに対し、同じレーザ構造、発振波長を
有するが、エッチングストップ層を用いなかった素子は
しきい値電流にばらつきがあり、多くの素子が発振に到
らなかった。これはエッチング面の位置にばらつきが生
じて素子効率が低下し、またエッチング面の表面荒れの
ためにDBR反射鏡の反射率が低下したためと考えられ
る。On the other hand, devices having the same laser structure and oscillation wavelength but not using the etching stop layer had variations in threshold current, and many devices did not oscillate. This is probably because the position of the etched surface varied and the element efficiency decreased, and the reflectance of the DBR reflecting mirror decreased due to the rough surface of the etched surface.
【0073】以上本発明の実施の形態における半導体レ
ーザについて説明を行ったが、実施の形態1または2に
おいては、単一量子井戸型半導体レーザ素子を例に挙げ
て説明したが、必ずしもこの構造の半導体レーザ素子に
限定されるものではなく、多量子井戸型や埋め込み構造
等、他の構造の半導体レーザ素子にも適用することがで
き、多量子井戸型活性層を持つ構造等で、活性層と独立
した光ガイド層を持たない素子にも適用できる。The semiconductor laser according to the embodiment of the present invention has been described above. In the first or second embodiment, a single quantum well type semiconductor laser device has been described as an example. The present invention is not limited to a semiconductor laser device, and can be applied to a semiconductor laser device having another structure such as a multi-quantum well type or a buried structure. The present invention can also be applied to an element having no independent light guide layer.
【0074】また、実施の形態1または2においては、
ZnSSeTeエッチングストップ層の組成をZnS0.4Se
0.4Te0.2としているが、ZnS0.65Te0.35等の他のGaA
s基板と格子整合する組成を用いても同様の効果が得ら
れ、さらに50nm以下の十分薄い膜厚であれば格子整
合しない組成の混晶を用いることもできる。In the first or second embodiment,
The composition of the ZnSSeTe etching stop layer was changed to ZnS 0.4 Se
0.4 Te 0.2 , but other GaAs such as ZnS 0.65 Te 0.35
The same effect can be obtained by using a composition that lattice-matches with the s-substrate, and a mixed crystal having a composition that does not lattice-match can be used if the film thickness is sufficiently thin, 50 nm or less.
【0075】さらに、実施の形態1または2において
は、エッチングストップ層を第一のクラッド層と第二の
クラッド層の間、すなわちクラッド層の内部に設けてい
るが、第一のクラッド層を用いず直接光ガイド層に接し
て設けることもでき、またさらに光ガイド層の内部に設
けることもできる。なお埋込み構造等、素子構造によっ
ては活性層より基板側にエッチングストップ層を設ける
こともできる。Further, in the first or second embodiment, the etching stop layer is provided between the first clad layer and the second clad layer, that is, inside the clad layer. Instead, it can be provided directly in contact with the light guide layer, or can be further provided inside the light guide layer. An etching stop layer may be provided on the substrate side of the active layer depending on the element structure such as a buried structure.
【0076】また、実施の形態1または2においては、
電流狭窄層としてZnSやZnMgSSeを用いている
が、ZnOやZnSSe混晶等の他の材料を用いること
もできる。またZnTeやZnSeTe混晶、CdZn
Se混晶、GaAs等を用いることにより損失導波型素
子を作製することもできる。In Embodiment 1 or 2,
Although ZnS or ZnMgSSe is used for the current confinement layer, another material such as ZnO or ZnSSe mixed crystal can be used. ZnTe or ZnSeTe mixed crystal, CdZn
By using a Se mixed crystal, GaAs, or the like, a loss guided element can be manufactured.
【0077】さらに実施の形態1乃至3では半導体レー
ザ素子を取り上げているが、本発明は発光ダイオード素
子、フォトダイオード素子など他のII−VI族化合物半導
体素子にも適用できる。Although the first to third embodiments have dealt with semiconductor laser devices, the present invention can be applied to other II-VI compound semiconductor devices such as light emitting diode devices and photodiode devices.
【0078】また、実施の形態1乃至3ではn型GaA
s基板上に直接II−VI族化合物半導体を成長せいている
が、n型GaAs基板上にn型GaAsバッファ層を成
長することによりII−VI族化合物半導体およびII−VI族
化合物半導体素子の結晶性を向上することもできる。In the first to third embodiments, n-type GaAs is used.
Although a II-VI compound semiconductor is grown directly on an s substrate, a crystal of a II-VI compound semiconductor and a II-VI compound semiconductor device is grown by growing an n-type GaAs buffer layer on an n-type GaAs substrate. It can also improve the performance.
【0079】さらに、実施の形態1乃至3ではMBE法
により作製したII-VI族化合物半導体を用いているが、
本発明は、他の方法、例えば有機金属気相成長法(MOVP
E)等により作製したII-VI族化合物半導体にも用いるこ
とが出来る。Further, in the first to third embodiments, the II-VI group compound semiconductor manufactured by the MBE method is used.
The present invention relates to other methods, such as metalorganic chemical vapor deposition (MOVP).
It can also be used for II-VI group compound semiconductors produced by E) and the like.
【0080】また実施の形態3では、GaAs基板を用
いたが、InP基板、ZnSe基板等のIII−V族化合
物半導体、またはII−VI族化合物半導体からなる基板を
用いることにより、十分なエッチングレート比を得るこ
とができる。In the third embodiment, a GaAs substrate is used. However, by using a substrate made of a III-V compound semiconductor such as an InP substrate or a ZnSe substrate, or a II-VI compound semiconductor, a sufficient etching rate can be obtained. Ratio can be obtained.
【0081】その他、本発明の要旨を逸脱しない範囲で
種々の変形が可能である。 (実施の形態4)次に以下では、本発明の光ディスク装
置の実施の形態を図面を参照しながら説明する。In addition, various modifications can be made without departing from the gist of the present invention. (Embodiment 4) Next, an embodiment of the optical disk apparatus of the present invention will be described with reference to the drawings.
【0082】本発明による光ディスク装置の具体構成を
図面を用いて説明する。本発明による半導体レーザを光
ディスク装置に応用したものを図7に示す。キャンにレ
ーザチップが入ったキャンタイプの半導体レーザ701
より波長510nmのレーザ光702は、コリメータレ
ンズ703で平行光にされた後、回折格子704で3ビ
ームに分割され(図示していない)、ハーフプリズム7
05を通り集光レンズ706で集光され、光ディスク7
07上に直径700nmのスポットを結ぶ。ディスク7
07上での反射光は、再度、集光レンズ706を通り、
ハーフプリズム705で反射され、受光レンズ708で
絞られたシリンドリカルレンズ709を経てホトダイオ
ード710に入り電気信号に変換される。The specific structure of the optical disk device according to the present invention will be described with reference to the drawings. FIG. 7 shows a semiconductor laser according to the present invention applied to an optical disk device. Can-type semiconductor laser 701 with laser chip in can
A laser beam 702 having a wavelength of 510 nm is converted into a parallel beam by a collimator lens 703 and then split into three beams by a diffraction grating 704 (not shown).
05, and is condensed by the condensing lens 706.
A spot having a diameter of 700 nm is formed on the pattern No. 07. Disk 7
07 again passes through the condenser lens 706,
The light is reflected by the half prism 705, passes through a cylindrical lens 709 narrowed by a light receiving lens 708, enters a photodiode 710, and is converted into an electric signal.
【0083】この際、分割された3ビームにより光ディ
スク707の半径方向のずれを検出し、またシリンドリ
カルレンズ709により焦点の位置ずれを検出する。そ
してこのずれは、駆動系711により光学系が微動調整
され修正される。At this time, the displacement of the optical disk 707 in the radial direction is detected by the divided three beams, and the displacement of the focal point is detected by the cylindrical lens 709. This shift is corrected by fine adjustment of the optical system by the drive system 711.
【0084】このように、本発明によるII−VI族化合物
半導体レーザを、半導体レーザからのレーザ光を光ディ
スクに導く集光光学系、光ディスクで反射した光を読む
光検出器を備えた光ディスク装置に応用すれば、高密度
のディスクの読み出し(再生)を高い信頼性で動作させ
ることができる。さらに15mW以上の高出力も可能で
あることから、光ディスクへの書き込み(記録)もする
ことができ、1台のレーザで、読み出しと書き込みとが
できる簡単な構成で優れた特性をもつ光ディスク装置へ
の応用も可能である。As described above, the II-VI compound semiconductor laser according to the present invention is applied to an optical disk apparatus having a condensing optical system for guiding laser light from a semiconductor laser to an optical disk and a photodetector for reading light reflected on the optical disk. If applied, high-density disk reading (reproduction) can be operated with high reliability. Furthermore, since high output of 15 mW or more is possible, writing (recording) on an optical disk is also possible, and an optical disk device having excellent characteristics with a simple configuration that can read and write with a single laser. Application of is also possible.
【0085】本実施の形態ではキャンにレーザチップが
入ったキャンタイプの半導体レーザを用いているが、本
発明の光ディスク装置は、レーザチップをシリコン基板
上に配置して、レーザチップ、光信号検出用のフォトダ
イオード、それにレーザチップからのレーザ光を反射さ
せるマイクロミラーを一体に構成することにより小型化
・薄型化することもできる。In this embodiment, a can-type semiconductor laser having a laser chip in a can is used. However, the optical disk apparatus of the present invention has a laser chip disposed on a silicon substrate, and a laser chip and an optical signal detection device. The size and thickness can be reduced by integrally forming a photodiode for use with a micromirror that reflects laser light from a laser chip.
【0086】[0086]
【発明の効果】以上説明した通り、本発明はII−VI族化
合物半導体を構成するVI族元素として少なくともTeを含
むII-VI族化合物半導体からなる第1の半導体層と、前
記第1の半導体層上に設けられたIII−V族化合物半導体
あるいはTeを含まないかTeを含むが前記第1の半導体層
に比べTe組成が少ないII-VI族化合物半導体からなる第
2の半導体層とを含み、さらに前記第2の半導体層に部
分的に前記第1の半導体層に到る開口部が設けられてい
るという構成を有することにより、高精度で低損傷な素
子が可能となり、従来得られなかった構造を有する半導
体素子を実現できる。As described above, the present invention relates to a first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element constituting a II-VI compound semiconductor, and the first semiconductor layer. A III-V group compound semiconductor provided on the layer or a second semiconductor layer comprising a II-VI group compound semiconductor containing no Te or containing Te but having a smaller Te composition than the first semiconductor layer. Further, by having a configuration in which the second semiconductor layer is provided with an opening partly reaching the first semiconductor layer, a highly accurate and low-damage element can be provided, which cannot be conventionally obtained. Semiconductor device having an improved structure can be realized.
【図1】本発明の実施の形態1における選択エッチング
前の半導体レーザ素子の断面図FIG. 1 is a cross-sectional view of a semiconductor laser device before selective etching according to a first embodiment of the present invention.
【図2】本発明の実施の形態1における半導体レーザ素
子の断面図FIG. 2 is a cross-sectional view of the semiconductor laser device according to the first embodiment of the present invention.
【図3】本発明の実施の形態2における選択エッチング
前の半導体レーザ素子の断面図FIG. 3 is a sectional view of a semiconductor laser device before selective etching according to a second embodiment of the present invention;
【図4】本発明の実施の形態2における半導体レーザ素
子の断面図FIG. 4 is a sectional view of a semiconductor laser device according to a second embodiment of the present invention;
【図5】本発明の実施の形態3における選択エッチング
前の半導体レーザ素子の断面図FIG. 5 is a sectional view of a semiconductor laser device before selective etching according to a third embodiment of the present invention.
【図6】本発明の実施の形態3における半導体レーザ素
子の断面図FIG. 6 is a sectional view of a semiconductor laser device according to a third embodiment of the present invention.
【図7】本発明の実施の形態4における光ディスク装置
の構成図FIG. 7 is a configuration diagram of an optical disc device according to a fourth embodiment of the present invention.
101 金属電極 102 n型GaAs基板 103 n型ZnSe層 104 n型ZnMgSSeクラッド層 105 ZnSe系ダブルへテロ接合部 105a n型ZnSSe導波層 105b ZnCdSe活性層 105c p型ZnSSe導波層 106 p型ZnMgSSe第一クラッド層 107 ZnSSeTeエッチングストップ層 108 p型ZnMgSSe第二クラッド層 109 p型ZnSSeキャップ層 110 p型ZnSe/ZnTe疑似グレーディッドコ
ンタクト層 111 フォトレジストレジストマスク 201 金属電極 202 n型GaAs基板 203 n型ZnSe層 204 n型ZnMgSSeクラッド層 205 ZnSe系ダブルへテロ接合部 205a n型ZnSSe導波層 205b ZnCdSe活性層 205c p型ZnSSe導波層 206 p型ZnMgSSe第一クラッド層 207 ZnSSeTeエッチングストップ層 208 p型ZnMgSSe第二クラッド層 209 p型ZnSSeキャップ層 210 p型ZnSe/ZnTe疑似グレーディッドコ
ンタクト層 211 金属電極 212 電流狭窄層 301 金属電極 302 n型GaAs基板 303 n型ZnSe層 304 n型ZnMgSSeクラッド層 305 ZnSe系ダブルへテロ接合部 305a n型ZnSSe導波層 305b ZnCdSe活性層 305c p型ZnSSe導波層 306 p型ZnMgSSe第一クラッド層 307 ZnSSeTeエッチングストップ層 308 電流狭窄層 309 フォトレジストレジストマスク 401 金属電極 402 n型GaAs基板 403 n型ZnSe層 404 n型ZnMgSSeクラッド層 405 ZnSe系ダブルへテロ接合部 405a n型ZnSSe導波層 405b ZnCdSe活性層 405c p型ZnSSe導波層 406 p型ZnMgSSe第一クラッド層 407 ZnSSeTeエッチングストップ層 408 電流狭窄層 409 p型ZnMgSSe第二クラッド層 410 p型ZnSSeキャップ層 411 p型ZnSe/ZnTe疑似グレーディッドコ
ンタクト層 412 金属電極 501 n型GaAs基板 502 n型ZnSSeTeエッチングストップ層 503 n型ZnSe層 504 n型ZnMgSSeクラッド層 505 ZnSe系ダブルへテロ接合部 505a n型ZnSSe導波層 505b ZnCdSe活性層 505c p型ZnSSe導波層 506 p型ZnMgSSeクラッド層 507 p型ZnSSeキャップ層 508 p型ZnSe/ZnTe疑似グレーディッドコ
ンタクト層 509 電流狭窄層 510 SiO2/TiO2DBR反射鏡 511 金属電極 601 n型GaAs基板 602 ZnSSeTeエッチングストップ層 603 n型ZnSe層 604 n型ZnMgSSeクラッド層 605 ZnSe系ダブルへテロ接合部 605a n型ZnSSe導波層 605b ZnCdSe活性層 605c p型ZnSSe導波層 606 p型ZnMgSSeクラッド層 607 p型ZnSSeキャップ層 608 p型ZnSe/ZnTe疑似グレーディッドコ
ンタクト層 609 電流狭窄層 610 SiO2/TiO2DBR反射鏡 611 金属電極 612 SiO2/TiO2DBR反射鏡 613 金属電極 701 半導体レーザ 702 レーザ光 703 コリメータレンズ 704 回折格子 705 ハーフプリズム 706 集光レンズ 707 光ディスク 708 受光レンズ 709 シリンドリカルレンズ 710 ホトダイオード 711 駆動系Reference Signs List 101 metal electrode 102 n-type GaAs substrate 103 n-type ZnSe layer 104 n-type ZnMgSSe cladding layer 105 ZnSe-based double hetero junction 105a n-type ZnSSe waveguide layer 105b ZnCdSe active layer 105cp p-type ZnSSe waveguide layer 106 p-type ZnMgSSe One cladding layer 107 ZnSSeTe etching stop layer 108 p-type ZnMgSSe second cladding layer 109 p-type ZnSSe cap layer 110 p-type ZnSe / ZnTe pseudo-graded contact layer 111 photoresist resist mask 201 metal electrode 202 n-type GaAs substrate 203 n-type ZnSe Layer 204 n-type ZnMgSSe cladding layer 205 ZnSe-based double heterojunction 205a n-type ZnSSe waveguide layer 205b ZnCdSe active layer 205cp p-type Zn SSe waveguide layer 206 p-type ZnMgSSe first cladding layer 207 ZnSSeTe etching stop layer 208 p-type ZnMgSSe second cladding layer 209 p-type ZnSSe cap layer 210 p-type ZnSe / ZnTe pseudo graded contact layer 211 metal electrode 212 current confinement layer 301 Metal electrode 302 n-type GaAs substrate 303 n-type ZnSe layer 304 n-type ZnMgSSe cladding layer 305 ZnSe-based double hetero junction 305 a n-type ZnSSe waveguide layer 305 b ZnCdSe active layer 305 c p-type ZnSSe waveguide layer 306 p-type ZnMgSSe first Cladding layer 307 ZnSSeTe etching stop layer 308 current confinement layer 309 photoresist resist mask 401 metal electrode 402 n-type GaAs substrate 403 n-type ZnSe layer 04 n-type ZnMgSSe cladding layer 405 ZnSe-based double hetero junction 405a n-type ZnSSe waveguide layer 405b ZnCdSe active layer 405c p-type ZnSSe waveguide layer 406 p-type ZnMgSSe first cladding layer 407 ZnSSeTe etching stop layer 408 current confinement layer 409 p-type ZnMgSSe second cladding layer 410 p-type ZnSSe cap layer 411 p-type ZnSe / ZnTe pseudo graded contact layer 412 metal electrode 501 n-type GaAs substrate 502 n-type ZnSSeTe etching stop layer 503 n-type ZnSe layer 504 n-type ZnMgSSe cladding layer 505 ZnSe-based double hetero junction 505a n-type ZnSSe waveguide layer 505b ZnCdSe active layer 505c p-type ZnSSe waveguide layer 506 p-type ZnMgS Se clad layer 507 p-type ZnSSe cap layer 508 p-type ZnSe / ZnTe pseudo graded contact layer 509 current confinement layer 510 SiO2 / TiO2 DBR reflector 511 metal electrode 601 n-type GaAs substrate 602 ZnSSeTe etching stop layer 603 n-type ZnSe layer 604 -Type ZnMgSSe cladding layer 605 ZnSe-based double hetero junction 605a n-type ZnSSe waveguide layer 605b ZnCdSe active layer 605c p-type ZnSSe waveguide layer 606 p-type ZnMgSSe cladding layer 607 p-type ZnSSe cap layer 608 p-type ZnSe / ZnTe pseudo gray Did contact layer 609 Current confinement layer 610 SiO 2 / TiO 2 DBR reflector 611 Metal electrode 612 SiO 2 / TiO 2 DBR reflector 613 Metal electrode 70 DESCRIPTION OF SYMBOLS 1 Semiconductor laser 702 Laser beam 703 Collimator lens 704 Diffraction grating 705 Half prism 706 Condensing lens 707 Optical disk 708 Light receiving lens 709 Cylindrical lens 710 Photodiode 711 Drive system
Claims (17)
として少なくともTeを含むII-VI族化合物半導体からな
る第1の半導体層と、前記第1の半導体層上に設けられ
たIII−V族化合物半導体またはTeを含まないかTeを含む
が前記第1の半導体層に比べTe組成が少ないII-VI族化
合物半導体からなる第2の半導体層とを有し、前記第2
の半導体層の一部に前記第1の半導体層に到る開口部が
設けられていることを特徴とする半導体素子。1. A first semiconductor layer comprising a II-VI compound semiconductor containing at least Te as a Group VI element constituting a II-VI compound semiconductor, and a III-VI compound semiconductor provided on the first semiconductor layer. A second semiconductor layer made of a II-VI compound semiconductor that does not contain Te or contains Te or contains Te, but has a smaller Te composition than the first semiconductor layer;
A semiconductor element, wherein an opening reaching the first semiconductor layer is provided in a part of the semiconductor layer.
として少なくともTeを含むII-VI族化合物半導体からな
る第1の半導体層が基板上に設けられ、前記基板から前
記第1の半導体層に到るまで、前記基板の一部を除去す
るように設けられた開口部を有することを特徴とする半
導体素子。2. A first semiconductor layer comprising a II-VI compound semiconductor containing at least Te as a group VI element constituting a II-VI compound semiconductor is provided on a substrate, and the first semiconductor layer is formed from the substrate. A semiconductor element having an opening provided so as to remove a part of the substrate to a layer.
性層および前記活性層の上部と下部に設けられた光ガイ
ド層とを有するダブルヘテロ接合部と、前記ダブルヘテ
ロ接合部上に直接、または第一のクラッド層を介して設
けられたII−VI族化合物半導体を構成するVI族元素とし
て少なくともTeを含むII-VI族化合物半導体からなる第
1の半導体層により構成されたエッチングストップ層
と、前記エッチングストップ層上に設けられたTeを含ま
ないかTeを含むが前記第1の半導体層に比べTe組成が少
ないII-VI族化合物半導体からなる第2の半導体層によ
り構成されたストライプ状の第二のクラッド層とを有す
ることを特徴とする半導体発光素子。3. A double heterojunction having an active layer composed of a II-VI compound semiconductor and light guide layers provided above and below the active layer, and directly on the double heterojunction. Or an etching stop layer constituted by a first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element constituting a II-VI compound semiconductor provided via a first cladding layer; A stripe formed by a second semiconductor layer made of a II-VI compound semiconductor, which does not contain Te or contains Te but has a smaller Te composition than the first semiconductor layer, provided on the etching stop layer; And a second cladding layer.
性層および前記活性層の上部と下部に設けられた光ガイ
ド層とを有するダブルヘテロ接合部と、前記ダブルヘテ
ロ接合部上に直接、または第一のクラッド層を介して設
けられたII−VI族化合物半導体を構成するVI族元素とし
て少なくともTeを含むII-VI族化合物半導体からなる第
1の半導体層により構成するエッチングストップ層と、
Teを含まないかTeを含むが前記第1の半導体層に比べTe
組成が少ないII-VI族化合物半導体からなる第2の半導
体層により構成されるとともにストライプ状の開口部を
有する電流狭窄層と、前記開口部に設けられた第二のク
ラッド層とを有することを特徴とする半導体発光素子。4. A double heterojunction having an active layer made of a II-VI compound semiconductor and light guide layers provided above and below said active layer, and directly on said double heterojunction. Or an etching stop layer constituted by a first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element constituting a II-VI compound semiconductor provided via a first cladding layer;
Te is not contained or Te is contained, but compared to the first semiconductor layer,
A current confinement layer composed of a second semiconductor layer made of a II-VI compound semiconductor having a small composition and having a stripe-shaped opening, and a second cladding layer provided in the opening. Characteristic semiconductor light emitting device.
素子であり、発光層がII−VI族化合物半導体により構成
され、前記基板と前記発光層の間にII−VI族化合物半導
体を構成するVI族元素として少なくともTeを含むII-VI
族化合物半導体からなる第1の半導体層が設けられ、前
記基板から前記第1の半導体層に到るまでまで、前記基
板の一部を除去するように設けられた開口部を有するこ
とを特徴とする半導体発光素子。5. A surface-emitting type semiconductor light-emitting device provided on a substrate, wherein a light-emitting layer is made of a II-VI compound semiconductor, and a II-VI compound semiconductor is provided between the substrate and the light-emitting layer. II-VI containing at least Te as group VI element
A first semiconductor layer made of a group III compound semiconductor, and an opening provided so as to remove a part of the substrate from the substrate to the first semiconductor layer. Semiconductor light emitting device.
ていることを特徴とする請求項3〜5いずれかに記載の
半導体発光素子。6. The semiconductor light emitting device according to claim 3, wherein the first semiconductor layer is removed from the opening.
として少なくともTeを含むII-VI族化合物半導体からな
る第1の半導体層を形成する工程と、前記第1の半導体
層上にIII−V族化合物半導体またはTeを含まないかTeを
含むが前記第1の半導体層に比べTe組成が少ないII-VI
族化合物半導体からなる第2の半導体層を形成する工程
と、前記第1の半導体層をエッチングストップ層として
用いて前記第2の半導体層を選択的にエッチングする工
程とを有する半導体素子の製造方法。7. A step of forming a first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element constituting the II-VI compound semiconductor, and forming a first semiconductor layer on the first semiconductor layer. II-VI which does not contain or contains Te, or contains less Te than the first semiconductor layer.
Forming a second semiconductor layer made of a group III compound semiconductor; and selectively etching the second semiconductor layer using the first semiconductor layer as an etching stop layer. .
VI族元素として少なくともTeを含むII-VI族化合物半導
体からなる第1の半導体層を形成する工程と、前記第1
の半導体層をエッチングストップ層として用いて前記基
板から前記第1の半導体層までの領域を選択的にエッチ
ングする工程とを有する半導体素子の製造方法。8. Constituting a II-VI compound semiconductor on a substrate
Forming a first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element;
Selectively etching a region from said substrate to said first semiconductor layer using said semiconductor layer as an etching stop layer.
VI族元素として少なくともTeを含むII-VI族化合物半導
体からなる第1の半導体層を形成する工程と、Teを含ま
ないかTeを含むが前記第1の半導体層に比べTe組成が少
ないII-VI族化合物半導体を残して前記第1の半導体層
を選択的にエッチングする工程とを有する半導体素子の
製造方法。9. Constituting a group II-VI compound semiconductor on a substrate
Forming a first semiconductor layer made of a II-VI compound semiconductor containing at least Te as a group VI element; and II- containing no Te or containing Te but having a smaller Te composition than the first semiconductor layer. Selectively etching the first semiconductor layer while leaving the group VI compound semiconductor.
≦1であることを特徴とする請求項7〜9いずれかに記
載の半導体素子の製造方法。10. The composition ratio of Te in the first semiconductor layer is 0.1 ≦ x.
The method according to any one of claims 7 to 9, wherein?
からなり、前記第2の半導体層のTe組成yが0≦y≦
0.8であり、第1の半導体層のTe組成xが0.1≦x≦1
であり、さらにy≦x-0.1の関係を満たすことを特徴と
する請求項7に記載の半導体素子の製造方法。11. The second semiconductor layer is made of a II-VI group compound semiconductor, and the Te composition y of the second semiconductor layer is 0 ≦ y ≦
0.8, and the Te composition x of the first semiconductor layer is 0.1 ≦ x ≦ 1
8. The method according to claim 7, wherein y ≦ x−0.1 is satisfied.
成されている基板の結晶格子と格子整合する組成を有す
ることを特徴とする請求項7〜9いずれかに記載の半導
体素子の製造方法。12. The semiconductor device according to claim 7, wherein the first semiconductor layer has a composition that lattice-matches with a crystal lattice of a substrate on which the first semiconductor layer is formed. Manufacturing method.
0nmの範囲であることを特徴とする請求項7〜9いず
れかに記載の半導体素子の製造方法。13. The first semiconductor layer has a thickness of 1 nm to 50 nm.
The method for manufacturing a semiconductor device according to claim 7, wherein the range is 0 nm.
素を含む中性あるいはアルカリ性の溶液を用いてエッチ
ングすることを特徴とする請求項7または8に記載の半
導体素子の製造方法。14. The method according to claim 7, wherein etching is performed using a neutral or alkaline solution containing at least hydrogen peroxide as an etching solution.
酸イオンあるいは過マンガン酸イオンを含む酸性溶液を
用いてエッチングすることを特徴とする請求項9に記載
の半導体素子の製造方法。15. The method according to claim 9, wherein etching is performed using an acidic solution containing at least dichromate ions or permanganate ions as an etchant.
いた半導体レーザである請求項1または2に記載の半導
体素子と、前記半導体レーザから出射したレーザ光を記
録媒体に集光する集光光学系と、前記記録媒体からの反
射光を受光する光検出器とを備えた光ディスク装置。16. The semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor laser using a II-VI compound semiconductor, and a laser beam emitted from the semiconductor laser is focused on a recording medium. An optical disc device comprising: an optical system; and a photodetector that receives reflected light from the recording medium.
み取り、あるいは書き込みを行うことを特徴とする請求
項16に記載の光ディスク装置。17. The optical disk device according to claim 16, wherein information is read from or written to a recording medium by a laser.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22783397A JPH1168251A (en) | 1997-08-25 | 1997-08-25 | Semiconductor device, semiconductor light emitting device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22783397A JPH1168251A (en) | 1997-08-25 | 1997-08-25 | Semiconductor device, semiconductor light emitting device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168251A true JPH1168251A (en) | 1999-03-09 |
Family
ID=16867094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22783397A Pending JPH1168251A (en) | 1997-08-25 | 1997-08-25 | Semiconductor device, semiconductor light emitting device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1168251A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026465A (en) * | 2003-07-02 | 2005-01-27 | Sharp Corp | Oxide semiconductor light emitting device |
| JPWO2009034764A1 (en) * | 2007-09-10 | 2010-12-24 | 住友金属鉱山株式会社 | Printed wiring board manufacturing method and printed wiring board obtained by the manufacturing method |
| CN113659050A (en) * | 2021-08-17 | 2021-11-16 | 天津三安光电有限公司 | A kind of light-emitting diode and preparation method thereof |
-
1997
- 1997-08-25 JP JP22783397A patent/JPH1168251A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026465A (en) * | 2003-07-02 | 2005-01-27 | Sharp Corp | Oxide semiconductor light emitting device |
| JPWO2009034764A1 (en) * | 2007-09-10 | 2010-12-24 | 住友金属鉱山株式会社 | Printed wiring board manufacturing method and printed wiring board obtained by the manufacturing method |
| JP4986082B2 (en) * | 2007-09-10 | 2012-07-25 | 住友金属鉱山株式会社 | Method for manufacturing printed wiring board |
| CN113659050A (en) * | 2021-08-17 | 2021-11-16 | 天津三安光电有限公司 | A kind of light-emitting diode and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8290012B2 (en) | Low cost InGaAlN based lasers | |
| US20100290496A1 (en) | Nitride semiconductor laser device | |
| JPH0669111B2 (en) | Self-aligned rib waveguide high power laser | |
| US5956362A (en) | Semiconductor light emitting device and method of etching | |
| US7098064B2 (en) | Semiconductor laser device and its manufacturing method, and optical disc reproducing and recording apparatus | |
| US20040184501A1 (en) | Semiconductor laser device and optical pick up apparatus using the same | |
| KR100246054B1 (en) | Semiconductor laser with optimum resonator and optical device using same | |
| US20020136255A1 (en) | Semiconductor laser, optical element provided with the same and optical pickup provided with the optical element | |
| JP4627132B2 (en) | Semiconductor laser device and optical disk recording / reproducing device | |
| JPH1168251A (en) | Semiconductor device, semiconductor light emitting device and method of manufacturing the same | |
| US6044099A (en) | Semiconductor laser device | |
| US20060233210A1 (en) | Semiconductor laser device, method for manufacturing the same, and optical pickup device using the same | |
| KR100277322B1 (en) | Manufacturing method of semiconductor laser device | |
| JP3063684B2 (en) | Semiconductor laser and manufacturing method thereof | |
| JP4123554B2 (en) | Manufacturing method of semiconductor laser | |
| JPH09246662A (en) | Semiconductor laser | |
| KR101145965B1 (en) | Semiconductor light emitting device and method for fabricating the same | |
| JP3710313B2 (en) | Semiconductor laser element | |
| JP2001223438A (en) | Method for manufacturing semiconductor laser device | |
| US4663762A (en) | Inner stripe semiconductor laser with stepped channel | |
| JPH1022565A (en) | Semiconductor laser element and its manufacture | |
| JPH10154850A (en) | Vertical cavity semiconductor light emitting device, light emitting device, optical disk device, recording device, and etching method | |
| JPH0613709A (en) | Semiconductor laser device and manufacturing method thereof | |
| JPH0697580A (en) | Semiconductor laser element | |
| JP2007019390A (en) | Semiconductor laser and method for manufacturing semiconductor laser |