JPH1168421A - 電力合成回路 - Google Patents

Abstract

(57)【要約】 【課題】 低損失かつ小型であり、耐電力性に優れた電
力合成回路を提供することである。 【解決手段】 ４合成の場合、ハイブリッド結合器の一
つであるラットレース回路を３基接続された構成を有し
ている。中心導体はすべて一体Ｄ加工され接続部が存在
しない。本合成器は、矩形同軸線路やトリプレート線路
として構成することが容易である。また、低損失性、耐
電力性ではそれらに劣るが、プリント基板上にストリッ
プ線路として構成することも可能である。当然、組み合
わせる数によって、さらに４段以上の合成器も可能であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主にマイクロ波回
路に用いられる電力合成回路に関する。

【０００２】

【従来の技術】従来の同軸型電力合成回路について、図
３および図４を参照して詳細に説明する。

【０００３】図３は、プリント基板８上に配置した金属
導体６によってウィルキンソン型ハイブリッド回路を合
成数に応じて配置した例を示す。図３では、４合成回路
の例を示している。各ハイブリッドには、吸収用抵抗器
７をそれぞれ配線の途中に挿入している。

【０００４】図４は、導波管による４合成回路の例を示
している。３個のマジックＴ回路９をそれぞれ同相合成
する例である。各々のマジックＴには、終端器（ダミ
ー）１０が取り付けられている。

【０００５】

【発明が解決しようとする課題】第１の問題点は、従来
の技術におけるウィルキンソン型合成回路においては、
形状的に小型化を図れるが、基本的にプリント基板上の
ストリップラインによる使用限定され、ストリップライ
ンよりも低損失であるトリプレートや矩形同軸線路、円
形同軸線路による実現が困難であった。その理由は、回
路面上に吸収用の抵抗体を必要とするからである。

【０００６】第２の問題点は、耐電力性について劣って
おり、高出力対応に限界を有している。その理由は、ス
トリップラインはその構造上誘電体損失屋放射損失等に
よる伝送損失が多く、熱的に高電力伝送には適さないか
らである。

【０００７】第３の問題点は、従来の技術における導波
管型合成回路においては、低損失かつ耐電力性に優れて
いるが、装置の大型化が避けられない。その理由は、四
つのポートが四方に広がっているため形状が非常に大き
くなってしまうからである。

【０００８】したがって、本発明の目的は、小型でかつ
伝送損失の少ない電力合成回路を提供することである。

【０００９】

【課題を解決するための手段】本発明によれば、「複数
のラットレース回路で構成する中心導体と、前記中心導
体と相似形の形状を有し、前記中心導体と組み合わせる
ことで所望のインピーダンスを有するような寸法を持つ
外導体とを備えることを特徴とする電力合成回路」が得
られる。

【００１０】

【作用】本発明による電力合成回路は、複数のラットレ
ース回路を組み合わせた構造をしており、位相合成によ
って、合成動作を行う。

【００１１】

【発明の実施の形態】次に、本発明の一実施例について
図面を参照して詳細に説明する。

【００１２】図１には、本発明の電力合成回路を構成す
るラットレース回路の中心導体の一つを示している。使
用中心周波数における波長の１，５倍の長さを持つ円形
リング形状の中心導体上には、１／４波長の間隔を隔て
て４個の端子を設けた構造をしている。

【００１３】図２（ａ）に、このラットレース回路を３
個使用した４合成回路を示している。この電力合成回路
は、ラットレース回路を同相合成し３個をトーナメント
方式で構成している。

【００１４】各ラットレース回路２，３，４は、それぞ
れ同相合成するように接続されている。具体的にはラッ
トレース回路２の同相入力端子’，’からの合成出
力’はラットレース回路３の同相入力端子に入力さ
れる。

【００１５】一方、ラットレース回路４の同相入力端子
”，”からの合成出力”はラットレース回路３の
同相入力端子へ入力される。

【００１６】ラットレース回路３では、同相入力端子
，へ入力された合成出力’，”が合成出力と
して出力する。

【００１７】図２（ｂ）には中心導体１と組み合わされ
同軸線路を構成するため、中心導体１と相似形形状を有
する外導体と組み合わせた図を示す。前述の各入出力端
子は外導体へピンで取り出される構造となっている。

【００１８】次に、本発明の一実施例の動作について、
図１および図２を参照して、詳細に説明する。

【００１９】ハイブリッド結合器であるラットレース回
路は、電力同相合成・分配回路として知られており、図
１のようにループ状の形状を有している。

【００２０】例えば、からの入力はでは、→→
の波と→→の波の合成となるが、それぞれの線
路長にλｇ／２の差があるため互いに逆相で打ち消し合
い、出力しない。すなわち、は短絡されているとみな
される。

【００２１】また、では、線路長が共に、λｇであ
るため同相で等分配される。

【００２２】円環部分の長さは、１，５λｇ、インピー
ダンスは（２の平方根）Ｚ０（７１Ω）となる。各分岐
路の部分は、Ｚ０（５０Ω）となっている。

【００２３】本発明の一実施例の電力合成回路は、この
ラットレースを応用した構造をしており、その形状を図
２に示す。構成例として本ラットレース回路を３個使用
した４合成回路を一例として取り上げる。ラットレース
（Ａ）２において、からの入力は、等しく，に分
配され、このときは短絡ポートとなるため、信号は通
らない。

【００２４】同様にラットレース（Ｂ）３，（Ｃ）４に
おいても、’からの入力は’，’へ、”からの
入力は”，”に等分配される。すなわち、からの
入力を「１」とすると、’，’，”，”では、
１／４となる。

【００２５】ここで回路の可逆性より逆に考えれば、
’，’，”，”からの入力は合成されてへ送
られることになる。例えば、各ポートから等しく「１」
の入力があれば、理論的には「４」の出力があることに
なる。

【００２６】また、以上の動作が成り立つためには、各
入出力ポートから出力ポート（’→，’→，
”→，”→）の線路長を等しくして位相を合わ
せる必要がある。

【００２７】なお、何らかの影響で位相のバランスが崩
れた際には，’，”にも信号が入力するため、
，’，”は終端されている。

【００２８】

【発明の効果】本発明の第１の効果は、簡便な構成が可
能となる点である。この効果が得られる理由は、ウィル
キンソン型合成回路のように回路上に吸収用抵抗体を直
付けする必要がないためである。

【００２９】本発明の第２の効果は、第の効果の場合と
同様な理由により、ライン上に抵抗体がないため、プリ
ント基板のストリップラインタイプだけでなく、トリプ
レート、矩形同軸線路、円形同軸基板等でも実現可能で
あり、低損失化、耐電力性の向上が図れる。この効果が
得られる理由は、第１の効果の場合と同様に、合成回路
上に吸収用抵抗体が直付けする必要がないためである。

【００３０】本発明の第３の効果は、低損失化である。
この効果が得られる理由は、中心導体は複数のラットレ
ース回路を一体で切削加工しており、接続部などによる
リターンロスの劣化、損失の増加がないためである。

【図面の簡単な説明】

【図１】本発明の一実施例に使用されるラットレース回
路の断面図である。

【図２】図（ａ）は本発明の一実施例による４合成回路
を構成する中心導体を示す図であり、図（ｂ）は本発明
の一実施例による４合成回路を構成する中心導体と外導
体とを組み合わせた上面図である。

【図３】従来のウィルキンソン型４合成回路を示す図で
ある。

【図４】従来の導波管型４合成回路を示す図である。

【符号の説明】

１ 中心導体 ２ ラットレース回路（Ａ） ３ ラットレース回路（Ｂ） ４ ラットレース回路（Ｃ） ５ ケース（外導体） ６ 金属導体部 ７ 抵抗 ８ プリント基板（誘電体基板） ９ マジックＴ １０ ダミー部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のラットレース回路で構成する中心
   導体と、 前記中心導体と相似形の形状を有し、前記中心導体と組
   み合わせることで所望のインピーダンスを有するような
   寸法を持つ外導体とを備えることを特徴とする電力合成
   回路。
2. 【請求項２】 前記中心導体をすべて一体化して切削し
   たことを特徴とする請求項１記載の電力合成回路。