JPH1168567A - 集積回路用ａ／ｄコンバータの較正方法及び装置 - Google Patents
集積回路用ａ／ｄコンバータの較正方法及び装置Info
- Publication number
- JPH1168567A JPH1168567A JP10196506A JP19650698A JPH1168567A JP H1168567 A JPH1168567 A JP H1168567A JP 10196506 A JP10196506 A JP 10196506A JP 19650698 A JP19650698 A JP 19650698A JP H1168567 A JPH1168567 A JP H1168567A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- calibration
- maximum
- local minimum
- goodness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000012360 testing method Methods 0.000 claims description 23
- 238000005259 measurement Methods 0.000 claims description 20
- 238000009966 trimming Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 244000089409 Erythrina poeppigiana Species 0.000 description 1
- 235000009776 Rathbunia alamosensis Nutrition 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 比較的少ないサンプルを用いて較正を行い、
入力信号への要求を緩和した集積回路用Ａ／Ｄコンバー
タの較正方法及び装置を提供する。 【解決手段】 少なくとも１のテスト信号でＡ／Ｄコン
バータを駆動する工程、この駆動したＡ／Ｄコンバータ
を較正する工程、一連のＡ／Ｄコンバータ較正のそれぞ
れについて良度指数値を生成する工程でこの一連のＡ／
Ｄコンバータの良度指数値が局所極小／極大を有する曲
線の少なくとも一部を規定している工程、較正を停止す
る工程を具える。較正する工程は、一連のＡ／Ｄコンバ
ータ較正に関連して増分工程を具える。曲線の局所極小
／極大を決定する工程を具える。決定する工程は、一連
のＡ／Ｄコンバータの良度指数値に数式を適合させる工
程、この数式に基づいて局所極小／極大を算出する工程
を具える。数式を適合させる工程は、先の所定数のＡ／
Ｄコンバータの良度指数値に基づいて数式を適合させる
工程を具える。
入力信号への要求を緩和した集積回路用Ａ／Ｄコンバー
タの較正方法及び装置を提供する。 【解決手段】 少なくとも１のテスト信号でＡ／Ｄコン
バータを駆動する工程、この駆動したＡ／Ｄコンバータ
を較正する工程、一連のＡ／Ｄコンバータ較正のそれぞ
れについて良度指数値を生成する工程でこの一連のＡ／
Ｄコンバータの良度指数値が局所極小／極大を有する曲
線の少なくとも一部を規定している工程、較正を停止す
る工程を具える。較正する工程は、一連のＡ／Ｄコンバ
ータ較正に関連して増分工程を具える。曲線の局所極小
／極大を決定する工程を具える。決定する工程は、一連
のＡ／Ｄコンバータの良度指数値に数式を適合させる工
程、この数式に基づいて局所極小／極大を算出する工程
を具える。数式を適合させる工程は、先の所定数のＡ／
Ｄコンバータの良度指数値に基づいて数式を適合させる
工程を具える。
Description
【０００１】
【産業上の利用分野】本発明は電子工学の分野に属し、
特に、Ａ／Ｄコンバータ回路の較正方法及び装置に関す
る。
特に、Ａ／Ｄコンバータ回路の較正方法及び装置に関す
る。
【０００２】
【従来の技術】Ａ／Ｄコンバータは様々な電子機器にお
いて、電気信号の処理に用いられている。一般的に、集
積回路用のＡ／Ｄコンバータは、アナログ入力電圧信号
を受けて、この信号をデジタル信号に変換して出力す
る。例えばセル式無線電話の基地局などの最新デジタル
通信システムでは、１２ビット以上の高い解像度と２０
０ＭＨｚ以上の高い帯域幅をもち、電力の消費が少なく
歪が小さく、システム全体の機能を向上させるＡ／Ｄコ
ンバータが要求されている。
いて、電気信号の処理に用いられている。一般的に、集
積回路用のＡ／Ｄコンバータは、アナログ入力電圧信号
を受けて、この信号をデジタル信号に変換して出力す
る。例えばセル式無線電話の基地局などの最新デジタル
通信システムでは、１２ビット以上の高い解像度と２０
０ＭＨｚ以上の高い帯域幅をもち、電力の消費が少なく
歪が小さく、システム全体の機能を向上させるＡ／Ｄコ
ンバータが要求されている。
【０００３】パイプライン型のＡ／Ｄコンバータは一連
のサブコンバータステージを具えており、各ステージが
それぞれフラッシュＡ／Ｄコンバータと、Ｄ／Ａコンバ
ータと、Ｄ／Ａコンバータを次のステージへつなぐ段間
ステージ増幅器とを具えている。最終ステージは通常フ
ラッシュＡ／Ｄコンバータのみを具える。マルチステッ
プ型のＡ／Ｄコンバータは、１あるいはそれ以上の同じ
ようなサブコンバータステージを具え、これらのステー
ジはデジタル出力信号を生成するのにシーケンシャルに
再度使用される。
のサブコンバータステージを具えており、各ステージが
それぞれフラッシュＡ／Ｄコンバータと、Ｄ／Ａコンバ
ータと、Ｄ／Ａコンバータを次のステージへつなぐ段間
ステージ増幅器とを具えている。最終ステージは通常フ
ラッシュＡ／Ｄコンバータのみを具える。マルチステッ
プ型のＡ／Ｄコンバータは、１あるいはそれ以上の同じ
ようなサブコンバータステージを具え、これらのステー
ジはデジタル出力信号を生成するのにシーケンシャルに
再度使用される。
【０００４】集積回路用のＡ／Ｄコンバータのサブコン
バータステージにはいくつかの潜在的なエラー源があ
る。このようなエラーにはオフセット、ノイズ、Ｄ／Ａ
コンバータ及びフラッシュＡ／Ｄコンバータのエラー、
段間ステージゲイン増幅器のエラーがある。サブコンバ
ータのフラッシュＡ／Ｄコンバータエラーは、例えばデ
ジタルエラー修復ロジック回路などを用いてすぐに修復
することができる。サンプルデータシステム内に生じる
ｋＴ／Ｃ熱ノイズのエラー源は、サンプリングコンデン
サの適切なサイズを選択することにより減少させること
ができる。
バータステージにはいくつかの潜在的なエラー源があ
る。このようなエラーにはオフセット、ノイズ、Ｄ／Ａ
コンバータ及びフラッシュＡ／Ｄコンバータのエラー、
段間ステージゲイン増幅器のエラーがある。サブコンバ
ータのフラッシュＡ／Ｄコンバータエラーは、例えばデ
ジタルエラー修復ロジック回路などを用いてすぐに修復
することができる。サンプルデータシステム内に生じる
ｋＴ／Ｃ熱ノイズのエラー源は、サンプリングコンデン
サの適切なサイズを選択することにより減少させること
ができる。
【０００５】解像度の高いパイプラインＡ／Ｄコンバー
タあるいはマルチステップＡ／Ｄコンバータにおける２
つの主なエラー源は、Ｄ／Ａコンバータのエラーと段間
ステージ増幅器のゲインのエラーである。この２つのエ
ラーを減らすために、従来は、エラーの原因となる成分
を分析し、計算して、較正を行っていた。しかしなが
ら、この較正の有効性は通常Ａ／Ｄコンバータの線形性
により判断される。コンバータの線形性とエラー源とな
る成分の相関関係は理論上は近似しているが、成分の測
定及び較正を介して良好な線形性を得ることは間接的な
方法でしかなかった。
タあるいはマルチステップＡ／Ｄコンバータにおける２
つの主なエラー源は、Ｄ／Ａコンバータのエラーと段間
ステージ増幅器のゲインのエラーである。この２つのエ
ラーを減らすために、従来は、エラーの原因となる成分
を分析し、計算して、較正を行っていた。しかしなが
ら、この較正の有効性は通常Ａ／Ｄコンバータの線形性
により判断される。コンバータの線形性とエラー源とな
る成分の相関関係は理論上は近似しているが、成分の測
定及び較正を介して良好な線形性を得ることは間接的な
方法でしかなかった。
【０００６】米国特許第４，３５４，１７７号には、指
数信号を用いてＡ／Ｄコンバータ入力を励起して、ヒス
トグラムを作成して各デジタル出力信号値の振幅の確率
分布を決定する方法が開示されている。このヒストグラ
ムは、励起信号のダイナミック特性から独立して行われ
る試験でコンバータの変換特性を導き出すように処理さ
れており、従ってこの方法ではテスト回路のパラメータ
値を正確に把握する必要がない。
数信号を用いてＡ／Ｄコンバータ入力を励起して、ヒス
トグラムを作成して各デジタル出力信号値の振幅の確率
分布を決定する方法が開示されている。このヒストグラ
ムは、励起信号のダイナミック特性から独立して行われ
る試験でコンバータの変換特性を導き出すように処理さ
れており、従ってこの方法ではテスト回路のパラメータ
値を正確に把握する必要がない。
【０００７】
【発明が解決すべき課題】Ａ／ＤコンバータのＤ／Ａコ
ンバータは通常、薄膜抵抗で形成された梯子形抵抗回路
網を具えている。これらの抵抗は、Ｄ／Ａコンバータで
のエラー発生を抑えるためにレーザートリムされる。し
かしながら、段間ステージのゲインエラーは、このＤ／
Ａコンバータのエラーのようにすぐに決定して、修正で
きない。過去には、コンデンサをトリムすることや、ス
イッチキャパシタの段間ステージ増幅器に設けられた値
の小さいトリミングキャパシタを切り離す試みがなされ
てきた。このことは、例えばリン他（Lin et al.）によ
る文献“３μｍＣＭＯＳのＡ１３−ｂ２．５ＭＨｚ自動
較正型パイプライン型Ａ／Ｄコンバータ”（ＩＥＥＥソ
リッドステート回路ジャーナル、ｖｏｌ２６、Ｎｏ．
４、１９９１年４月）に開示されている。残念ながら、
コンデンサのトリミングは実現が非常に困難であり、特
に、所望する正確な効果を得るのが困難であった。又、
小さなトリムコンデンサを切り離しそのゲインの較正に
おいて所望の結果を得ることも困難であった。
ンバータは通常、薄膜抵抗で形成された梯子形抵抗回路
網を具えている。これらの抵抗は、Ｄ／Ａコンバータで
のエラー発生を抑えるためにレーザートリムされる。し
かしながら、段間ステージのゲインエラーは、このＤ／
Ａコンバータのエラーのようにすぐに決定して、修正で
きない。過去には、コンデンサをトリムすることや、ス
イッチキャパシタの段間ステージ増幅器に設けられた値
の小さいトリミングキャパシタを切り離す試みがなされ
てきた。このことは、例えばリン他（Lin et al.）によ
る文献“３μｍＣＭＯＳのＡ１３−ｂ２．５ＭＨｚ自動
較正型パイプライン型Ａ／Ｄコンバータ”（ＩＥＥＥソ
リッドステート回路ジャーナル、ｖｏｌ２６、Ｎｏ．
４、１９９１年４月）に開示されている。残念ながら、
コンデンサのトリミングは実現が非常に困難であり、特
に、所望する正確な効果を得るのが困難であった。又、
小さなトリムコンデンサを切り離しそのゲインの較正に
おいて所望の結果を得ることも困難であった。
【０００８】残念なことに、米国特許第５，２６６，９
５１号に開示されているような従来のテスト回路及び較
正回路では、所定の周波数あるいは信号レベルを必要で
あり、また、入力信号レベルと入力信号のスロープに応
じた較正値を算出する必要があった。更に、膨大な較正
データを処理し、記憶させなければならなかった。米国
特許第４，９０３，０２４号には更に、高速フーリエ変
換（以下、ＦＦＴ）を用いて入力信号レベル及び入力信
号スロープのそれぞれにつき較正データを計算する較正
方法が開示されている。これらのシステムはいずれも膨
大なデータ計算及び記憶容量を必要とするため、較正に
非常に時間がかかっていた。更に、往々にして線形性の
高い入力源を必要とするものであった。
５１号に開示されているような従来のテスト回路及び較
正回路では、所定の周波数あるいは信号レベルを必要で
あり、また、入力信号レベルと入力信号のスロープに応
じた較正値を算出する必要があった。更に、膨大な較正
データを処理し、記憶させなければならなかった。米国
特許第４，９０３，０２４号には更に、高速フーリエ変
換（以下、ＦＦＴ）を用いて入力信号レベル及び入力信
号スロープのそれぞれにつき較正データを計算する較正
方法が開示されている。これらのシステムはいずれも膨
大なデータ計算及び記憶容量を必要とするため、較正に
非常に時間がかかっていた。更に、往々にして線形性の
高い入力源を必要とするものであった。
【０００９】
【課題を解決するための手段】本発明の目的は、比較的
少ないサンプルを用いて較正を行い、入力信号への要求
を緩和した集積回路用Ａ／Ｄコンバータの較正方法及び
装置を提供することである。
少ないサンプルを用いて較正を行い、入力信号への要求
を緩和した集積回路用Ａ／Ｄコンバータの較正方法及び
装置を提供することである。
【００１０】本発明のＡ／Ｄコンバータの較正方法は、
少なくとも１のテスト信号でＡ／Ｄコンバータを駆動す
る工程と、一連のＡ／Ｄコンバータ較正についてこの駆
動されたＡ／Ｄコンバータを較正する工程と、この一連
のＡ／Ｄコンバータ較正のそれぞれについて一連のＡ／
Ｄコンバータの良度指数値を生成する工程であってこの
一連のＡ／Ｄコンバータの良度指数値が局所極小／極大
を有する曲線の少なくとも一部を規定する工程と、前記
一連のＡ／Ｄコンバータの良度指数値により規定される
曲線の局所極小／極大に対応したＡ／Ｄコンバータ較正
値において較正を停止する工程と、前記曲線の局所極小
／極大を決定する工程とを具えている。
少なくとも１のテスト信号でＡ／Ｄコンバータを駆動す
る工程と、一連のＡ／Ｄコンバータ較正についてこの駆
動されたＡ／Ｄコンバータを較正する工程と、この一連
のＡ／Ｄコンバータ較正のそれぞれについて一連のＡ／
Ｄコンバータの良度指数値を生成する工程であってこの
一連のＡ／Ｄコンバータの良度指数値が局所極小／極大
を有する曲線の少なくとも一部を規定する工程と、前記
一連のＡ／Ｄコンバータの良度指数値により規定される
曲線の局所極小／極大に対応したＡ／Ｄコンバータ較正
値において較正を停止する工程と、前記曲線の局所極小
／極大を決定する工程とを具えている。
【００１１】本発明のＡ／Ｄコンバータの較正方法は、
又、少なくとも１のテスト信号で前記Ａ／Ｄコンバータ
を駆動する工程と、複数のＡ／Ｄコンバータ較正につい
て前記駆動されたＡ／Ｄコンバータを較正する工程と、
各Ａ／Ｄコンバータ較正について複数のＡ／Ｄコンバー
タの良度指数値を生成する工程であって、この複数のＡ
／Ｄコンバータの良度指数値が局所極小／極大を有する
曲線の少なくとも一部を規定する工程と、前記複数のＡ
／Ｄコンバータの良度指数値により規定される曲線の局
所極小／極大に対応したＡ／Ｄコンバータ較正値におい
て較正を停止する工程と、前記曲線の局所極小／極大を
決定する工程とを具えている。
又、少なくとも１のテスト信号で前記Ａ／Ｄコンバータ
を駆動する工程と、複数のＡ／Ｄコンバータ較正につい
て前記駆動されたＡ／Ｄコンバータを較正する工程と、
各Ａ／Ｄコンバータ較正について複数のＡ／Ｄコンバー
タの良度指数値を生成する工程であって、この複数のＡ
／Ｄコンバータの良度指数値が局所極小／極大を有する
曲線の少なくとも一部を規定する工程と、前記複数のＡ
／Ｄコンバータの良度指数値により規定される曲線の局
所極小／極大に対応したＡ／Ｄコンバータ較正値におい
て較正を停止する工程と、前記曲線の局所極小／極大を
決定する工程とを具えている。
【００１２】本発明において請求項９に記載の装置で
は、更に、前記決定手段が、数式をＡ／Ｄコンバータの
良度指数値に適合させる数式適合手段と、この数式に基
づいて前記局所極小／極大を算出する算出手段とを具
え、この数式適合手段が、先の所定数のＡ／Ｄコンバー
タの良度指数値に基づいて数式を適合させる手段を具え
ている。
は、更に、前記決定手段が、数式をＡ／Ｄコンバータの
良度指数値に適合させる数式適合手段と、この数式に基
づいて前記局所極小／極大を算出する算出手段とを具
え、この数式適合手段が、先の所定数のＡ／Ｄコンバー
タの良度指数値に基づいて数式を適合させる手段を具え
ている。
【００１３】本発明のＡ／Ｄコンバータ較正方法は、少
なくとも１のテスト信号で前記Ａ／Ｄコンバータを駆動
する工程と、一連のＡ／Ｄコンバータ較正についてこの
駆動されたＡ／Ｄコンバータを較正する工程と、一連の
Ａ／Ｄコンバータ較正のそれぞれについて一連のＡ／Ｄ
コンバータの良度指数値を生成する工程であって、この
一連のＡ／Ｄコンバータの良度指数値が局所極小／極大
を有する曲線の少なくとも一部を規定する工程と、前記
一連のＡ／Ｄコンバータの良度指数値により規定される
曲線の局所極小／極大に対応するＡ／Ｄコンバータ較正
値において較正を停止する工程とを具えることが好まし
い。前記較正する工程は、前記一連のＡ／Ｄコンバータ
較正に対応してＡ／Ｄコンバータを増分して較正を行う
工程を具えることが好ましい。このようにすれば、膨大
な量の計算を行うことなく迅速に較正を行うことができ
る。
なくとも１のテスト信号で前記Ａ／Ｄコンバータを駆動
する工程と、一連のＡ／Ｄコンバータ較正についてこの
駆動されたＡ／Ｄコンバータを較正する工程と、一連の
Ａ／Ｄコンバータ較正のそれぞれについて一連のＡ／Ｄ
コンバータの良度指数値を生成する工程であって、この
一連のＡ／Ｄコンバータの良度指数値が局所極小／極大
を有する曲線の少なくとも一部を規定する工程と、前記
一連のＡ／Ｄコンバータの良度指数値により規定される
曲線の局所極小／極大に対応するＡ／Ｄコンバータ較正
値において較正を停止する工程とを具えることが好まし
い。前記較正する工程は、前記一連のＡ／Ｄコンバータ
較正に対応してＡ／Ｄコンバータを増分して較正を行う
工程を具えることが好ましい。このようにすれば、膨大
な量の計算を行うことなく迅速に較正を行うことができ
る。
【００１４】本発明の方法は更に、前記曲線の局所極小
／極大を決定する工程を具えることが好ましい。特に、
この決定する工程は、前記一連のＡ／Ｄコンバータの良
度指数値に数式を適合させる工程と、前記数式に基づい
て前記局所極小／極大を算出する工程とを具えることが
好ましい。もちろん、この数式を適合させる工程は、先
の所定数のＡ／Ｄコンバータの良度指数値に基づく数式
を適合させる工程を具えるのが好ましい。前記数式を適
合させる工程は、３次式などの多項式を前記一連のＡ／
Ｄコンバータの良度指数値に適合させる工程を具えてい
ても良い。更に、前記局所極小／極大を算出する工程
は、前記数式の１次導関数を計算する工程を具えるのが
好ましい。このようにすれば、比較的簡単かつ直接的に
前記良度指数データの分析を行うことができる。
／極大を決定する工程を具えることが好ましい。特に、
この決定する工程は、前記一連のＡ／Ｄコンバータの良
度指数値に数式を適合させる工程と、前記数式に基づい
て前記局所極小／極大を算出する工程とを具えることが
好ましい。もちろん、この数式を適合させる工程は、先
の所定数のＡ／Ｄコンバータの良度指数値に基づく数式
を適合させる工程を具えるのが好ましい。前記数式を適
合させる工程は、３次式などの多項式を前記一連のＡ／
Ｄコンバータの良度指数値に適合させる工程を具えてい
ても良い。更に、前記局所極小／極大を算出する工程
は、前記数式の１次導関数を計算する工程を具えるのが
好ましい。このようにすれば、比較的簡単かつ直接的に
前記良度指数データの分析を行うことができる。
【００１５】前記較正を停止する工程は、予測される又
は算出された局所極小／極大に到達したら較正を停止す
る工程を具えるようにすることができる。このようにす
れば、それ以上のＡ／Ｄコンバータの較正を防ぐことが
でき、従って計算量が減少する。この較正はＡ／Ｄコン
バータのレーザートリミングあるいはデジタル較正の少
なくとも一方により行われるようにしても良い。
は算出された局所極小／極大に到達したら較正を停止す
る工程を具えるようにすることができる。このようにす
れば、それ以上のＡ／Ｄコンバータの較正を防ぐことが
でき、従って計算量が減少する。この較正はＡ／Ｄコン
バータのレーザートリミングあるいはデジタル較正の少
なくとも一方により行われるようにしても良い。
【００１６】一連のＡ／Ｄコンバータの良度指数値を生
成する工程は、不完全なテスト入力信号を許容しうる一
連の良度指数値を生成する工程を具えることが好まし
い。例えば、Ａ／Ｄコンバータの良度指数値は、信号−
ノイズ比（ＳＮＲ）測定値、信号−ノイズ及び歪曲（Ｓ
ＩＮＡＤ）測定値、総合高調波ひずみ（ＴＨＤ）測定
値、及び疑似フリーダイナミックレンジ（ＳＦＤＲ）測
定値のうち少なくとも１つであっても良い。このＡ／Ｄ
コンバータの良度指数値は更に、積分非線形性（ＩＮ
Ｌ）測定値および微分非線形性（ＤＮＬ）測定値のいず
れかを具えても良い。
成する工程は、不完全なテスト入力信号を許容しうる一
連の良度指数値を生成する工程を具えることが好まし
い。例えば、Ａ／Ｄコンバータの良度指数値は、信号−
ノイズ比（ＳＮＲ）測定値、信号−ノイズ及び歪曲（Ｓ
ＩＮＡＤ）測定値、総合高調波ひずみ（ＴＨＤ）測定
値、及び疑似フリーダイナミックレンジ（ＳＦＤＲ）測
定値のうち少なくとも１つであっても良い。このＡ／Ｄ
コンバータの良度指数値は更に、積分非線形性（ＩＮ
Ｌ）測定値および微分非線形性（ＤＮＬ）測定値のいず
れかを具えても良い。
【００１７】本発明の他の特徴は、前記テスト入力信号
の選択に関する。この方法は更に、少なくとも１のテス
ト入力信号を決定する工程を具え、この入力信号がＡ／
Ｄコンバータの所定の良度指数を比較的大きく低下させ
るものであることが好ましい。
の選択に関する。この方法は更に、少なくとも１のテス
ト入力信号を決定する工程を具え、この入力信号がＡ／
Ｄコンバータの所定の良度指数を比較的大きく低下させ
るものであることが好ましい。
【００１８】いくつかの実施例において、Ａ／Ｄコンバ
ータはＤ／Ａコンバータを具えている。これらの実施例
では、本発明の較正方法は更に、最初にＤ／Ａコンバー
タのエラー較正を行う工程を具えることが好ましい。
ータはＤ／Ａコンバータを具えている。これらの実施例
では、本発明の較正方法は更に、最初にＤ／Ａコンバー
タのエラー較正を行う工程を具えることが好ましい。
【００１９】本発明の装置の特徴も、Ａ／Ｄコンバータ
の較正に関連する。この装置は、少なくとも１のテスト
信号でＡ／Ｄコンバータを駆動する駆動手段と、複数の
Ａ／Ｄコンバータ較正について前記駆動されたＡ／Ｄコ
ンバータの較正を行う較正手段と、Ａ／Ｄコンバータ較
正の各々について複数のＡ／Ｄコンバータの良度指数値
を生成する測定手段であって、この複数のＡ／Ｄコンバ
ータの良度指数値が局所極小／極大を有する曲線の少な
くとも一部を規定する測定手段と、前記複数のＡ／Ｄコ
ンバータの良度指数値によって規定される前記曲線の局
所極小／極大に対応するＡ／Ｄコンバータ較正値におい
て較正を停止する較正停止手段とを具えることが好まし
い。
の較正に関連する。この装置は、少なくとも１のテスト
信号でＡ／Ｄコンバータを駆動する駆動手段と、複数の
Ａ／Ｄコンバータ較正について前記駆動されたＡ／Ｄコ
ンバータの較正を行う較正手段と、Ａ／Ｄコンバータ較
正の各々について複数のＡ／Ｄコンバータの良度指数値
を生成する測定手段であって、この複数のＡ／Ｄコンバ
ータの良度指数値が局所極小／極大を有する曲線の少な
くとも一部を規定する測定手段と、前記複数のＡ／Ｄコ
ンバータの良度指数値によって規定される前記曲線の局
所極小／極大に対応するＡ／Ｄコンバータ較正値におい
て較正を停止する較正停止手段とを具えることが好まし
い。
【００２０】前記較正停止手段は、前記曲線の局所極小
／極大を決定する決定手段を具えることが好ましい。更
に、この決定手段は、数式をＡ／Ｄコンバータの良度指
数値に適合させる数式適合手段と、この数式に基づき前
記局所極小／極大を算出する算出手段とを具えることが
好ましい。
／極大を決定する決定手段を具えることが好ましい。更
に、この決定手段は、数式をＡ／Ｄコンバータの良度指
数値に適合させる数式適合手段と、この数式に基づき前
記局所極小／極大を算出する算出手段とを具えることが
好ましい。
【００２１】
【発明の実施の形態】本発明の実施例を、添付の図面を
参照しながら以下に説明する。
参照しながら以下に説明する。
【００２２】パイプライン型あるいはマルチステップ型
のＡ／Ｄコンバータは入力レンジを複数セグメントに細
分し、データの変換を行う。メジャーなセグメントは第
１ステージのサブコンバータに入れられ、各々のメジャ
ーセグメント内では次の（残りの）サブコンバータが信
号をより細かくより小さいセグメントに分割し、デジタ
ル出力を生成する。当業者であれば認識できるように、
パイプライン型又はマルチステップ構造における主なエ
ラー源は、これらのサブコンバータのＤ／Ａコンバータ
のエラー及び段間ステージのゲインのエラーである。こ
のようなエラーが生じると、隣り合う２つのコードセグ
メントの端部が合わなくなり、これによって例えば微分
非線形性（ＤＮＬ）又は積分非線形性（ＩＮＬ）が生じ
る。このＤ／Ａコンバータのエラー及び段間ステージの
ゲインエラーはこの処理に適した本質的成分により制限
を受ける。従って、Ａ／Ｄコンバータの解像度を高くす
るには、Ｄ／Ａコンバータエラー及びゲインエラーを好
適にトリムあるいは較正する必要がある。
のＡ／Ｄコンバータは入力レンジを複数セグメントに細
分し、データの変換を行う。メジャーなセグメントは第
１ステージのサブコンバータに入れられ、各々のメジャ
ーセグメント内では次の（残りの）サブコンバータが信
号をより細かくより小さいセグメントに分割し、デジタ
ル出力を生成する。当業者であれば認識できるように、
パイプライン型又はマルチステップ構造における主なエ
ラー源は、これらのサブコンバータのＤ／Ａコンバータ
のエラー及び段間ステージのゲインのエラーである。こ
のようなエラーが生じると、隣り合う２つのコードセグ
メントの端部が合わなくなり、これによって例えば微分
非線形性（ＤＮＬ）又は積分非線形性（ＩＮＬ）が生じ
る。このＤ／Ａコンバータのエラー及び段間ステージの
ゲインエラーはこの処理に適した本質的成分により制限
を受ける。従って、Ａ／Ｄコンバータの解像度を高くす
るには、Ｄ／Ａコンバータエラー及びゲインエラーを好
適にトリムあるいは較正する必要がある。
【００２３】図１に示すフローチャートはスタート（ブ
ロック２２）から始まり、Ｄ／Ａコンバータの較正は従
来のレーザートリミングあるいはデジタル較正によりブ
ロック２４にて行われる。ブロック２６で決定されるよ
うにＤ／Ａコンバータのエラーが許容内であればそのま
ま進み、そうでなければＤ／Ａコンバータは再度較正さ
れる。
ロック２２）から始まり、Ｄ／Ａコンバータの較正は従
来のレーザートリミングあるいはデジタル較正によりブ
ロック２４にて行われる。ブロック２６で決定されるよ
うにＤ／Ａコンバータのエラーが許容内であればそのま
ま進み、そうでなければＤ／Ａコンバータは再度較正さ
れる。
【００２４】段間ステージのゲインエラーのみを有す
る、パイプライン型又はマルチステップ型のＡ／Ｄコン
バータは、その変換機能において出力コードがコードセ
グメント間をとんでしまい、これがＩＮＬエラー及びＤ
ＮＬエラーの原因となり、更には、高調波ひずみや過度
の量子化ひずみの原因となる。従って、このようなＡ／
Ｄコンバータにおける信号−ノイズ及び歪（ＳＩＮＡ
Ｄ）と入力振幅との一般的なプロットでは、ある入力レ
ベルにおいてそのパフォーマンスが顕著に減少又は低下
するくぼみがある。入力信号がトランスファーカーブの
不連続点と交わるとエラーが発生する。例えば、振幅の
より大きい信号に生じるエラーは、入力信号の振幅と比
して比較的小さい。他方、振幅のより小さい信号に生じ
るエラーはその値が比較的大きくなり、パフォーマンス
を低下させる。従って、パフォーマンスの低下はトリミ
ングあるいは較正によりトランスファーカーブの不連続
点を減らすことによって修復することができる。
る、パイプライン型又はマルチステップ型のＡ／Ｄコン
バータは、その変換機能において出力コードがコードセ
グメント間をとんでしまい、これがＩＮＬエラー及びＤ
ＮＬエラーの原因となり、更には、高調波ひずみや過度
の量子化ひずみの原因となる。従って、このようなＡ／
Ｄコンバータにおける信号−ノイズ及び歪（ＳＩＮＡ
Ｄ）と入力振幅との一般的なプロットでは、ある入力レ
ベルにおいてそのパフォーマンスが顕著に減少又は低下
するくぼみがある。入力信号がトランスファーカーブの
不連続点と交わるとエラーが発生する。例えば、振幅の
より大きい信号に生じるエラーは、入力信号の振幅と比
して比較的小さい。他方、振幅のより小さい信号に生じ
るエラーはその値が比較的大きくなり、パフォーマンス
を低下させる。従って、パフォーマンスの低下はトリミ
ングあるいは較正によりトランスファーカーブの不連続
点を減らすことによって修復することができる。
【００２５】本発明では、ブロック２８にてテスト入力
信号を決定する。例えば、サンプリング周波数及び入力
周波数が最初に選択される。次いでこの入力信号の振幅
が、例えばフルスケールからある低いレベルまで掃引す
る。次いで、信号−ノイズ及び歪（ＳＩＮＡＤ）対入力
信号振幅などのパフォーマンス値又は良度指数を記録す
る。最もパフォーマンスが低下するときの入力信号レベ
ルを決定する。このパフォーマンスが低下する領域に隣
接するデータポイントから目標（理想）パフォーマンス
値を随意に決定する。
信号を決定する。例えば、サンプリング周波数及び入力
周波数が最初に選択される。次いでこの入力信号の振幅
が、例えばフルスケールからある低いレベルまで掃引す
る。次いで、信号−ノイズ及び歪（ＳＩＮＡＤ）対入力
信号振幅などのパフォーマンス値又は良度指数を記録す
る。最もパフォーマンスが低下するときの入力信号レベ
ルを決定する。このパフォーマンスが低下する領域に隣
接するデータポイントから目標（理想）パフォーマンス
値を随意に決定する。
【００２６】ブロック３２ではＡ／Ｄコンバータの較正
を行い、Ａ／Ｄコンバータが試験入力信号によって駆動
されたときの、パフォーマンスをモニタする。パフォー
マンスの低下対トリミング／較正の相関は、例えば図２
のプロット４２に示すように、局所極小４４を有する非
線形性を示す。下降曲線４２が局所極小４４に達するま
でに、又は逆に、図３においてパフォーマンス曲線４６
が局所極大４８に達するまでに最適な較正が行われる。
を行い、Ａ／Ｄコンバータが試験入力信号によって駆動
されたときの、パフォーマンスをモニタする。パフォー
マンスの低下対トリミング／較正の相関は、例えば図２
のプロット４２に示すように、局所極小４４を有する非
線形性を示す。下降曲線４２が局所極小４４に達するま
でに、又は逆に、図３においてパフォーマンス曲線４６
が局所極大４８に達するまでに最適な較正が行われる。
【００２７】一連のＡ／Ｄコンバータの良度指数値を生
成する工程（ブロック３２）は、不完全な入力信号を許
容しうる一連の良度指数値を生成する工程を具えること
が好ましい。例えば、Ａ／Ｄコンバータの良度指数値
は、信号−ノイズ比（ＳＮＲ）測定値、信号−ノイズ及
び歪（ＳＩＮＡＤ）測定値、総合高調波ひずみ（ＴＨ
Ｄ）測定値、疑似フリーダイナミックレンジ（ＳＦＤ
Ｒ）測定値のうち少なくともいずれか１つであっても良
い。一連の連続するＡ／Ｄコンバータの良度指数値は局
所極小／極大を有する曲線の少なくとも一部を規定して
いる。このＡ／Ｄコンバータの良度指数値は又、他の良
度指数値と比して僅かに緩い曲率あるいは弓形の積分非
線形性（ＩＮＬ）測定値および微分非線形性（ＤＮＬ）
測定値の少なくとも一方を含んでいても良い。
成する工程（ブロック３２）は、不完全な入力信号を許
容しうる一連の良度指数値を生成する工程を具えること
が好ましい。例えば、Ａ／Ｄコンバータの良度指数値
は、信号−ノイズ比（ＳＮＲ）測定値、信号−ノイズ及
び歪（ＳＩＮＡＤ）測定値、総合高調波ひずみ（ＴＨ
Ｄ）測定値、疑似フリーダイナミックレンジ（ＳＦＤ
Ｒ）測定値のうち少なくともいずれか１つであっても良
い。一連の連続するＡ／Ｄコンバータの良度指数値は局
所極小／極大を有する曲線の少なくとも一部を規定して
いる。このＡ／Ｄコンバータの良度指数値は又、他の良
度指数値と比して僅かに緩い曲率あるいは弓形の積分非
線形性（ＩＮＬ）測定値および微分非線形性（ＤＮＬ）
測定値の少なくとも一方を含んでいても良い。
【００２８】言い換えれば、本発明では連続する工程に
おいてトリミング／較正を行いながらダイナミックパフ
ォーマンスの測定を行うことができる。
おいてトリミング／較正を行いながらダイナミックパフ
ォーマンスの測定を行うことができる。
【００２９】図１に示すフローチャート２０では、ブロ
ック３４においてデータポイントを用いて良度指数の曲
線を作成している。例えば、先の２０のデータポイント
が用いられる。この曲線は３次式などの多項式で表わさ
れる。ブロック３６にてこの曲線から局所極小／極大が
決定される。この局所極小／極大は数式の１次導関数を
とることによりすぐに計算できる。この１次導関数が０
のときの局所極小／極大を示している。予測されたある
いは算出された局所極小／極大まで較正が達したか否か
がブロック３８で決定され、達していたら較正は停止す
る（ブロック４０）。正しい較正量に達していなけれ
ば、次の増分値までＡ／Ｄコンバータの増分して較正を
行い、これらの工程を繰り返す。ＦＦＴから生じる入力
テスト信号の本質的な歪による良度指数に対する影響は
比較的一定に保たれる。
ック３４においてデータポイントを用いて良度指数の曲
線を作成している。例えば、先の２０のデータポイント
が用いられる。この曲線は３次式などの多項式で表わさ
れる。ブロック３６にてこの曲線から局所極小／極大が
決定される。この局所極小／極大は数式の１次導関数を
とることによりすぐに計算できる。この１次導関数が０
のときの局所極小／極大を示している。予測されたある
いは算出された局所極小／極大まで較正が達したか否か
がブロック３８で決定され、達していたら較正は停止す
る（ブロック４０）。正しい較正量に達していなけれ
ば、次の増分値までＡ／Ｄコンバータの増分して較正を
行い、これらの工程を繰り返す。ＦＦＴから生じる入力
テスト信号の本質的な歪による良度指数に対する影響は
比較的一定に保たれる。
【００３０】図４は、Ａ／Ｄコンバータ６２を較正する
装置６０の構成を示す図である。この装置６０は、少な
くとも１のテスト入力信号でＡ／Ｄコンバータを駆動す
るテスト入力信号ドライバ又は駆動手段６４を具えてい
る。このテスト入力ドライバ６４は入力信号決定手段を
具え、この入力信号がＡ／Ｄコンバータの良度指数を比
較的大きく低下させる。
装置６０の構成を示す図である。この装置６０は、少な
くとも１のテスト入力信号でＡ／Ｄコンバータを駆動す
るテスト入力信号ドライバ又は駆動手段６４を具えてい
る。このテスト入力ドライバ６４は入力信号決定手段を
具え、この入力信号がＡ／Ｄコンバータの良度指数を比
較的大きく低下させる。
【００３１】装置６０は更に、複数の連続的な較正値に
ついて駆動されたＡ／Ｄコンバータ６２を較正する増分
較正手段６６を具える。この増分較正は、図示されてい
るレーザートリマ６３とデジタル較正器６５の一方ある
いは両方で行う。更に、この較正は本発明の実施例に応
じてその方向及び大きさを変化させることができる。
ついて駆動されたＡ／Ｄコンバータ６２を較正する増分
較正手段６６を具える。この増分較正は、図示されてい
るレーザートリマ６３とデジタル較正器６５の一方ある
いは両方で行う。更に、この較正は本発明の実施例に応
じてその方向及び大きさを変化させることができる。
【００３２】レーザートリマ６３はＡ／Ｄコンバータ６
２上のトリマブルレジスタ６７と共に図示されている
が、当業者にはこのレーザーが抵抗及び／又はコンデン
サを選択的に切断できることは自明である。
２上のトリマブルレジスタ６７と共に図示されている
が、当業者にはこのレーザーが抵抗及び／又はコンデン
サを選択的に切断できることは自明である。
【００３３】装置６０は更に、各Ａ／Ｄコンバータの較
正について複数のＡ／Ｄコンバータの良度指数値を生成
する良度指数測定手段６８を具えている。この良度指数
測定手段６８は、不完全な入力信号を許容しうるＡ／Ｄ
コンバータの良度指数値を生成する手段を具えている。
例えば、この測定手段は、信号−ノイズ比（ＳＮＲ）測
定値、信号−ノイズ及び歪（ＳＩＮＡＤ）測定値、総合
高調波ひずみ（ＴＨＤ）測定値、疑似フリーダイナミッ
クレンジ（ＳＦＤＲ）測定値、積分非線形性（ＩＮＬ）
測定値、微分非線形性（ＤＮＬ）測定値のうち少なくと
も１つから、Ａ／Ｄコンバータの良度測定値を生成す
る。
正について複数のＡ／Ｄコンバータの良度指数値を生成
する良度指数測定手段６８を具えている。この良度指数
測定手段６８は、不完全な入力信号を許容しうるＡ／Ｄ
コンバータの良度指数値を生成する手段を具えている。
例えば、この測定手段は、信号−ノイズ比（ＳＮＲ）測
定値、信号−ノイズ及び歪（ＳＩＮＡＤ）測定値、総合
高調波ひずみ（ＴＨＤ）測定値、疑似フリーダイナミッ
クレンジ（ＳＦＤＲ）測定値、積分非線形性（ＩＮＬ）
測定値、微分非線形性（ＤＮＬ）測定値のうち少なくと
も１つから、Ａ／Ｄコンバータの良度測定値を生成す
る。
【００３４】前記複数のＡ／Ｄコンバータ良度測定値
は、図示されている曲線及び局所極小／極大決定手段７
０により決定された局所極小／極大を有する曲線の少な
くとも一部を規定する。すなわち、図示されている曲線
及び局所極小／極大決定手段７０は、３次式などの多項
式をＡ／Ｄコンバータの良度指数値に適合させる数式適
合手段を具えている。この部位は数式の１次導関数を計
算する計算手段を具えている。装置６０は又、図に示す
ように、較正停止手段７２を具え、前記複数のＡ／Ｄコ
ンバータの良度指数値により規定された曲線の局所極小
／極大に対応するＡ／Ｄコンバータ較正値にて較正を停
止する。
は、図示されている曲線及び局所極小／極大決定手段７
０により決定された局所極小／極大を有する曲線の少な
くとも一部を規定する。すなわち、図示されている曲線
及び局所極小／極大決定手段７０は、３次式などの多項
式をＡ／Ｄコンバータの良度指数値に適合させる数式適
合手段を具えている。この部位は数式の１次導関数を計
算する計算手段を具えている。装置６０は又、図に示す
ように、較正停止手段７２を具え、前記複数のＡ／Ｄコ
ンバータの良度指数値により規定された曲線の局所極小
／極大に対応するＡ／Ｄコンバータ較正値にて較正を停
止する。
【００３５】Ａ／Ｄコンバータ６２は又、Ｄ／Ａコンバ
ータ７１を具えていても良い。従って、装置６０は更に
Ｄ／Ａコンバータのエラーを較正するＤ／Ａコンバータ
較正手段７３を具える。
ータ７１を具えていても良い。従って、装置６０は更に
Ｄ／Ａコンバータのエラーを較正するＤ／Ａコンバータ
較正手段７３を具える。
【００３６】上述した手段によって実行される機能は、
内蔵ソフトウェアの制御により動作するコンピュータ８
０によって実行されるようにしても良い。
内蔵ソフトウェアの制御により動作するコンピュータ８
０によって実行されるようにしても良い。
【００３７】図５は、信号−ノイズ比（ＳＮＲ）の一連
の良度指数値を黒３角で表示し、これらをつなげて曲線
８２を規定したグラフである。曲線８２は明らかに弓形
を描いている。プロット８３は曲線８２の１次導関数を
示す。良度指数が約６７でおよその較正時間が約４２で
あるとき（局所極大点）１次導関数８３は約０、あるい
は０を交差する。すなわち、このプロットはＸ軸の値が
約４２のときに較正が停止することを示している。
の良度指数値を黒３角で表示し、これらをつなげて曲線
８２を規定したグラフである。曲線８２は明らかに弓形
を描いている。プロット８３は曲線８２の１次導関数を
示す。良度指数が約６７でおよその較正時間が約４２で
あるとき（局所極大点）１次導関数８３は約０、あるい
は０を交差する。すなわち、このプロットはＸ軸の値が
約４２のときに較正が停止することを示している。
【００３８】本発明の較正方法は、少なくとも１のテス
ト信号でＡ／Ｄコンバータを駆動する工程と、一連のＡ
／Ｄコンバータ較正についてこの駆動されＡ／Ｄコンバ
ータを較正する工程と、一連の各Ａ／Ｄコンバータ較正
のそれぞれについて一連のＡ／Ｄコンバータの良度指数
値を生成する工程であってこの一連のＡ／Ｄコンバータ
の良度指数値が局所極小／極大を有する曲線の少なくと
も一部を規定する工程と、前記一連のＡ／Ｄコンバータ
の良度指数値により規定される曲線の局所極小／極大に
対応するＡ／Ｄコンバータ較正値にて較正を停止する工
程とを具えている。較正する工程は、前記一連のＡ／Ｄ
コンバータ較正について増分して較正を行う工程を具え
る。本発明の方法は前記曲線の局所極小／極大を決定す
る工程を具える。決定する工程は、一連のＡ／Ｄコンバ
ータの良度指数値に数式を適合させる工程と、この数式
に基づいて局所極小／極大を算出する工程とを具える。
数式を適合させる工程は、先の所定数のＡ／Ｄコンバー
タの良度指数値に基づいて数式を適合させる工程を具え
る。この数式を適合させる工程は、３次式のような多項
式をＡ／Ｄコンバータ良度指数に適合させる工程を具え
る。
ト信号でＡ／Ｄコンバータを駆動する工程と、一連のＡ
／Ｄコンバータ較正についてこの駆動されＡ／Ｄコンバ
ータを較正する工程と、一連の各Ａ／Ｄコンバータ較正
のそれぞれについて一連のＡ／Ｄコンバータの良度指数
値を生成する工程であってこの一連のＡ／Ｄコンバータ
の良度指数値が局所極小／極大を有する曲線の少なくと
も一部を規定する工程と、前記一連のＡ／Ｄコンバータ
の良度指数値により規定される曲線の局所極小／極大に
対応するＡ／Ｄコンバータ較正値にて較正を停止する工
程とを具えている。較正する工程は、前記一連のＡ／Ｄ
コンバータ較正について増分して較正を行う工程を具え
る。本発明の方法は前記曲線の局所極小／極大を決定す
る工程を具える。決定する工程は、一連のＡ／Ｄコンバ
ータの良度指数値に数式を適合させる工程と、この数式
に基づいて局所極小／極大を算出する工程とを具える。
数式を適合させる工程は、先の所定数のＡ／Ｄコンバー
タの良度指数値に基づいて数式を適合させる工程を具え
る。この数式を適合させる工程は、３次式のような多項
式をＡ／Ｄコンバータ良度指数に適合させる工程を具え
る。
【図１】図１は、本発明の較正方法のフローチャートで
ある。
ある。
【図２】図２は、パフォーマンスの低下と較正の相関を
示すグラフである。
示すグラフである。
【図３】図３は、パフォーマンスと較正の相関を示すグ
ラフである。
ラフである。
【図４】図４は、本発明の較正装置の構成を示すブロッ
ク図である。
ク図である。
【図５】図５は、良度指数と較正の相関を示すグラフで
ある。
ある。
６０ 較正装置 ６２ Ａ／Ｄコンバータ ６３ レーザートリマ ６４ 駆動手段 ６５ デジタル較正器 ６６ 増分較正手段 ６７ トリマブルレジスタ ６８ 良度指数測定手段 ７０ 曲線及び局所極小／極大決定手段 ７１ Ｄ／Ａコンバータ ７２ 較正停止手段 ７３ Ｄ／Ａコンバータ較正手段 ８０ コンピュータ
Claims (13)
- 【請求項１】 アナログ−デジタル（Ａ／Ｄ）コンバー
タを較正する方法であって、少なくとも１のテスト信号
を用いて前記Ａ／Ｄコンバータを駆動する工程と、一連
のＡ／Ｄコンバータ較正について前記駆動されたＡ／Ｄ
コンバータを較正する工程と、この一連のＡ／Ｄコンバ
ータ較正のそれぞれについて一連のＡ／Ｄコンバータの
良度指数値を生成する工程であって、前記一連のＡ／Ｄ
コンバータの良度指数値が局所極小／極大を有する曲線
の少なくとも一部を規定している工程と、前記Ａ／Ｄコ
ンバータ良度指数により規定された曲線の前記局所極小
／極大に対応するＡ／Ｄコンバータ較正にて前記較正を
停止する工程と、前記局所極小／極大を決定する工程と
を具えることを特徴とする方法。 - 【請求項２】 請求項１に記載の方法であって、前記局
所極小／極大を決定する工程が、前記一連のＡ／Ｄコン
バータの良度指数値に数式を適合させる工程と、前記数
式に基づいて前記局所極小／極大を算出する工程とを具
え、前記数式を適合させる工程が、先の所定数のＡ／Ｄ
コンバータの良度指数値に基づいて該数式を適合させる
ことを特徴とする方法。 - 【請求項３】 請求項２に記載の方法であって、前記較
正を停止する工程が、前記算出した局所極小／極大に到
達したら前記較正を停止してそれ以上のＡ／Ｄコンバー
タ較正を回避し、前記数式を適合させる工程が前記一連
のＡ／Ｄコンバータの良度指数値に多項式を適合させる
工程を具え、この数式を適合させる工程が３次式を前記
一連のＡ／Ｄコンバータの良度指数値に適合させること
を特徴とする方法。 - 【請求項４】 請求項３に記載の方法において、前記局
所極小／極大を算出する工程が、前記数式の１次導関数
を計算する工程を具えると共に、前記一連のＡ／Ｄコン
バータの良度指数値を生成する工程が、少なくとも１の
不完全な入力信号を許容しうる一連の良度指数値を生成
する工程を具えることを特徴とする方法。 - 【請求項５】 請求項４に記載の方法において、前記少
なくとも１の不完全な入力信号を許容しうる一連の各Ａ
／Ｄコンバータの良度指数値を生成する工程が、信号−
ノイズ比（ＳＮＲ）測定値、信号−ノイズ及び歪（ＳＩ
ＮＡＤ）測定値、総合高調波ひずみ（ＴＨＤ）測定値、
疑似フリーダイナミックレンジ（ＳＦＤＲ）測定値、積
分非線形性（ＩＮＬ）測定値、微分非線形性（ＤＮＬ）
測定値のうち少なくとも１つを生成する工程を具えるこ
とを特徴とする方法。 - 【請求項６】 請求項１乃至５のいずれかに記載の方法
が、少なくとも１のテスト入力信号を決定する工程であ
って該テスト入力信号が予め定められた前記Ａ／Ｄコン
バータの良度指数を比較的大きく低下する工程を具え、
前記Ａ／ＤコンバータがＤ／Ａコンバータを具え、更に
前記方法がＤ／Ａコンバータのエラーを較正する工程を
具え、当該較正する工程が少なくともレーザートリミン
グ及びデジタル較正の少なくとも一方を具える工程と、
好ましくは、前記一連のＡ／Ｄコンバータ較正について
増分した較正を前記Ａ／Ｄコンバータに行う工程とを具
えることを特徴とする方法。 - 【請求項７】 アナログ−デジタル（Ａ／Ｄ）コンバー
タを較正する方法であって、少なくとも１のテスト信号
で前記Ａ／Ｄコンバータを駆動する工程と、複数のＡ／
Ｄコンバータ較正について前記駆動されたＡ／Ｄコンバ
ータを較正する工程と、各Ａ／Ｄコンバータ較正につい
て複数のＡ／Ｄコンバータの良度指数値を生成する工程
であってこの複数のＡ／Ｄコンバータの良度指数値が局
所極小／極大を有する曲線の少なくとも一部を規定して
いる工程と、前記Ａ／Ｄコンバータ良度指数により規定
された曲線の前記局所極小／極大に対応するＡ／Ｄコン
バータ較正にて較正を停止する工程と、前記局所極小／
極大を決定する工程とを具えることを特徴とする方法。 - 【請求項８】 請求項７に記載の方法において、前記局
所極小／極大を決定する工程が、前記Ａ／Ｄコンバータ
の良度指数値に数式を適合させる工程と、前記数式に基
づいて前記局所極小／極大を算出する工程とを具え、前
記数式を適合させる工程が、先の所定数のＡ／Ｄコンバ
ータの良度指数値に基づいて該数式を適合させる工程を
具え、前記較正を停止する工程が、前記算出した局所極
小／極大に到達したら前記較正を停止してそれ以上のＡ
／Ｄコンバータ較正を回避する較正停止手段を具え、前
記数式を適合させる工程が、前記Ａ／Ｄコンバータの良
度指数値に多項式である数式を適合させる工程を具え、
この数式が３次式をＡ／Ｄコンバータの良度指数値に適
合させる工程を具え、前記局所極小／極大を算出する工
程が、前記数式の１次導関数を計算する工程を具えるこ
とを特徴とする方法。 - 【請求項９】 アナログ−デジタル（Ａ／Ｄ）コンバー
タを較正する装置であって、少なくとも１のテスト信号
で前記Ａ／Ｄコンバータを駆動する駆動手段と、複数の
Ａ／Ｄコンバータ較正について前記駆動されたＡ／Ｄコ
ンバータの較正を行う較正手段と、各Ａ／Ｄコンバータ
較正について複数のＡ／Ｄコンバータの良度指数値を生
成する測定手段であってこの複数のＡ／Ｄコンバータの
良度指数値が局所極小／極大を有する曲線の少なくとも
一部を規定している測定手段と、前記複数のＡ／Ｄコン
バータの良度指数値によって規定される前記曲線の局所
極小／極大に対応するＡ／Ｄコンバータ較正にて較正を
停止する較正停止手段とを具え、該較正停止手段が、前
記曲線の局所最小／最大値を決定する決定手段を具える
ことを特徴とする装置。 - 【請求項１０】 請求項９に記載の装置において、前記
決定手段が、前記Ａ／Ｄコンバータの良度指数値に数式
を適合させる数式適合手段と、この数式に基づき前記局
所極小／極大を算出する算出手段とを具え、前記数式適
合手段が先の所定数のＡ／Ｄコンバータの良度指数値に
基づいて数式を適合させる手段を具えることを特徴とす
る装置。 - 【請求項１１】 請求項９又は１０に記載の装置におい
て、前記較正停止手段が、前記算出した局所極小／極大
に到達したら前記較正を停止して前記Ａ／Ｄコンバータ
のそれ以上の較正を回避する較正停止手段を具え、前記
数式適合手段が、多項式を前記Ａ／Ｄコンバータの良度
指数値に適合させる手段を具え、この数式適合手段が３
次式を前記Ａ／Ｄコンバータの良度指数値に適合させる
手段を具えることを特徴とする装置。 - 【請求項１２】 請求項１０又は１１に記載の方法にお
いて、前記算出手段が前記数式の１次導関数を計算する
手段を具え、前記測定手段が少なくとも１の不完全な入
力信号を許容しうるＡ／Ｄコンバータの良度指数値を生
成する手段を具え、この測定手段が、信号−ノイズ比
（ＳＮＲ）測定値、信号−ノイズ及び歪曲（ＳＩＮＡ
Ｄ）測定値、総合高調波ひずみ（ＴＨＤ）測定値、疑似
フリーダイナミックレンジ（ＳＦＤＲ）測定値、積分非
線形性（ＩＮＬ）測定値、微分非線形性（ＤＮＬ）測定
値の少なくとも１つからＡ／Ｄコンバータの良度指数値
を生成する手段を具えることを特徴とする方法。 - 【請求項１３】 請求項９乃至１２のいずれかに記載の
方法において、前記駆動手段が前記少なくとも１のテス
ト入力信号を決定する手段を具え、該入力し検診号が予
め定められた前記Ａ／Ｄコンバータの良度指数を比較的
大きく低下させ、前記Ａ／ＤコンバータがＤ／Ａコンバ
ータを具えており、更に前記装置が、前記Ｄ／Ａコンバ
ータのエラーを較正する手段を具え、前記較正手段がレ
ーザートリミング及びデジタル較正の少なくともいずれ
か一方の手段を具え、好ましくは、前記較正手段が前記
Ａ／Ｄコンバータに増分した較正を行う手段を具えるこ
とを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/885,273 US5861826A (en) | 1997-06-30 | 1997-06-30 | Method and apparatus for calibrating integrated circuit analog-to-digital converters |
| US08/885273 | 1997-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168567A true JPH1168567A (ja) | 1999-03-09 |
Family
ID=25386525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10196506A Pending JPH1168567A (ja) | 1997-06-30 | 1998-06-29 | 集積回路用ａ／ｄコンバータの較正方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5861826A (ja) |
| EP (1) | EP0889596A3 (ja) |
| JP (1) | JPH1168567A (ja) |
| KR (1) | KR19990007490A (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140949A (en) * | 1997-12-02 | 2000-10-31 | Texas Instruments Incorporated | Trimming algorithm for pipeline A/D converter using integrated non-linearity measurement |
| US6690311B2 (en) * | 1998-11-20 | 2004-02-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Adaptively calibrating analog-to-digital conversion with correction table indexing |
| US6198416B1 (en) | 1999-04-16 | 2001-03-06 | Scott R. Velazquez | Linearity error compensator |
| US6232897B1 (en) * | 1999-07-12 | 2001-05-15 | National Instruments Corporation | System and method for calibrating an analog to digital converter through stimulation of current generators |
| US6320528B1 (en) | 1999-10-15 | 2001-11-20 | Koninklijke Philips Electronics Nv | Built-in self test for integrated digital-to-analog converters |
| JP2002031670A (ja) | 2000-04-19 | 2002-01-31 | Texas Instr Inc <Ti> | Ａ／ｄ変換器試験用の効率的データ転送を含む装置及び方法 |
| SE516799C2 (sv) | 2000-04-25 | 2002-03-05 | Ericsson Telefon Ab L M | Ett förfarande och en anordning för kalibrering av A/D- omvandlare |
| US6445319B1 (en) | 2000-05-10 | 2002-09-03 | Texas Instruments Incorporated | Analog to digital converter circuit |
| US6570514B1 (en) * | 2001-12-21 | 2003-05-27 | Scott R. Velazquez | Linearity error compensator |
| JP3979358B2 (ja) | 2003-07-22 | 2007-09-19 | 株式会社デンソー | Ａ／ｄ変換出力データの非直線性補正装置 |
| US6993441B1 (en) | 2004-05-12 | 2006-01-31 | Zilog, Inc. | Adaptive error correction in an oversampled ADC |
| US7379831B1 (en) | 2004-05-12 | 2008-05-27 | Zilog, Inc. | Error correction in an oversampled ADC using few stored calibration coefficients |
| US9602144B2 (en) * | 2004-08-26 | 2017-03-21 | Interdigital Technology Corporation | Method and apparatus for processing multiple wireless communication services |
| US20060045126A1 (en) * | 2004-08-30 | 2006-03-02 | Interdigital Technology Corporation | Method and apparatus for adaptively selecting sampling frequency for analog-to-digital conversion |
| US7411532B2 (en) * | 2005-08-31 | 2008-08-12 | Texas Instruments Incorporated | Method for determining minimization factor for improving linearity of an analog-to-digital converter |
| US7439888B2 (en) * | 2005-08-31 | 2008-10-21 | Texas Instruments Incorporated | Method for digitally representing an integral non-linearity response for a device |
| US7895006B2 (en) * | 2007-12-21 | 2011-02-22 | Agilent Technologies, Inc. | System and method for determining signal-to-noise ratio (SNR), signal-to-noise and distortion ratio (SINAD) and total harmonic distortion (THD) |
| US20090188721A1 (en) * | 2008-01-30 | 2009-07-30 | Smith Kevin W | Membrane method of making drilling fluids containing microbubbles |
| US7671770B2 (en) * | 2008-06-26 | 2010-03-02 | Linear Technology Corporation | Single pass INL trim algorithm for networks |
| US20140306689A1 (en) * | 2013-04-10 | 2014-10-16 | Texas Instruments, Incorporated | High resolution current pulse analog measurement |
| CN107196656B (zh) * | 2016-03-15 | 2020-11-06 | 联发科技（新加坡）私人有限公司 | 一种信号校准电路及信号校准方法 |
| RU2653150C1 (ru) * | 2017-05-29 | 2018-05-07 | Общество с ограниченной ответственностью Научно-производственное предприятие "ЭКРА" | Способ распознавания информационного образа электрического сигнала |
| CN110601696B (zh) * | 2019-07-18 | 2023-08-11 | 中国空间技术研究院 | 一种基于双芯片实现的抗辐射高压数模转换系统及方法 |
| CN115642913A (zh) * | 2022-10-13 | 2023-01-24 | 北京奕斯伟计算技术股份有限公司 | 模数转换器adc校准方法、装置、设备和存储介质 |
| WO2024168424A1 (en) * | 2023-02-16 | 2024-08-22 | Alazar Technologies Inc. | Electro-optical analog to digital conversion |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4419656A (en) * | 1980-11-07 | 1983-12-06 | Fairchild Camera & Instrument Corp. | Method and apparatus for digital converter testing |
| US4354177A (en) * | 1980-11-07 | 1982-10-12 | Fairchild Camera & Instr. Corp. | Method and apparatus for calibrating an analog-to-digital converter for a digital-to-analog converter test system |
| US4903024A (en) * | 1987-10-23 | 1990-02-20 | Westinghouse Electric Corp. | A/D converter system with error correction and calibration apparatus and method |
| DE3901399A1 (de) * | 1989-01-19 | 1990-08-02 | Messerschmitt Boelkow Blohm | Anordnung zur umsetzung analoger signale in digitale |
| DE58906716D1 (de) * | 1989-05-08 | 1994-02-24 | Siemens Ag | Integrierbarer Sigma-Delta-Modulator in Switched-Capacitor-Technik. |
| US5047772A (en) * | 1990-06-04 | 1991-09-10 | General Electric Company | Digital error correction system for subranging analog-to-digital converters |
| DE59008090D1 (de) * | 1990-06-12 | 1995-02-02 | Siemens Ag | Überabtastender Analog-Digital-Umsetzer mit Rauschfilterung in Switched-Capacitor-Technik. |
| US5140325A (en) * | 1991-05-14 | 1992-08-18 | Industrial Technology Research Institute | Sigma-delta analog-to-digital converters based on switched-capacitor differentiators and delays |
| US5196851A (en) * | 1991-05-24 | 1993-03-23 | Samsung Electronics Co., Ltd. | Linearizing non-linear analog-to-digital process and circuit |
| DE59108383D1 (de) * | 1991-09-18 | 1997-01-09 | Siemens Ag | Integrierbare Schaltungsanordnung mit einem analogen Netzwerk |
| US5266951A (en) * | 1991-12-30 | 1993-11-30 | Raytheon Company | Analog to digital converter calibration system and method of operation |
| US5278558A (en) * | 1992-07-21 | 1994-01-11 | Rockwell International Corporation | High accuracy digital to analog converter adjustment method and apparatus |
| US5465092A (en) * | 1994-01-19 | 1995-11-07 | National Semiconductor Corporation | Pipelined analog-to-digital converter with curvefit digital correction |
| US5594612A (en) * | 1994-08-24 | 1997-01-14 | Crystal Semiconductor Corporation | Analog-to-digital converter with digital linearity correction |
| US5594439A (en) * | 1994-08-24 | 1997-01-14 | Crystal Semiconductor Corporation | Diagnosing problems in an electrical system by monitoring changes in nonlinear characteristics |
| EP0730794B1 (en) * | 1994-09-23 | 2000-06-07 | National Semiconductor Corporation | An efficient architecture for correcting component mismatches and circuit nonlinearities in a/d converters |
| US5659312A (en) * | 1996-06-14 | 1997-08-19 | Logicvision, Inc. | Method and apparatus for testing digital to analog and analog to digital converters |
-
1997
- 1997-06-30 US US08/885,273 patent/US5861826A/en not_active Expired - Lifetime
-
1998
- 1998-06-12 EP EP98110847A patent/EP0889596A3/en not_active Withdrawn
- 1998-06-29 JP JP10196506A patent/JPH1168567A/ja active Pending
- 1998-06-30 KR KR1019980025617A patent/KR19990007490A/ko not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990007490A (ko) | 1999-01-25 |
| US5861826A (en) | 1999-01-19 |
| EP0889596A3 (en) | 2003-06-11 |
| EP0889596A2 (en) | 1999-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1168567A (ja) | 集積回路用ａ／ｄコンバータの較正方法及び装置 | |
| US6894627B2 (en) | Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially | |
| US7663516B1 (en) | Scheme for non-linearity correction of residue amplifiers in a pipelined analog-to-digital converter (ADC) | |
| JP3836328B2 (ja) | Ａｄ変換器を有する集積回路 | |
| US7142138B2 (en) | Multi-step analog/digital converter and on-line calibration method thereof | |
| US20070069937A1 (en) | Interleaved analog to digital converter with compensation for parameter mismatch among individual converters | |
| Brooks et al. | Background calibration of pipelined ADCs via decision boundary gap estimation | |
| CN103529379B (zh) | 用于高精度adc测试中低分辨率信号源的选取方法 | |
| EP3451531B1 (en) | Method for improving feedback circuit performance | |
| CN115940948A (zh) | 模数转换器的校准方法、存储介质、校准装置以及芯片 | |
| TW201916595A (zh) | 類比至數位轉換裝置及其類比至數位轉換器校正方法 | |
| US7982539B2 (en) | High resolution variable gain control | |
| Michaeli et al. | Error models of the analog to digital converters | |
| CN109600139B (zh) | 模拟至数字转换装置及其模拟至数字转换器校正方法 | |
| CN117767948B (zh) | 相位插值器非线性响应校正方法 | |
| EP1473836B1 (en) | Digital-domain self-calibration and built-in self-testing techniques for high-speed integrated A/D converters using white gaussian noise | |
| US12301245B2 (en) | Iterative ADC and DAC calibration | |
| Staller | Understanding analog to digital converter specifications | |
| US20230223947A1 (en) | Self-Calibration Of Reference Voltage Drop In Digital To Analog Converter | |
| CN117614448A (zh) | 一种模数转换器校准方法 | |
| Qiu et al. | Look-Up Table-Based Digital Calibration for the Correction of Pipeline Analog-to-Digital Converter Non-Idealities | |
| US7864089B2 (en) | Fast fourier transformation-based analog-to-digital converter calibration system | |
| Zhou et al. | A Digital Foreground Calibration Method for Pipeline SAR ADCs Using Extended Kalman Filter | |
| CN120750348B (zh) | 高精度低延时模数转换器失调误差低开销数字校准方法 | |
| Figueiredo et al. | New simple digital self-calibration technique for pipeline ADCs using the internal thermal noise |