JPH1168584A5 - - Google Patents
Info
- Publication number
- JPH1168584A5 JPH1168584A5 JP1997216435A JP21643597A JPH1168584A5 JP H1168584 A5 JPH1168584 A5 JP H1168584A5 JP 1997216435 A JP1997216435 A JP 1997216435A JP 21643597 A JP21643597 A JP 21643597A JP H1168584 A5 JPH1168584 A5 JP H1168584A5
- Authority
- JP
- Japan
- Prior art keywords
- slip state
- slip
- setting
- input timing
- states
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
以下、デパンクチャー回路２１のスリップ状態について説明する。デパンクチャー回路２１は畳み込み符号ＣＣを５ビット単位でデパンクチャー処理するため、どのビットを先頭ビットして取り込むかで５通りの同期の仕方があり、それぞれの取り込むビットの相対位置に基づき番号付けを行うことによりスリップ状態１〜５として分類される。すなわち、設定されるスリップ状態によってデパンクチャー回路２１の畳み込み符号ＣＣの入力タイミングが規定される。
この発明は上記問題点を解決するためになされたもので、畳み込み符号の伝送路のノイズの度合い等に関係なく、デパンクチャー回路が常に畳み込み符号を正確に同期入力できるビタビ復号装置を得ることを目的とする。
この発明に係る請求項９記載の入力タイミング制御装置は、パンクチャー処理が施された畳み込み符号をビタビ復号装置が取り込む入力タイミングを制御する装置であって、前記ビタビ復号装置は設定用スリップ状態によって前記入力タイミングが規定され、ビタビ復号データの復号誤り数をカウントする機能を有し、所定時間毎に前記複数のスリップ状態を順次前記設定用スリップ状態とすることにより前記複数のスリップ状態それぞれの復号誤り数を得るスリップ状態別誤り数算出手段と、前記複数のスリップ状態それぞれの復号誤り数の相対比較に基づき、前記設定用スリップ状態を設定するスリップ状態設定手段とを備えている。
このように、実施の形態１のビタビ復号装置は、ビット同期制御回路１０を活性状態にすると、確定スリップ状態ＤＳＬＩＰが指示する、Ｍ回連続して最もエラー数が少なかったスリップ状態にデパンクチャー回路２１のスリップ状態を設定する。
再び、ステップＳ１２において、比較器１２は現在のエラー数ＥＲＲＯＲと比較用エラー数ＲＭＥとを比較して、エラー数ＥＲＲＯＲが比較用エラー数ＲＭＥより小さい場合に、ステップＳ１３で、スリップ状態２を比較用スリップ状態の情報ＲＭＳ、スリップ状態２のエラー数ＥＲＲＯＲを比較用エラー数ＲＭＥとして比較用レジスタ１３に格納する。なお、ステップＳ１２でエラー数ＥＲＲＯＲが比較用エラー数ＲＭＥより小さくない場合はステップＳ１３を飛ばしてステップＳ１４に移行する。
以降、識別番号ＩがＮに達するまで、ステップＳ１２〜Ｓ１５の処理が繰り返され、識別番号ＩがＮに達するとステップＳ１６に移行する。このとき、比較用レジスタ１３には、エラー数ＥＲＲＯＲが最小であったスリップ状態ｋ（ｋ＝１〜Ｎのいずれか）及びそのエラー数ＥＲＲＯＲがそれぞれ比較用スリップ状態の情報ＲＭＳ及び比較用エラー数ＲＭＥとして自動的に格納され、比較用レジスタ１３の比較用スリップ状態の情報ＲＭＳがタイミングレジスタ１４にも格納される。
ステップＳ１７において、スリップ状態決定部１５は、デパンクチャー回路２１の設定用スリップ状態の候補である最小スリップ状態ＭＩＮＳＬＩＰがＭ（≧１）回連続で同一のスリップ状態を指示しない場合、ステップＳ１１に戻りさらなるスリップ状態１〜Ｎでのエラー測定（エラー数ＥＲＲＯＲ集計処理）を行わせ、Ｍ回連続で同一のスリップ状態となった場合、ステップＳ１８に移行する。
さらに、スリップ状態決定部１５は、最小スリップ状態ＭＩＮＳＬＩＰがＭ（≧１）回連続して同一のスリップ状態を指示する場合に、最小スリップ状態ＭＩＮＳＬＩＰの指示するスリップ状態を確定スリップ状態ＤＳＬＩＰとして決定するため、Ｍの大きさに比例して信頼性の高い確定スリップ状態ＤＳＬＩＰを決定することにより、実施の形態２のビタビ復号装置は、さらに一層正確に畳み込み符号ＣＣの入力に同期することができる。
また、請求項７記載のビタビ復号装置における畳み込み符号の入力タイミング制御方法のステップ(a)は(a-1)複数のスリップ状態それぞれの復号誤り数を順次受け、比較用誤り数と比較して復号誤り数が小さい場合に当該復号誤り数及びそのスリップ状態を指示する情報を新たな比較用誤り数及び比較用スリップ状態の情報とするステップを含み、ステップ(b)は、(b-1)比較用スリップ状態の情報を最小スリップ状態の情報とするステップと、(b-2)最小スリップ状態の情報に基づき設定用スリップ状態を決定するステップとを含んでいる。
Claims (1)
- パンクチャー処理が施された畳み込み符号をビタビ復号装置が取り込む入力タイミングを制御する入力タイミング制御装置であって、前記ビタビ復号装置は設定用スリップ状態によって前記入力タイミングが規定され、ビタビ復号データの復号誤り数をカウントする機能を有し、
所定時間毎に前記複数のスリップ状態を順次前記設定用スリップ状態とすることにより前記複数のスリップ状態それぞれの復号誤り数を得るスリップ状態別誤り数算出手段と、
前記複数のスリップ状態それぞれの復号誤り数の相対比較に基づき、前記設定用スリップ状態を設定するスリップ状態設定手段と、
を備える入力タイミング制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9216435A JPH1168584A (ja) | 1997-08-11 | 1997-08-11 | ビタビ復号装置、ビタビ復号装置における畳み込み符号の入力タイミング制御方法及び入力タイミング制御装置 |
| US09/001,808 US6094741A (en) | 1997-08-11 | 1997-12-31 | Viterbi decoding apparatus, method for controlling slip state of convolutional code in viterbi decoding apparatus, and slip state control apparatus |
| DE19814901A DE19814901C2 (de) | 1997-08-11 | 1998-04-02 | Viterbi-Dekodiervorrichtung, Verfahren zur Steuerung eines Gleitzustands eines Faltungscodes in einer Viterbi-Dekodiervorrichtung und Gleitzustand-Steuervorrichtung |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9216435A JPH1168584A (ja) | 1997-08-11 | 1997-08-11 | ビタビ復号装置、ビタビ復号装置における畳み込み符号の入力タイミング制御方法及び入力タイミング制御装置 |
| US09/001,808 US6094741A (en) | 1997-08-11 | 1997-12-31 | Viterbi decoding apparatus, method for controlling slip state of convolutional code in viterbi decoding apparatus, and slip state control apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168584A JPH1168584A (ja) | 1999-03-09 |
| JPH1168584A5 true JPH1168584A5 (ja) | 2005-04-07 |
Family
ID=26521432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9216435A Pending JPH1168584A (ja) | 1997-08-11 | 1997-08-11 | ビタビ復号装置、ビタビ復号装置における畳み込み符号の入力タイミング制御方法及び入力タイミング制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6094741A (ja) |
| JP (1) | JPH1168584A (ja) |
| DE (1) | DE19814901C2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7865812B2 (en) * | 2007-02-16 | 2011-01-04 | Mediatek Inc. | Apparatus and method for determining a detected punctured position in punctured convolutional codes |
| CN101771499B (zh) * | 2009-01-05 | 2012-08-08 | 华为技术有限公司 | 打孔比特集合查找方法、装置以及打孔的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1276693A (en) * | 1969-06-30 | 1972-06-07 | Riken Vitamin Oil Co Ltd | Process for preparing powders of lipophilic food emulsifiers |
| JP2597872B2 (ja) * | 1988-02-13 | 1997-04-09 | 日本電信電話株式会社 | ブロック同期方式 |
| JPH07114424B2 (ja) * | 1988-04-15 | 1995-12-06 | 日本電信電話株式会社 | 搬送波同期復調装置 |
| US5113400A (en) * | 1990-11-21 | 1992-05-12 | Motorola, Inc. | Error detection system |
| JP2786342B2 (ja) * | 1991-05-10 | 1998-08-13 | 三菱電機株式会社 | ビタビ復号器 |
| JP3203289B2 (ja) * | 1994-03-09 | 2001-08-27 | 株式会社ケンウッド | 並列処理復号器の時系列同期回路 |
| US5745570A (en) * | 1996-04-15 | 1998-04-28 | International Business Machines Corporation | Object-oriented programming environment that provides object encapsulation via encryption |
-
1997
- 1997-08-11 JP JP9216435A patent/JPH1168584A/ja active Pending
- 1997-12-31 US US09/001,808 patent/US6094741A/en not_active Expired - Lifetime
-
1998
- 1998-04-02 DE DE19814901A patent/DE19814901C2/de not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539684A (en) | Automatic frame synchronization recovery utilizing a sequential decoder | |
| WO2001082487A1 (en) | Encoding/decoding device and encoding/decoding method | |
| US10355718B2 (en) | Error correction process and mechanism | |
| JPH10178355A (ja) | 連接符号の誤り訂正復号装置及び復号方法 | |
| CN102123009A (zh) | 一种动态维特比解码方法及装置 | |
| US7490285B1 (en) | Marking unreliable symbols in a hard disk drive read back signal | |
| JP3512176B2 (ja) | ターボ復号装置およびターボ復号における復号の繰返し回数の制御方法 | |
| JPH09232971A (ja) | ビタビ復号方法及びビタビ復号回路 | |
| US20030007580A1 (en) | Blind transport format detection system and method | |
| CN1947367A (zh) | 格式检测 | |
| KR970004256B1 (ko) | 순환코드를 이용한 프레임/버스트 동기 및 에러 검출장치 | |
| JP5169771B2 (ja) | 復号器および復号方法 | |
| US7263653B2 (en) | Algorithm for a memory-based Viterbi decoder | |
| JP4580927B2 (ja) | ビタビ復号装置、およびビタビ復号方法 | |
| US6094741A (en) | Viterbi decoding apparatus, method for controlling slip state of convolutional code in viterbi decoding apparatus, and slip state control apparatus | |
| GB2308044A (en) | Decoding punctured codes | |
| CN111404560B (zh) | 一种对状态机中序列的纠错方法 | |
| JP4153610B2 (ja) | 畳み込み符号化信号の受信装置 | |
| JPH10229343A (ja) | 誤り訂正処理方法 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JPH07226688A (ja) | 誤り訂正復号装置 | |
| JP2891190B2 (ja) | 逐次復号装置 | |
| JPH0653843A (ja) | 逐次復号装置 | |
| JPH0946241A (ja) | ブロック符号復号器 | |
| JP4082158B2 (ja) | ビタビ復号方法、ビタビ復号装置及びプログラム |