JPH1169613A

JPH1169613A - サージ吸収素子及びその製造方法

Info

Publication number: JPH1169613A
Application number: JP24191897A
Authority: JP
Inventors: Yoichi Mamiya; 洋一間宮
Original assignee: Tokin Corp
Current assignee: Tokin Corp
Priority date: 1997-08-22
Filing date: 1997-08-22
Publication date: 1999-03-09

Abstract

(57)【要約】【課題】複雑な構造を必要とせずに、小型化や表面実
装部品化への対応が容易で、しかも静電容量の小さいサ
ージ吸収素子及びその製造方法を提供すること。【解決手段】印刷法により、モールド層用非導電性セ
ラミックスペースト、サージ吸収層用非導電性セラミッ
クスペースト及び内部電極用ペーストを交互に積層し、
対向する内部電極３間に、連続した空隙を有する非導電
性セラミックス４を介在させたサージ吸収層を、この非
導電性セラミックス４より相対密度が高い非導電性セラ
ミックスからなるモールド層２でモールドした積層体を
得、この積層体を切断した後、一体焼成し、さらに外部
電極を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、雷サージ、静電気
等の過電圧から、電子機器の電子回路等を保護するため
のサージ吸収素子及びその製造方法に関する。

【０００２】

【従来の技術】従来、電話回線等に印加される誘導雷サ
ージ等の過電圧から、電子機器の電子回路を保護するた
めのサージ吸収素子として、電圧非直線特性を有する高
抵抗体素子よりなるバリスタや、放電間隙を気密容器内
に封入した放電式アレスタ等が広く利用されている。

【０００３】上記バリスタは、サージ吸収の応答性に優
れるとともに、素子の小型化や、表面実装部品（以下、
ＳＭＤとする）に対応した構造とすることが容易である
が、素子の静電容量が大きく、信号系回路に使用しにく
い。一方、上記放電式アレスタは、静電容量が小さいた
め、信号系回路にも広く利用されているが、気密構造と
してガラス封入してリード線を引き出す必要がある等、
その構造が複雑になり、素子の小型化やＳＭＤ化への対
応が困難である。

【０００４】

【発明が解決しようとする課題】本発明は、上記従来技
術の欠点に鑑みてなされたものであり、複雑な構造を必
要とせずに、小型化やＳＭＤ化への対応が容易で、しか
も静電容量の小さいサージ吸収素子及びその製造方法を
提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされたものであり、対向する内部電極間
に連続した空隙を有する非導電性セラミックス焼結体を
介在させた積層構造体（サージ吸収層）を、それより緻
密な非導電性セラミックス焼結体（モールド層）でモー
ルドし、端面に、前記内部電極の一部分と導通した外部
電極を設置した構造を有しているサージ吸収素子及びそ
の製造方法である。

【０００６】即ち、本発明は、対向する内部電極間に、
連続した空隙を有する非導電性セラミックス焼結体を介
在させたサージ吸収層を、該非導電性セラミックス焼結
体より相対密度が高い非導電性セラミックス焼結体から
なるモールド層でモールドし、前記内部電極と導通した
外部電極を設けたサージ吸収素子である。

【０００７】また、本発明は、前記サージ吸収層の非導
電性セラミックス焼結体の相対密度が９０％以下であ
り、前記モールド層の非導電性セラミックスの焼結体の
相対密度が９５％以上である上記のサージ吸収素子であ
る。

【０００８】また、本発明は、印刷法により、モールド
層用非導電性セラミックスペースト、サージ吸収層用非
導電性セラミックスペースト及び内部電極用ペーストを
交互に積層し、対向する内部電極間に、連続した空隙を
有する非導電性セラミックスを介在させたサージ吸収層
を、該非導電性セラミックスより相対密度が高い非導電
性セラミックスからなるモールド層でモールドした積層
体を得、該積層体を切断した後、一体焼結し、さらに外
部電極を形成したことを特徴とするサージ吸収素子の製
造方法である。

【０００９】本発明によるサージ吸収素子における、連
続した空隙を有するセラミックス焼結体は、通常のセラ
ミックス焼結体が、十分に緻密化された状態で使用して
いるのに対し、緻密化を抑制し、焼結体中の空隙がそれ
ぞれ孤立することなく、連続した空隙を形成している状
態である。したがって、対向する内部電極間には、非磁
性セラミックス焼結体からなる層を貫通する連続空隙が
存在し、この空隙における気体放電でサージ吸収が行わ
れる。さらに、空隙の屈曲部において電界が集中しやす
く、放電トリガを生じやすくなるため、電極が単に空間
で対向している場合や、緻密な焼結体層を介している場
合に比べると、低い電圧で放電を開始させることができ
る。また、このような緻密化を抑制し、連続した空隙を
有する非導電性セラミックス焼結体は、緻密な焼結体と
比較すると、みかけの誘電率が小さくなるため、対向す
る内部電極間に介在しても、静電容量がそれほど高くな
らず、信号系回路に実用上問題なく使用し得るサージ吸
収素子を得ることができる。

【００１０】さらに、本発明において、サージ吸収層全
体を、緻密な非導電性セラミックス焼結体（モールド
層）でモールドすることにより、緻密化を抑制したセラ
ミックス焼結体の機械的強度の弱さや、吸収性を有する
等の実用的な問題点を解決することができる。焼結体の
相対密度を９５％以上にすると、水中に浸しても焼結体
中へ吸水が生じないことがわかった。これは、相対密度
９５％以上で、焼結体の空隙の連続性が失われることを
示している。したがって、モールド層としての非導電性
セラミックス焼結体には、相対密度９５％以上が必要と
なる。一方、サージ吸収層を構成する非導電性セラミッ
クス焼結体は、焼結体中で安定的に連続空隙を確保する
ために、相対密度が９０％以下であることが好ましい。

【００１１】このように、異なる相対密度を有する焼結
体は、セラミックス原料の組成や原料粉末の粒子径を調
整し、焼結速度を制御することにより容易に得ることが
できる。したがって、サージ吸収層を構成するセラミッ
クス焼結体よりも、容易に焼結の進行する原料を選択す
ることにより、印刷法により、モールド層となる非導電
性セラミックス及びサージ吸収層となる非導電性セラミ
ックス−内部電極の積層構造を形成した後、一体焼結し
て、サージ吸収素子を得ることが可能となる。

【００１２】本発明によるサージ吸収素子における、非
導電性セラミックス焼結体としては、アルミナ、ムライ
ト、チタニア、ジルコニア、ステアタイト、フォルステ
アタイト、あるいは、シリカ、カルシア、ホウ素等から
なるガラス材等の固有体積抵抗率の高いセラミックス材
料が好ましく、目的に応じて選択することができる。

【００１３】また、本発明によるサージ吸収素子の内部
電極材料としては、銅、銀、アルミニウム、ニッケル、
金属元素や炭素、あるいはステンレス、コバール等の合
金材料等、導電性に優れる材料を使用することができ
る。また、上記金属、合金材料や炭素の他に、Ｓｎ
Ｏ₂、Ｎｂ₂Ｏ₅、ＭｏＯ₃、ＷＯ₃、ＴｉＮ、ＴａＮ、Ｖ
Ｎ、ＺｒＮ、ＮｂＮ等の酸化物や窒化物等の、導電性セ
ラミックスを使用することができる。これら導電性セラ
ミックスを使用すると、気体放電時の溶融や酸化による
電極の劣化を抑制することができる。これら内部電極材
料は、金属系、セラミックス系をそれぞれを単独で使用
してもよいが、絶縁性セラミックス表面で直接放電に曝
される部分に、薄い導電性セラミックスからなる層を形
成し、金属系導電材料でバックアップ層を形成する等、
それぞれを組み合わせて使用することもできる。

【００１４】本発明によるサージ吸収素子は、チップコ
ンデンサー、チップインダクター等と同様に、非導電性
セラミックス粉末、電極材料粉末を高分子樹脂とそれぞ
れ混練してペースト化し、これを印刷法等によって交互
に積層した後、一体焼成する製造方法で得ることができ
る。この場合の各々の膜厚や積層数は、目的とする素子
の放電電圧等の特性に応じて選択することができる。こ
の時、モールド層を構成するセラミックスの焼結温度
は、選択した電極材料の焼結温度と同等またはそれ以下
に設定し、一方のサージ吸収層を構成するセラミックス
の焼結温度は、電極材料よりも高く設定することによ
り、同時焼結で、連続した空隙を有するサージ吸収層
と、緻密なモールド層を得ることが可能である。

【００１５】

【発明の実施の形態】まず、モールド層用非導電性セラ
ミックスペーストでシートを作製する。次に、内部電極
用ペーストで内部電極を形成する。さらに、モールド層
用非導電性セラミックスペーストで外枠を形成し、サー
ジ吸収層用非導電性セラミックスペーストで内部電極上
に積層した後、内部電極用ペーストで内部電極を形成す
る。外枠の形成、サージ吸収層用非導電性セラミックス
の積層、内部電極の形成の三つの工程を所定の積層数ま
で繰り返した後、最後に内部電極、モールド層を形成す
る。

【００１６】

【実施例】以下に、本発明の実施例を説明する。

【００１７】（実施例１）アルミナ粉末を原料として、
公知の方法でアルミナの焼結体を作製した。このとき、
焼結温度と焼結時間を調整して、焼結体の相対密度が、
８０％、８５％、９０％、９５％、１００％になるよう
に５種類の焼結体を準備した。焼結体の寸法は直径５．
０ｍｍの円盤状とした。これら焼結体の水中での吸収性
を調べたところ、相対密度９５％以上では吸水が生じな
かった。次に、これら焼結体をラップ研磨し、約５０μ
ｍの厚さになるように調整した。次に、これら焼結体の
両面に、市販の銀ペーストを塗布し、大気中６００℃で
２時間焼結した。得られたサージ吸収素子の直流におけ
る放電電圧を表１に示す。焼結体の吸収性の有無も併せ
て示した。

【００１８】

【００１９】表１より、電極間に、連続した空隙を有す
る焼結体を介在させることで、サージ吸収素子の放電電
圧を小さくすることができることがわかる。

【００２０】（実施例２）平均粒径約３μｍのステアタ
イト（ＭｇＯ・ＳｉＯ₂）粉末を、表２に示す比率で、
バインダ、溶剤と配合し、配合物を三本ロールで混練し
て、サージ吸収層用非導電性セラミックスペーストを作
製した。

【００２１】

【００２２】同様に、平均粒径約０.５μｍの低温焼成
用ホウケイ酸ガラス粉末を、上記の表２に示す比率で、
バインダ、溶剤と配合し、配合物を三本ロールで混練し
て、モールド層用非導電性セラミックスペーストを作製
した。これらの原料粉末の一般的な焼成温度は、ステア
タイトが約１０００℃、低温焼成用ホウケイ酸ガラスが
約８００℃である。

【００２３】さらに、同様に、平均粒径約０.５μｍの
銀粉末を、表３に示す比率で、バインダ、溶剤と配合
し、配合物を三本ロールで混練して、内部電極用ペース
トを作製した。

【００２４】

【００２５】次に、印刷法により、以下の方法で、印刷
積層を行った。モールド層用非導電性セラミックスペーストで厚さ約
３００μｍのモールド層２のシートを基板１上に形成す
る［図１（ａ）］。内部電極用ペーストで厚さ約５０μｍの内部電極３を
形成する［図１（ｂ）］。モールド層用非導電性セラミックスペーストで厚さ約
５０μｍのモールド層２の外枠を形成する［図１
（ｃ）］。サージ吸収層用非導電性セラミックスペーストで内部
電極３上に厚さ約５０μｍに非導電性セラミックス４を
積層する［図１（ｄ）］。内部電極用ペーストで厚さ約５０μｍの内部電極３を
形成する［図１（ｅ）］。〜を所定の積層数まで繰り返し、最後に内部電極
３、モールド層２を形成する［図１（ｆ）］。なお、第
１層目と最終層の内部電極は、外部電極と接続するため
に、左右の一方をモールド層側に張り出しを設けてい
る。

【００２６】積層数は、サージ吸収層における非導電性
セラミックスの層数が、１、２、３、４、５層になるよ
うにそれぞれ作製した。

【００２７】次に、作製した積層体を、図１（ｇ）に示
すように、所定の大きさ（２.０ｍｍ×２.５ｍｍ）に切
断した。

【００２８】次に、切断した積層体を６００℃大気中で
脱バインダ後、大気中７００〜９５０℃で焼結を行い、
焼結終了後、図２に示すように、市販の銀ペーストを塗
布し、大気中６００℃で２時間焼結し、外部電極５を形
成した。なお、図２（ｂ）の平面図において、内部電極
３と外部電極５の接続がわかるように、モールド層の最
上層を省略して示している。

【００２９】これらの工程を経て作製したサージ吸収素
子を、水中で吸水性を確認したところ、いずれも吸収し
なかった。

【００３０】次に、作製したサージ吸収素子の直流放電
電圧と周波数１ｋＨｚでの静電容量を測定した。その結
果を表４に示す。

【００３１】

【００３２】表４より、積層数を適切に選択することに
より、放電電圧、静電容量を制御したサージ吸収素子が
得られることがわかる。

【００３３】なお、本発明は、上記実施例に限定される
ものではなく、非導電性セラミックス材料、電極材料と
して、他の非導電性セラミックス材料や導電性材料を使
用することができることは、当業者であれば容易に類推
できる。同様に、印刷用ペーストの作製方法として他の
手法を適用することや印刷積層厚さ、積層数、積層体サ
イズ等の積層体作製に係る条件、また、積層体の焼結条
件等は、本発明の実施例以外の条件でもよいことは、当
業者であれば容易に類推できる。

【００３４】

【発明の効果】以上説明した通り、本発明によれば、複
雑な構造を必要とせずに、小型化やＳＭＤ化への対応が
容易で、しかも静電容量の小さいサージ吸収素子及びそ
の製造方法を提供することが可能となった。

【図面の簡単な説明】

【図１】本発明の実施例２におけるサージ吸収素子の作
製手順を示す断面図。図１（ａ）は、モールド層のシー
トを形成した状態を示す断面図。図１（ｂ）は、内部電
極を形成した状態を示す断面図。図１（ｃ）は、モール
ド層の外枠を形成した状態を示す断面図。図１（ｄ）
は、サージ吸収層を形成した状態を示す断面図。図１
（ｅ）は、内部電極を形成した状態を示す断面図。図１
（ｆ）は、積層体を形成した状態を示す断面図。図１
（ｇ）は、積層体を所定の大きさに切断した状態を示す
断面図。

【図２】本発明の実施例２におけるサージ吸収素子の構
造を示す説明図。図２（ａ）は、断面図。図２（ｂ）
は、平面図。

【符号の説明】

１基板２モールド層３内部電極４（サージ吸収層用）非導電性セラミックス５外部電極

Claims

【特許請求の範囲】

【請求項１】対向する内部電極間に、連続した空隙を
有する非導電性セラミックス焼結体を介在させたサージ
吸収層を、該非導電性セラミックス焼結体より相対密度
が高い非導電性セラミックス焼結体からなるモールド層
でモールドし、前記内部電極と導通した外部電極を設け
たことを特徴とするサージ吸収素子。
【請求項２】前記サージ吸収層の非導電性セラミック
ス焼結体の相対密度が９０％以下であり、前記モールド
層の非導電性セラミックスの焼結体の相対密度が９５％
以上であることを特徴とする請求項１記載のサージ吸収
素子。
【請求項３】印刷法により、モールド層用非導電性セ
ラミックスペースト、サージ吸収層用非導電性セラミッ
クスペースト及び内部電極用ペーストを交互に積層し、
対向する内部電極間に、連続した空隙を有する非導電性
セラミックスを介在させたサージ吸収層を、該非導電性
セラミックスより相対密度が高い非導電性セラミックス
からなるモールド層でモールドした積層体を得、該積層
体を切断した後、一体焼結し、さらに外部電極を形成し
たことを特徴とするサージ吸収素子の製造方法。