JPH1169780A - 電力変換器におけるゲート駆動回路 - Google Patents
電力変換器におけるゲート駆動回路Info
- Publication number
- JPH1169780A JPH1169780A JP22691397A JP22691397A JPH1169780A JP H1169780 A JPH1169780 A JP H1169780A JP 22691397 A JP22691397 A JP 22691397A JP 22691397 A JP22691397 A JP 22691397A JP H1169780 A JPH1169780 A JP H1169780A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reduction
- igbt
- gate drive
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 ＩＧＢＴのはね上がり電圧の低減化とターン
オフ損失の低減化の両立を図る。 【解決手段】 ＩＧＢＴのはね上がり電圧を低減するた
めに、従来はＩＧＢＴのゲートにコンデンサ２９の電荷
を注入するｄｉ／ｄｔ抑制回路を設けていたが、このｄ
ｉ／ｄｔ抑制効果はＩＧＢＴの電流が小さいときは効き
過ぎることになるので、コンパレータ４によってターン
オフ電流が設定値よりも大きいかどうかを検出し、ター
ンオフ電流が設定値よりも大きいときのみｄｉ／ｄｔ抑
制効果を持たせるようにする。
オフ損失の低減化の両立を図る。 【解決手段】 ＩＧＢＴのはね上がり電圧を低減するた
めに、従来はＩＧＢＴのゲートにコンデンサ２９の電荷
を注入するｄｉ／ｄｔ抑制回路を設けていたが、このｄ
ｉ／ｄｔ抑制効果はＩＧＢＴの電流が小さいときは効き
過ぎることになるので、コンパレータ４によってターン
オフ電流が設定値よりも大きいかどうかを検出し、ター
ンオフ電流が設定値よりも大きいときのみｄｉ／ｄｔ抑
制効果を持たせるようにする。
Description
【０００１】
【発明の属する技術分野】この発明は、電界効果トラン
ジスタ（ＦＥＴ）や絶縁ゲート形バイポーラトランジス
タ（ＩＧＢＴ）などの電圧駆動形スイッチングデバイス
のゲート駆動回路、特にその改良に関する。
ジスタ（ＦＥＴ）や絶縁ゲート形バイポーラトランジス
タ（ＩＧＢＴ）などの電圧駆動形スイッチングデバイス
のゲート駆動回路、特にその改良に関する。
【０００２】
【従来の技術】図９にターンオフ時のｄｉ／ｄｔを抑制
する機能を持つＩＧＢＴのゲート駆動回路、図１０に電
力変換器としてインバータの主回路の従来例をそれぞれ
示す。図９の符号１６はメインデバイスとしてのＩＧＢ
Ｔ、１７はＩＧＢＴのターンオン時において、そのゲー
ト・エミッタ間に電圧を印加するための正側のゲート駆
動用電源、１８は同様にＩＧＢＴのターンオフ時におい
て、そのゲート・エミッタ間に電圧を印加するための負
側のゲート駆動用電源、１９はインバータの制御回路
で、ここでＩＧＢＴのオン，オフのスイッチング指令が
作成される。
する機能を持つＩＧＢＴのゲート駆動回路、図１０に電
力変換器としてインバータの主回路の従来例をそれぞれ
示す。図９の符号１６はメインデバイスとしてのＩＧＢ
Ｔ、１７はＩＧＢＴのターンオン時において、そのゲー
ト・エミッタ間に電圧を印加するための正側のゲート駆
動用電源、１８は同様にＩＧＢＴのターンオフ時におい
て、そのゲート・エミッタ間に電圧を印加するための負
側のゲート駆動用電源、１９はインバータの制御回路
で、ここでＩＧＢＴのオン，オフのスイッチング指令が
作成される。
【０００３】２０は弱電部から強電部にＩＧＢＴのオ
ン，オフ指令信号を伝達するフォトカプラ（ＰＣ）など
の絶縁器、２１はＩＧＢＴオン用のゲート抵抗、２２は
ＩＧＢＴオフ用のゲート抵抗、２３，２４は各ゲート抵
抗をＩＧＢＴのゲートに接続するためのスイッチ用のト
ランジスタ、２５はトランジスタ２３，２４を駆動する
ためのアンプである。そして、絶縁器２０を介する信号
により、ＩＧＢＴのゲート・エミッタ間に電源１７，１
８からの正，負の電圧を印加し、ＩＧＢＴをオン，オフ
するようにしている。
ン，オフ指令信号を伝達するフォトカプラ（ＰＣ）など
の絶縁器、２１はＩＧＢＴオン用のゲート抵抗、２２は
ＩＧＢＴオフ用のゲート抵抗、２３，２４は各ゲート抵
抗をＩＧＢＴのゲートに接続するためのスイッチ用のト
ランジスタ、２５はトランジスタ２３，２４を駆動する
ためのアンプである。そして、絶縁器２０を介する信号
により、ＩＧＢＴのゲート・エミッタ間に電源１７，１
８からの正，負の電圧を印加し、ＩＧＢＴをオン，オフ
するようにしている。
【０００４】また、ブロック２６はターンオフ時のｄｉ
／ｄｔを抑制または低減する低減回路例で、ＦＥＴ２
７，抵抗２８，コンデンサ２９，ダイオード３０および
コンパレータ３１等より構成される。この低減回路２６
は、ＩＧＢＴがターンオフする際の、ＩＧＢＴと直列に
接続されたインダクタ３２の電圧、すなわちＩＧＢＴの
コレクタ電流の変化率ｄｉ／ｄｔ相当を検出し、この電
圧が或る設定した電圧以上となったとき（コンパレータ
３１により検出）、ＦＥＴ２７をオンとしコンデンサ２
９の電荷をＩＧＢＴのゲートに注入することで、ｄｉ／
ｄｔを低減するようにしている。その結果、ＩＧＢＴの
ターンオフ動作は鈍化し、ｄｉ／ｄｔが低減することに
なる。なお、ｄｉ／ｄｔ抑制の度合いは通常コンデンサ
２９の容量が大きいほど、または抵抗２８が小さいほど
大きくなる。
／ｄｔを抑制または低減する低減回路例で、ＦＥＴ２
７，抵抗２８，コンデンサ２９，ダイオード３０および
コンパレータ３１等より構成される。この低減回路２６
は、ＩＧＢＴがターンオフする際の、ＩＧＢＴと直列に
接続されたインダクタ３２の電圧、すなわちＩＧＢＴの
コレクタ電流の変化率ｄｉ／ｄｔ相当を検出し、この電
圧が或る設定した電圧以上となったとき（コンパレータ
３１により検出）、ＦＥＴ２７をオンとしコンデンサ２
９の電荷をＩＧＢＴのゲートに注入することで、ｄｉ／
ｄｔを低減するようにしている。その結果、ＩＧＢＴの
ターンオフ動作は鈍化し、ｄｉ／ｄｔが低減することに
なる。なお、ｄｉ／ｄｔ抑制の度合いは通常コンデンサ
２９の容量が大きいほど、または抵抗２８が小さいほど
大きくなる。
【０００５】電力変換器としてのインバータは、例えば
図１０に示すように、交流を直流に変換するダイオード
整流器３３、直流中間コンデンサ３４およびＩＧＢＴ，
ダイオードからなり直流を交流に変換するインバータ部
３５より構成される。なお、符号３６は直流中間コンデ
ンサ３４とインバータ部３５間の配線によるインダクタ
（ｌ）である。ところで、ゲート駆動回路によりターン
オフ時のｄｉ／ｄｔを抑制するのは、ｄｉ／ｄｔを抑制
することによってインダクタ３６に発生する電圧を低減
し、結果としてＩＧＢＴに印加される電圧を低減するた
めである。
図１０に示すように、交流を直流に変換するダイオード
整流器３３、直流中間コンデンサ３４およびＩＧＢＴ，
ダイオードからなり直流を交流に変換するインバータ部
３５より構成される。なお、符号３６は直流中間コンデ
ンサ３４とインバータ部３５間の配線によるインダクタ
（ｌ）である。ところで、ゲート駆動回路によりターン
オフ時のｄｉ／ｄｔを抑制するのは、ｄｉ／ｄｔを抑制
することによってインダクタ３６に発生する電圧を低減
し、結果としてＩＧＢＴに印加される電圧を低減するた
めである。
【０００６】図１１（ａ），（ｂ）にｄｉ／ｄｔ抑制を
実施した場合と、しない場合のターンオフ時のＩＧＢＴ
のコレクタ電流（ｉC ）、コレクタ・エミッタ間電圧
（ｖCE）の各波形を示す。次の（１）式からも明らかな
ように、ｄｉ／ｄｔ抑制を実施しない方が、ＩＧＢＴに
は高電圧が印加されることが分かる。 ｖCE＝Ｅｄ＋Ｌ・ｄｉC ／ｄｔ …（１） Ｅｄ：直流中間コンデンサ電圧 Ｌ ：配線インダクタンス ただし、ｄｉ／ｄｔ抑制を実施すると、コレクタ電流の
フォールタイム（降下時間）ｔｆが延びる分、ターンオ
フ損失が増加するという問題が生じる。
実施した場合と、しない場合のターンオフ時のＩＧＢＴ
のコレクタ電流（ｉC ）、コレクタ・エミッタ間電圧
（ｖCE）の各波形を示す。次の（１）式からも明らかな
ように、ｄｉ／ｄｔ抑制を実施しない方が、ＩＧＢＴに
は高電圧が印加されることが分かる。 ｖCE＝Ｅｄ＋Ｌ・ｄｉC ／ｄｔ …（１） Ｅｄ：直流中間コンデンサ電圧 Ｌ ：配線インダクタンス ただし、ｄｉ／ｄｔ抑制を実施すると、コレクタ電流の
フォールタイム（降下時間）ｔｆが延びる分、ターンオ
フ損失が増加するという問題が生じる。
【０００７】
【発明が解決しようとする課題】図１２（ａ），（ｂ）
にｄｉ／ｄｔ抑制を実施した場合での、大電流をスイッ
チングしたときと、小電流をスイッチングしたときのＩ
ＧＢＴの電流，電圧波形を示す。この図１２から、小電
流と大電流とでは小電流の方がｄｉ／ｄｔの大きさが小
さいため、その分ＩＧＢＴに印加される電圧も低くなる
ことが分かる。したがって、図９に示すゲート駆動回路
では、ＩＧＢＴに印加される電圧が低い小電流時には、
ｄｉ／ｄｔ抑制をオーバーに実施していることになり、
その結果、不必要にターンオフ損失を増加させていると
いえる。したがって、この発明の課題は、ｄｉ／ｄｔ抑
制を適切に行なうことで、不必要にターンオフ損失を増
加させないようにすることにある。
にｄｉ／ｄｔ抑制を実施した場合での、大電流をスイッ
チングしたときと、小電流をスイッチングしたときのＩ
ＧＢＴの電流，電圧波形を示す。この図１２から、小電
流と大電流とでは小電流の方がｄｉ／ｄｔの大きさが小
さいため、その分ＩＧＢＴに印加される電圧も低くなる
ことが分かる。したがって、図９に示すゲート駆動回路
では、ＩＧＢＴに印加される電圧が低い小電流時には、
ｄｉ／ｄｔ抑制をオーバーに実施していることになり、
その結果、不必要にターンオフ損失を増加させていると
いえる。したがって、この発明の課題は、ｄｉ／ｄｔ抑
制を適切に行なうことで、不必要にターンオフ損失を増
加させないようにすることにある。
【０００８】
【課題を解決するための手段】このような課題を解決す
べく、請求項１の発明では、ターンオフ時のフォールタ
イム中のｄｉ／ｄｔを低減させるｄｉ／ｄｔ低減回路を
備えた、絶縁ゲート形バイポーラトランジスタ（ＩＧＢ
Ｔ）を含む電圧駆動形スイッチングデバイスのゲート駆
動回路に、ターンオフ直前に前記スイッチングデバイス
に流れる電流値相当を検出する検出手段と、前記ｄｉ／
ｄｔ低減回路を動作させるか否かを判断する操作回路と
を設け、前記検出手段からの出力が設定値以上になった
場合にのみ、前記操作回路によりｄｉ／ｄｔ低減回路を
動作させるようにしている。
べく、請求項１の発明では、ターンオフ時のフォールタ
イム中のｄｉ／ｄｔを低減させるｄｉ／ｄｔ低減回路を
備えた、絶縁ゲート形バイポーラトランジスタ（ＩＧＢ
Ｔ）を含む電圧駆動形スイッチングデバイスのゲート駆
動回路に、ターンオフ直前に前記スイッチングデバイス
に流れる電流値相当を検出する検出手段と、前記ｄｉ／
ｄｔ低減回路を動作させるか否かを判断する操作回路と
を設け、前記検出手段からの出力が設定値以上になった
場合にのみ、前記操作回路によりｄｉ／ｄｔ低減回路を
動作させるようにしている。
【０００９】請求項２の発明では、ターンオフ時のフォ
ールタイム中のｄｉ／ｄｔを低減させるｄｉ／ｄｔ低減
回路を備えた、ＩＧＢＴを含む電圧駆動形スイッチング
デバイスのゲート駆動回路に、ターンオフ直前に前記ス
イッチングデバイスに流れる電流値相当を検出する検出
手段と、ｄｉ／ｄｔの低減効果が異なる複数のｄｉ／ｄ
ｔ低減回路と、これら複数のｄｉ／ｄｔ低減回路を選択
する選択手段とを設け、前記検出手段からの出力に応じ
て、前記選択手段により複数のｄｉ／ｄｔ低減回路を選
択的に動作させるようにしている。
ールタイム中のｄｉ／ｄｔを低減させるｄｉ／ｄｔ低減
回路を備えた、ＩＧＢＴを含む電圧駆動形スイッチング
デバイスのゲート駆動回路に、ターンオフ直前に前記ス
イッチングデバイスに流れる電流値相当を検出する検出
手段と、ｄｉ／ｄｔの低減効果が異なる複数のｄｉ／ｄ
ｔ低減回路と、これら複数のｄｉ／ｄｔ低減回路を選択
する選択手段とを設け、前記検出手段からの出力に応じ
て、前記選択手段により複数のｄｉ／ｄｔ低減回路を選
択的に動作させるようにしている。
【００１０】請求項３の発明では、ターンオフ時のフォ
ールタイム中のｄｉ／ｄｔを低減させるｄｉ／ｄｔ低減
回路を備えた、ＩＧＢＴを含む電圧駆動形スイッチング
デバイスのゲート駆動回路に、ターンオフ直前に前記ス
イッチングデバイスに流れる電流値相当を検出する検出
手段と、前記ｄｉ／ｄｔ低減回路内に、入力信号の大き
さに応じて抵抗値またはコンデンサ容量を、比例的また
は反比例的に変化させる操作回路とを設け、前記検出手
段からの出力に応じて、前記操作回路を動作させるよう
にしている。
ールタイム中のｄｉ／ｄｔを低減させるｄｉ／ｄｔ低減
回路を備えた、ＩＧＢＴを含む電圧駆動形スイッチング
デバイスのゲート駆動回路に、ターンオフ直前に前記ス
イッチングデバイスに流れる電流値相当を検出する検出
手段と、前記ｄｉ／ｄｔ低減回路内に、入力信号の大き
さに応じて抵抗値またはコンデンサ容量を、比例的また
は反比例的に変化させる操作回路とを設け、前記検出手
段からの出力に応じて、前記操作回路を動作させるよう
にしている。
【００１１】
【発明の実施の形態】図１はこの発明の第１の実施の形
態を示す構成図である。図からも明らかなように、従来
例として示した図９のＦＥＴ２７に対して、さらに直列
にＦＥＴ１を接続し、このＦＥＴ１のゲートに、ターン
オフするＩＧＢＴの電流を検出した信号２と、ｄｉ／ｄ
ｔ抑制を実施する電流値を設定した信号３（ｉ* ）と
を、コンパレータ４により比較した出力信号を入力する
点が特徴である。なお、その他は図９と同様なので説明
は省略する。
態を示す構成図である。図からも明らかなように、従来
例として示した図９のＦＥＴ２７に対して、さらに直列
にＦＥＴ１を接続し、このＦＥＴ１のゲートに、ターン
オフするＩＧＢＴの電流を検出した信号２と、ｄｉ／ｄ
ｔ抑制を実施する電流値を設定した信号３（ｉ* ）と
を、コンパレータ４により比較した出力信号を入力する
点が特徴である。なお、その他は図９と同様なので説明
は省略する。
【００１２】ＩＧＢＴに流れている電流の検出は、例え
ば図２のように行なう。図２（ａ）はＩＧＢＴと直列に
変流器（ＣＴ）を接続する例、（ｂ）はＩＧＢＴと直列
にシャント抵抗（Ｒ）を接続する例、（ｃ）はＩＧＢＴ
に内蔵の電流検出用センス抵抗（Ｒｓ）を用いる例であ
る。なお、電流検出信号２は、ターンオフ時の急激な過
渡現象にも影響を受けないように、コンパレータ４との
間にはフィルタ回路６が接続される。
ば図２のように行なう。図２（ａ）はＩＧＢＴと直列に
変流器（ＣＴ）を接続する例、（ｂ）はＩＧＢＴと直列
にシャント抵抗（Ｒ）を接続する例、（ｃ）はＩＧＢＴ
に内蔵の電流検出用センス抵抗（Ｒｓ）を用いる例であ
る。なお、電流検出信号２は、ターンオフ時の急激な過
渡現象にも影響を受けないように、コンパレータ４との
間にはフィルタ回路６が接続される。
【００１３】以上の如く構成することにより、ターンオ
フする直前の電流値の大きさによって、コンデンサ２９
の放電の有無が決まる。つまり、ターンオフする直前の
電流値が、信号３として設定された設定値よりも小さい
ときはｄｉ／ｄｔ抑制を行なわず、大きい場合は従来と
同じくｄｉ／ｄｔ抑制を行なうようにする。図３
（ａ），（ｂ）にターンオフする電流が大きい場合と小
さい場合の、ＩＧＢＴターンオフ時の電流，電圧波形を
それぞれ示す。（ｂ）のような小電流時にはｄｉ／ｄｔ
抑制が実施されないので、電圧ｖCEが図１２（ｂ）のよ
うに抑制されることもない。つまり、電圧ｖCEのピーク
が値が図１２（ｂ）の場合よりも大きくなる。
フする直前の電流値の大きさによって、コンデンサ２９
の放電の有無が決まる。つまり、ターンオフする直前の
電流値が、信号３として設定された設定値よりも小さい
ときはｄｉ／ｄｔ抑制を行なわず、大きい場合は従来と
同じくｄｉ／ｄｔ抑制を行なうようにする。図３
（ａ），（ｂ）にターンオフする電流が大きい場合と小
さい場合の、ＩＧＢＴターンオフ時の電流，電圧波形を
それぞれ示す。（ｂ）のような小電流時にはｄｉ／ｄｔ
抑制が実施されないので、電圧ｖCEが図１２（ｂ）のよ
うに抑制されることもない。つまり、電圧ｖCEのピーク
が値が図１２（ｂ）の場合よりも大きくなる。
【００１４】図４はこの発明の第２の実施の形態を示す
構成図である。同図からも明らかなように、これは図９
に示す低減回路２６に対し、これと同様の構成の低減回
路７を並列に設けるとともに、コンパレータ８およびス
イッチ回路９を付加した点が特徴である。なお、低減回
路７と２６の抵抗値とコンデンサ容量値の各大きさは、
互いに異なるように選ばれている。これは、ｄｉ／ｄｔ
抑制効果を異ならせるためで、例えば低減回路２６のコ
ンデンサ容量を大きくしておくか、または抵抗値を小さ
くしておけば、低減回路２６が動作したときの方が、低
減回路７が動作したときに比べてｄｉ／ｄｔ抑制効果は
大きくなる。コンパレータ８は図１のコンパレータ４と
同様の機能を有するもので、その出力１０がここでは選
択回路としてのスイッチ回路９に入力される。スイッチ
回路９はコンパレータ８の出力信号１０に応じて、低減
回路７，２６の選択を行なう。このとき、選択されなか
った方は、そのＦＥＴをオフとして動作させないように
している。
構成図である。同図からも明らかなように、これは図９
に示す低減回路２６に対し、これと同様の構成の低減回
路７を並列に設けるとともに、コンパレータ８およびス
イッチ回路９を付加した点が特徴である。なお、低減回
路７と２６の抵抗値とコンデンサ容量値の各大きさは、
互いに異なるように選ばれている。これは、ｄｉ／ｄｔ
抑制効果を異ならせるためで、例えば低減回路２６のコ
ンデンサ容量を大きくしておくか、または抵抗値を小さ
くしておけば、低減回路２６が動作したときの方が、低
減回路７が動作したときに比べてｄｉ／ｄｔ抑制効果は
大きくなる。コンパレータ８は図１のコンパレータ４と
同様の機能を有するもので、その出力１０がここでは選
択回路としてのスイッチ回路９に入力される。スイッチ
回路９はコンパレータ８の出力信号１０に応じて、低減
回路７，２６の選択を行なう。このとき、選択されなか
った方は、そのＦＥＴをオフとして動作させないように
している。
【００１５】図４の構成により、ターンオフする直前の
電流値の大きさによって動作するブロック（２６または
７）が決まるため、ターンオフする直前の電流値が信号
３として設定された値よりも小さいときは低減回路７
が、また、大きい場合は低減回路２６が動作することに
なる。図５（ａ），（ｂ）にターンオフする電流が大き
い場合と小さい場合の、ＩＧＢＴターンオフ時の電流，
電圧波形をそれぞれ示す。（ｂ）のようにターンオフす
る電流が小さい時には、ｄｉ／ｄｔ抑制効果が従来方式
に比べて少ないため、その分電圧ｖCEのピーク値が図１
２（ｂ）の場合よりも大きくなっていることが分かる。
電流値の大きさによって動作するブロック（２６または
７）が決まるため、ターンオフする直前の電流値が信号
３として設定された値よりも小さいときは低減回路７
が、また、大きい場合は低減回路２６が動作することに
なる。図５（ａ），（ｂ）にターンオフする電流が大き
い場合と小さい場合の、ＩＧＢＴターンオフ時の電流，
電圧波形をそれぞれ示す。（ｂ）のようにターンオフす
る電流が小さい時には、ｄｉ／ｄｔ抑制効果が従来方式
に比べて少ないため、その分電圧ｖCEのピーク値が図１
２（ｂ）の場合よりも大きくなっていることが分かる。
【００１６】図４については、 ａ）ｄｉ／ｄｔ抑制回路を３ブロック以上設け、より細
かな制御を行なう。 ｂ）一方の抑制回路は常に動作させ、他の一方をターン
オフする電流値の大きさによって動作させる。 などの変形が考えられる。また、ｄｉ／ｄｔ抑制回路を
図６のように、ターンオフする電流値の大きさに応じて
抵抗値だけを変化させるような変形も可能である。
かな制御を行なう。 ｂ）一方の抑制回路は常に動作させ、他の一方をターン
オフする電流値の大きさによって動作させる。 などの変形が考えられる。また、ｄｉ／ｄｔ抑制回路を
図６のように、ターンオフする電流値の大きさに応じて
抵抗値だけを変化させるような変形も可能である。
【００１７】図７はこの発明の第３の実施の形態を示す
構成図である。同図からも明らかなように、これは図９
に示す低減回路２６のＦＥＴ２７に対して、さらにＦＥ
Ｔ１１を接続して構成される。ＦＥＴ１１のゲートに
は、信号２を反転増幅器１２によって反転させた信号１
３と、或るオフセット信号１４とを加算した信号１５を
入力する。このような構成により、ＦＥＴ１１のゲート
・ソース間の電圧が、ＩＧＢＴの電流値に応じて変動す
ることとなる。具体的には、ＩＧＢＴの電流値が大きい
と、ゲート・ソース間の電圧が高くなり、小さいと低く
なるように動作する。一般的に、ＦＥＴはゲート・ソー
ス間の電圧変化に対して、反比例的にドレイン・ソース
間の抵抗分が変化するので、その結果、ＩＧＢＴの電流
が大きいとｄｉ／ｄｔ抑制効果が大きく、また、小さい
と抑制効果が小さくなる、という具合にアナログ的に動
作する。なお、反転増幅器１２のゲインとオフセット信
号１４の大きさは、ＦＥＴ１１の動作特性が所望の抵抗
値となるように決定する。
構成図である。同図からも明らかなように、これは図９
に示す低減回路２６のＦＥＴ２７に対して、さらにＦＥ
Ｔ１１を接続して構成される。ＦＥＴ１１のゲートに
は、信号２を反転増幅器１２によって反転させた信号１
３と、或るオフセット信号１４とを加算した信号１５を
入力する。このような構成により、ＦＥＴ１１のゲート
・ソース間の電圧が、ＩＧＢＴの電流値に応じて変動す
ることとなる。具体的には、ＩＧＢＴの電流値が大きい
と、ゲート・ソース間の電圧が高くなり、小さいと低く
なるように動作する。一般的に、ＦＥＴはゲート・ソー
ス間の電圧変化に対して、反比例的にドレイン・ソース
間の抵抗分が変化するので、その結果、ＩＧＢＴの電流
が大きいとｄｉ／ｄｔ抑制効果が大きく、また、小さい
と抑制効果が小さくなる、という具合にアナログ的に動
作する。なお、反転増幅器１２のゲインとオフセット信
号１４の大きさは、ＦＥＴ１１の動作特性が所望の抵抗
値となるように決定する。
【００１８】図８（ａ），（ｂ）にターンオフする電流
が大きい場合と小さい場合の、ＩＧＢＴターンオフ時の
電流，電圧波形をそれぞれ示す。（ｂ）のようにターン
オフする電流が小さい時には、ｄｉ／ｄｔ抑制効果は図
１２（ｂ）の場合に比べて小さくため、ターンオフする
電流が大きい時にはｄｉ／ｄｔ抑制効果が大きく、電圧
ｖCEのピーク値でみればほぼ等しくなっていることが分
かる。
が大きい場合と小さい場合の、ＩＧＢＴターンオフ時の
電流，電圧波形をそれぞれ示す。（ｂ）のようにターン
オフする電流が小さい時には、ｄｉ／ｄｔ抑制効果は図
１２（ｂ）の場合に比べて小さくため、ターンオフする
電流が大きい時にはｄｉ／ｄｔ抑制効果が大きく、電圧
ｖCEのピーク値でみればほぼ等しくなっていることが分
かる。
【００１９】
【発明の効果】この発明によれば、ＩＧＢＴがターンオ
フする際、大電流時においては従来通り大きくｄｉ／ｄ
ｔ抑制を行ない、もってＩＧＢＴに印加される電圧を軽
減する一方、小電流の時にはｄｉ／ｄｔ抑制を実施しな
いか、または実施してもその効果を小さくして、小電流
領域での効率向上を図り、併せて装置の小型化，低コス
ト化が可能となる、という利点が得られる。
フする際、大電流時においては従来通り大きくｄｉ／ｄ
ｔ抑制を行ない、もってＩＧＢＴに印加される電圧を軽
減する一方、小電流の時にはｄｉ／ｄｔ抑制を実施しな
いか、または実施してもその効果を小さくして、小電流
領域での効率向上を図り、併せて装置の小型化，低コス
ト化が可能となる、という利点が得られる。
【図１】この発明の第１の実施の形態を示す構成図であ
る。
る。
【図２】図１で用いられる電流検出回路の例を示す構成
図である。
図である。
【図３】図１の動作説明図である。
【図４】この発明の第２の実施の形態を示す構成図であ
る。
る。
【図５】図４におけるＩＧＢＴ素子のターンオフ時の動
作説明図である。
作説明図である。
【図６】ｄｉ／ｄｔ抑制回路の別の具体例を示す構成図
である。
である。
【図７】この発明の第３の実施の形態を示す構成図であ
る。
る。
【図８】図７におけるＩＧＢＴ素子のターンオフ時の動
作説明図である。
作説明図である。
【図９】ゲート駆動回路の従来例を示す構成図である。
【図１０】インバータ装置の一般的な例を示す構成図で
ある。
ある。
【図１１】ＩＧＢＴ素子のターンオフ時のｄｉ／ｄｔ抑
制動作説明図である。
制動作説明図である。
【図１２】ＩＧＢＴ素子のターンオフ時の動作説明図で
ある。
ある。
１，１１，２７…電界効果トランジスタ（ＦＥＴ）、
４，８…コンパレータ（ＣＭＰ）、６…フィルタ回路、
７，２６…ｄｉ／ｄｔ低減回路、９…スイッチ回路、１
２…反転増幅器（ＡＭＰ）。
４，８…コンパレータ（ＣＭＰ）、６…フィルタ回路、
７，２６…ｄｉ／ｄｔ低減回路、９…スイッチ回路、１
２…反転増幅器（ＡＭＰ）。
Claims (3)
- 【請求項１】 ターンオフ時のフォールタイム中のｄｉ
／ｄｔを低減させるｄｉ／ｄｔ低減回路を備えた、絶縁
ゲート形バイポーラトランジスタ（ＩＧＢＴ）を含む電
圧駆動形スイッチングデバイスのゲート駆動回路に、タ
ーンオフ直前に前記スイッチングデバイスに流れる電流
値相当を検出する検出手段と、前記ｄｉ／ｄｔ低減回路
を動作させるか否かを判断する操作回路とを設け、前記
検出手段からの出力が設定値以上になった場合にのみ、
前記操作回路によりｄｉ／ｄｔ低減回路を動作させるこ
とを特徴とする電力変換器におけるゲート駆動回路。 - 【請求項２】 ターンオフ時のフォールタイム中のｄｉ
／ｄｔを低減させるｄｉ／ｄｔ低減回路を備えた、ＩＧ
ＢＴを含む電圧駆動形スイッチングデバイスのゲート駆
動回路に、ターンオフ直前に前記スイッチングデバイス
に流れる電流値相当を検出する検出手段と、ｄｉ／ｄｔ
の低減効果が異なる複数のｄｉ／ｄｔ低減回路と、これ
ら複数のｄｉ／ｄｔ低減回路を選択する選択手段とを設
け、前記検出手段からの出力に応じて、前記選択手段に
より複数のｄｉ／ｄｔ低減回路を選択的に動作させるこ
とを特徴とする電力変換器におけるゲート駆動回路。 - 【請求項３】 ターンオフ時のフォールタイム中のｄｉ
／ｄｔを低減させるｄｉ／ｄｔ低減回路を備えた、ＩＧ
ＢＴを含む電圧駆動形スイッチングデバイスのゲート駆
動回路に、ターンオフ直前に前記スイッチングデバイス
に流れる電流値相当を検出する検出手段と、前記ｄｉ／
ｄｔ低減回路内に、入力信号の大きさに応じて抵抗値ま
たはコンデンサ容量を、比例的または反比例的に変化さ
せる操作回路とを設け、前記検出手段からの出力に応じ
て、前記操作回路を動作させることを特徴とする電力変
換器におけるゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22691397A JPH1169780A (ja) | 1997-08-25 | 1997-08-25 | 電力変換器におけるゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22691397A JPH1169780A (ja) | 1997-08-25 | 1997-08-25 | 電力変換器におけるゲート駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1169780A true JPH1169780A (ja) | 1999-03-09 |
Family
ID=16852571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22691397A Pending JPH1169780A (ja) | 1997-08-25 | 1997-08-25 | 電力変換器におけるゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1169780A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000295834A (ja) * | 1999-04-05 | 2000-10-20 | Toshiba Corp | 電力変換装置 |
| WO2010143274A1 (ja) * | 2009-06-10 | 2010-12-16 | トヨタ自動車株式会社 | 直流電圧コンバータ |
| JP2011004103A (ja) * | 2009-06-18 | 2011-01-06 | Hitachi Automotive Systems Ltd | ソレノイドの電流推定方法，自動変速機制御装置およびブレーキ制御装置 |
| DE102012207147A1 (de) | 2012-04-27 | 2013-10-31 | Infineon Technologies Ag | Verfahren zum Ansteuern von Leistungshalbleiterschaltern |
-
1997
- 1997-08-25 JP JP22691397A patent/JPH1169780A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000295834A (ja) * | 1999-04-05 | 2000-10-20 | Toshiba Corp | 電力変換装置 |
| WO2010143274A1 (ja) * | 2009-06-10 | 2010-12-16 | トヨタ自動車株式会社 | 直流電圧コンバータ |
| JP2011004103A (ja) * | 2009-06-18 | 2011-01-06 | Hitachi Automotive Systems Ltd | ソレノイドの電流推定方法，自動変速機制御装置およびブレーキ制御装置 |
| DE102012207147A1 (de) | 2012-04-27 | 2013-10-31 | Infineon Technologies Ag | Verfahren zum Ansteuern von Leistungshalbleiterschaltern |
| US8994413B2 (en) | 2012-04-27 | 2015-03-31 | Infineon Technologies Ag | Method for driving power semiconductor switches |
| DE102012207147B4 (de) * | 2012-04-27 | 2016-01-21 | Infineon Technologies Ag | Verfahren zum Ansteuern von Leistungshalbleiterschaltern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
| JP2001352748A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| EP0439586A1 (en) | Switching circuit employing an inductor and igbt devices | |
| KR20110123169A (ko) | 스위칭 게이트 드라이브 | |
| JP2005192394A (ja) | 半導体素子の駆動装置及びその制御方法 | |
| JP2000083371A (ja) | 電力変換器におけるゲート駆動回路 | |
| TWI311850B (ja) | ||
| JP2001078435A (ja) | 電流制御型半導体スイッチング素子を使用した電力変換装置におけるスイッチング素子の駆動装置 | |
| WO2020158853A1 (ja) | 過電流保護回路及びスイッチング回路 | |
| US11296686B2 (en) | Method for operating an electrical circuit, electrical circuit, and motor vehicle | |
| JP4204534B2 (ja) | 電力変換装置 | |
| US20200350813A1 (en) | Driving circuit for semiconductor element, method for driving semiconductor element, and motor control apparatus | |
| JP4506276B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| EP4304067B1 (en) | Noise suppression method and apparatus for totem pole pfc circuit, and electronic device | |
| US11050358B2 (en) | Power module with built-in drive circuit | |
| JP7099199B2 (ja) | 駆動対象スイッチの駆動回路 | |
| JP2004015884A (ja) | スイッチング回路及び電源回路 | |
| JPH09509040A (ja) | ターンオフでの電圧リンギングに対する保護付前置レギュレータ | |
| JP2001025259A (ja) | Ｐｗｍインバーター装置 | |
| JP2009060709A (ja) | ゲート駆動回路 | |
| JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH1169779A (ja) | 電力変換器におけるゲート駆動回路 | |
| JP2019135899A (ja) | 電力変換装置及びスナバ回路 | |
| JP2000139071A (ja) | 電力変換装置のゲート駆動回路 |