JPH1174000A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH1174000A JPH1174000A JP9235838A JP23583897A JPH1174000A JP H1174000 A JPH1174000 A JP H1174000A JP 9235838 A JP9235838 A JP 9235838A JP 23583897 A JP23583897 A JP 23583897A JP H1174000 A JPH1174000 A JP H1174000A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- power supply
- circuit
- output
- control transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 238000007599 discharging Methods 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Secondary Cells (AREA)
Abstract
(57)【要約】
【課題】 電池の種類に対して過放電防止と、バックア
ップ用電池の消費電力減少の切替えに対応可能な電源回
路の構成を提供する。 【解決手段】 一次電池と二次電池とを併用する昇圧Ｄ
Ｃ／ＤＣコンバータ１７と、一次電池と二次電池を判別
するための電池判別手段４３と、電池電圧検出回路５０
と、ロジック回路４０と、放電制御用トランジスタ３６
とを備える電源回路であって、一次電池と二次電池を判
別するための電池判別手段４３と、電池電圧検出回路５
０をロジック回路４０に接続して、放電制御用トランジ
スタ３６を駆動する構成
ップ用電池の消費電力減少の切替えに対応可能な電源回
路の構成を提供する。 【解決手段】 一次電池と二次電池とを併用する昇圧Ｄ
Ｃ／ＤＣコンバータ１７と、一次電池と二次電池を判別
するための電池判別手段４３と、電池電圧検出回路５０
と、ロジック回路４０と、放電制御用トランジスタ３６
とを備える電源回路であって、一次電池と二次電池を判
別するための電池判別手段４３と、電池電圧検出回路５
０をロジック回路４０に接続して、放電制御用トランジ
スタ３６を駆動する構成
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路の構成に
関し、とくに一次電池と二次電池を併用する携帯電子機
器の電源回路の構成に関する。
関し、とくに一次電池と二次電池を併用する携帯電子機
器の電源回路の構成に関する。
【０００２】
【従来の技術】電源回路を構成する電池電圧の検出回路
と放電制御用トランジスタを駆動する従来技術の回路構
成を図３に示す。
と放電制御用トランジスタを駆動する従来技術の回路構
成を図３に示す。
【０００３】〔構成説明：図３〕図３に示すように、電
池１０の正極は電解コンデンサ１１の正極と、インダク
タ１２と、分圧抵抗器３０に接続し、インダクタ１２を
経由する出力はダイオード１３のアノードと、トランジ
スタ１４のコレクタに接続する。トランジスタ１４のベ
ースは並列に接続するコンデンサ１５と、抵抗器１６を
経由して昇圧ＤＣ／ＤＣコンバータ１７の発振端子に接
続する。
池１０の正極は電解コンデンサ１１の正極と、インダク
タ１２と、分圧抵抗器３０に接続し、インダクタ１２を
経由する出力はダイオード１３のアノードと、トランジ
スタ１４のコレクタに接続する。トランジスタ１４のベ
ースは並列に接続するコンデンサ１５と、抵抗器１６を
経由して昇圧ＤＣ／ＤＣコンバータ１７の発振端子に接
続する。
【０００４】ダイオード１３のカソードは昇圧ＤＣ／Ｄ
Ｃコンバータ１７の出力端子と、平滑用電解コンデンサ
１８と、コンパレータ３３の電源入力端子と、コンパレ
ータ用バイパスコンデンサ３４と、プルアップ抵抗器３
５と、放電制御用トランジスタ３６のソースに接続す
る。
Ｃコンバータ１７の出力端子と、平滑用電解コンデンサ
１８と、コンパレータ３３の電源入力端子と、コンパレ
ータ用バイパスコンデンサ３４と、プルアップ抵抗器３
５と、放電制御用トランジスタ３６のソースに接続す
る。
【０００５】放電制御用トランジスタ３６のドレイン
は、ダイオード１９のアノードに接続しており、ダイオ
ード１９のカソードはダイオード２０のカソードと、リ
アルタイムクロック（以下ＲＴＣと記載する）とダイナ
ミックランダムアクセスメモリー（以下ＤＲＡＭと記載
する）やスタティックランダムアクセスメモリー（以下
ＳＲＡＭと記載する）のような半導体メモリーのバック
アップ電源に供給する。バックアップ電池２１の正極
は、ダイオード２０のアノードに接続する。
は、ダイオード１９のアノードに接続しており、ダイオ
ード１９のカソードはダイオード２０のカソードと、リ
アルタイムクロック（以下ＲＴＣと記載する）とダイナ
ミックランダムアクセスメモリー（以下ＤＲＡＭと記載
する）やスタティックランダムアクセスメモリー（以下
ＳＲＡＭと記載する）のような半導体メモリーのバック
アップ電源に供給する。バックアップ電池２１の正極
は、ダイオード２０のアノードに接続する。
【０００６】分圧抵抗器３０と分圧抵抗器３１で分圧す
る出力と、基準電源３２はコンパレータ３３に接続す
る。コンパレータ３３の出力は、プルアップ抵抗器３５
と、放電制御用トランジスタ３６のゲートに接続する。
る出力と、基準電源３２はコンパレータ３３に接続す
る。コンパレータ３３の出力は、プルアップ抵抗器３５
と、放電制御用トランジスタ３６のゲートに接続する。
【０００７】〔動作説明：図３〕電池電圧は分圧抵抗器
３０と分圧抵抗器３１で分圧する出力としてコンパレー
タ３３に入力する。コンパレータ３３は基準電源３２を
入力して分圧抵抗器３０と分圧抵抗器３１で分圧する出
力電圧との比較を行い、電池電圧が設定電圧以下になる
とコンパレータ３３の出力はローからハイになる。放電
制御トランジスタ３６のゲートにハイを入力すると放電
制御トランジスタ３６はオフ状態であり電池１０からの
電力供給を遮断して過放電を防止する。
３０と分圧抵抗器３１で分圧する出力としてコンパレー
タ３３に入力する。コンパレータ３３は基準電源３２を
入力して分圧抵抗器３０と分圧抵抗器３１で分圧する出
力電圧との比較を行い、電池電圧が設定電圧以下になる
とコンパレータ３３の出力はローからハイになる。放電
制御トランジスタ３６のゲートにハイを入力すると放電
制御トランジスタ３６はオフ状態であり電池１０からの
電力供給を遮断して過放電を防止する。
【０００８】
【発明が解決しようとする課題】図３を用いて説明した
従来の技術における電源回路においては、コンパレータ
３３の出力で放電制御用トランジスタ３６を駆動して電
池の過放電を防止する利点がある。電池１０が二次電池
の場合には過放電になるとサイクル寿命劣化や容量低
下、再充電不可能になる。放電制御トランジスタ３６が
オフになるとＲＴＣと、半導体メモリー保持はバックア
ップ用電池２１が供給する。しかしながら、電池１０が
一次電池の場合には過放電による劣化を考慮する必要が
ないため、バックアップ用電池２１の消費電力減少に対
する対応は充分ではない。
従来の技術における電源回路においては、コンパレータ
３３の出力で放電制御用トランジスタ３６を駆動して電
池の過放電を防止する利点がある。電池１０が二次電池
の場合には過放電になるとサイクル寿命劣化や容量低
下、再充電不可能になる。放電制御トランジスタ３６が
オフになるとＲＴＣと、半導体メモリー保持はバックア
ップ用電池２１が供給する。しかしながら、電池１０が
一次電池の場合には過放電による劣化を考慮する必要が
ないため、バックアップ用電池２１の消費電力減少に対
する対応は充分ではない。
【０００９】〔発明の目的〕本発明の目的は、上記課題
を解決して、電池の種類に対して過放電防止と、バック
アップ用電池の消費電力減少の切替えに対応可能な電源
回路の構成を提供することである。
を解決して、電池の種類に対して過放電防止と、バック
アップ用電池の消費電力減少の切替えに対応可能な電源
回路の構成を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電源回路においては、下記記載の構成を採
用する。
に、本発明の電源回路においては、下記記載の構成を採
用する。
【００１１】本発明の電源回路は、一次電池と二次電池
を併用する昇圧ＤＣ／ＤＣコンバータと、一次電池と二
次電池を判別するための電池判別手段と、電池電圧検出
回路と、ロジック回路と、放電制御用トランジスタとを
備える電源回路であって、一次電池と二次電池を判別す
るための電池判別手段と、電池電圧検出回路をロジック
回路に接続して、放電制御用トランジスタを駆動する構
成を特徴とする。
を併用する昇圧ＤＣ／ＤＣコンバータと、一次電池と二
次電池を判別するための電池判別手段と、電池電圧検出
回路と、ロジック回路と、放電制御用トランジスタとを
備える電源回路であって、一次電池と二次電池を判別す
るための電池判別手段と、電池電圧検出回路をロジック
回路に接続して、放電制御用トランジスタを駆動する構
成を特徴とする。
【００１２】〔作用〕本発明の電源回路は、一次電池と
二次電池を判別するための電池判別手段と、電池電圧検
出回路をロジック回路に接続して、放電制御用トランジ
スタを設けることで構成している。このように本発明の
電源回路は、一次電池と二次電池を判別するための電池
判別手段と、ロジック回路と、放電制御用トランジスタ
を設けている。
二次電池を判別するための電池判別手段と、電池電圧検
出回路をロジック回路に接続して、放電制御用トランジ
スタを設けることで構成している。このように本発明の
電源回路は、一次電池と二次電池を判別するための電池
判別手段と、ロジック回路と、放電制御用トランジスタ
を設けている。
【００１３】電池電圧の検出回路で二次電池を使用する
場合のバックアップ電源に供給する放電終止電圧を設定
したコンパレータ出力と、一次電池と二次電池を判別す
るための電池判別手段出力をロジック回路に入力して、
二次電池を使用し、かつ電池電圧がバックアップ電源に
供給する放電終止電圧以下になった場合のみ放電制御用
トランジスタをオフにして二次電池の過放電を防止する
ことができる。また、電池電圧がバックアップ電源に供
給する放電終止電圧以下になった場合でも一次電池と二
次電池を判別するための電池判別手段出力が一次電池の
場合には放電制御トランジスタはオフしないようにす
る。このため本発明では、電池の種類に対して過放電防
止と、バックアップ用電池の消費電力減少の切替えに対
応可能な電源回路を構成することができる。
場合のバックアップ電源に供給する放電終止電圧を設定
したコンパレータ出力と、一次電池と二次電池を判別す
るための電池判別手段出力をロジック回路に入力して、
二次電池を使用し、かつ電池電圧がバックアップ電源に
供給する放電終止電圧以下になった場合のみ放電制御用
トランジスタをオフにして二次電池の過放電を防止する
ことができる。また、電池電圧がバックアップ電源に供
給する放電終止電圧以下になった場合でも一次電池と二
次電池を判別するための電池判別手段出力が一次電池の
場合には放電制御トランジスタはオフしないようにす
る。このため本発明では、電池の種類に対して過放電防
止と、バックアップ用電池の消費電力減少の切替えに対
応可能な電源回路を構成することができる。
【００１４】
【発明の実施の形態】以下図面を用いて本発明を実施す
るための最良の形態における電源回路の構成を説明す
る。図１は本発明の実施形態における電源回路の構成を
示す回路図であり、図２は各部の波形を示す。以下、図
１で構成を、図２で動作を説明する。
るための最良の形態における電源回路の構成を説明す
る。図１は本発明の実施形態における電源回路の構成を
示す回路図であり、図２は各部の波形を示す。以下、図
１で構成を、図２で動作を説明する。
【００１５】〔構成説明：図１〕図１の電池１０の正極
は電解コンデンサ１１の正極と、電池電圧昇圧用のイン
ダクタ１２と、電池電圧を分圧する分圧抵抗器３０に接
続し、電池電圧昇圧用のインダクタ１２を経由する出力
は整流用のダイオード１３のアノードと、スイッチング
用のトランジスタ１４のコレクタに接続する。スイッチ
ング用のトランジスタ１４のベースは、これと並列に接
続するコンデンサ１５と、抵抗器１６を経由して昇圧Ｄ
Ｃ／ＤＣコンバータ１７の発振端子に接続する。昇圧Ｄ
Ｃ／ＤＣコンバータ１７は株式会社リコー製商品名ＲＨ
５ＲＨの３Ｂシリーズであり、ＣＥはローアクティブの
チップイネーブル端子、Ｌｘはオープンドレインのスイ
ッチング端子、Ｖｓｓはグランド端子、ＥＸＴはＣＭＯ
Ｓ出力の外部トランジスタドライブ端子、ＯＵＴは昇圧
出力監視端子である。
は電解コンデンサ１１の正極と、電池電圧昇圧用のイン
ダクタ１２と、電池電圧を分圧する分圧抵抗器３０に接
続し、電池電圧昇圧用のインダクタ１２を経由する出力
は整流用のダイオード１３のアノードと、スイッチング
用のトランジスタ１４のコレクタに接続する。スイッチ
ング用のトランジスタ１４のベースは、これと並列に接
続するコンデンサ１５と、抵抗器１６を経由して昇圧Ｄ
Ｃ／ＤＣコンバータ１７の発振端子に接続する。昇圧Ｄ
Ｃ／ＤＣコンバータ１７は株式会社リコー製商品名ＲＨ
５ＲＨの３Ｂシリーズであり、ＣＥはローアクティブの
チップイネーブル端子、Ｌｘはオープンドレインのスイ
ッチング端子、Ｖｓｓはグランド端子、ＥＸＴはＣＭＯ
Ｓ出力の外部トランジスタドライブ端子、ＯＵＴは昇圧
出力監視端子である。
【００１６】スイッチング用のダイオード１３のカソー
ド端子は昇圧ＤＣ／ＤＣコンバータ１７の出力端子と、
平滑用電解コンデンサ１８と、電池電圧検出用のコンパ
レータ３３の電源入力端子と、コンパレータ用バイパス
コンデンサ３４と、ロジック回路４０と、ロジック回路
用バイパスコンデンサ４１と、プルアップ抵抗器３５
と、プルアップ抵抗器４２と、放電制御用トランジスタ
３６のソースに接続している。放電制御用トランジスタ
３６のソースとドレイン間に接続してあるダイオード
は、放電制御用トランジスタ３６の寄生ダイオードであ
る。
ド端子は昇圧ＤＣ／ＤＣコンバータ１７の出力端子と、
平滑用電解コンデンサ１８と、電池電圧検出用のコンパ
レータ３３の電源入力端子と、コンパレータ用バイパス
コンデンサ３４と、ロジック回路４０と、ロジック回路
用バイパスコンデンサ４１と、プルアップ抵抗器３５
と、プルアップ抵抗器４２と、放電制御用トランジスタ
３６のソースに接続している。放電制御用トランジスタ
３６のソースとドレイン間に接続してあるダイオード
は、放電制御用トランジスタ３６の寄生ダイオードであ
る。
【００１７】放電制御用トランジスタ３６のドレインは
主電源からの逆流防止用のダイオード１９のアノードに
接続し、主電源からの逆流防止用のダイオード１９のカ
ソードはバックアップ電源からの逆流防止用のダイオー
ド２０のカソードと、リアルタイムクロック（以下ＲＴ
Ｃと記載する）とダイナミックランダムアクセスメモリ
ー（以下ＤＲＡＭと記載する）やスタティックランダム
アクセスメモリー（以下ＳＲＡＭと記載する）のような
半導体メモリーのバックアップ電源に供給している。バ
ックアップ電池２１の正極はバックアップ電源からの逆
流防止用のダイオード２０のアノードに接続する。
主電源からの逆流防止用のダイオード１９のアノードに
接続し、主電源からの逆流防止用のダイオード１９のカ
ソードはバックアップ電源からの逆流防止用のダイオー
ド２０のカソードと、リアルタイムクロック（以下ＲＴ
Ｃと記載する）とダイナミックランダムアクセスメモリ
ー（以下ＤＲＡＭと記載する）やスタティックランダム
アクセスメモリー（以下ＳＲＡＭと記載する）のような
半導体メモリーのバックアップ電源に供給している。バ
ックアップ電池２１の正極はバックアップ電源からの逆
流防止用のダイオード２０のアノードに接続する。
【００１８】電池電圧検出回路５０は電池電圧を分圧す
る分圧抵抗器３０と分圧抵抗器３１で分圧する出力と、
基準電源３２はコンパレータ３３に接続して構成する。
電池判別手段４３はスイッチとプルアップ抵抗器４２で
構成する。ロジック回路４０にはコンパレータ３３の出
力と、電池判別手段４３の出力を入力する。ロジック回
路４０の出力はプルアップ抵抗器３５と、放電制御用ト
ランジスタ３６のゲートに接続する。
る分圧抵抗器３０と分圧抵抗器３１で分圧する出力と、
基準電源３２はコンパレータ３３に接続して構成する。
電池判別手段４３はスイッチとプルアップ抵抗器４２で
構成する。ロジック回路４０にはコンパレータ３３の出
力と、電池判別手段４３の出力を入力する。ロジック回
路４０の出力はプルアップ抵抗器３５と、放電制御用ト
ランジスタ３６のゲートに接続する。
【００１９】〔動作説明：図２〕図２の電池放電電圧特
性の波形から電池電圧は、分圧抵抗器３０と分圧抵抗器
３１で分圧する出力としてコンパレータ３３に入力す
る。コンパレータ３３は基準電源３２を入力して分圧抵
抗器３０と分圧抵抗器３１で分圧する出力電圧との比較
を行い、電池電圧が設定電圧以下になるとコンパレータ
３３の出力はローからハイになる。
性の波形から電池電圧は、分圧抵抗器３０と分圧抵抗器
３１で分圧する出力としてコンパレータ３３に入力す
る。コンパレータ３３は基準電源３２を入力して分圧抵
抗器３０と分圧抵抗器３１で分圧する出力電圧との比較
を行い、電池電圧が設定電圧以下になるとコンパレータ
３３の出力はローからハイになる。
【００２０】電池１０が一次電池の場合には、電池判別
回路４３の出力はローに設定してあり、ロジック回路４
０に電池判別回路４３の出力であるローとコンパレータ
３３の出力であるハイを入力する。ロジック回路４０を
ＡＮＤゲート回路とするとロジック回路４０の出力はロ
ーとなる。放電制御トランジスタ３６のゲートにローを
入力すると放電制御トランジスタ３６はオン状態であり
ダイオード１９を経由してバックアップ電源に電力を供
給し続ける。
回路４３の出力はローに設定してあり、ロジック回路４
０に電池判別回路４３の出力であるローとコンパレータ
３３の出力であるハイを入力する。ロジック回路４０を
ＡＮＤゲート回路とするとロジック回路４０の出力はロ
ーとなる。放電制御トランジスタ３６のゲートにローを
入力すると放電制御トランジスタ３６はオン状態であり
ダイオード１９を経由してバックアップ電源に電力を供
給し続ける。
【００２１】つぎに電池１０が二次電池の場合には電池
判別回路４３の出力はハイに設定してあり、ロジック回
路４０に電池判別回路４３の出力であるハイと、コンパ
レータ３３の出力であるハイを入力する。ロジック回路
４０をＡＮＤゲート回路とするとロジック回路４０の出
力はハイとなる。放電制御トランジスタ３６のゲートに
ハイを入力すると放電制御トランジスタ３６はオフ状態
であり電池１０からの電力供給を遮断するため過放電を
防止する。
判別回路４３の出力はハイに設定してあり、ロジック回
路４０に電池判別回路４３の出力であるハイと、コンパ
レータ３３の出力であるハイを入力する。ロジック回路
４０をＡＮＤゲート回路とするとロジック回路４０の出
力はハイとなる。放電制御トランジスタ３６のゲートに
ハイを入力すると放電制御トランジスタ３６はオフ状態
であり電池１０からの電力供給を遮断するため過放電を
防止する。
【００２２】以上の説明において、ロジック回路４０と
してＡＮＤゲート回路を適用する実施形態で説明した
が、コンパレータ３３の出力と、電池判別回路４３の出
力との論理を変えてもＮＡＮＤゲート回路にすれば適用
できる。
してＡＮＤゲート回路を適用する実施形態で説明した
が、コンパレータ３３の出力と、電池判別回路４３の出
力との論理を変えてもＮＡＮＤゲート回路にすれば適用
できる。
【００２３】
【発明の効果】以上の説明で明らかなように、本発明の
電源回路は、一次電池と二次電池を判別するための電池
判別手段と、電池電圧検出回路をロジック回路に接続し
て、放電制御用トランジスタを設けることで構成してい
る。このように本発明の電源回路は、一次電池と二次電
池を判別するための電池判別手段と、ロジック回路と、
放電制御用トランジスタを設けている。
電源回路は、一次電池と二次電池を判別するための電池
判別手段と、電池電圧検出回路をロジック回路に接続し
て、放電制御用トランジスタを設けることで構成してい
る。このように本発明の電源回路は、一次電池と二次電
池を判別するための電池判別手段と、ロジック回路と、
放電制御用トランジスタを設けている。
【００２４】電池電圧の検出回路で二次電池を使用する
場合のバックアップ電源に供給する放電終止電圧を設定
したコンパレータ出力と、一次電池と二次電池を判別す
るための電池判別手段出力をロジック回路に入力して、
二次電池を使用し、かつ電池電圧がバックアップ電源に
供給する放電終止電圧以下になった場合のみ放電制御用
トランジスタをオフにして二次電池の過放電を防止する
ことができる。
場合のバックアップ電源に供給する放電終止電圧を設定
したコンパレータ出力と、一次電池と二次電池を判別す
るための電池判別手段出力をロジック回路に入力して、
二次電池を使用し、かつ電池電圧がバックアップ電源に
供給する放電終止電圧以下になった場合のみ放電制御用
トランジスタをオフにして二次電池の過放電を防止する
ことができる。
【００２５】また、電池電圧がバックアップ電源に供給
する放電終止電圧以下になった場合でも、一次電池と二
次電池を判別するための電池判別手段出力が一次電池の
場合には放電制御トランジスタはオフしないようにす
る。このため本発明では、電池の種類に対して過放電防
止と、バックアップ用電池の消費電力減少の切替えに対
応可能な電源回路を構成することができる。
する放電終止電圧以下になった場合でも、一次電池と二
次電池を判別するための電池判別手段出力が一次電池の
場合には放電制御トランジスタはオフしないようにす
る。このため本発明では、電池の種類に対して過放電防
止と、バックアップ用電池の消費電力減少の切替えに対
応可能な電源回路を構成することができる。
【図１】本発明の実施形態における電源回路を示す回路
図である。
図である。
【図２】本発明の実施形態における電源回路の各部の波
形を示す波形図である。
形を示す波形図である。
【図３】従来技術における電源回路を示す回路図であ
る。
る。
【符号の説明】 １０ 電池 １１ 電解コンデンサ １２ インダクタ １３ ダイオード １４ トランジスタ １５ コンデンサ １６ 抵抗器 １７ 昇圧ＤＣ／ＤＣコンバータ １８ 平滑用電解コンデンサ １９ ダイオード ２０ ダイオード ２１ バックアップ用電池 ３０ 分圧抵抗器 ３１ 分圧抵抗器 ３２ 基準電源 ３３ コンパレータ ３４ コンパレータ用バイパスコンデンサ ３５ プルアップ抵抗器 ３６ 放電制御用トランジスタ ４０ ロジック回路 ４１ ロジック回路用バイパスコンデンサ ４２ プルアップ抵抗器 ４３ 電池判別手段 ５０ 電池電圧検出回路
Claims (3)
- 【請求項１】 一次電池と二次電池とを併用する昇圧Ｄ
Ｃ／ＤＣコンバータと、これらの一次電池と二次電池を
判別するための電池判別手段と、電池電圧検出回路と、
ロジック回路と、放電制御用トランジスタとを備える電
源回路であって、 一次電池と二次電池を判別するための電池判別手段と、
電池電圧検出回路は分圧抵抗器と基準電源とコンパレー
タを有しロジック回路に接続して、放電制御用トランジ
スタを駆動することを特徴とする電源回路。 - 【請求項２】 請求項１記載の電源回路であって、 電池電圧検出回路は分圧抵抗器と、基準電源と、コンパ
レータを有することを特徴とする電源回路。 - 【請求項３】 請求項１記載の電源回路であって、 一次電池と二次電池を判別するための電池判別手段は二
次電池は突起を有する電池ケースを設けこの突起がを投
入し、一次電池は素電池で本体に備えるスイッチを投入
しないことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9235838A JPH1174000A (ja) | 1997-09-01 | 1997-09-01 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9235838A JPH1174000A (ja) | 1997-09-01 | 1997-09-01 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174000A true JPH1174000A (ja) | 1999-03-16 |
Family
ID=16992022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9235838A Pending JPH1174000A (ja) | 1997-09-01 | 1997-09-01 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174000A (ja) |
-
1997
- 1997-09-01 JP JP9235838A patent/JPH1174000A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5450003A (en) | Power-supply control system for a portable data processor and method for driving the same | |
| US5177371A (en) | Auxiliary battery operation detection circuit | |
| US7986131B2 (en) | Booster power supply circuit and control method therefor and driver IC | |
| US6414403B2 (en) | Power unit | |
| EP0721691B1 (en) | System and method for dual mode dc-dc power conversion | |
| KR0147199B1 (ko) | Ic 메모리 카드의 메모리 ic 전원공급 방법 및 회로 | |
| JPH0632231B2 (ja) | 改良型低電力デュアルモードｃｍｏｓバイアス電圧発生器 | |
| JPH0693253B2 (ja) | Ｉｃメモリカード用バッテリ回路 | |
| JPH08140281A (ja) | 充電装置 | |
| JP3661856B2 (ja) | 降圧ｄｃ／ｄｃコンバータ | |
| JP3132614B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| CN119727070A (zh) | 供电延时电路、供电延时控制方法、设备及存储介质 | |
| JP2001155781A (ja) | 二次電池装置 | |
| JPH09294332A (ja) | バッテリパックの低消費電力モード制御装置 | |
| JPH10210681A (ja) | 電力制御装置およびこれを備えた電子機器 | |
| JPH10201128A (ja) | 電力制御装置およびこれを備えた電子機器 | |
| JPH1146451A (ja) | 太陽電池式電源装置 | |
| JP2565018Y2 (ja) | 電源回路 | |
| JP2562261Y2 (ja) | バックアップ電源回路 | |
| JPH06327168A (ja) | バックアップ装置 | |
| JPS6023369B2 (ja) | 電源供給回路 | |
| KR100543306B1 (ko) | 전원 제어 장치 | |
| JPH10312228A (ja) | バックアップ回路 | |
| JP3107500U (ja) | 車載バッテリアシスト装置。 | |
| JP2568530B2 (ja) | Ｉｃ部を有した電子装置 |