JPH117414A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH117414A JPH117414A JP9159844A JP15984497A JPH117414A JP H117414 A JPH117414 A JP H117414A JP 9159844 A JP9159844 A JP 9159844A JP 15984497 A JP15984497 A JP 15984497A JP H117414 A JPH117414 A JP H117414A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- terminal
- mpu
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】表示装置駆動用コントローラードライバーのＩ
Ｃにおいて、クロック信号にノイズが乗ってもＭＰＵ
（マイクロプロセッサユニット）でエラー対策ができる
ようにする。 【解決手段】バイナリーカウンタ回路２、シフトレジス
タ回路３、レジスタ回路４、デコーダを含む内部処理回
路５で構成される表示装置駆動用コントローラードライ
バーのＩＣに、エラー検出のＤＦＦ回路６とゲート７お
よびＥＲ端子１５を図のように付加する。このＥＲ端子
をＭＰＵに接続してエラー対策をする。
Ｃにおいて、クロック信号にノイズが乗ってもＭＰＵ
（マイクロプロセッサユニット）でエラー対策ができる
ようにする。 【解決手段】バイナリーカウンタ回路２、シフトレジス
タ回路３、レジスタ回路４、デコーダを含む内部処理回
路５で構成される表示装置駆動用コントローラードライ
バーのＩＣに、エラー検出のＤＦＦ回路６とゲート７お
よびＥＲ端子１５を図のように付加する。このＥＲ端子
をＭＰＵに接続してエラー対策をする。
Description
【０００１】
【発明の属する技術分野】この発明は、液晶パネル、プ
ラズマディスプレーおよびプリンターなどの表示装置を
駆動するコントローラードライバーの半導体集積回路
で、データ転送機能を有する半導体集積回路に関する。
ラズマディスプレーおよびプリンターなどの表示装置を
駆動するコントローラードライバーの半導体集積回路
で、データ転送機能を有する半導体集積回路に関する。
【０００２】
【従来の技術】図４にシリアルデータ転送機能を有する
液晶表示装置の駆動用コントローラードライバーの半導
体集積回路の主要ブロック図を示す。ここでは本発明に
関連する部分の半導体集積回路の従来の主要ブロック図
を示す。ＭＰＵ５０からの信号はＣＳ端子１１、ＳＣＬ
端子１２、ＳＤＡ端子１３、ＲＳ端子１４を介して入出
力バッファ４０に伝送される。入出力バッファ４０から
の信号はインストラクションレジスタ回路４ａおよびデ
ータレジスタ回路４ｂに伝送され、これらのレジスタ４
ａ、４ｂからの信号がデコーダを含む内部処理回路５に
伝送される。図５は図４の要部詳細ブロック図である。
図４のＭＰＵ５０からＣＳ信号、ＲＳ信号、ＳＤＡ信
号、ＳＣＬ信号などの信号が各端子１１〜１４を通して
入出力バッファ４０に入力される。ＣＳ信号、ＳＣＬ信
号はバイナリーカウンタ回路２およびゲート１にインバ
ータ３０を介して入力される。またＳＤＡ信号はインバ
ータ３０を介してシフトレジスタに入力される。入出力
バッファ４０の信号はインストラクションレジスタやデ
ータレジスタなどのレジスタ４に入力され、レジスタ４
の出力信号はデコーダを含む内部処理回路５に入力され
る。ここで、ＭＰＵはマイクロプロセッサユニット、Ｃ
Ｓはチップセレクト、ＲＳはデータ・レジスタ切換え、
ＳＤＡはデータ入力、ＳＣＬはクロックを示す。一般的
にはこのような装置ではシリアル（順次）、パラレル
（並列）４ビット、パラレル８ビットのインターフェー
スを有し、これによりＭＰＵ（マイクロプロセッサユニ
ット）との間で画像データ、および命令データのやり取
りを行う。ところで実際のフィールドではこのＭＰＵ５
０と入出力バッファ４０間でのデータのやりとりに際し
ては、例えばＭＰＵ５０と入出力バッファ４０間を結ぶ
クロック信号の伝送路５２にノイズが乗ることがあり、
データがうまく転送されない場合がある。また表示装置
の表示容量の増大に伴う転送スピードのアップ、微細加
工ルールの採用によるＩＣ自体の周波数特性の向上に伴
い、システムとしてノイズマージンが低下する傾向にあ
る。この対策として、入出力伝送路にアナログフィルタ
ーなどを付加する例がある。
液晶表示装置の駆動用コントローラードライバーの半導
体集積回路の主要ブロック図を示す。ここでは本発明に
関連する部分の半導体集積回路の従来の主要ブロック図
を示す。ＭＰＵ５０からの信号はＣＳ端子１１、ＳＣＬ
端子１２、ＳＤＡ端子１３、ＲＳ端子１４を介して入出
力バッファ４０に伝送される。入出力バッファ４０から
の信号はインストラクションレジスタ回路４ａおよびデ
ータレジスタ回路４ｂに伝送され、これらのレジスタ４
ａ、４ｂからの信号がデコーダを含む内部処理回路５に
伝送される。図５は図４の要部詳細ブロック図である。
図４のＭＰＵ５０からＣＳ信号、ＲＳ信号、ＳＤＡ信
号、ＳＣＬ信号などの信号が各端子１１〜１４を通して
入出力バッファ４０に入力される。ＣＳ信号、ＳＣＬ信
号はバイナリーカウンタ回路２およびゲート１にインバ
ータ３０を介して入力される。またＳＤＡ信号はインバ
ータ３０を介してシフトレジスタに入力される。入出力
バッファ４０の信号はインストラクションレジスタやデ
ータレジスタなどのレジスタ４に入力され、レジスタ４
の出力信号はデコーダを含む内部処理回路５に入力され
る。ここで、ＭＰＵはマイクロプロセッサユニット、Ｃ
Ｓはチップセレクト、ＲＳはデータ・レジスタ切換え、
ＳＤＡはデータ入力、ＳＣＬはクロックを示す。一般的
にはこのような装置ではシリアル（順次）、パラレル
（並列）４ビット、パラレル８ビットのインターフェー
スを有し、これによりＭＰＵ（マイクロプロセッサユニ
ット）との間で画像データ、および命令データのやり取
りを行う。ところで実際のフィールドではこのＭＰＵ５
０と入出力バッファ４０間でのデータのやりとりに際し
ては、例えばＭＰＵ５０と入出力バッファ４０間を結ぶ
クロック信号の伝送路５２にノイズが乗ることがあり、
データがうまく転送されない場合がある。また表示装置
の表示容量の増大に伴う転送スピードのアップ、微細加
工ルールの採用によるＩＣ自体の周波数特性の向上に伴
い、システムとしてノイズマージンが低下する傾向にあ
る。この対策として、入出力伝送路にアナログフィルタ
ーなどを付加する例がある。
【０００３】ここで、ＭＰＵと液晶駆動用コントローラ
ードライブの半導体集積回路の関係は、マスターがＭＰ
Ｕで、スレーブが液晶駆動用コントローラードライブの
半導体集積回路と対応付けられる。図６は各信号のタイ
ミングチャートである。（ａ）はＣＳ信号、（ｂ）はＳ
ＣＬ信号、（ｃ）はＲＳ信号、（ｄ）はＳＤＡ信号およ
び（ｅ）は内部ＥＮ信号の各波形（１の状態または０の
状態）を示す。図８はＭＰＵ内の従来のフローチャート
である。シリアルの場合は８ビットの命令またはデータ
が順次にＭＰＵ内のＤａｔａ ｓｅｔに入力され、その
データがＬＳＢ（least significant bit:最下位ビッ
ト) から送られてきて、ＭＳＢ(most significant bit:
最上位ビット)のタイミングで内部ＥＮ（内部ｅｎａｂ
ｌｅ）に揃った８ビットのパラレルデータを送出する。
ードライブの半導体集積回路の関係は、マスターがＭＰ
Ｕで、スレーブが液晶駆動用コントローラードライブの
半導体集積回路と対応付けられる。図６は各信号のタイ
ミングチャートである。（ａ）はＣＳ信号、（ｂ）はＳ
ＣＬ信号、（ｃ）はＲＳ信号、（ｄ）はＳＤＡ信号およ
び（ｅ）は内部ＥＮ信号の各波形（１の状態または０の
状態）を示す。図８はＭＰＵ内の従来のフローチャート
である。シリアルの場合は８ビットの命令またはデータ
が順次にＭＰＵ内のＤａｔａ ｓｅｔに入力され、その
データがＬＳＢ（least significant bit:最下位ビッ
ト) から送られてきて、ＭＳＢ(most significant bit:
最上位ビット)のタイミングで内部ＥＮ（内部ｅｎａｂ
ｌｅ）に揃った８ビットのパラレルデータを送出する。
【０００４】
【発明が解決しようとする課題】ところが、図７（ｂ）
のように、ＳＣＬ信号伝送線（図４の５２）にエラー源
になるノイズ６０が一発ＳＣＬ信号に乗ったとすると内
部ＥＮのタイミングがずれて、図７（ｅ）のように誤デ
ータ（エラー信号）が内部ＥＮに入ってしまいシステム
が誤動作してしまう。通常の場合、図８のフローチャー
トに示すようにＭＰＵ内のＤａｔａ ｓｅｔにデータが
入力されたら、順次次のステップにデータを送出するた
め、転送エラーがあってもこれを検出できない。そのた
め、携帯電話などに適用される場合などではノイズで誤
動作する度に、利用者がリセットする必要があり、利用
者に負担をかけている。
のように、ＳＣＬ信号伝送線（図４の５２）にエラー源
になるノイズ６０が一発ＳＣＬ信号に乗ったとすると内
部ＥＮのタイミングがずれて、図７（ｅ）のように誤デ
ータ（エラー信号）が内部ＥＮに入ってしまいシステム
が誤動作してしまう。通常の場合、図８のフローチャー
トに示すようにＭＰＵ内のＤａｔａ ｓｅｔにデータが
入力されたら、順次次のステップにデータを送出するた
め、転送エラーがあってもこれを検出できない。そのた
め、携帯電話などに適用される場合などではノイズで誤
動作する度に、利用者がリセットする必要があり、利用
者に負担をかけている。
【０００５】この発明の目的は、前記課題を解決して、
利用者が意識することなくエラー対策が可能となる表示
装置駆動用コントローラードライバーの半導体集積回路
を提供することにある。
利用者が意識することなくエラー対策が可能となる表示
装置駆動用コントローラードライバーの半導体集積回路
を提供することにある。
【０００６】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体集積回路（ＩＣ）において、カウンター回
路とレジスタ回路を有するシリアルインターフェース部
に、エラー検出用のディレー型フリップフロップ（ＤＦ
Ｆ）回路と、該ディレー型フリップフロップ回路と接続
されるゲートと、該ゲートと接続されるエラー検出端子
（ＥＲ端子）とが、少なくとも付加される構成とする。
めに、半導体集積回路（ＩＣ）において、カウンター回
路とレジスタ回路を有するシリアルインターフェース部
に、エラー検出用のディレー型フリップフロップ（ＤＦ
Ｆ）回路と、該ディレー型フリップフロップ回路と接続
されるゲートと、該ゲートと接続されるエラー検出端子
（ＥＲ端子）とが、少なくとも付加される構成とする。
【０００７】このように、エラー信号を出力するエラー
検出端子を設けることで、このエラー検出端子にＭＰＵ
を接続し、利用者が意識することなくＭＰＵでエラー対
策ができるようになる。前記の半導体集積回路が表示装
置駆動用のコントローラードライバーの機能を有する半
導体集積回路である。
検出端子を設けることで、このエラー検出端子にＭＰＵ
を接続し、利用者が意識することなくＭＰＵでエラー対
策ができるようになる。前記の半導体集積回路が表示装
置駆動用のコントローラードライバーの機能を有する半
導体集積回路である。
【０００８】また前記の表示装置駆動用コントローラド
ライバーが液晶表示装置駆動用コントローラドライバ
ー、プラズマディスプレイ装置駆動用コントローラドラ
イバー又はプリンター駆動用コントロールドライバーの
いずれかであるとよい。
ライバーが液晶表示装置駆動用コントローラドライバ
ー、プラズマディスプレイ装置駆動用コントローラドラ
イバー又はプリンター駆動用コントロールドライバーの
いずれかであるとよい。
【０００９】
【発明の実施の形態】図１はこの発明の一実施例の主要
ブロック図である。この主要ブロック図は従来のシリア
ルインターフェース部の一構成要素である入出力バッフ
ァ（図５の４０）にエラー検出用のＤＦＦ回路６とゲー
ト７とＥＲ端子１５が付加されている。 図１におい
て、バイナリーカウンタ回路２、シフトレジスタ回路
３、図４のインストラクションレジスタ回路４ａおよび
データレジスタ回路４ｂなどで構成されるレジスタ回路
４、デコーダを含む内部処理回路５および付加されたエ
ラー検出用のＤＦＦ回路６、ゲート７、ＥＲ端子１５は
それぞれ図のように接続され、さらに、ＣＳ端子１１、
ＳＣＬ端子１２、ＳＤＡ端子１３およびＲＳ端子１４は
図示されていないＭＰＵと接続されている。前記で示し
た図７に示すようにノイズがＳＣＬ端子１２から導入さ
れた場合、内部ＥＮ信号は図７（ｅ）の点線で示される
正規信号７０からずれて、実線のエラー信号８０を送出
し、そのエラー信号８０によって、ＤＦＦ回路６、ゲー
ト７を通してエラー検出端子であるＥＲ端子１５から図
７（ｆ）の実線のようなエラー信号８１が送出される。
尚、図７において、（ａ）はＣＳ信号、（ｂ）はＳＣＬ
信号、（ｅ）は内部ＥＮ信号、（ｆ）はＥＲ信号（エラ
ー信号）の各波形（１の状態または０の状態）を示す。
ブロック図である。この主要ブロック図は従来のシリア
ルインターフェース部の一構成要素である入出力バッフ
ァ（図５の４０）にエラー検出用のＤＦＦ回路６とゲー
ト７とＥＲ端子１５が付加されている。 図１におい
て、バイナリーカウンタ回路２、シフトレジスタ回路
３、図４のインストラクションレジスタ回路４ａおよび
データレジスタ回路４ｂなどで構成されるレジスタ回路
４、デコーダを含む内部処理回路５および付加されたエ
ラー検出用のＤＦＦ回路６、ゲート７、ＥＲ端子１５は
それぞれ図のように接続され、さらに、ＣＳ端子１１、
ＳＣＬ端子１２、ＳＤＡ端子１３およびＲＳ端子１４は
図示されていないＭＰＵと接続されている。前記で示し
た図７に示すようにノイズがＳＣＬ端子１２から導入さ
れた場合、内部ＥＮ信号は図７（ｅ）の点線で示される
正規信号７０からずれて、実線のエラー信号８０を送出
し、そのエラー信号８０によって、ＤＦＦ回路６、ゲー
ト７を通してエラー検出端子であるＥＲ端子１５から図
７（ｆ）の実線のようなエラー信号８１が送出される。
尚、図７において、（ａ）はＣＳ信号、（ｂ）はＳＣＬ
信号、（ｅ）は内部ＥＮ信号、（ｆ）はＥＲ信号（エラ
ー信号）の各波形（１の状態または０の状態）を示す。
【００１０】このエラー信号８１が図示されていないＭ
ＰＵに転送されると、図２に示すフローチャートにより
信号が処理される。ＭＰＵ内のＤａｔａ ｓｅｔにこの
エラー信号を含む入力信号が入力され、ＬＳＢ ｏｕｔ
からＭＳＢ ｏｕｔへ順次信号が送出され、ＥＲ Ｆｌ
ａｇ Ｃｈｅｃｋへ信号が送られる。このＥＲ Ｆｌａ
ｇ Ｃｈｅｃｋは正規信号かエラー信号かを判定する。
エラー信号と判定した場合は再度Ｄａｔａ ｓｅｔに戻
し、ＬＳＢ ｏｕｔからＭＳＢ ｏｕｔへ順次信号が送
出される。そして正規信号が入力された場合のみ次のス
テップに進むようにする。このように、ＭＰＵ内で次の
ステップにエラー信号が転送されないような対策をとる
ことができる。つまり、このＥＲ端子１５を設けること
で、利用者の手を煩わせることなく、ＭＰＵ内でエラー
信号対策がとれるようにできる。また、この対策の別の
方法の一つとして、図３で示すような方法もある。ＥＲ
Ｆｌａｇ Ｃｈｅｃｋでエラー信号と判定された場合
に、Ｄａｔａ ｓｅｔに入る信号のクロックレートを半
分に変える処理をして、つまりクロック信号の周波数を
１／２のクロック信号に変える指令をＭＰＵへ与えて、
エラー信号がたとえＳＣＬ端子１２から入って来たとし
ても（つまりクロック信号の伝送線に乗ったとして
も）、エラー信号を正規信号に隠れるようにしてエラー
信号対策をとることができる。つまり、エラー検出端子
であるＥＲ端子１５を設けることで、ＭＰＵは各種の転
送ノイズ対策をとることができるようになる。
ＰＵに転送されると、図２に示すフローチャートにより
信号が処理される。ＭＰＵ内のＤａｔａ ｓｅｔにこの
エラー信号を含む入力信号が入力され、ＬＳＢ ｏｕｔ
からＭＳＢ ｏｕｔへ順次信号が送出され、ＥＲ Ｆｌ
ａｇ Ｃｈｅｃｋへ信号が送られる。このＥＲ Ｆｌａ
ｇ Ｃｈｅｃｋは正規信号かエラー信号かを判定する。
エラー信号と判定した場合は再度Ｄａｔａ ｓｅｔに戻
し、ＬＳＢ ｏｕｔからＭＳＢ ｏｕｔへ順次信号が送
出される。そして正規信号が入力された場合のみ次のス
テップに進むようにする。このように、ＭＰＵ内で次の
ステップにエラー信号が転送されないような対策をとる
ことができる。つまり、このＥＲ端子１５を設けること
で、利用者の手を煩わせることなく、ＭＰＵ内でエラー
信号対策がとれるようにできる。また、この対策の別の
方法の一つとして、図３で示すような方法もある。ＥＲ
Ｆｌａｇ Ｃｈｅｃｋでエラー信号と判定された場合
に、Ｄａｔａ ｓｅｔに入る信号のクロックレートを半
分に変える処理をして、つまりクロック信号の周波数を
１／２のクロック信号に変える指令をＭＰＵへ与えて、
エラー信号がたとえＳＣＬ端子１２から入って来たとし
ても（つまりクロック信号の伝送線に乗ったとして
も）、エラー信号を正規信号に隠れるようにしてエラー
信号対策をとることができる。つまり、エラー検出端子
であるＥＲ端子１５を設けることで、ＭＰＵは各種の転
送ノイズ対策をとることができるようになる。
【００１１】
【発明の効果】この発明によれば、表示装置駆動用コン
トローラードライバーの半導体集積回路において、エラ
ー検出機能を持たせ、エラー検出端子を付加すること
で、データ転送時のクロック信号にノイズが乗っても、
ＭＰＵでエラー対策がとれる半導体集積回路とすること
ができる。それによって、例えば携帯電話などの利用者
が自ら誤動作時にリセットする必要がなくなり、利用者
の負担が大幅に軽減できる。
トローラードライバーの半導体集積回路において、エラ
ー検出機能を持たせ、エラー検出端子を付加すること
で、データ転送時のクロック信号にノイズが乗っても、
ＭＰＵでエラー対策がとれる半導体集積回路とすること
ができる。それによって、例えば携帯電話などの利用者
が自ら誤動作時にリセットする必要がなくなり、利用者
の負担が大幅に軽減できる。
【図１】この発明の一実施例の主要ブロック図
【図２】この発明が適用されるＭＰＵ内部のフローチャ
ート図
ート図
【図３】この発明が適用されるＭＰＵ内部の別のフロー
チャート図
チャート図
【図４】従来のデータ転送機能を有する液晶表示装置の
駆動用コントローラードライバーの半導体集積回路の主
要ブロック図
駆動用コントローラードライバーの半導体集積回路の主
要ブロック図
【図５】図４の要部詳細ブロック図
【図６】各信号のタイミングチャート図
【図７】ＳＣＬ信号にノイズが乗った場合のタイミング
フローチャート図
フローチャート図
【図８】従来のＭＰＵ内部のフローチャート図
１ ゲート ２ バイナリーカウンタ回路 ３ シフトレジスタ回路 ４ レジスタ回路 ４ａ インストラクションレジスタ回路 ４ｂ データレジスタ回路 ５ 内部処理回路 ６ ＤＦＦ回路 ７ ゲート １１ ＣＳ端子 １２ ＳＣＬ端子 １３ ＳＤＡ端子 １４ ＲＳ端子 １５ ＥＲ端子 ３０ インバータ ３１ インバータ ４０ 入出力バッファ ５０ ＭＰＵ ５２ ＳＣＬ伝送線
Claims (3)
- 【請求項１】半導体集積回路（ＩＣ）において、カウン
ター回路とレジスタ回路を有するシリアルインターフェ
ース部に、エラー検出用のディレー型フリップフロップ
（ＤＦＦ）回路と、該ディレー型フリップフロップ回路
に接続されるゲートと、該ゲートと接続されるエラー検
出端子（ＥＲ端子）とが、少なくとも付加されることを
特徴とする半導体集積回路。 - 【請求項２】半導体集積回路が表示装置駆動用コントロ
ーラードライバーであることを特徴とする請求項１記載
の半導体集積回路。 - 【請求項３】表示装置駆動用コントローラードライバー
が液晶表示装置駆動用コントローラードライバー、プラ
ズマディスプレイ装置駆動用コントローラードライバー
またはプリンター駆動用コントローラードライバーのい
ずれかであることを特徴とする請求項２記載の半導体集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9159844A JPH117414A (ja) | 1997-06-17 | 1997-06-17 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9159844A JPH117414A (ja) | 1997-06-17 | 1997-06-17 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH117414A true JPH117414A (ja) | 1999-01-12 |
Family
ID=15702480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9159844A Withdrawn JPH117414A (ja) | 1997-06-17 | 1997-06-17 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH117414A (ja) |
-
1997
- 1997-06-17 JP JP9159844A patent/JPH117414A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3256107B2 (ja) | マルチプロトコルデータバスシステム | |
| JP2805579B2 (ja) | 信号処理装置 | |
| CN100395809C (zh) | 包括多个级联驱动器集成电路的显示装置 | |
| KR100347407B1 (ko) | 다중프로토콜데이타버스시스템 | |
| TWI220751B (en) | Driving circuit for double display pannel | |
| JPH11282421A (ja) | 液晶表示装置 | |
| CA1270576A (en) | Ic device compatible with input signals in the formats for two-line and four-line type bus lines | |
| KR100306349B1 (ko) | 데이타통신시스템과그시스템을위한장치 | |
| JP2002278493A (ja) | 画像表示装置 | |
| US7437448B1 (en) | Method and device for function selection of a control unit | |
| JP4931727B2 (ja) | データ通信システム | |
| JP2000132146A (ja) | 液晶表示装置の駆動方法 | |
| EP1544844B1 (en) | System and method for controlling display of mobile terminal | |
| JPH05333805A (ja) | ディスプレイ制御装置 | |
| JPH0562784B2 (ja) | ||
| JP2630077B2 (ja) | クロック同期式シリアルインターフェース | |
| JPH1027050A (ja) | シリアル伝送方式 | |
| KR100199029B1 (ko) | 펜티엄 프로세서를 위한 인터럽트 제어기 | |
| KR100365406B1 (ko) | 액정 디스플레이 컨트롤러의 자동 리셋 회로 | |
| JP2000339063A (ja) | 通信装置 | |
| US20020122436A1 (en) | Serial communication device | |
| JPH07119818A (ja) | リニアソレノイド駆動信号発生装置 | |
| KR200446071Y1 (ko) | 다중 인터럽트요청 신호를 지원하는 버스의 로직게이트웨이 회로 | |
| JPH0774762A (ja) | バスラインデータ制御装置 | |
| JPH11282401A (ja) | 平面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040419 |