JPH1174209A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 膜厚の厚い半導体層を有するＳＯＩ基板を高
エネルギー出力を必要とするイオン注入装置を用いない
で形成する。 【解決手段】 半導体層用の単結晶シリコン基板５に水
素のイオン注入によりイオン注入層６を所定深さに形成
し、この上に所望の膜厚のアモルファスシリコン膜７を
成膜する。支持基板である単結晶シリコン基板２の表面
に酸化膜３を形成し、シリコン基板５と貼り合わせる。
剥離工程を経ることにより、シリコン基板２上に酸化膜
３を介してアモルファスシリコン膜７および単結晶シリ
コン膜４ａを形成する。この後、固相成長工程を経てア
モルファスシリコン膜７を固相成長させて単結晶シリコ
ン膜４を形成する。必要に応じて表面を研磨してＳＯＩ
基板１を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、支持基板上に絶縁
状態で素子形成用の半導体層を設けてなる半導体基板の
製造方法に関する。

【０００２】

【発明が解決しようとする課題】基板上に絶縁膜を介し
て素子形成用の単結晶の半導体層を形成してなる半導体
基板としては、例えば、半導体層としてシリコン単結晶
を設ける構成のＳＯＩ（Silicon On Insulator）基板が
ある。これは、基板となるシリコン基板上に絶縁膜とし
ての酸化膜が形成され、その上に単結晶シリコン膜が形
成された構造を有するもので、このような半導体基板を
用いることにより、基板との絶縁分離工程を別途に実施
する必要がなくなり、分離性能が良く、高い集積度でシ
リコン単結晶膜に素子を形成して集積回路を作込むこと
ができるものである。

【０００３】この場合、ＳＯＩ基板に設けているシリコ
ン単結晶膜の製造方法としては、従来より種々の方法が
あるが、その中で以下の３段階の工程を経て製造するよ
うにした半導体薄膜製造技術が特開平５−２１１１２８
に開示されている。以下に、その製造方法について簡単
に説明する。

【０００４】まず、第１段階として、半導体基板中へ水
素もしくは希ガスをイオン化して所定の注入エネルギで
加速して注入することにより、半導体基板の表面から所
定深さに注入イオンが分布するようにしてイオン注入領
域を形成する。次に、第２段階として、この半導体基板
のイオン注入をした側の面に、少なくとも１つの剛性材
料から形成された支持基板を貼り合わせ法などにより結
合させる。この場合の支持基板は半導体製の基板を用い
ることが可能で最終的にＳＯＩ基板を形成させるという
点では、酸化膜のような絶縁膜を成膜させた状態として
おくことが望ましい。

【０００５】次に、第３段階として、半導体基板および
支持基板を結合させた状態で熱処理を施すことにより、
イオン注入領域に形成されるマイクロボイド部分を境界
として半導体基板と薄膜部分が分離するように剥離し、
支持基板上に絶縁膜を介してシリコン単結晶膜が接着さ
れた構造のＳＯＩ基板が形成される。

【０００６】実際には、この剥離された面には数ｎｍ程
度の凹凸が存在するため、この剥離面に研磨処理および
エッチング処理などを施してシリコン単結晶膜を平坦に
仕上げると共に所定膜厚（例えば０．１μｍ）に調整し
てＳＯＩ基板として形成されるものである。

【０００７】ところで、上述した技術においては、半導
体基板内に形成したイオン注入領域部分で欠陥層を形成
して剥離を行なう原理であるから、形成しようとする単
結晶シリコン膜の厚さ寸法は、イオン注入領域の深さを
制御するためのイオン注入エネルギーのレベルにより設
定することになる。しかし、この場合において、例えば
単結晶シリコン膜を１μｍ以上の膜厚とするためには、
注入すべき水素イオンの加速エネルギーが大きくなる
（例えば膜厚１３．５μｍのときに１ＭｅＶ程度の加速
エネルギーが必要となる）ことに伴って、高エネルギー
で且つ大電流のイオン注入機が必要となる。

【０００８】したがって、現実的にはこのようなイオン
注入を行うには、高エネルギー出力のイオン注入装置が
必要となり装置が高価なものになると共に、イオン注入
処理を行うのに大電力が必要になるためランニングコス
トが高くなるなどの問題がある。換言すれば、使用する
イオン注入装置の性能によって形成可能な単結晶シリコ
ン膜の膜厚の制約を受けることになる。

【０００９】また、上述の製造方法では、イオン注入工
程において半導体基板の表面にダメージが発生したり、
ノックオン現象による酸素や重金属の混入が発生するの
で、特に、厚膜のＳＯＩ基板を製造する場合において
は、このイオン注入工程を経てイオン注入層の部分で剥
離してその上部に形成されている部分を単結晶シリコン
膜として利用する場合に、素子形成用の単結晶膜として
の結晶品質が劣化したり歩留まりが低下するという不具
合が大きな課題となる。さらに、上述のような従来の方
法では、ＳＯＩ基板の表面にピットやボイドといった欠
陥領域が発生しやすく、この点においても歩留まりや品
質上の問題となっている。

【００１０】本発明は、上記事情に鑑みてなされたもの
で、その目的は、厚膜の半導体層を備えた半導体基板を
形成する際に、半導体層の膜厚を厚くするためにイオン
注入法などにより表面から深い領域に欠陥層を形成する
場合に比べて安価で簡単に剥離用の欠陥層を形成するこ
とができると共に、半導体層のダメージを極力低減する
ことができるようにした半導体基板の製造方法を提供す
ることにある。

【００１１】

【課題を解決するための手段】請求項１の発明によれ
ば、イオン注入層形成工程において、半導体層用基板の
表面から所定深さにイオン注入を行なってイオン注入層
を形成し、非晶質膜形成工程において、イオン注入層を
形成した面に半導体非晶質膜を形成した状態とし、この
後、貼り合わせ工程において支持基板と貼り合わせを行
ない、剥離工程において熱処理を行なうことにより、支
持基板上に絶縁状態で非晶質膜の部分を接着面としてそ
の上部に半導体層を設けた状態で剥離されるようにな
る。

【００１２】そして、上述のように形成された半導体基
板を、この後、熱処理を行なうことにより、非晶質膜を
半導体層を核として再結晶化させて半導体層として形成
することができるようになり、これによって全体として
半導体層を非晶質膜の膜厚を加算した膜厚とすることが
できるようになる。

【００１３】したがって、イオン注入層形成工程におけ
るイオン注入を高エネルギーで行なうことなく、通常の
イオン注入装置を用いる程度のイオン注入工程を経るこ
とで、所望の膜厚の半導体層を形成することができるよ
うになる。また、イオン注入時に副次的に発生する半導
体層内への重金属汚染や酸素の混入を極力少なくしてし
かもピットやボイドについても非晶質膜を再結晶化させ
るときに解消することができるようになる。

【００１４】請求項２の発明によれば、イオン注入層形
成工程において、半導体層用基板の表面から所定深さに
イオン注入を行なってイオン注入層を形成し、非晶質膜
形成工程において、支持基板側に絶縁状態で半導体非晶
質膜を形成した状態とし、この後、貼り合わせ工程にお
いて支持基板と貼り合わせを行ない、剥離工程において
熱処理を行なうことにより、支持基板上の非晶質膜の表
面を接着面として半導体層を設けた状態で剥離されるよ
うになる。これによって、上述同様の効果を得ることが
できる。

【００１５】請求項３の発明によれば、上述のようにし
て支持基板上に形成された非晶質膜を、剥離工程あるい
はその後の工程において熱処理することにより、その上
部に形成されている半導体層を核として再結晶化を図る
ことができ、これによって、イオン注入装置の注入エネ
ルギーのレベルに関係なく所望の膜厚の半導体層を簡単
なプロセスを経ることにより形成することができるよう
になる。また、このような製造方法を採用することによ
り、イオン注入層形成工程においてイオン注入を行なう
ことによりダメージを受ける半導体層を少なくして極力
ダメージのない半導体層を形成することができると共
に、この固相成長によりピットやボイドの部分を再結晶
させて解消することができるようになる。

【００１６】請求項４の発明によれば、イオン注入層形
成工程において、半導体層用基板の表面から所定深さに
イオン注入を行なってイオン注入層を形成し、貼り合わ
せ工程において、支持基板に対して半導体層用基板のイ
オン注入層側を貼り合わせて、この後、剥離工程におい
て、半導体層用基板および支持基板に熱処理を行なって
イオン注入層により形成される剥離用欠陥層部分で半導
体層用基板を剥離して半導体層を形成し、非晶質膜形成
工程において、支持基板上に形成された半導体層上に半
導体非晶質膜を形成すると共に、固相成長工程におい
て、半導体非晶質膜を半導体層を核として固相成長する
ことにより結晶化させることにより、所望の膜厚の半導
体層を形成することができる。これによっても、前述と
同様の効果を得ることができるようになる。

【００１７】請求項５の発明によれば、非晶質膜形成工
程において、半導体非晶質膜をプラズマＣＶＤ法により
形成するので、特殊な工程を採用することなく半導体非
晶質膜を形成して上述の構成の半導体基板を得ることが
できるようになる。

【００１８】請求項６の発明によれば、研磨工程を設け
て、剥離工程において剥離された半導体層の表面を研磨
することにより、剥離面に存在する微小な凹凸を平滑に
仕上げて素子形成に適した表面を有する半導体基板を得
ることができる。

【００１９】請求項７の発明によれば、イオン注入層形
成工程において、半導体層の膜厚を、半導体非晶質膜を
固相成長させるための核となる半導体層として必要な膜
厚となる深さ寸法にイオン注入層を形成するので、イオ
ン注入層の形成深さを極力浅く設定することでイオン注
入のエネルギーを高くすることなく形成することがで
き、しかも、イオン注入により受けるダメージを極力少
なくした半導体層を得ることができるようになる。

【００２０】

【発明の実施の形態】

（第１の実施形態）以下、本発明の第１の実施形態につ
いて図１および図２を参照しながら説明する。図２
（ｆ）は本発明でいうところの半導体基板であるＳＯＩ
基板１を模式的断面で示すもので、その構造は、支持基
板としての単結晶シリコン基板２上に絶縁膜としてのシ
リコン酸化膜３が形成され、この上に素子形成用の半導
体層としての単結晶シリコン膜４が設けられたもので、
これによって、ＳＯＩ（Silicon OnInsulator）構造と
して形成されたものである。この場合、単結晶シリコン
膜４は、１０μｍ以上の膜厚で形成されているもので、
このようなＳＯＩ基板１は、例えば、単結晶シリコン膜
４部分に、パワー素子や表面にマイクロアクチュエータ
を設ける構成のサーフェスマイクロマシンなどの素子を
形成するのに適したものである。

【００２１】次に、このＳＯＩ基板１の製造方法につい
て説明する。製造工程は、図１に示すように、イオン注
入層形成工程Ｐ１，アモルファスシリコン膜形成工程Ｐ
２，酸化膜形成工程Ｐ３，貼り合わせ工程Ｐ４，剥離工
程Ｐ５，固相成長工程Ｐ６および研磨工程Ｐ７の７つの
工程に分けられている。

【００２２】まず、イオン注入層形成工程Ｐ１では、半
導体層用基板としての単結晶シリコン基板５上に酸化膜
を形成した状態で、その表面に水素（プロトン）あるい
は希ガスをイオン注入することにより、所定深さにイオ
ン注入層６を形成する（図２（ａ）参照）。この場合、
例えば、イオン注入の注入深さは２μｍ以下である。こ
の後、表面に形成していた酸化膜をウエットエッチング
処理などにより除去する。

【００２３】次に、非晶質膜形成工程であるアモルファ
スシリコン膜形成工程Ｐ２において、単結晶シリコン基
板５上のイオン注入層６を形成した側の面に、半導体非
晶質膜としてのアモルファスシリコン膜７を形成する
（同図（ｂ）参照）。この場合、アモルファスシリコン
膜７の形成にあたっては、例えば、プラズマＣＶＤ法な
どの方法を用い、その膜厚は、最終的に半導体基板１と
して必要とする単結晶シリコン膜４の膜厚とほぼ等しい
膜厚（例えば１０μｍ程度）となるように設定してお
く。

【００２４】続いて、酸化膜形成工程Ｐ３にて、支持基
板としての単結晶シリコン基板２の表面に酸化膜３を熱
酸化などの方法により形成し、続く、貼り合わせ工程Ｐ
４において、アモルファスシリコン膜７を形成した単結
晶シリコン基板５と酸化膜３を形成した単結晶シリコン
基板２とを貼り合わせる（同図（ｃ）参照）。この場
合、貼り合わせに先だって、単結晶シリコン基板２およ
び５の各表面は、親水化処理として、例えば、硫酸（Ｈ
_２ＳＯ_４）と過酸化水素水（Ｈ_２Ｏ_２）の混合液（Ｈ_２
ＳＯ_４：Ｈ_２Ｏ_２＝４：１）による洗浄及び純水洗浄を
順次行ない、この後、スピン乾燥で基板表面に吸着する
水分量を制御する。これにより、単結晶シリコン基板１
５とベースシリコン基板１２との貼り合わせ面を密着さ
せると、それぞれの表面に形成されたシラノール基、お
よび表面に吸着した水分子の水素結合によって接着され
るようになる。

【００２５】そして、続く剥離工程Ｐ５においては、貼
り合わせた状態の単結晶シリコン基板２，５を４００℃
〜６００℃の範囲で熱処理をすることにより、イオン注
入層６を剥離用欠陥層として剥離を行ない、単結晶シリ
コン膜４ａを形成する（同図（ｄ）参照）。また、この
剥離の熱処理に続いて、固相成長工程Ｐ６においては、
アモルファスシリコン膜７を固相成長させると共に、貼
り合わせた２枚の単結晶シリコン基板２，５の接合強度
を高めるために、１１００℃以上で、例えば１１５０℃
程度で６０分程度熱処理を行なう。これにより、アモル
ファスシリコン膜７は、剥離により形成した単結晶シリ
コン膜４ａを核として再結晶することにより全体が単結
晶となり、半導体層としての単結晶シリコン膜４が形成
されるようになる（同図（ｅ）参照）。

【００２６】なお、上述のように剥離工程Ｐ５および固
相成長工程Ｐ６の各熱処理を２段階に分ける場合に加え
て、工程を簡略化する目的で、一度の熱処理で行なうこ
ともできる。この場合には、熱処理温度は、例えば１１
００℃以上が好ましく、より好ましくは１１５０℃程度
で６０分程度行うことで、接合された単結晶シリコン基
板２および５の剥離を行なうと共にアモルファスシリコ
ン層７の固相成長を行なうこともできる。

【００２７】剥離面は、イオン注入工程Ｐ１において形
成されたイオン注入層６に対して、形成された剥離用欠
陥層が非常に薄い範囲となることから面粗度数ｎｍ以下
の状態で剥離するため、その後の研磨工程Ｐ７により容
易に平坦な表面が形成可能である。この結果、単結晶シ
リコン基板２上に酸化膜３を介した状態で所望の膜厚の
単結晶シリコン膜４を形成したＳＯＩ基板１を得ること
ができる（同図（ｆ）参照）。

【００２８】この場合、この研磨工程Ｐ７では、剥離面
を平坦化および平滑化することに加えて、剥離により形
成した単結晶シリコン膜４ａの部分を除去するように研
磨しても良い。これは、前述のように、単結晶シリコン
基板５の表層部にイオン注入工程Ｐ１において発生した
ダメージを除去する目的であり、この表層部分はアモル
ファスシリコン膜７を単結晶シリコン膜４として固相成
長させるための核となる機能を果しているものであるか
ら、必要に応じて除去することによりダメージのない単
結晶シリコン膜４として形成することができるのであ
る。

【００２９】上述の場合において、本実施形態において
形成するＳＯＩ基板１を得るときに、単結晶シリコン基
板５は、単結晶シリコン膜４ａの品質を確保するため
に、通常半導体装置を形成する場合のものと同様に不純
物濃度が一定値に管理されると共に結晶性が確保された
製品ウェハを用いることが望ましいのに対して、貼り合
わせる支持基板としての単結晶シリコン基板２は、酸化
膜３を介して単結晶シリコン膜４を保持する基板として
の機能を果すことで十分であるから、不純物濃度を管理
していないダミーウェハを用いることで低コスト化を図
ることができる。

【００３０】これにより、単結晶シリコン基板５は、Ｓ
ＯＩ基板１を製造するために減少する厚さ寸法は、単結
晶シリコン膜４ａを形成するために必要な厚さ寸法で済
むので、実質的にごく薄い層が消費されるだけである。
したがって、剥離後に残った部分の剥離面側の表面を研
磨等の平坦化処理を行うことで再び他のＳＯＩ基板１を
製造するためのものとして繰り返し何度も使用すること
ができるようになり（リサイクル）、資源の有効活用が
できると共に、総じてコストの低減を図ることができる
ものである。

【００３１】このような本実施形態によれば、単結晶シ
リコン基板５にイオン注入層６を形成した後にアモルフ
ァスシリコン膜７を形成し、支持基板２と貼り合わせお
よび剥離を行なって支持基板２上にアモルファスシリコ
ン膜７を介して単結晶シリコン膜４ａを剥離形成した状
態で固相成長を行なうことによりアモルファスシリコン
膜７を再結晶させて単結晶シリコン膜４を形成するの
で、膜厚の厚い単結晶シリコン膜４を高エネルギー出力
のイオン注入装置を用いることなく形成することができ
る。

【００３２】また、固相成長を行なった後に研磨工程に
おいて剥離面を研磨することにより、イオン注入により
発生するダメージや汚染を受けた層としての単結晶シリ
コン膜４ａ部分を除去することもでき、品質の優れた単
結晶シリコン膜４を有する構成のＳＯＩ基板１を得るこ
とができるようになる。

【００３３】また、本実施形態によれば、ＳＯＩ基板１
の単結晶シリコン膜４を形成するための単結晶シリコン
基板５の１回に使用する厚さ寸法もごく薄くなるので、
単結晶シリコン基板５を何度も繰り返し使用することが
できるようになり、また、ＳＯＩ基板１の支持基板とし
ての単結晶シリコン基板２としては高品質のものが必要
ないので、総じてコストの低減を図ることができるよう
になる。

【００３４】（第２の実施形態）図３および図４は、本
発明の第２の実施形態を示すもので、第１の実施形態と
異なるところは、アモルファスシリコン膜７を支持基板
としての単結晶シリコン基板２側に形成したところであ
る。

【００３５】すなわち、この実施形態においては、半導
体層用基板である単結晶シリコン基板５に対しては、イ
オン注入層形成工程Ｐ１においてイオン注入層６を形成
した状態として準備する（図４（ａ）参照）。そして、
支持基板である単結晶シリコン基板２に対しては、酸化
膜形成工程Ｐ３にて酸化膜３を形成した後に、その酸化
膜３の表面に、非晶質膜形成工程としてのアモルファス
シリコン膜形成工程Ｑ１において半導体非晶質膜である
アモルファスシリコン膜７を所望の膜厚で形成する（同
図（ｂ）参照）。

【００３６】上述した状態に準備した２枚の単結晶シリ
コン基板５および２を前述同様にして貼り合わせ工程Ｐ
４にて貼り合わせ（同図（ｃ）参照）、以下同様にして
剥離工程Ｐ５，固相成長工程Ｐ６，研磨工程Ｐ７を順次
実施することにより、支持基板としての単結晶シリコン
基板２上に酸化膜３を介した状態で所望の膜厚の単結晶
シリコン膜４を形成したＳＯＩ基板１を得ることができ
るようになる。そして、このような第２の実施形態によ
っても、第１の実施形態と同様の効果を得ることができ
る。

【００３７】（第３の実施形態）図５および図６は、本
発明の第３の実施形態を示すもので、第１の実施形態と
異なるところは、剥離工程Ｐ５の後に非晶質膜としての
アモルファスシリコン膜７を形成して固相成長を行なう
ことによりＳＯＩ基板８を形成する方法としたところで
ある。

【００３８】すなわち、この実施形態においては、イオ
ン注入層形成工程Ｐ１にて半導体層用基板である単結晶
シリコン基板５にイオン注入層６を所望の深さ（２μｍ
以下程度）に形成し（図６（ａ）参照）、一方、酸化膜
形成工程Ｐ３にて支持基板である単結晶シリコン基板２
に酸化膜３を形成した状態とし、これらの単結晶シリコ
ン基板５を２に貼り合わせ工程Ｐ４にて前述同様にして
貼り合わせる（同図（ｂ）参照）。

【００３９】以下、剥離工程Ｐ５を経て単結晶シリコン
基板２上に酸化膜３を介した状態で単結晶シリコン膜４
ａを形成したものを得ることができる（同図（ｃ）参
照）。この後、研磨工程Ｒ１にて剥離面を研磨して単結
晶シリコン膜４ａの表面を平滑化する（同図（ｄ）参
照）。

【００４０】次に、非晶質膜形成工程であるアモルファ
スシリコン膜形成工程Ｒ２において、単結晶シリコン膜
４ａの表面に、半導体非晶質膜としてアモルファスシリ
コン膜７を所望の膜厚で形成する（同図（ｅ）参照）。
この場合、アモルファスシリコン膜７の形成は、前述同
様にしてプラズマＣＶＤ法などを用いて行なう。この
後、固相成長工程Ｒ３においては、前述同様にして、単
結晶シリコン膜４ａを核としてアモルファスシリコン膜
７を固相成長させることにより単結晶シリコンに再結晶
させ、全体として半導体層としての単結晶シリコン膜４
を得る（同図（ｆ）参照）。そして、この後、必要に応
じて単結晶シリコン膜４の表面を研磨することにより表
面を平滑な状態に仕上げてＳＯＩ基板８を得る。

【００４１】このような第３の実施形態によれば、上述
同様の効果を得ることができると共に、あらかじめ薄い
膜厚の単結晶シリコン膜を形成したＳＯＩ基板を用い
て、アモルファスシリコン膜形成工程Ｒ２以降の工程を
実施することにより、膜厚の厚い（１０μｍ以上程度）
ＳＯＩ基板を簡単な製造工程を経ることにより得ること
ができるようになる。

【００４２】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。半導体
層用基板としては、シリコン以外の材料として、４族元
素を主体とした単結晶であれば、例えば、Ｇｅ（ゲルマ
ニウム），ＳｉＣ（炭化シリコン），ＳｉＧｅ（シリコ
ンゲルマニウム）あるいはダイヤモンドなどの基板を用
いることができる。この場合において、ＳｉＣ基板など
を用いる場合には、基板自体が非常に高価なものである
ので、剥離後に研磨して再生しすることにより、資源の
有効活用およびコストダウンの効果が大きくなる。

【００４３】支持基板としては、単結晶シリコン基板２
に限らず、他の半導体基板あるいはセラミック基板でも
良いし、支持基板自体が絶縁性を有するものであっても
良く、この場合には、支持基板そのものが絶縁性を有す
ることから、本実施形態のように酸化膜３などを絶縁膜
として別途に形成する必要はない。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す製造工程の概略
図

【図２】各工程における模式的断面図

【図３】本発明の第２の実施形態を示す図１相当図

【図４】支持基板の各工程における模式的断面図

【図５】本発明の第３の実施形態を示す図１相当図

【図６】図２相当図

【符号の説明】

１，８はＳＯＩ基板（半導体基板）、２は単結晶シリコ
ン基板（支持基板）、３は酸化膜、４は単結晶シリコン
膜（半導体層）、５は単結晶シリコン基板（半導体層用
基板）、６はイオン注入層、７はアモルファスシリコン
層（半導体非晶質膜）である。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 素子形成用の半導体層（４）を支持基板
   （２）上に絶縁状態で設けてなる半導体基板（１）の製
   造方法において、 前記半導体層（４）を形成するための半導体層用基板
   （５）の表面から所定深さにイオン注入を行なってイオ
   ン注入層（６）を形成するイオン注入層形成工程（Ｐ
   １）と、 前記半導体層用基板（５）の前記イオン注入層（６）を
   形成した面に半導体非晶質膜（７）を形成する非晶質膜
   形成工程（Ｐ２）と、 前記支持基板（２）に対して前記半導体層用基板（５）
   の前記半導体非晶質膜（７）側を貼り合わせる貼り合わ
   せ工程（Ｐ４）と、 貼り合わせた前記半導体層用基板（５）および前記支持
   基板（２）に熱処理を行なって前記イオン注入層（６）
   により形成される剥離用欠陥層部分で前記半導体層用基
   板（５）を剥離する剥離工程（Ｐ５）とを設けたことを
   特徴とする半導体基板の製造方法。
2. 【請求項２】 素子形成用の半導体層（４）を支持基板
   （２）上に絶縁状態で設けてなる半導体基板（１）の製
   造方法において、 前記半導体層（４）を形成するための半導体層用基板
   （５）の表面から所定深さにイオン注入を行なってイオ
   ン注入層（６）を形成するイオン注入層形成工程（Ｐ
   １）と、 前記支持基板（２）の表面に半導体非晶質膜（７）を形
   成する非晶質膜形成工程（Ｑ１）と、 前記支持基板（２）の前記半導体非晶質膜（７）を形成
   した面に対して前記半導体層用基板（５）の前記イオン
   注入層（６）側の面を貼り合わせる貼り合わせ工程（Ｐ
   ４）と、 貼り合わせた前記半導体層用基板（５）および前記支持
   基板（２）に熱処理を行なって前記イオン注入層（６）
   により形成される剥離用欠陥層部分で前記半導体層用基
   板（５）を剥離する剥離工程（Ｐ５）とを設けたことを
   特徴とする半導体基板の製造方法。
3. 【請求項３】 請求項１または２に記載の半導体基板の
   製造方法において、 前記半導体非晶質膜（７）は、前記剥離工程（Ｐ５）あ
   るいはその後の工程で行なう熱処理（Ｐ６）により前記
   半導体層（４）を核として再結晶化させることを特徴と
   する半導体基板の製造方法。
4. 【請求項４】 素子形成用の半導体層（４）を支持基板
   （２）上に絶縁状態で設けてなる半導体基板（８）の製
   造方法において、 前記半導体層（４）を形成するための半導体層用基板
   （５）の表面から所定深さにイオン注入を行なってイオ
   ン注入層（６）を形成するイオン注入層形成工程（Ｐ
   １）と、 前記支持基板（２）に対して前記半導体層用基板（５）
   の前記イオン注入層（６）側を貼り合わせる貼り合わせ
   工程（Ｐ４）と、 前記半導体層用基板（５）および前記支持基板（２）に
   熱処理を行なって前記イオン注入層（６）により形成さ
   れる剥離用欠陥層部分で前記半導体層用基板（５）を剥
   離する剥離工程（Ｐ５）と、 前記支持基板（２）上に形成された前記半導体層（４）
   上に半導体非晶質膜（７）を形成する非晶質膜形成工程
   （Ｒ２）と、 前記半導体非晶質膜（７）を前記半導体層（４）を核と
   して固相成長することにより結晶化させる固相成長工程
   （Ｒ３）とを設けたことを特徴とする半導体基板の製造
   方法。
5. 【請求項５】 請求項１ないし４のいずれかに記載の半
   導体基板の製造方法において、 前記非晶質膜形成工程（Ｐ２，Ｑ１，Ｒ２）では、前記
   半導体非晶質膜（７）をプラズマＣＶＤ法により形成す
   ることを特徴とする半導体基板の製造方法。
6. 【請求項６】 請求項１ないし５のいずれかに記載の半
   導体基板の製造方法において、 前記剥離工程（Ｐ５）において剥離された前記半導体層
   （４）の表面を研磨する研磨工程（Ｐ７，Ｒ１）を設け
   たことを特徴とする半導体基板の製造方法。
7. 【請求項７】 請求項１ないし６のいずれかに記載の半
   導体基板の製造方法において、 前記イオン注入層形成工程（Ｐ１）においては、前記半
   導体非晶質膜（７）を固相成長させるための核となる前
   記半導体層（４）として必要な膜厚となる深さ寸法に前
   記イオン注入層（６）を形成することを特徴とする半導
   体基板の製造方法。
8. 【請求項８】 請求項１ないし７のいずれかに記載の半
   導体基板の製造方法において、 前記非晶質膜形成工程（Ｐ２，Ｑ１，Ｒ２）において
   は、前記半導体層用基板として単結晶シリコン基板
   （５）が用いられる場合に、前記半導体非晶質膜として
   アモルファスシリコン膜（７）を形成することを特徴と
   する半導体基板の製造方法。