JPH1174280A - ベース領域及びエミッタ領域の形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 バイポーラトランジスタ素子の接合耐圧を低
下させることなく、従来に比べて工程数の少ないベース
及びエミッタ領域の形成方法を提供する。 【解決手段】 本方法は、フォトレジスト膜１２をパタ
ーニングして、ベース形成領域の外縁部をリング状に露
出する開口１４を形成し、ベース形成領域の外縁部をエ
ッチングして、リング状の凹部１６を形成する工程と、
酸化膜１８を成膜する工程と、フォトレジスト膜２２を
パターニングして、凹部を含む領域２０を露出させ、次
いで基板の導電型とは逆の第２導電型の第１不純物を導
入する工程と、第１不純物を熱処理してベース領域２８
を形成する工程と、フォトレジスト膜３２をパターニン
グしてベース領域にエミッタ形成領域を露出する開口３
４を形成し、エミッタ形成領域に第１導電型の第２不純
物を導入する工程と、第２不純物を熱処理してエミッタ
領域３０を形成する工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高い接合耐圧を有
するバイポーラトランジスタ素子のベース領域及びエミ
ッタ領域の形成方法に関し、更に詳細には、従来に比べ
て少ない工程数で、しかも接合耐圧の高いバイポーラト
ランジスタ素子のベース領域及びエミッタ領域を形成す
る方法に関するものである。

【０００２】

【従来の技術】一般的なプレーナ型集積回路（ＩＣ）に
搭載されるバイポーラトランジスタの接合耐圧を決定す
る因子には、接合における不純物濃度、不純物層の幅な
どがあるが、特にベース領域端でのＰＮ接合部の形状及
び曲率半径の大小に大きく左右される。ここで、プレー
ナ型集積回路とは、薄膜形成、フォトリソグラフィ、エ
ッチング及び不純物添加の組み合わせによって半導体基
板上に一括形成された各種半導体素子からなる集積回路
を言う。これは、バイポーラトランジスタの電極に電圧
を印加した場合、電界が最も集中し易い領域が、拡散層
と基板とのＰＮ接合端部分であり、この曲率半径が小さ
い場合には、電界が益々集中し易くなって降伏電圧が低
くなり、逆に曲率半径が大きい場合には、電界集中が緩
和されるので、高い降伏電圧が得られる。

【０００３】以下に、図３を参照して、ＮＰＮバイポー
ラトランジスタのベース領域及びエミッタ領域の従来の
形成方法を説明する。図３（ａ）から（ｃ）及び図４
（ ｄ）から（ｆ）は、それぞれ、従来の形成方法の各
工程毎の基板断面図である。 （１）先ず、図３（ａ）に示すように、ｎ型シリコン半
導体基板７０の主表面上に膜厚１０〜５０ｎｍの酸化膜
７２を成膜する。次いで、基板主表面全面にフォトレジ
スト膜７４を成膜し、既知のフォトリソグラフィー技術
を使用してベース取り出し形成領域上のフォトレジスト
膜７４を除去し、ベース取り出し形成領域を露出した開
口部７６を形成する。開口部７６の平面形状は、全体と
して、一つのリングを形成しており、従って開口部７６
Ａ、Ｂはそれぞれリング状開口の一断面である。

【０００４】（２）次いで、基板主表面全面にベース取
り出し材料となる不純物をイオン注入する。イオン注入
に際しては、開口部７６により露出した基板面にのみ不
純物が注入され、そこにベース電極取り出し領域として
リング状の拡散層７８が形成される。不純物としては、
ｐ型不純物であるボロン（Ｂ）を例えば５０〜１００ｋ
ｅＶの注入エネルギー及び１×１０¹⁴〜１×１０¹⁵／ｃ
ｍ³ のドーズ量のイオン注入条件で注入する。その後、
フォトレジスト膜７４を除去し、ベース電極取り出し領
域に注入されたボロンを活性化するために、及び拡散層
７８と基板７０との境界の曲率半径を大きくするため
に、熱拡散処理、例えば窒素雰囲気下で１１００℃の温
度で１８０分間の熱処理を施し、図３（ｂ）に示すよう
に、平面形状がリング状のベース取り出し拡散層７８を
形成する。熱拡散処理を行った後のベース取り出し拡散
層７８の深さは、３μｍ程度である。

【０００５】（３）次に、ベース取り出し拡散層７８で
取り囲む領域に真性ベース領域８０（図４（ｄ）参照）
を形成するために、基板主表面にフォトレジスト膜８２
を成膜し、既知のフォトリソグラフィー技術を使用して
パターニングを行う。即ち、リング状のベース取り出し
拡散層７８によって囲まれた内側の部分と、ベース取り
出し拡散層７８を一部含んだ領域のフォトレジスト膜８
２を除去し、図３（ｃ）に示すように、開口部８４を形
成する。次いで、真性ベース領域８０を形成するため
に、図３（ｃ）に示すように、イオン注入を基板表面全
面に行う。イオン注入では、ｐ型不純物といてＢＦ₂ を
例えば５０〜１００ｋｅＶの注入エネルギー及び１×１
０¹³〜１×１０¹⁴／ｃｍ³のドーズ量のイオン注入条件
で注入する。

【０００６】（４）次いで、フォトレジスト膜８２を除
去し、熱拡散処理、例えば窒素雰囲気下で９００℃の温
度で３０分の熱処理を施し、注入されたＢＦ₂ を活性化
して、図４（ｄ）に示すように、真性ベース領域８０を
形成する。 （５）次に、エミッタ領域８６（図３（ｆ）参照）を形
成する。先ず、基板主表面にフォトレジスト膜８８を成
膜し、既知のフォトリソグラフィー技術を使用してパタ
ーニングを行い、真性ベース領域８０の一部の領域上の
フォトレジスト膜８８を除去して、エミッタ形成領域を
露出する開口部９０を形成する。次いで、エミッタ領域
１８を形成するために、イオン注入を基板表面全面に行
う。イオン注入では、ｎ型不純物としてＡｓを例えば３
０〜６０ｋｅＶの注入エネルギー及び５×１０¹⁵〜５×
１０¹⁶／ｃｍ³ のドーズ量のイオン注入条件で注入する
（図３（ｅ））。

【０００７】（６）次いで、フォトレジストを除去し、
熱拡散処理、例えば窒素雰囲気下で温度９５０℃で１０
分間の熱処理を施し、イオン注入したＡｓを活性化し
て、図３（ｆ）に示すように、エミッタ領域８６を形成
する。 （７）続いて、基板面に絶縁膜、例えば酸化膜を成膜
し、更にエミッタ電極取り出し領域、ベース電極取り出
し領域上に接続孔を開口して、電極を形成する。

【０００８】上述のように得られたバイポーラトランジ
スタは、ベース電極取り出し拡散層７８が、真性ベース
領域８０よりも深く形成されており、ベース電極取り出
し拡散層７８と基板７０とのＰＮ接合端における曲率半
径が大きくなっているため、高接合耐圧を得ることがで
きる。上述のようにグラフトベースが真正ベース領域を
取り囲む形式のトランジスタをグラフトベース構造のト
ランジスタと言う。

【０００９】

【発明が解決しようとする課題】しかし、上述した従来
のベース領域及びエミッタ領域形成方法には、次の問題
があった。第１には、真性ベース領域の形成工程とは別
の工程でベース電極取り出し拡散層を形成しているの
で、それぞれの形成工程でフォトリソグラフィ工程、イ
オン注入工程などが必要であって、そのために工程数が
多く、プロセスが複雑になって、製造コストが嵩むとい
う問題である。第２には、ベース電極取り出し拡散層の
曲率半径を大きくする必要があるため、ベース電極取り
出し拡散層の形成工程では、１１００℃という高温下で
３時間にわたる長時間の熱拡散処理が必要となり、製造
に要する時間が長くなって、生産性の向上が難しいとい
う問題である。

【００１０】そこで、本発明の目的は、バイポーラトラ
ンジスタ素子の接合耐圧を低下させることなく、従来の
製造方法に比べて工程数の少ないバイポーラトランジス
タの製造方法を提供することにある。

【００１１】

【課題を解決するための手段】本発明者は、真性ベース
領域とベース取り出し領域とを同時形成し、かつグラフ
トベース領域にメサエッチングを施して凹部を形成し、
凹部にイオン注入することにより、基板とベース電極取
り出し拡散層とのＰＮ接合部の曲率半径を大きくして接
合耐圧を大きくすることを着想し、本発明方法を完成す
るに到った。上記目的を達成するために、得た知見に基
づいて、本発明に係るベース領域及びエミッタ領域形成
方法は、バイポーラトランジスタ素子のベース領域及び
エミッタ領域の形成方法であって、第１導電型の半導体
基板の主表面にフォトレジスト膜を成膜し、成膜したフ
ォトレジスト膜をパターニングしてベース形成領域の外
縁部を露出したリング状の開口を形成し、開口を介して
ベース形成領域の露出した外縁部をエッチングして、平
面形状がリング状の凹部を形成する凹部形成工程と、基
板の主表面上に酸化膜を成膜する工程と、酸化膜上にフ
ォトレジスト膜を成膜し、成膜したフォトレジスト膜を
パターニングして凹部及び凹部で取り囲んだ内側の領域
を露出した開口を形成し、次いで基板の導電型とは逆の
第２導電型の第１不純物を露出した領域にイオン注入法
により導入する第１イオン注入工程と、導入した第１不
純物を熱処理により活性化させ、ベース領域を形成する
第１熱処理工程と、基板の主表面にフォトレジスト膜を
成膜し、成膜したフォトレジスト膜をパターニングして
エミッタ形成領域を露出した開口をベース領域に形成
し、開口を介して露出したエミッタ形成領域に第１導電
型の第２不純物をイオン注入法により導入する第２イオ
ン注入工程と、導入した第２不純物を熱処理により活性
化させ、エミッタ領域を形成する第２の熱処理工程とを
有することを特徴としている。

【００１２】本発明で、第１導電型とはｐ型及びｎ型の
いずれか一方を言い、第２導電型とは、その他方を言
う。本発明に係るベース領域及びエミッタ領域の形成方
法は、グラフトベース構造のトランジスタに適用でき、
ベース電極取り出し領域と真性ベース領域とを同時に形
成して従来の方法に比べて工程数を少なくすると共にグ
ラフトベース領域に取り囲まれた領域をメサ構造にする
ことにより、ｈＦＥ特性に影響を与えることなくベース
抵抗を小さくできる。

【００１３】ベースがグラフトベース構造でない場合に
は、本発明方法は、凹部形成工程では、ベース形成領域
の全域を露出する開口を形成し、開口を介して露出した
ベース形成領域をエッチングして、凹部を形成し、第１
イオン注入工程では、凹部形成工程で形成した凹部領域
を露出させ、次いで基板の導電型とは逆の第２導電型の
第１不純物を露出した領域にイオン注入法により導入す
る。

【００１４】本発明方法では、凹部形成工程では、等方
性ドライエッチングによってエッチングすることによ
り、凹部の底部形状がなだらかになって、ベース電極取
り出し領域と基板とのＰＮ接合端の曲率半径を大きくな
って、接合耐圧を高くすることができる。また、本発明
方法では、ベース形成領域の外縁部をエッチングして凹
部を形成して、エミッタ領域とベース領域の基板表面の
高さに差異を設けていることにより、不純物の拡散層の
形状もこれに対応したものになる。エミッタ面から見る
とベース取り出し層は、すでに大きな曲率を持ったよう
になっており、特にベース電極取り出し領域として、ベ
ース領域とは別に新たに形成する必要がない。

【００１５】本発明方法によれば、従来の方法のよう
に、ベース電極取り出し領域と真性ベース領域とを別々
の工程によって形成する必要がなく、工程数が大幅に削
減される。また、通常の真性ベース領域のみの拡散でベ
ース領域を形成することが可能なため、従来の方法のよ
うに高温下の長時間拡散処理を必要としない。従って、
従来に比べて、製造に要する時間を大幅に短縮すること
が可能になる。

【００１６】

【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、本発明に係るバイポーラトランジスタ
のベース領域及びエミッタ領域の形成方法をグラフトベ
ース構造のＮＰＮバイポーラトランジスタに適用した実
施の形態の一例であって、図１（ａ）から（ｅ）は、そ
れぞれ、本実施形態例の工程毎の基板断面図である。
尚、説明を簡単にするために、本発明と直接的には関係
するところのない、コレクタ取り出し用の埋め込み層の
形成工程は省略している。

【００１７】（１）先ず、ｎ型シリコン半導体基板１０
の主表面上にフォトレジスト膜１２を成膜し、既知のフ
ォトリソグラフィー技術によりパターニングして、ベー
ス電極取り出し領域に相当する部分のフォトレジスト膜
１２を除去し、図１（ａ）に示すように、開口部１４
Ａ、Ｂを形成する。開口部１４は、全体として一つのリ
ングを構成するように形成され、従って開口部１４Ａ、
Ｂがリングの一部断面である。 （２）次いで、開口部１４内の露出した基板面をエッチ
ングし、図１（ａ）に示すように、リング状の平面形状
を有する凹部１６を基板に形成する。エッチング方法に
は制約はないが、好適には、例えばＣＦ₄ ガスを用いた
等方性ドライエッチングを施す。等方性エッチングを施
すことにより、凹部１６のボトム形状は、なだらかで大
きな曲率半径を持つように形成される。

【００１８】（３）続いて、フォトレジスト膜１２を除
去し、基板１０の主表面上に酸化膜１８を例えば１０〜
５０ｎｍの膜厚で形成する。次いで、ベース領域２０を
形成するためにパターニングを行う。フォトレジスト膜
２２を基板主表面に成膜し、凹部１６で囲まれた内側の
領域及び凹部１６上のフォトレジスト膜２２を除去し、
開口部２４を形成する。次いで、真性ベース領域２８を
形成するために、図１（ｂ）に示すように、基板主表面
にイオン注入を行う。イオン注入では、ｐ型不純物とし
てＢＦ₂ を例えば５０〜１００ｋｅＶの注入エネルギー
及び１×１０¹³〜１×１０¹⁴／ｃｍ³ のドーズ量のイオ
ン注入条件で注入する。 （４）次いで、フォトレジスト膜２２を除去し、更に、
熱拡散処理、例えば窒素雰囲気中９００℃３０分間の処
理を施して、注入したＢＦ₂ を活性化し、図１（ｃ）に
示すように、真性ベース領域２８を形成する。

【００１９】（５）次に、エミッタ領域３０（図１
（ｅ）参照）を形成するために、パターニングを行う。
先ず、基板全面にフォトレジスト膜３２を成膜し、凹部
１６に囲まれた内側の真性ベース領域２８内の一部のフ
ォトレジスト膜３２を除去し、図１（ｄ）に示すよう
に、開口部３４を形成する。 （６）次いで、エミッタ領域３０を形成するために、図
１（ｄ）に示すように、基板全面にイオン注入を行う。
イオン注入では、ｎ型不純物としてＡｓを例えば３０〜
６０ｋｅＶの注入エネルギー及び５×１０¹⁵〜５×１０
¹⁶／ｃｍ³ のドーズ量のイオン注入条件で注入する。 （７）続いて、フォトレジスト膜３２を除去し、熱拡散
処理、例えば窒素雰囲気下で温度９５０℃で１０分間の
熱処理を行って、注入されたＡｓを活性化し、図１
（ｅ）に示すように、エミッタ領域３０を形成する。
（８）更に、エミッタ、ベース及びコレクタ（図示せ
ず）にそれぞれ電極を形成し、バイポーラトランジスタ
を完成させる。

【００２０】実施形態例２ 本実施形態例は、本発明に係るバイポーラトランジスタ
のベース領域及びエミッタ領域の形成方法を非グラフト
ベース構造のＮＰＮバイポーラトランジスタに適用した
実施の形態例であって、図２（ａ）から（ｅ）は、それ
ぞれ、本実施形態例の工程毎の基板断面図である。尚、
説明を簡単にするために、コレクタ取り出し用の埋め込
み層の形成工程は省略している。また、実施形態例１と
重複する部分は、説明を割愛する。 （１）先ず、ｎ型シリコン半導体基板４０の主表面上に
フォトレジスト膜４２を成膜し、既知のフォトリソグラ
フィー技術によりフォトレジスト膜４２をパターニング
して、ベース領域に相当する部分のフォトレジスト膜４
２を除去し、図２（ａ）に示すように、開口部４４を形
成する。次いで、開口部４４内の露出した基板をエッチ
ングし、凹部４６を形成する。エッチング方法には制約
はないが、好適には例えばＣＦ₄ ガスを用いた等方性ド
ライエッチングを施す。これにより、凹部４６のボトム
形状は、なだらかで大きな曲率半径を持つように形成さ
れる。

【００２１】（２）続いて、フォトレジスト膜４２を除
去し、基板４０の主表面上に酸化膜４８を例えば１０〜
５０ｎｍの膜厚で形成する。次いで、ベース領域５０を
形成するためにパターニングを行う。即ち、フォトレジ
スト膜５２を基板全面に成膜し、凹部４６上のフォトレ
ジスト膜５２を除去し、開口部５４を形成する。次い
で、真性ベース領域５８を形成するために、図２（ｂ）
に示すように、基板主表面にイオン注入を行う。イオン
注入では、ｐ型不純物としてＢＦ₂ を例えば５０〜１０
０ｋｅＶの注入エネルギー及び１×１０¹³〜１×１０¹⁴
／ｃｍ³ のドーズ量のイオン注入条件で注入する。 （３）次いで、フォトレジスト膜５２を除去し、更に、
熱拡散処理、例えば窒素雰囲気下で温度９００℃で３０
分間の熱処理を施して、注入したＢＦ₂ を活性化し、図
２（ｃ）に示すように、真性ベース領域５８を形成す
る。

【００２２】（４）次に、エミッタ領域６０（図２
（ｅ）参照）を形成するために、パターニングを行う。
先ず、基板全面にフォトレジスト膜６２を成膜し、真性
ベース領域５８内の一部領域のフォトレジスト膜５２を
除去し、図２（ｄ）に示すように、開口部６４を形成す
る。

【００２３】（５）次いで、エミッタ領域６０を形成す
るために、図２（ｄ）に示すように、基板主表面にイオ
ン注入を行う。イオン注入では、ｎ型不純物としてＡｓ
を例えば３０〜６０ｋｅＶの注入エネルギー及び５×１
０¹⁵〜５×１０¹⁶／ｃｍ³ のドーズ量のイオン注入条件
で注入する。 （６）続いて、フォトレジスト膜６２を除去し、熱拡散
処理、例えば窒素雰囲気下で温度９５０℃で１０分間の
熱処理を行って、注入されたＡｓを活性化し、図１
（ｅ）に示すように、エミッタ領域６０を形成する。 （７）更に、エミッタ、ベース及びコレクタ（図示せ
ず）にそれぞれ電極を形成し、トランジスタを完成させ
る。

【００２４】

【発明の効果】本発明によれば、ベース形成領域の外縁
部をエッチングして、リング状の凹部を形成する工程
と、酸化膜を成膜し、次いで、凹部を含む領域に基板の
導電型とは逆の第２導電型の第１不純物を導入し、熱処
理してベース領域を形成する工程と、ベース領域にエミ
ッタ領域を形成する工程とを有することにより、高い接
合耐圧を維持しつつ、従来に比べて工程数の少ない、ベ
ース領域及びエミッタ領域の形成方法を実現している。
即ち、本発明では、グラフトベース構造を形成するベー
ス取り出し拡散領域と真性ベース領域とを同じ工程で形
成しているので、従来の方法に比べて少ない工程数で、
しかもｈＦＥ特性に影響を与えることなくベース抵抗の
小さいベース領域を形成することができる。また、ベー
ス領域に凹部を形成し、凹部に不純物を導入してベース
領域を形成して、ベース取り出し領域と基板とのＰＮ接
合端の曲率半径を大きくしているので、高接合耐圧を確
保できる。更には、従来の方法のようにベース取り出し
拡散領域の曲率半径を大きくするための高温、長時間の
熱拡散処理を必要としないので、ベース領域の形成に要
する時間を大幅に短縮できる。

【図面の簡単な説明】

【図１】図１（ａ）から（ｅ）は、それぞれ、本発明方
法の実施形態例１の工程毎の基板断面図である。

【図２】図２（ａ）から（ｅ）は、それぞれ、本発明方
法の実施形態例２の工程毎の基板断面図である。

【図３】図３（ａ）から（ｃ）は、それぞれ、従来の形
成方法の各工程毎の基板断面図である。

【図４】図４（ｄ）から（ｆ）は、それぞれ、図３
（ｃ）に続く、従来の形成方法の各工程毎の基板断面図
である。

【符号の説明】

１０……ｎ型シリコン半導体基板、１２……フォトレジ
スト膜、１４……開口部、１６……凹部１、１８……酸
化膜、２０……ベース領域、２２……フォトレジスト
膜、２４……開口部、２８……真性ベース領域、３０…
…エミッタ領域、３２……フォトレジスト膜、３４……
開口部、４０……ｎ型シリコン半導体基板、４２……フ
ォトレジスト膜、４４……開口部、４６……凹部、４８
……酸化膜、５０……ベース領域、５２……フォトレジ
スト膜、５４……開口部、５８……真性ベース領域、６
０……エミッタ領域、６２……フォトレジスト膜、６４
……開口部、７０……ｎ型シリコン半導体基板、７２…
…酸化膜、７４……フォトレジスト膜、７６……開口
部、７８……ベース取り出し領域拡散層、８０……真性
ベース領域、８２……フォトレジスト膜、８４……開口
部、８６……エミッタ領域、８８……フォトレジスト
膜、９０……開口部。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 バイポーラトランジスタ素子のベース領
   域及びエミッタ領域の形成方法であって、 第１導電型の半導体基板の主表面にフォトレジスト膜を
   成膜し、成膜したフォトレジスト膜をパターニングして
   ベース形成領域の外縁部を露出したリング状の開口を形
   成し、開口を介してベース形成領域の露出した外縁部を
   エッチングして、平面形状がリング状の凹部を形成する
   凹部形成工程と、 基板の主表面上に酸化膜を成膜する工程と、 酸化膜上にフォトレジスト膜を成膜し、成膜したフォト
   レジスト膜をパターニングして凹部及び凹部で取り囲ん
   だ内側の領域を露出した開口を形成し、次いで基板の導
   電型とは逆の第２導電型の第１不純物を露出した領域に
   イオン注入法により導入する第１イオン注入工程と、 導入した第１不純物を熱処理により活性化させ、ベース
   領域を形成する第１熱処理工程と、 基板の主表面にフォトレジスト膜を成膜し、成膜したフ
   ォトレジスト膜をパターニングしてエミッタ形成領域を
   露出した開口をベース領域に形成し、開口を介して露出
   したエミッタ形成領域に第１導電型の第２不純物をイオ
   ン注入法により導入する第２イオン注入工程と、 導入した第２不純物を熱処理により活性化させ、エミッ
   タ領域を形成する第２の熱処理工程とを有することを特
   徴とするベース領域及びエミッタ領域の形成方法。
2. 【請求項２】 凹部形成工程では、ベース形成領域の全
   域を露出する開口を形成し、開口を介して露出したベー
   ス形成領域をエッチングして、凹部を形成し、 第１イオン注入工程では、凹部形成工程で形成した凹部
   領域を露出させ、次いで基板の導電型とは逆の第２導電
   型の第１不純物を露出した領域にイオン注入法により導
   入することを特徴とする請求項１に記載のベース領域及
   びエミッタ領域の形成方法。
3. 【請求項３】 凹部形成工程では、等方性ドライエッチ
   ングによりエッチングすることを特徴とする請求項１又
   は２に記載のベース領域及びエミッタ領域の形成方法。