JPH1174352A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH1174352A
JPH1174352A JP9339303A JP33930397A JPH1174352A JP H1174352 A JPH1174352 A JP H1174352A JP 9339303 A JP9339303 A JP 9339303A JP 33930397 A JP33930397 A JP 33930397A JP H1174352 A JPH1174352 A JP H1174352A
Authority
JP
Japan
Prior art keywords
silicon oxide
film
oxide film
temperature
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9339303A
Other languages
English (en)
Other versions
JP3456391B2 (ja
Inventor
Yukio Morozumi
幸男 両角
Michio Asahina
通雄 朝比奈
Eiji Suzuki
英司 鈴木
Kazumi Matsumoto
和己 松本
Naohiro Moriya
直弘 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP33930397A priority Critical patent/JP3456391B2/ja
Priority to TW087109685A priority patent/TW401612B/zh
Priority to US09/104,403 priority patent/US6137176A/en
Priority to KR10-1998-0026707A priority patent/KR100424969B1/ko
Publication of JPH1174352A publication Critical patent/JPH1174352A/ja
Priority to US09/300,378 priority patent/US6194304B1/en
Application granted granted Critical
Publication of JP3456391B2 publication Critical patent/JP3456391B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • H10W20/0526—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by thermal treatment thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H10W20/0633—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/075—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers of multilayered thin functional dielectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/665—Porous materials

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 従来のＢＰＳＧ膜を用いた層間絶縁膜に比べ
て低温での成膜が可能であり、平坦性に優れ、かつ信頼
性の高いコンタクト構造の形成が可能な、半導体基板上
の層間絶縁膜を含む半導体装置およびその製造方法を提
供する。 【解決手段】 層間絶縁膜Ｉ１を形成する工程は、少な
くとも以下の工程（ａ）〜（ｃ）を含む。 （ａ）水素を含むシリコン化合物と過酸化水素とを化学
気相成長法によって反応させて第１のシリコン酸化膜２
２を形成する工程、（ｂ）シリコン化合物、酸素および
酸素を含む化合物の少なくとも１種、および不純物を含
む化合物を化学気相成長法によって反応させて多孔性の
第２のシリコン酸化膜２４を形成する工程、および
（ｃ）６００〜８５０℃の温度でアニール処理を行い、
第１および第２のシリコン酸化膜を緻密化する工程。第
１のシリコン酸化膜２２は、ＢＰＳＧ膜に比べて低い温
度で成膜され、それ自体で優れた自己平坦化特性を有す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にハーフミクロン以下の微細化
が可能であって、層間絶縁膜を有する半導体装置および
その製造方法に関する。
【０００２】
【背景技術】ＬＳＩなどの半導体装置においては、素子
の微細化，高密度化および多層化に伴い、層間絶縁膜の
成膜温度の低温下並びに平坦化と、金属配線の形成技術
とが重要な課題となっている。
【０００３】層間絶縁膜は、例えば、素子が形成された
基板上に、まず低温で化学気相成長法によってシリコン
酸化膜を成長させ、その後、シラン化合物、酸素あるい
はオゾンと、リンあるいはホウ素などの不純物を含むガ
スを気相反応させてＢＰＳＧ膜を数百ｎｍ〜１μｍ程度
の厚みで成膜する。その後、窒素雰囲気中で高温でアニ
ールする、いわゆる高温フローにより、ＢＰＳＧ膜を流
動化させてその平坦化を行う。このようにして形成され
た層間絶縁膜にスルーホール（コンタクトホール）を形
成し、チタンやチタンナイトライドからなるバリア層を
形成した後、金属配線層を形成する。
【０００４】このようなＢＰＳＧ膜を用いた層間絶縁膜
の平坦化は、ＢＰＳＧ膜の高温フロー特性を利用して行
われ、ＢＰＳＧ膜中の不純物濃度とアニール温度が高い
ほど、平坦化は進む。そして、ＢＰＳＧ膜が十分な平坦
性と緻密性を得るためには、アニール温度は８５０℃以
上であることが要求される。
【０００５】しかし、微細化されたＭＯＳトランジスタ
のパンチスルーの発生を防止するためには、アニールよ
る過剰なソース，ドレイン不純物層の広がりを抑制する
ことが重要であり、例えばそのためには８５０℃以下で
処理することが望まれる。また、ＭＯＳトランジスタを
構成するソース，ドレイン不純物層の表面にチタンなど
のシリサイド層を形成する場合には、高温アニールで
は、シリサイド層の領域が必要以上に拡大し、接合特性
を劣化させる要因になっている。このような理由から、
層間絶縁膜を低温で形成する技術の開発が要求されてい
る。
【０００６】
【発明が解決しようとする課題】本発明の目的は、従来
のＢＰＳＧ膜を用いた層間絶縁膜に比べて低温での成膜
が可能であり、平坦性に優れ、かつ信頼性の高いコンタ
クト構造の形成が可能な、半導体基板上の層間絶縁膜を
含む半導体装置およびその製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、素子を含む半導体基板の上に層間絶縁膜を形
成する工程、前記層間絶縁膜にスルーホールを形成する
工程、前記層間絶縁膜および前記スルーホールの表面に
バリア層を形成する工程、および前記バリア層の表面に
導電膜を形成する工程を含み、前記層間絶縁膜を形成す
る工程は、少なくとも以下の工程（ａ）〜（ｃ）を含む
ことを特徴とする。
【０００８】（ａ）シリコン化合物と過酸化水素とを化
学気相成長法によって反応させて第１のシリコン酸化膜
を形成する工程、（ｂ）シリコン化合物、酸素および酸
素を含む化合物の少なくとも１種、および不純物を含む
化合物を化学気相成長法によって反応させて、多孔性の
第２のシリコン酸化膜を形成する工程、および（ｃ）６
００〜８５０℃の温度でアニール処理を行う工程。
【０００９】この半導体装置の製造方法によれば、工程
（ａ）によって、シリコン化合物と過酸化水素とを化学
気相成長法によって反応させて第１のシリコン酸化膜を
形成することにより、平坦性の優れた層を形成すること
ができる。すなわち、この工程（ａ）で形成される第１
のシリコン酸化膜は、それ自体で高い流動性を有し、優
れた自己平坦化特性を有する。そのメカニズムは、シリ
コン化合物と過酸化水素とを化学気相成長法によって反
応させると、気相中においてシラノールが形成され、こ
のシラノールがウエハ表面に堆積することにより流動性
のよい膜が形成されることによると考えられる。
【００１０】例えば、シリコン化合物としてモノシラン
を用いた場合には、下記式（１），（１）’などで示さ
れる反応でシラノールが形成される。
【００１１】式（１） ＳｉＨ4＋２Ｈ2Ｏ2 → Ｓｉ（ＯＨ）4＋２Ｈ2 式（１）’ ＳｉＨ4＋３Ｈ2Ｏ2 → Ｓｉ（ＯＨ）4＋２Ｈ2Ｏ＋Ｈ2 そして、式（１），（１）’で形成されたシラノール
は、下記式（２）で示される重縮合反応で水が脱離する
ことにより、シリコン酸化物となる。
【００１２】式（２） Ｓｉ（ＯＨ）4 → ＳｉＯ2＋２Ｈ2Ｏ 前記シリコン化合物としては、例えばモノシラン、ジシ
ラン、ＳｉＨ2Ｃｌ2、ＳｉＦ4、ＣＨ3ＳｉＨ3などの無
機シラン化合物、およびトリプロピルシラン、テトラエ
トキシシランなどの有機シラン化合物などを例示するこ
とができる。
【００１３】また、前記工程（ａ）の成膜工程は、前記
シリコン化合物が無機シリコン化合物の場合には、０〜
２０℃の温度条件下で、前記シリコン化合物が有機シリ
コン化合物の場合には、１００〜１５０℃の温度条件下
で、減圧化学気相成長法によって行われることが望まし
い。この成膜工程で、温度が前記上限値より高いと、前
記式（２）の重縮合反応が進みすぎることにより、第１
のシリコン酸化膜の流動性が低くなり、良好な平坦性が
得られにくい。また、温度が前記下限値より低いと、チ
ャンバー内での分解水分の吸着およびチャンバー外での
結露が発生し、成膜装置のコントロールが困難となる不
都合がある。
【００１４】前記工程（ａ）で形成される第１のシリコ
ン酸化膜は、シリコン基板表面の段差を十分にカバーで
きる程度の膜厚で形成されることが望ましい。第１のシ
リコン酸化膜の膜厚は、その下限値は素子を含むシリコ
ン基板表面の凹凸の高さに依存するが、好ましくは３０
０〜１０００ｎｍである。第１のシリコン酸化膜の膜厚
が前記上限値を超えると、膜自体のストレスでクラック
を生ずることがある。
【００１５】前記工程（ｂ）で、シリコン化合物、酸素
および酸素を含む化合物の少なくとも１種、および不純
物を含む化合物を化学気相成長法によって反応させて、
前記第１のシリコン酸化膜の上に多孔性の第２のシリコ
ン酸化膜を形成する。
【００１６】この第２のシリコン酸化膜は、キャップ層
として機能するだけでなく、多孔性であって、後の工程
（ｃ）のアニール処理において、第１のシリコン酸化膜
から発生するガス成分を徐々に外部に放出できる。さら
に、この第２のシリコン酸化膜は、多孔性であることに
加え、該膜にリン、ボロンなどの不純物、好ましくはリ
ンを添加することにより、該膜を構成するシリコン酸化
物のＳｉ−Ｏ分子間結合力を弱めることで該膜の応力を
緩和することができ、いわば適度に柔らかく更に割れに
くい層を構成できる。また、前記第２のシリコン酸化膜
の重要な役割として、該シリコン酸化膜に含まれるリン
などの不純物がアルカリイオンなどの素子の信頼特性に
悪影響を及ぼす可動イオンのゲッターとしての機能があ
る。第２のシリコン酸化膜に含まれる不純物の濃度は、
前述したゲッタリング機能や膜の応力緩和の点を考慮す
ると、好ましくは１〜６重量％である。
【００１７】また、第２のシリコン酸化膜は、１００〜
６００ＭＰａの圧縮ストレスを有しているため、第１の
シリコン酸化膜が重縮合する際に引張ストレスが増大し
てクラックが入るのを防止する機能がある。さらに、第
２のシリコン酸化膜は、第１のシリコン酸化膜の吸湿を
防止する機能も有する。
【００１８】前記工程（ｂ）は、３００〜４５０℃の温
度条件下で、１ＭＨｚ以下の高周波によるプラズマ化学
気相成長法によって行われることが望ましい。この温度
条件で成膜を行うことにより、工程（ｃ）のアニールで
ガス成分がアニール初期段階で抜けやすくなり、デバイ
スの信頼性が向上する。
【００１９】また、前記工程（ｂ）で用いられる、酸素
を含む化合物は、一酸化二窒素（Ｎ2Ｏ）であることが
望ましい。反応ガスとして一酸化二窒素を用いることに
より、プラズマ状態の一酸化二窒素は第１のシリコン酸
化膜を構成するシリコン化合物の水素ボンド（−Ｈ）と
反応しやすいので、第２のシリコン酸化膜を成膜中にも
第１のシリコン酸化膜のガス化成分（水素、水）の脱離
を促進することができる。
【００２０】前記工程（ｂ）は、プラズマ化学気相成長
法の代わりに、３００〜５５０℃の温度条件下で常圧化
学気相成長法によって行われてもよい。この場合、前記
工程（ｂ）で用いられる前記酸素を含む化合物はオゾン
であることが望ましい。
【００２１】さらに、前記工程（ｂ）で、前記第２のシ
リコン酸化膜を成膜する前に、前記第１のシリコン酸化
膜をオゾン雰囲気にさらすことが望ましい。この工程を
経ることにより、オゾンが第１のシリコン酸化膜を構成
するシリコン化合物の水素ボンド（−Ｈ）や水酸基（−
ＯＨ）と反応しやすいので、第１のシリコン酸化膜中の
水素や水の脱離を促進することができる。
【００２２】また、第２のシリコン酸化膜の膜厚は、平
坦性、クラックの防止の点を考慮すると、好ましくは１
００ｎｍ以上である。
【００２３】前記工程（ｃ）で、６００〜８５０℃の温
度でアニール処理を行うことにより、前記工程（ａ）お
よび（ｂ）で形成された第１および第２のシリコン酸化
膜は緻密化され、絶縁性ならびに耐湿性が向上する。
【００２４】つまり、第１のシリコン酸化膜についてみ
ると、このアニール処理の初期において、前述した式
（２）による重縮合反応が完了し、この反応に伴って生
じる水や水素は第２のシリコン酸化膜の孔を介して外部
に放出され、第１のシリコン酸化膜は、十分にガス化成
分が除去された状態で緻密に形成される。また、第２の
シリコン酸化膜は、アニール処理によって、多孔質から
緻密な膜になる。
【００２５】このアニール処理において、温度を６００
℃以上とすることにより、第１および第２のシリコン酸
化膜を十分に緻密にすることができるとともに、例えば
ＭＯＳ素子を構成するソース，ドレイン拡散層の不純物
の活性化を十分に行うことができる。また、アニール温
度を８５０℃以下とすることにより、従来のＢＰＳＧ膜
で必要とされている温度よりも低い温度で層間絶縁膜の
平坦化が可能であるとともに、第１および第２のシリコ
ン酸化膜を十分に緻密化できる。また、アニール温度を
８５０℃を越える温度で行うと、ソース，ドレイン拡散
層が必要以上に拡大してパンチスルー等の問題を起こ
し、素子の微細化が困難となる。
【００２６】第１のシリコン酸化膜上に多孔性の第２の
シリコン酸化膜を形成しておくことにより、工程（ｃ）
でのアニール処理において、ウエハを６００〜８５０℃
の温度下に直接置いた場合のように急激な温度変化があ
っても、前記第２のシリコン酸化膜が適度な柔らかさを
有し、第１のシリコン酸化膜の応力を吸収できるので、
該第１のシリコン酸化膜にクラックを生じることなく、
アニール処理を行うことができる。
【００２７】前記工程（ｃ）におけるアニール処理は、
第１のシリコン酸化膜にクラックが生ずることをより確
実に防止するために、連続的もしくは断続的に温度を上
昇させるランピングアニールによって行われることが望
ましい。
【００２８】本発明においては、前記工程（ａ）の前
に、シリコン化合物、および酸素および酸素を含む化合
物の少なくとも１種を化学気相成長法によって反応させ
て、ベース層となるシリコン酸化膜を形成することが望
ましい。このベース層は、その下層であるシリコン基板
に第１のシリコン酸化膜から水分や余分な不純物が移動
しないパッシベーション機能、およびシリコン基板と第
１のシリコン酸化膜との密着性を高める機能を有する。
【００２９】また、本発明に係る製造方法においては、
上述した製造方法で得られた層間絶縁膜において、上端
部から底部に向かって徐々に口径が小さくなるテーパ状
のスルーホールが得られる。つまり、前記第１のシリコ
ン酸化膜は第２のシリコン酸化膜に比べてエッチング速
度がわずかに小さく、また、第１のシリコン酸化膜と第
２のシリコン酸化膜とは両者の界面で良好に接している
ので、段差がなく適度な直線状テーパを有するスルーホ
ールが形成される。このようなテーパ状のスルーホール
では、例えばスパッタによってアルミニウム膜あるいは
アルミニウム合金膜を埋め込むことができ、導電性が優
れたコンタクト構造を形成することができる。
【００３０】前記スルーホールは、異方性のドライエッ
チングによって形成されたものの他に、等方性のウエッ
トエッチングと異方性のドライエッチングとを組み合わ
せてスルーホールの上端部をさらに湾曲したテーパ状に
形成させたものであってもよい。
【００３１】また、前記スルーホール内には、まず、２
００℃以下の温度で、アルミニウムあるいはアルミニウ
ムを主成分とする合金からなる第１のアルミニウム膜を
形成し、その後、３００℃以上の温度で、アルミニウム
あるいはアルミニウムを主成分とする合金からなる第２
のアルミニウム膜を形成することが望ましい。
【００３２】前記アルミニウムを主成分とする合金とし
ては、銅、シリコン、ゲルマニウム、マグネシウム、コ
バルト、ベリリウムなどから選択される少なくとも１種
との、２元あるいは３元以上の合金を例示することがで
きる。
【００３３】以上の製造方法によって形成された半導体
装置は、素子を含む半導体基板、前記半導体基板の上に
形成された層間絶縁膜、前記層間絶縁膜に形成されたス
ルーホール、前記層間絶縁膜および前記スルーホールの
表面に形成されたバリア層、および前記バリア層の上に
形成された導電膜を含み、前記層間絶縁膜は、シリコン
化合物と過酸化水素との重縮合反応によって形成された
第１のシリコン酸化膜、および前記第１のシリコン酸化
膜の上に形成され、不純物を含有する第２のシリコン酸
化膜、を含む。
【００３４】
【発明の実施の形態】図１〜図４は、本発明に係る半導
体装置の製造方法および半導体装置の一実施の形態を説
明するための概略断面図である。図１（Ａ）〜（Ｃ）お
よび図２（Ａ），（Ｂ）は第１層の配線領域Ｌ１を、図
３（Ａ），（Ｂ）および図４（Ａ），（Ｂ）は第２層の
配線領域Ｌ２を製造するための工程を示す。
【００３５】以下に、半導体装置の製造方法の一例を示
す。
【００３６】（Ａ）図１（Ａ）に示す工程について説明
する。
【００３７】（素子の形成）まず、一般的に用いられる
方法によって、シリコン基板１１にＭＯＳ素子が形成さ
れる。具体的には、例えば、シリコン基板１１上に選択
酸化によってフィールド絶縁膜１２が形成され、アクテ
ィブ領域にゲート酸化膜１３が形成される。チャネル注
入により、しきい値電圧を調整した後、ＳｉＨ4を熱分
解して成長させたポリシリコン膜の上にタングステンシ
リサイドをスパッタし、さらにシリコン酸化膜１８を積
層し、さらに所定パターンにエッチングすることによ
り、ゲート電極１４が形成される。このとき、必要に応
じて、フィールド絶縁膜１２上にポリシリコン膜および
タングステンシリサイド膜からなる配線層３７が形成さ
れる。
【００３８】次いで、リンをイオン注入することにより
ソース領域あるいはドレイン領域の低濃度不純物層１５
が形成される。次いで、ゲート電極１４のサイドにシリ
コン酸化膜からなる側壁スペーサ１７が形成された後、
ヒ素をイオン注入し、ハロゲンランプを用いたアニール
処理によって不純物の活性化を行うことにより、ソース
領域あるいはドレイン領域の高濃度不純物層１６が形成
される。
【００３９】次に、１００ｎｍ以下の気相成長シリコン
酸化膜を形成し、該膜をＨＦとＮＨ4Ｆの混合水溶液で
選択的にエッチングすることにより、所定のシリコン基
板領域を露出させる。続いて、例えばチタンを３０〜１
００ｎｍ程度の膜厚でスパッタし、酸素を５０ｐｐｍ以
下に制御した窒素雰囲気中において６５０〜７５０℃の
温度で数秒〜６０秒程度の瞬間アニールを行うことによ
り、開口したシリコン基板表面にチタンのモノシリサイ
ド層が、シリコン酸化膜１８上にはチタンリッチのチタ
ンナイトライド（ＴｉＮ）層が形成される。次いで、Ｎ
Ｈ4ＯＨとＨ2Ｏ2の混合水溶液中に浸漬すると、前記チ
タンナイトライド層はエッチング除去されてシリコン基
板表面のみにチタンのモノシリサイド層が残る。さら
に、７５０〜８５０℃のランプアニールを行って、前記
モノシリサイド層をダイシリサイド化させて、高濃度不
純物層１６の表面に自己整合的にチタンシリサイド層１
９が形成される。
【００４０】なお、ゲート電極１４をポリシリコンのみ
で形成して選択エッチングで露出させた場合には、ゲー
ト電極とソース，ドレイン領域の両者が側壁スペーサで
分離されたチタンサリサイド構造になる。
【００４１】なお、サリサイド構造は、チタンシリサイ
ドの代わりに、タングステンシリサイド、モリブデンシ
リサイドから構成されていてもよい。
【００４２】（Ｂ）次に、図１（Ｂ）に示す工程につい
て説明する。
【００４３】（第１の層間絶縁膜Ｉ１の形成）第１の層
間絶縁膜Ｉ１は、４層のシリコン酸化膜、つまり、下か
ら順に、第４のシリコン酸化膜２０、第１のシリコン酸
化膜２２、第２のシリコン酸化膜２４および第３のシリ
コン酸化膜２６から構成されている。
【００４４】ａ．第４のシリコン酸化膜２０の形成 まず、テトラエトキシラン（ＴＥＯＳ）と酸素とを３０
０〜５００℃でプラズマ化学気相成長（ＣＶＤ）法で反
応させることにより、膜厚１００〜２００ｎｍの第４の
シリコン酸化膜２０が形成される。このシリコン酸化膜
２０は、シリサイド層１９の酸化やカスピングもなく、
ＳｉＨ4から成長させた膜より絶縁性も高くフッ化水素
の水溶液に対するエッチング速度も遅く、緻密な膜とな
る。
【００４５】ここでは、チタンシリサイド層１９上に直
接シリコン酸化膜２０を形成させるが、このときの成膜
温度が高いと成膜初期に酸化性ガスとチタンシリサイド
とが反応してクラックや剥離を生じ易いため、処理温度
は好ましくは６００℃以下、より好ましくは２５０〜４
００℃で行うことが望ましい。そして、シリコン酸化膜
がチタンシリサイド層１９上に１００ｎｍ程度の膜厚で
前述した比較的低温で形成された後は、水蒸気以外の酸
化雰囲気にさらされるアニールや気相酸化処理であれ
ば、温度を９００℃位まで上げても問題とならない。
【００４６】ｂ．第１のシリコン酸化膜２２の形成 次に、好ましくは２．５×１０2Ｐａ以下、より好まし
くは０．３×１０2〜２．０×１０2Ｐａの減圧下におい
て、窒素ガスをキャリアとして、ＳｉＨ4およびＨ2Ｏ2
をＣＶＤ法により反応させることにより、第１のシリコ
ン酸化膜２２を形成する。第１のシリコン酸化膜２２
は、少なくとも、下層の第４のシリコン酸化膜２０の段
差より大きい膜厚を有し、つまり該段差を十分にカバー
する膜厚で成膜される。また、第１のシリコン酸化膜２
２の膜厚の上限は、該膜中にクラックが生じない程度に
設定される。具体的には、第１のシリコン酸化膜２２の
膜厚は、より良好な平坦性を得るために、下層の段差よ
り厚いことが望ましく、好ましくは３００〜１０００ｎ
ｍに設定される。
【００４７】第１のシリコン酸化膜２２の成膜温度は、
該膜の成膜時の流動性に関与し、成膜温度が高いと膜の
流動性が低下して平坦性を損なうので、成膜時の温度は
好ましくは０〜２０℃、より好ましくは０〜１０℃に設
定される。
【００４８】また、Ｈ2Ｏ2の流量は特に制限されない
が、例えば濃度は５５〜６５体積％で、ＳｉＨ4の２倍
以上の流量であることが好ましく、膜の均一性並びにス
ループットの点から、例えばガス換算で１００〜１００
０ＳＣＣＭの流量範囲に設定されることが望ましい。
【００４９】この工程で形成される第１のシリコン酸化
膜２２は、シラノールポリマーの状態にあり、流動性が
よく、高い自己平坦化特性を有する。また、第１のシリ
コン酸化膜２２は、多くの水酸基（−ＯＨ）を含むため
に吸湿性も高い状態にある。
【００５０】ｃ．第２のシリコン酸化膜２４の形成 次に、チャンバ内で減圧下で３０〜１２０秒間放置し、
第１のシリコン酸化膜２２中の水分を多少除去した後、
続けて、ＳｉＨ4、ＰＨ3およびＮ2Ｏの存在下におい
て、温度３００〜４５０℃で２００〜６００ｋＨｚの高
周波数でプラズマＣＶＤ法によってガスを反応させるこ
とにより、膜厚１００〜６００ｎｍのＰＳＧ膜（第２の
シリコン酸化膜）２４が形成される。この第２のシリコ
ン酸化膜２４は、前記第１のシリコン酸化膜２２の吸湿
性が高いことを考慮して、前記第１のシリコン酸化膜２
２の形成に続いて連続的に形成されるか、あるいは第１
のシリコン酸化膜２２が水分を含まない雰囲気中で保存
された後に形成されることが望ましい。
【００５１】また、第２のシリコン酸化膜２４は、後に
行われるアニール処理によって前記第１のシリコン酸化
膜２２中に含まれる水、水素などのガス化成分の脱離が
容易かつ十分に行われることを考慮して、ポーラス（多
孔性）であることが必要である。そのためには、第２の
シリコン酸化膜２４は、例えば温度が好ましくは４５０
℃以下、より好ましくは３００〜４００℃、好ましくは
１ＭＨｚ以下、より好ましくは２００〜６００ｋＨｚの
プラズマＣＶＤ法によって成膜され、かつリンなどの不
純物を含むことが望ましい。第２のシリコン酸化膜２４
にこのような不純物が含まれることにより、第２のシリ
コン酸化膜２４は、よりポーラスな状態となって膜に対
するストレスを緩和できるだけでなく、アルカリイオン
等に対するゲッタリング効果も持ち合わせることができ
る。このような不純物の濃度は、ゲッタリング効果、耐
ストレス性などの点を考慮して設定される。例えば、不
純物がリンの場合には、２〜６重量％の割合で含まれる
ことが望ましい。
【００５２】また、プラズマＣＶＤにおいて、酸素を含
む化合物としてＮ2Ｏを用いることにより、第１のシリ
コン酸化膜２２中の水素ボンドの脱離が促進される。そ
の結果、第１のシリコン酸化膜２２に含まれる水分およ
び水素などのガス化成分をより確実に除去することがで
きる。
【００５３】この第２のシリコン酸化膜２４の膜厚は、
必要とされる層間絶縁膜の厚みを調整する役割と、Ｎ2
Ｏプラズマが水素ボンドを脱離する機能を考慮して、好
ましくは１００ｎｍ以上、より好ましくは１００〜６０
０ｎｍに設定される。
【００５４】ｄ．アニール処理 次に、窒素雰囲気中で、温度６００〜８５０℃でアニー
ル処理を行う。このアニール処理によって、前記第１の
シリコン酸化膜２２および第２のシリコン酸化膜２４は
緻密化され、良好な絶縁性並びに耐水性を有する。すな
わち、アニール温度を６００℃以上に設定することによ
り、第１のシリコン酸化膜２２でのシラノールの縮重合
反応がほぼ完全に行われ、該膜中に含まれる水および水
素が十分に放出されて緻密な膜を形成することができ
る。また、アニール温度を８５０℃以下に設定すること
により、ＭＯＳトランジスタを構成するソース領域ある
いはドレイン領域の拡散層にパンチスルーや接合リーク
などの悪影響を与えることがなく、素子の微細化を達成
することができる。
【００５５】アニール処理においては、第１のシリコン
酸化膜２２に対する熱ひずみの影響を小さくするため
に、段階的にもしくは連続的にウエハの温度を上げる、
ランピングアニールを行うことが望ましい。例えば、ウ
エハを約４００℃で保温した後、アニール温度（６００
〜８５０℃）に昇温する場合、第２のシリコン酸化膜２
４の不純物濃度をかなり低くすることができる。例え
ば、不純物がリンの場合、可動性イオンのゲッタリング
効果を別にして、リンの濃度が２重量％以下でも、第１
のシリコン酸化膜２２にクラックが生じないことを確認
している。
【００５６】ｅ．第３のシリコン酸化膜２６の形成 次に、ＴＥＯＳと酸素とを用い、３５０〜４００℃でプ
ラズマＣＶＤ法により膜厚１０００〜１５００ｎｍの第
３のシリコン酸化膜２６を形成する。
【００５７】プラズマＣＶＤ法を用いたＴＥＯＳ−酸素
のシリコン酸化膜は、アニールを行わない場合でも、高
温アニールした前記第１のシリコン酸化膜２２および第
２のシリコン酸化膜２４と同程度かあるいは少し速いド
ライエッチング速度を有している。このことは、後述す
るコンタクトホールの形成においてホール側面にくびれ
や段差を生ずることなく、良好な形状のコンタクトホー
ルを得る要因となる。
【００５８】（Ｃ）次に、図１（Ｃ）に示す工程につい
て説明する。
【００５９】（ＣＭＰによる平滑化）次いで、前記第３
のシリコン酸化膜２６、および必要に応じて前記第２の
シリコン酸化膜２４および第１のシリコン酸化膜２２
を、ＣＭＰ法によって所定の膜厚を研磨し、平滑化す
る。そして、前記第１のシリコン酸化膜２２、第２のシ
リコン酸化膜２４および第３のシリコン酸化膜２６は、
研磨速度がほとんど同じことから、研磨によって第２の
シリコン酸化膜２４あるいは第１のシリコン酸化膜２２
の一部が表面に露出したとしても、平坦な表面を得るこ
とができ、したがって研磨量の管理が容易である。
【００６０】例えば、本発明者らの研究によれば、各シ
リコン酸化膜の研磨速度は以下の様であった。
【００６１】 第１のシリコン酸化膜（アニール温度８００℃） ；２５０ｎｍ／分 第２のシリコン酸化膜（アニール温度８００℃） ；２５０ｎｍ／分 第３のシリコン酸化膜（アニールなし） ；２５０ｎｍ／分 比較のためのＢＰＳＧ膜（アニール温度９００℃）；３５０ｎｍ／分 （Ｄ）次に、図２（Ａ）に示す工程について説明する。
【００６２】（コンタクトホールの形成）次いで、ＣＨ
Ｆ3とＣＦ4とを主ガスとした反応性イオンエッチャーで
第１の層間絶縁膜Ｉ１を構成するシリコン酸化膜２０、
２２、２４および２６を選択的に異方性エッチングする
ことにより、口径が０．２〜０．５μｍのコンタクトホ
ール３２が形成される。
【００６３】このコンタクトホール３２は、上端部から
底部に向かって直線的に口径が小さくなるテーパー状を
成す。テーパーの角度θは、エッチング条件などによっ
て一概には規定できないが、たとえば、５〜１５度の傾
斜を有する。このようなテーパー状のスルーホールが得
られる理由としては、第１に、シリコン酸化膜２０、２
２、２４および２６は、基本的にはほぼ同じエッチング
速度を有し、さらに第１のシリコン酸化膜２２は第２の
シリコン酸化膜２４に比べてエッチング速度がわずかに
小さいこと、第２に、各シリコン酸化膜の界面が極めて
良好に密着していることにある。このようなテーパ状の
コンタクトホール３２内では、後述するように、アルミ
ニウム膜の良好な堆積が可能である。
【００６４】以下に、本願発明者らが測定した各シリコ
ン酸化膜のドライエッチング速度を記載する。なお、ド
ライエッチングは、パワー；８００Ｗ、気圧；２０Ｐ
ａ、エッチャントガス；ＣＦ4：ＣＨＦ3：Ｈｅ＝１：
２：９の条件で行った。
【００６５】 第１のシリコン酸化膜（アニール温度８００℃） ；５２５ｎｍ／分 第２のシリコン酸化膜（アニール温度８００℃） ；５５０ｎｍ／分 第３のシリコン酸化膜（アニールなし） ；５６５ｎｍ／分 比較のためのＢＰＳＧ膜（アニール温度９００℃）；７５０ｎｍ／分 （Ｅ）次に、図２（Ｂ）に示す工程について説明する。
【００６６】（脱ガス処理）まず、脱ガス工程を含む熱
処理ついて説明する。
【００６７】ランプチャンバで、１．５×１０-4Ｐａ以
下のベース圧力、１５０〜３５０℃、好ましくは１５０
〜２５０℃の温度で３０〜６０秒間のランプ加熱（熱処
理Ａ）を施す。次いで、別のチャンバで１×１０-1〜１
５×１０-1Ｐａの圧力でアルゴンガスを導入し、１５０
〜５５０℃の温度で、３０〜３００秒間の熱処理（脱ガ
ス工程；熱処理Ｂ）を行うことによって、脱ガス処理を
行う。
【００６８】この工程においては、まず、熱処理Ａにお
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。
【００６９】さらに、熱処理Ｂにおいて、主として、第
１の層間絶縁膜Ｉ１を構成する第１のシリコン酸化膜２
２中のガス化成分（Ｈ，Ｈ2Ｏ）を除去することができ
る。その結果、次工程のバリア層およびアルミニウム膜
の形成時に、第１の層間絶縁膜Ｉ１からのガス化成分の
発生が防止できる。
【００７０】本実施の形態においては、バリア層３３
は、バリア機能を有するバリア膜と、導電膜とからなる
多層膜によって構成される。導電膜は、バリア膜とシリ
コン基板に形成された不純物拡散層、つまりソース領域
あるいはドレイン領域との導電性を高めるために、バリ
ア膜と不純物拡散層との間に形成される。バリア膜とし
ては、一般的な物質、例えばチタンナイトライドやチタ
ンタングステンを好ましく用いることができる。また、
導電膜としては、チタン，コバルト，タングステンなど
の高融点金属を用いることができる。これらのチタン，
コバルト，タングステンは基板を構成するシリコンと反
応してシリサイドとなる。
【００７１】バリア層、例えばＴｉＮ膜／Ｔｉ膜は数十
原子％のガス化成分（Ｏ，Ｈ，Ｈ2Ｏ，Ｎ）を固溶する
ことから、これらの膜を形成する前に、第１の層間絶縁
膜Ｉ１中のガス化成分を除去することが、コンタクトホ
ール内でのアルミニウム膜の成膜を良好に行う上で、極
めて有効である。バリア層の下位の第１の層間絶縁膜Ｉ
１中のガス化成分を十分に除去しておかないと、バリア
層の形成時の温度（通常、３００℃以上）で、第１の層
間絶縁膜Ｉ１中のガス化成分が放出され、このガスがバ
リア層中に取り込まれる。さらに、このガスがアルミニ
ウム膜の成膜時にバリア層から離脱してバリア層とアル
ミニウム膜との界面に出てくるため、アルミニウム膜の
密着性や流動性に悪影響を与える。
【００７２】（バリア層の成膜）スパッタ法により、バ
リア層３３を構成する導電膜として、チタン膜を２０〜
７０ｎｍの膜厚で形成し、次いで、別のチャンバで、バ
リア膜としてＴｉＮ膜を３０〜１５０ｎｍの膜厚で形成
する。スパッタの温度は、膜厚に応じて、２００〜４５
０℃の範囲で選択される。
【００７３】次に、０．１×１０2〜１．５×１０2Ｐａ
の圧力で酸素プラズマ中に１０〜１００秒間さらし、４
５０〜７００℃の窒素または水素雰囲気中で１０〜６０
分間にわたってアニール処理することにより、バリア層
中に酸化チタンを島状に形成することができる。この処
理によりバリア層のバリア性を向上させることができる
ことを確認している。
【００７４】また、このアニール処理は、少なくとも数
百ｐｐｍ〜数％の酸素を含むランプアニール炉における
４００〜８００℃の熱処理によっても行うことができ、
同様にバリア層のバリア性を向上させることができる。
【００７５】なお、図示はしないが、バリア層３３の表
面に、後述するアルミニウム膜に対する濡れ性を向上さ
せる目的で、チタン、コバルト、シリコンなどで構成さ
れるウェッテング層を形成してもよい。このようなウェ
ッテング層を設けることにより、第１のアルミニウム膜
の流動性を上げることができる。ウェッテング層の膜厚
は、通常数十ｎｍ以上あればよい。
【００７６】（アルミニウム膜の成膜前の脱ガス処理お
よびウエハの冷却）まず、ウエハの冷却を行う前に、ラ
ンプチャンバ内において、１．５×１０-4Ｐａ以下のベ
ース圧力、１５０〜２５０℃の温度で３０〜６０秒間の
熱処理（熱処理Ｃ）を行い、基板に付着した水などの物
質を除去する。その後、アルミニウム膜を成膜する前
に、基板温度を１００℃以下、好ましくは常温〜５０℃
の温度に下げる。この冷却工程は、上記熱処理Ｃにより
上昇した基板温度を下げるために重要なもので、例えば
水冷機能を有するステージ上にウエハを載置して該ウエ
ハ温度を所定温度まで下げる。
【００７７】このようにウエハの冷却を行うことによ
り、第１のアルミニウム膜を成膜する際に、第１の層間
絶縁膜Ｉ１およびバリア層３３、さらにウエハ全面から
放出されるガス量を極力少なくすることができる。その
結果、バリア層３３と第１のアルミニウム膜３４との界
面に吸着する、カバレッジ性や密着性に有害なガスの影
響を防ぐことができる。
【００７８】（アルミニウム膜の成膜）まず、２００℃
以下、より好ましくは３０〜１００℃の温度で、０．２
〜１．０重量％の銅を含むアルミニウムを膜厚１５０〜
３００ｎｍでスパッタによって高速度で成膜し、第１の
アルミニウム膜３４が形成される。続いて、同一チャン
バ内で基板温度４２０〜４６０℃に加熱して、同様に銅
を含むアルミニウムをスパッタにより低速度で成膜し、
膜厚３００〜６００ｎｍの第２のアルミニウム膜３５が
形成される。ここで、アルミニウム膜の成膜において、
「高速度」とは、成膜条件や製造されるデバイスの設計
事項によって一概に規定できないが、おおよそ１０ｎｍ
／秒以上のスパッタ速度を意味し、「低速度」とは、お
およそ３ｎｍ／秒以下のスパッタ速度を意味する。
【００７９】図５に、第１および第２のアルミニウム膜
３４，３５を成膜するためのスパッタ装置の一例を示
す。このスパッタ装置は、チャンバ５０内に、電極をか
ねるターゲット５１およびステージをかねる電極５２を
有し、電極５２上には処理される基板（ウエハ）Ｗが設
置されるように構成されている。チャンバ５０には、第
１のガス供給路５３が接続され、電極５２には、第２の
ガス供給路５４が接続されている。ガス供給路５３，５
４からは、いずれもアルゴンガスが供給される。そし
て、第２のガス供給路５４から供給されるガスによっ
て、ウエハＷの温度が制御される。なお、チャンバ５０
内のガスを排出するための手段は図示しない。
【００８０】このようなスパッタ装置を用いて基板温度
をコントロールした一例を図６に示す。図６において、
横軸は経過時間を示し、縦軸は基板（ウエハ）温度を示
す。また、図６において、符号ａで示すラインはスパッ
タ装置のステージ５２の温度を３５０℃に設定したとき
の基板温度変化を示し、符号ｂで示すラインは第２のガ
ス供給路５４を通して高温のアルゴンガスをチャンバ内
に供給することによってステージ５２の温度を高めてい
ったときの基板温度の変化を示している。
【００８１】例えば、基板の温度制御は以下のように行
われる。まず、ステージ５２の温度は、予め、第２のア
ルミニウム膜を形成するための温度（３５０〜５００
℃）に設定されている。第１のアルミニウム膜を形成す
る際には、第２のガス供給路５４からのガスの供給はな
く、基板温度はステージ５２による加熱によって、図６
の符号ａで示すように徐々に上昇する。第２のアルミニ
ウム膜を形成する際には、第２のガス供給路５４を介し
て加熱されたガスが供給されることによって図６の符号
ｂで示すように、基板温度は急激に上昇し、所定の温度
で一定になるように制御される。
【００８２】図６に示す例では、ステージ温度が３５０
℃に設定され、そして、基板温度が１２５〜１５０℃に
設定されている間に第１のアルミニウム膜３４が成膜さ
れ、その後すぐに第２のアルミニウム膜３５の成膜が行
われる。
【００８３】アルミニウム膜の成膜においては、成膜速
度および基板温度制御とともに、スパッタ装置に印加さ
れるパワーの制御も重要である。つまり、成膜速度とも
関連するが、第１のアルミニウム膜３４の成膜は高いパ
ワーで行われ、第２のアルミニウム膜３５は低いパワー
で行われ、さらに高いパワーから低いパワーに切り換え
る際にパワーをゼロにしないことが重要である。パワー
をゼロにすると、減圧下においても第１のアルミニウム
膜の表面に酸化膜が形成され、第１のアルミニウム膜に
対する第２のアルミニウム膜の濡れ性が低下し、両者の
密着性が悪くなる。言い換えれば、パワーを常に印加す
ることにより、成膜中のアルミニウム膜の表面に活性な
アルミニウムを供給し続けることができ、酸化膜の形成
を抑制できる。なお、パワーの大きさは、スパッタ装置
や成膜条件などに依存し一概に規定できないが、例えば
図６に示す温度条件の場合、高パワーが５〜１０ｋＷ、
低パワーが３００Ｗ〜１ｋＷに設定されることが望まし
い。
【００８４】このように、同一チャンバ内で第１のアル
ミニウム膜３４および第２のアルミニウム膜３５を連続
的に成膜することにより、温度およびパワーの制御を厳
密に行うことができ、従来よりも低温でかつ安定したア
ルミニウム膜を効率よく形成することが可能となる。
【００８５】前記第１のアルミニウム膜３４の膜厚は、
良好なステップカバレッジで連続層を形成することがで
きること、並びに該アルミニウム膜３４より下層のバリ
ア層３３および第１の層間絶縁膜Ｉ１からのガス化成分
の放出を抑制できることなどを考慮して、適正な範囲が
選択されるが、例えば２００〜４００ｎｍが望ましい。
また、第２のアルミニウム膜３５は、コンタクトホール
の大きさ並びにそのアスペクト比などによって決定され
るが、例えばアスペクト比が３程度で０．５μｍ以下の
ホールを埋めるためには、３００〜１０００ｎｍの膜厚
が必要である。
【００８６】（反射防止膜の成膜）さらに、別のスパッ
タチャンバで、スパッタによりＴｉＮを堆積することに
より、膜厚３０〜８０ｎｍの反射防止膜３６が形成され
る。その後、Ｃｌ2とＢＣｌ3のガスを主体とする異方性
ドライエッチャーで前記バリア層３３、第１のアルミニ
ウム膜３４、第２のアルミニウム膜３５および反射防止
膜３６からなる堆積層を選択的にエッチングして、第１
の金属配線層３０のパターニングを行う。
【００８７】このようにして形成された金属配線層３０
では、アスペクト比が０．５〜３で、口径が０．２〜
０．８μｍのコンタクトホール内において、ボイドを発
生させることなく良好なステップカバレッジでアルミニ
ウムが埋め込まれることが確認された。
【００８８】（Ｆ）次に、図３（Ａ）に示す工程につい
て説明する。
【００８９】（第２の層間絶縁膜Ｉ２の形成）第２の層
間絶縁膜Ｉ２は、基本的には前記第１の層間絶縁膜Ｉ１
と同様の構成を有する。すなわち、第２の層間絶縁膜Ｉ
２は、４層のシリコン酸化膜、つまり、下から順に、第
８のシリコン酸化膜７０、第５のシリコン酸化膜７２、
第６のシリコン酸化膜７４および第７のシリコン酸化膜
７６から構成されている。そして、これらのシリコン酸
化膜７０，７２，７４および７６は、アニール処理以外
は、前記シリコン酸化膜２０，２２，２４および２６と
同様な方法で成膜される。以下に主要な部分を説明する
が、共通する事項については記載を省略する。
【００９０】ａ．第８のシリコン酸化膜７０の形成 まず、テトラエトキシラン（ＴＥＯＳ）と酸素とを３０
０〜５００℃でプラズマ化学気相成長（ＣＶＤ）法で反
応させることにより、膜厚５０〜２００ｎｍの第８のシ
リコン酸化膜７０が形成される。
【００９１】ｂ．第５のシリコン酸化膜７２の形成 次に、好ましくは２．５×１０2Ｐａ以下、より好まし
くは０．３×１０2〜２×１０2Ｐａの減圧下において、
窒素ガスをキャリアとして、ＳｉＨ4およびＨ2Ｏ2を０
〜１０℃の温度でＣＶＤ法により反応させることによ
り、第５のシリコン酸化膜７２を形成する。第５のシリ
コン酸化膜７２は、前記第１のシリコン酸化膜２２と同
様に、少なくとも、下層の第８のシリコン酸化膜７０の
段差より大きい膜厚を有し、つまり該段差を十分にカバ
ーする膜厚で成膜される。また、第５のシリコン酸化膜
７２の膜厚の上限は、該膜中にクラックが生じない程度
に設定される。具体的には、第５のシリコン酸化膜７２
の膜厚は、より良好な平坦性を得るために、下層の段差
より厚いことが望ましく、好ましくは５００〜１０００
ｎｍに設定される。
【００９２】第５のシリコン酸化膜７２の成膜温度は、
好ましくは０〜２０℃、より好ましくは０〜１０℃に設
定される。
【００９３】この工程で形成される第５のシリコン酸化
膜７２は、高い流動性を有し、平坦化特性に優れる。
【００９４】ｃ．第６のシリコン酸化膜７４の形成 次に、ＳｉＨ4、ＰＨ3およびＮ2Ｏの存在下において、
温度３００〜４５０℃で２００〜６００ｋＨｚの高周波
数でプラズマＣＶＤ法によって反応させることにより、
膜厚１００〜６００ｎｍのＰＳＧ膜（第６のシリコン酸
化膜）７４が形成される。
【００９５】また、第６のシリコン酸化膜７４は、前記
第２のシリコン酸化膜２４と同様に、後に行われるアニ
ール処理によって前記第５のシリコン酸化膜７２中に含
まれる水などのガス化成分の脱離が容易かつ十分に行わ
れることを考慮して、ポーラス（多孔性）であることが
必要である。そのためには、第６のシリコン酸化膜７４
は、例えば温度が好ましくは４５０℃以下、より好まし
くは３００〜４００℃、好ましくは１ＭＨｚ以下、より
好ましくは２００〜６００ｋＨｚの高周波プラズマＣＶ
Ｄ法によって成膜され、リンなどの不純物が含まれるこ
とが望ましい。第２のシリコン酸化膜７４にこのような
不純物が含まれることにより、第２のシリコン酸化膜７
４は、よりポーラスな状態となって膜に対するストレス
を緩和できる。このような不純物の濃度は、耐ストレス
性、ゲッタリング効果などの点を考慮して設定される。
例えば、不純物がリンの場合には、１〜６重量％の割合
で含まれることが望ましい。
【００９６】また、プラズマＣＶＤにおいて、酸素を含
む化合物としてＮ2Ｏを用いることにより、第５のシリ
コン酸化膜７２中の水素ボンドの脱離が促進される。そ
の結果、第５のシリコン酸化膜７２に含まれる水分など
のガス化成分をより確実に除去することができる。
【００９７】この第６のシリコン酸化膜７４の膜厚は、
好ましくは１００ｎｍ以上、より好ましくは２００〜６
００ｎｍに設定される。
【００９８】ｄ．アニール処理 次に、温度３５０〜４５０℃でアニール処理を行う。こ
のアニール処理によって、前記第５のシリコン酸化膜７
２および第６のシリコン酸化膜７４は緻密化され、良好
な絶縁性並びに耐水性を有する。すなわち、アニール温
度を３５０℃以上に設定することにより、第５のシリコ
ン酸化膜７２でのシラノールの縮重合反応がほぼ完全に
行われ、該膜中に含まれる水分が十分に放出されて緻密
な膜を形成することができる。また、アニール温度を４
５０℃以下に設定することにより、第１の配線層３０を
構成するアルミニウム膜に悪影響を与えることがない。
【００９９】ｅ．第７のシリコン酸化膜７６の形成 次に、ＴＥＯＳと酸素とを用い、３５０〜４００℃でプ
ラズマＣＶＤ法により膜厚１０００〜１５００ｎｍの第
３のシリコン酸化膜７６を形成する。
【０１００】（Ｇ）次に、図３（Ｂ）に示す工程につい
て説明する。
【０１０１】（ＣＭＰによる平滑化）前記第７のシリコ
ン酸化膜７６、および必要に応じて前記第６のシリコン
酸化膜７４および第５のシリコン酸化膜７２を、ＣＭＰ
法によって所定の膜厚で研磨し、平滑化する。この平滑
化処理により、研磨によって第７のシリコン酸化膜７４
あるいは第５のシリコン酸化膜７２の一部が表面に露出
したとしても、平坦な表面を得ることができ、したがっ
て研磨量の管理が容易である。
【０１０２】（Ｈ）次に、図４（Ａ）に示す工程につい
て説明する。
【０１０３】（ビアホールの形成）ＣＨＦ3とＣＦ4とを
主ガスとした反応性イオンエッチャーで第２の層間絶縁
膜Ｉ２および反射防止膜３６を選択的に異方性エッチン
グすることにより、口径が０．３〜０．５μｍのビアホ
ール６２が形成される。
【０１０４】このビアホール６２は、前記コンタクトホ
ール３２と同様に、上端部から底部に向かって徐々に口
径が小さくなるテーパー状を成す。テーパーの角度θ
は、エッチング条件などによって一概には規定できない
が、たとえば、５〜１５度の傾斜を有する。
【０１０５】（Ｉ）次に、図４（Ｂ）に示す工程につい
て説明する。
【０１０６】（脱ガス処理）まず、脱ガス工程を含む熱
処理ついて説明する。
【０１０７】ランプチャンバで、１．５×１０-4Ｐａ以
下のベース圧力、１５０〜３５０℃、好ましくは１５０
〜２５０℃の温度で３０〜６０秒間のランプ加熱（熱処
理Ｄ）を施す。次いで、別のチャンバで１×１０-1〜１
５×１０-1Ｐａの圧力でアルゴンガスを導入し、３００
〜５００℃の温度で、３０〜３００秒間の熱処理（脱ガ
ス工程；熱処理Ｅ）を行うことによって、脱ガス処理を
行う。
【０１０８】この工程においては、まず、熱処理Ｄにお
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。
【０１０９】さらに、熱処理Ｅにおいて、主として、第
２の層間絶縁膜Ｉ２中のガス化成分（Ｈ，Ｈ2Ｏ）を除
去することができる。その結果、次工程のウェッテング
層およびアルミニウム膜の形成時に、第２の層間絶縁膜
Ｉ２からのガス化成分の発生が防止できる。
【０１１０】本実施の形態においては、ウェッテング
層、例えばＴｉ膜は数十原子％のガス化成分（Ｏ，Ｈ，
Ｈ2Ｏ，Ｎ）を固溶することから、この膜を形成する前
に、第２の層間絶縁膜Ｉ２中のガス化成分を除去するこ
とが、ビアホール内でのアルミニウム膜の成膜を良好に
行う上で、極めて有効である。ウェッテング層の下位の
第２の層間絶縁膜Ｉ２中のガス化成分を十分に除去して
おかないと、ウェッテング層の形成時の温度（通常、３
００℃以上）で、第２の層間絶縁膜Ｉ２中のガス化成分
が放出され、このガスがウェッテング層中に取り込まれ
る。さらに、このガスがアルミニウム膜の成膜時にウェ
ッテング層から離脱してウェッテング層とアルミニウム
膜との界面に出てくるため、アルミニウム膜の密着性や
流動性に悪影響を与える。
【０１１１】（ウェッテング層の成膜）スパッタ法によ
り、ウェッテング層６３を構成する膜として、チタン膜
を２０〜７０ｎｍの膜厚で形成する。スパッタの温度
は、膜厚に応じて、２００〜４５０℃の範囲で選択され
る。
【０１１２】（アルミニウム膜の成膜前の脱ガス処理お
よびウエハの冷却）まず、ウエハの冷却を行う前に、ラ
ンプチャンバ内において、１．５×１０-4Ｐａ以下のベ
ース圧力、１５０〜２５０℃の温度で３０〜６０秒間の
熱処理（熱処理Ｆ）を行い、基板に付着した水などの物
質を除去する。その後、アルミニウム膜を成膜する前
に、基板温度を１００℃以下、好ましくは常温〜５０℃
の温度に下げる。この冷却工程は、上記熱処理Ｆにより
上昇した基板温度を下げるために重要なもので、例えば
水冷機能を有するステージ上にウエハを載置して該ウエ
ハ温度を所定温度まで下げる。
【０１１３】このようにウエハの冷却を行うことによ
り、第１のアルミニウム膜を成膜する際に、第２の層間
絶縁膜Ｉ２およびウェッテング層６３、さらにウエハ全
面から放出されるガス量を極力少なくすることができ
る。その結果、ウェッテング層６３と第１のアルミニウ
ム膜６４との界面に吸着する、カバレッジ性や密着性に
有害なガスの影響を防ぐことができる。
【０１１４】（アルミニウム膜の成膜）まず、２００℃
以下、より好ましくは３０〜１００℃の温度で、０．２
〜１．０重量％の銅を含むアルミニウムを膜厚１５０〜
３００ｎｍでスパッタによって高速度で成膜し、第１の
アルミニウム膜６４が形成される。続いて、同一チャン
バ内で基板温度４２０〜４６０℃に加熱して、同様に銅
を含むアルミニウムをスパッタにより低速度で成膜し、
膜厚３００〜６００ｎｍの第２のアルミニウム膜６５が
形成される。
【０１１５】スパッタ装置としては、図５に示す装置と
同様のものを使用することができる。前記スパッタ装置
の構成、ウェハの温度制御およびスパッタ時のパワーに
ついては、第１の金属配線層３０の場合と同様なので、
詳細な説明を省略する。
【０１１６】同一チャンバ内で第１のアルミニウム膜６
４および第２のアルミニウム膜６５を連続的に成膜する
ことにより、温度およびパワーの制御を厳密に行うこと
ができ、従来よりも低温でかつ安定したアルミニウム膜
を効率よく形成することが可能となる。
【０１１７】前記第１のアルミニウム膜６４の膜厚は、
良好なステップカバレッジで連続層を形成することがで
きること、並びに該アルミニウム膜６４より下層のウェ
ッテング層６３および第２の層間絶縁膜Ｉ２からのガス
化成分の放出を抑制できることなどを考慮して、適正な
範囲が選択されるが、例えば１００〜３００ｎｍが望ま
しい。また、第２のアルミニウム膜６５は、ビアホール
６２の大きさ並びにそのアスペクト比などによって決定
されるが、例えばアスペクト比が３程度で０．５μｍ以
下のホールを埋めるためには、３００〜８００ｎｍの膜
厚が必要である。
【０１１８】（反射防止膜の成膜）さらに、別のスパッ
タチャンバで、スパッタによりＴｉＮを堆積することに
より、膜厚３０〜８０ｎｍの反射防止膜６６が形成され
る。その後、Ｃｌ2とＢＣｌ3のガスを主体とする異方性
ドライエッチャーで前記ウェッテング層６３、第１のア
ルミニウム膜６４、第２のアルミニウム膜６５および反
射防止膜６６からなる堆積層を選択的にエッチングし
て、第２の金属配線層６０のパターニングを行う。
【０１１９】このようにして形成された金属配線層６０
では、アスペクト比が０．５〜３で、口径が０．２〜
０．８μｍのビアホール内において、ボイドを発生させ
ることなく良好なステップカバレッジでアルミニウムが
埋め込まれることが確認された。
【０１２０】以後、必要に応じて、第２の配線領域Ｌ２
と同様にして第３、第４…の多層配線領域を形成するこ
とができる。
【０１２１】本実施の形態において、第１および第２の
層間絶縁膜Ｉ１，Ｉ２が優れた平坦性を有する理由とし
ては、以下のことが考えられる。
【０１２２】（ａ）図１（Ｂ）および図３（Ａ）に示す
工程で形成される第１のシリコン酸化膜２２および第５
のシリコン酸化膜７２は、シリコン化合物と過酸化水素
との反応によって形成される、シラノールを含む反応生
成物が高い流動性を有するため、ウエハ表面の凹凸がこ
れらの膜を形成した時点で高度に平坦化される。
【０１２３】（ｂ）第１および第２の層間絶縁膜Ｉ１，
Ｉ２を構成する各シリコン酸化膜、特に第１，第２およ
び第３のシリコン酸化膜２２，２４，２６ならびに第
５，第６および第７のシリコン酸化膜７２，７４，７６
は、ＣＭＰにおいて同程度の研磨速度を有するため、表
面に異なったシリコン酸化膜が部分的に共存した場合で
あっても、良好な平坦性が得られる。
【０１２４】また、本実施の形態において、コンタクト
ホール３２およびビアホール６２に、第１および第２の
アルミニウム膜３４，３５ならびに第１および第２のア
ルミニウム膜６４，６５がそれぞれ良好に埋め込まれた
理由としては、以下のことが考えられる。
【０１２５】（ａ）脱ガス工程を行うことにより、各層
間絶縁膜Ｉ１、Ｉ２に含まれる水や窒素をガス化して充
分に放出することにより、その後の第１のアルミニウム
膜３４，６４および第２のアルミニウム３５，６５の成
膜において、層間絶縁膜Ｉ１，Ｉ２やバリア層３３ある
いはウェッテング層６３からのガスの発生を防止するこ
とで、バリア層３３と第１のアルミニウム膜３４、なら
びにウェッテング層６３と第１のアルミニウム膜６４と
の密着性を高め、良好なステップカバレッジの成膜が可
能であったこと。
【０１２６】（ｂ）第１のアルミニウム膜３４，６４の
成膜において、基板温度を２００℃以下の比較的低温に
設定することにより、層間絶縁膜Ｉ１，Ｉ２およびバリ
ア層３３ならびにウェッテング層６３に含まれる水分や
窒素を放出させないようにして、前記脱ガス工程の効果
に加えて第１のアルミニウム膜３４，６４の密着性を高
めたこと。
【０１２７】（ｃ）さらに、第１のアルミニウム膜３
４，６４自体が、基板温度が上がった場合に下層からの
ガスの発生を抑制する役割を果たすため、次の第２のア
ルミニウム膜３５，６５の成膜を比較的高い温度で行う
ことができ、第２のアルミニウム膜の流動拡散を良好に
行うことができること。
【０１２８】以上の方法によって、本発明に係る半導体
装置（図４（Ｂ）参照）を形成することができる。この
半導体装置は、少なくともＭＯＳ素子を含むシリコン基
板１１、および前記シリコン基板１１の上に形成された
第１の配線領域Ｌ１を有する。
【０１２９】前記第１の配線領域Ｌ１は、ベース層とな
る第４のシリコン酸化膜２０、シリコン化合物と過酸化
水素との重縮合反応によって形成された第１のシリコン
酸化膜２２、前記第１のシリコン酸化膜２２の上に形成
され、リンなどの不純物を含有する第２のシリコン酸化
膜２４、および前記第２のシリコン酸化膜２４の上に形
成され、ＣＭＰにより平坦化された第３のシリコン酸化
膜２６からなる第１の層間絶縁膜Ｉ１、前記層間絶縁膜
Ｉ１に形成されたコンタクトホール３２、前記層間絶縁
膜Ｉ１および前記コンタクトホール３２の表面に形成さ
れたバリア層３３、および前記バリア層３３の上に形成
された、アルミニウムあるいはアルミニウムを主成分と
する合金からなるアルミニウム膜３４，３５、を有す
る。そして、前記アルミニウム膜３４は、バリア層３３
を介してチタンシリサイド層１９に接続されている。
【０１３０】前記第１の配線領域Ｌ１上に形成された第
２の配線領域Ｌ２は、ベース層となる第８のシリコン酸
化膜７０、シリコン化合物と過酸化水素との重縮合反応
によって形成された第５のシリコン酸化膜７２、前記第
５のシリコン酸化膜７２の上に形成され、リンなどの不
純物を含有する第６のシリコン酸化膜７４、および前記
第６のシリコン酸化膜７４の上に形成され、ＣＭＰによ
り平坦化された第７のシリコン酸化膜７６からなる第２
の層間絶縁膜Ｉ２、前記層間絶縁膜Ｉ２に形成されたビ
アホール６２、前記層間絶縁膜Ｉ２および前記ビアホー
ル６２の表面に形成されたウェッテング層６３、および
前記ウェッテング層６３の上に形成された、アルミニウ
ムあるいはアルミニウムを主成分とする合金からなるア
ルミニウム膜６４，６５、を有する。
【０１３１】以上のように、本実施の形態によれば、シ
リコン化合物と過酸化水素との気相反応によって得られ
る、シラノールを含むシリコン酸化膜を形成し、さらに
最上層にＣＭＰによって平坦化されたシリコン酸化膜を
形成することにより、極めて良好な平坦性を有する層間
絶縁膜を形成することができる。特に、第１の層間絶縁
膜は、従来のＢＰＳＧ膜に比べてかなり低温で成膜する
ことができるため、パンチスルーや接合リークなどの点
で特性を改善することができ、したがって、素子の微細
化および信頼性の高いコンタクト構造を達成することが
でき、また製造プロセス上も有利である。また、層間絶
縁膜が高度な平坦性を有することから、配線層の加工な
どを含めたプロセスマージンを増加させ、品質および歩
留まりを向上させることができる。
【０１３２】さらに、本実施の形態においては、アルミ
ニウム膜のスパッタ前に少なくとも脱ガス工程と冷却工
程を含み、さらに好ましくは同一チャンバ内で連続的に
アルミニウム膜を成膜することにより、０．２μｍ程度
までのコンタクトホールおよびビアホールをアルミニウ
ムあるいはアルミニウム合金だけで埋め込むことが可能
となり、信頼性および歩留まりの点で向上がはかれた。
また、コンタクト部を構成するアルミニウム膜における
銅等の偏析や結晶粒の異常成長もなく、マイグレーショ
ン等を含めた信頼性の点でも良好であることが確認され
た。
【０１３３】（他の実施の形態）本発明は上記実施の形
態に限定されず、その一部を以下の手段で置き換えるこ
とができる。
【０１３４】（ａ）前記実施の形態においては、第２の
シリコン酸化膜２４のプラズマＣＶＤによる成膜時に、
酸素を含む化合物として一酸化二窒素を用いたが、その
代わりにオゾンを用いることもできる。そして、第２の
シリコン酸化膜２４を形成する前に、ウエハをオゾン雰
囲気にさらすことが望ましい。
【０１３５】例えば、図７に示すベルト炉を用い、ヒー
ター８２によって４００〜５００℃に加熱された搬送ベ
ルト８０上にウエハＷを載置して所定の速度で移動させ
る。このとき、第１のガスヘッド８６ａからオゾンを供
給し、２〜８重量％のオゾン雰囲気中を前記ウエハＷを
５分以上の時間をかけて通過させる。次いで、第２およ
び第３のガスヘッド８６ｂ，８６ｃからオゾン、ＴＥＯ
ＳおよびＴＭＰ（Ｐ（ＯＣＨ3）3）をほぼ常圧で供給
し、リンの濃度が３〜６重量％のＰＳＧ膜（第２のシリ
コン酸化膜）２４を、膜厚１００〜６００ｎｍで成膜す
る。なお、図７において符号８４は、カバーを示す。
【０１３６】このように一酸化二窒素の代わりにオゾン
を用いることにより、常圧ＣＶＤによってＴＥＯＳによ
るシリコン酸化膜を形成することができる。また、ベル
ト炉を用いることにより、成膜を連続的に効率よく行う
ことができる。
【０１３７】また、オゾン雰囲気中にウエハＷをさらす
ことにより、熱脱離スペクトル（ＴＤＳ）および赤外分
光法（ＦＴＩＲ）によって、第１のシリコン酸化膜２２
は吸湿性や水分が十分少ないこと、反応ガスとして一酸
化二窒素を用いた場合と同様に層間絶縁膜Ｉ１の平坦性
およびＭＯＳトランジスタの特性が良好であること、お
よび第１のシリコン酸化膜２２にクラックが発生しない
ことが確認された。
【０１３８】（ｂ）前記実施の形態では、第４のシリコ
ン酸化膜２０として、プラズマＣＶＤによるＴＥＯＳを
用いたシリコン酸化膜を用いたが、これに代わり他のシ
リコン酸化膜を用いてもよい。例えば、このような第４
のシリコン酸化膜として、モノシランと一酸化二窒素を
用いた減圧熱ＣＶＤ法によって形成した膜でもよい。こ
のシリコン酸化膜は、下層のシリコン基板の表面形状に
忠実に成膜され、カバレッジ性がよいだけでなく、緻密
であるのでパッシベーション機能が高く、さらにアニー
ル処理において急激に昇温しても第１のシリコン酸化膜
２２にクラックが発生しにくい。また、熱ＣＶＤ法を用
いるため、プラズマダメージがない利点がある。
【０１３９】ただし、この方法による成膜は、ウエハ温
度を７５０〜８００℃程度に設定する必要があるため、
サリサイド構造としてチタンシリサイドのように酸化さ
れやすい膜を使用する場合には適用できず、タングステ
ンシリサイドあるいはモリブデンシリサイドを使用する
必要がある。
【０１４０】（ｃ）前記実施の形態では、第１の層間絶
縁膜Ｉ１は、４層のシリコン酸化膜から構成されている
が、これに限らず他のシリコン酸化膜を加えてもよい。
例えば、第４のシリコン酸化膜２０と第１のシリコン酸
化膜２２との間に、プラズマＣＶＤ法により形成され
た、膜厚１００〜３００ｎｍのＰＳＧ膜（リンの濃度；
１〜６重量％）を形成してもよい。このＰＳＧ膜を入れ
ることにより、可動イオンのゲッタリング機能がさらに
向上して、トランジスタのしきい値特性および静止電流
の変動が減少することが確認された。
【０１４１】（ｄ）さらに、上記実施の形態では、層間
絶縁膜Ｉ１，Ｉ２において、第３のシリコン酸化膜２
６，７６を形成し、これをさらにＣＭＰによって平坦化
した。しかし、第１のシリコン酸化膜２２，７２は、そ
れ自体で優れた平坦性を有するので、このシリコン酸化
膜２６，７６は必ずしも設けなくともよい。
【０１４２】なお、上記実施の形態では、２層の配線領
域を含む半導体装置について述べたが、本発明はもちろ
ん３層以上の配線領域を含む半導体装置にも適用でき、
また、Ｎチャネル型ＭＯＳ素子を含む半導体装置のみな
らず、Ｐチャネル型あるいはＣＭＯＳ型素子などの各種
の素子を含む半導体装置に適用することができる。
【０１４３】
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）および（Ｃ）は、本発明の半導
体装置の製造方法の一例を工程順に模式的に示す断面図
である。
【図２】（Ａ）および（Ｂ）は、図１に示す工程に続い
て行われる半導体装置の製造方法の一例を工程順に模式
的に示す断面図である。
【図３】（Ａ）および（Ｂ）は、図２に示す工程に続い
て行われる半導体装置の製造方法の一例を工程順に模式
的に示す断面図である。
【図４】（Ａ）および（Ｂ）は、図３に示す工程に続い
て行われる半導体装置の製造方法の一例を工程順に模式
的に示す断面図である。
【図５】本発明に係る実施の形態に用いられるスパッタ
装置の一例を模式的に示す図である。
【図６】図５に示すスパッタ装置を用いて基板温度を制
御したときの、時間と基板温度との関係を示す図であ
る。
【図７】半導体装置の製造に用いられるベルト炉を模式
的に示す図である。
【符号の説明】
１１ シリコン基板 １２ フィールド絶縁膜 １３ ゲート酸化膜 １４ ゲート電極 １５ 低濃度不純物層 １６ 高濃度不純物層 １７ 側壁スペーサ １８ シリコン酸化膜 １９ チタンシリサイド層 ２０ 第４のシリコン酸化膜 ２２ 第１のシリコン酸化膜 ２４ 第２のシリコン酸化膜 ２６ 第３のシリコン酸化膜 ３０ 第１の金属配線層 ３２ コンタクトホール ３３ バリア層 ３４ 第１のアルミニウム膜 ３５ 第２のアルミニウム膜 ６０ 第２の金属配線層 ６２ ビアホール ６３ ウェッテング層 ６４ 第１のアルミニウム膜 ６５ 第２のアルミニウム膜 ７０ 第８のシリコン酸化膜 ７２ 第５のシリコン酸化膜 ７４ 第６のシリコン酸化膜 ７６ 第７のシリコン酸化膜 Ｉ１，Ｉ２ 層間絶縁膜 Ｌ１，Ｌ２ 配線領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 和己 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 守屋 直弘 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 素子を含む半導体基板、前記半導体基板
    の上に形成された層間絶縁膜、前記層間絶縁膜に形成さ
    れたスルーホール、前記層間絶縁膜および前記スルーホ
    ールの表面に形成されたバリア層、および前記バリア層
    の上に形成された導電膜を含み、 前記層間絶縁膜は、 シリコン化合物と過酸化水素との重縮合反応によって形
    成された第１のシリコン酸化膜、および前記第１のシリ
    コン酸化膜の上に形成され、不純物を含有する第２のシ
    リコン酸化膜、 を含む半導体装置。
  2. 【請求項２】 請求項１において、 前記第２のシリコン酸化膜に含まれる前記不純物はリン
    である半導体装置。
  3. 【請求項３】 請求項１または請求項２において、 前記スルーホールは、その上端部から底部に向かって徐
    々に口径が小さくなるテーパ状である半導体装置。
  4. 【請求項４】 請求項１ないし請求項３のいずれかにお
    いて、 前記スルーホール内に形成される前記導電膜は、アルミ
    ニウムあるいはアルミニウムを主成分とする合金からな
    る半導体装置。
  5. 【請求項５】 素子を含む半導体基板の上に層間絶縁膜
    を形成する工程、前記層間絶縁膜にスルーホールを形成
    する工程、前記層間絶縁膜および前記スルーホールの表
    面にバリア層を形成する工程、および前記バリア層の表
    面に導電膜を形成する工程を含み、前記層間絶縁膜を形
    成する工程は、少なくとも以下の工程（ａ）〜（ｃ）を
    含む半導体装置の製造方法。 （ａ）シリコン化合物と過酸化水素とを化学気相成長法
    によって反応させて第１のシリコン酸化膜を形成する工
    程、 （ｂ）シリコン化合物、酸素および酸素を含む化合物の
    少なくとも１種、および不純物を含む化合物を化学気相
    成長法によって反応させて多孔性の第２のシリコン酸化
    膜を形成する工程、および （ｃ）６００〜８５０℃の温度でアニール処理を行う工
    程。
  6. 【請求項６】 請求項５において、 前記工程（ａ）で用いられるシリコン化合物は、モノシ
    ラン、ジシラン、ＳｉＨ2Ｃｌ2、ＳｉＦ4などの無機シ
    ラン化合物、およびＣＨ3ＳｉＨ3、トリプロピルシラ
    ン、テトラエトキシシランなどの有機シラン化合物から
    選択される少なくとも１種である半導体装置の製造方
    法。
  7. 【請求項７】 請求項５または請求項６において、 前記工程（ａ）は、前記シリコン化合物が無機シラン化
    合物であって、０〜２０℃の温度条件下で減圧化学気相
    成長法によって行われる半導体装置の製造方法。
  8. 【請求項８】 請求項５または請求項６において、 前記工程（ａ）は、前記シリコン化合物が有機シラン化
    合物であって、１００〜１５０℃の温度条件下で減圧化
    学気相成長法によって行われる半導体装置の製造方法。
  9. 【請求項９】 請求項５ないし請求項８のいずれかにお
    いて、 前記工程（ｂ）は、３００〜４５０℃の温度条件下でプ
    ラズマ化学気相成長法によって行われる半導体装置の製
    造方法。
  10. 【請求項１０】 請求項９において、 前記工程（ｂ）で用いられる前記酸素を含む化合物は一
    酸化二窒素である半導体装置の製造方法。
  11. 【請求項１１】 請求項５ないし請求項８のいずれかに
    おいて、 前記工程（ｂ）は、３００〜５５０℃の温度条件下で常
    圧化学気相成長法によって行われる半導体装置の製造方
    法。
  12. 【請求項１２】 請求項１１において、 前記工程（ｂ）で用いられる前記酸素を含む化合物はオ
    ゾンである半導体装置の製造方法。
  13. 【請求項１３】 請求項５ないし請求項１２において、 前記工程（ｂ）で、前記第２のシリコン酸化膜を成膜す
    る前に、前記第１のシリコン酸化膜をオゾン雰囲気にさ
    らす半導体装置の製造方法。
  14. 【請求項１４】 請求項５ないし請求項１３のいずれか
    において、 前記工程（ａ）の前に、シリコン化合物、および酸素お
    よび酸素を含む化合物の少なくとも１種を化学気相成長
    法によって反応させてベース層となるシリコン酸化膜を
    形成する半導体装置の製造方法。
  15. 【請求項１５】 請求項５ないし請求項１４のいずれか
    において、 前記工程（ｃ）におけるアニール処理は、連続的もしく
    は断続的に温度を上昇することによって行われる半導体
    装置の製造方法。
  16. 【請求項１６】 請求項５ないし請求項１５のいずれか
    において、 前記スルーホールは、その上端部から底部に向かって徐
    々に口径が小さくなるテーパ状である半導体装置の製造
    方法。
  17. 【請求項１７】 請求項５ないし請求項１６のいずれか
    において、 前記導電膜は、２００℃以下の温度で、アルミニウムあ
    るいはアルミニウムを主成分とする合金からなる第１の
    アルミニウム膜を形成し、その後、３００℃以上の温度
    で、アルミニウムあるいはアルミニウムを主成分とする
    合金からなる第２のアルミニウム膜を形成する半導体装
    置の製造方法。
  18. 【請求項１８】 請求項５ないし請求項１７のいずれか
    において、 前記工程（ｂ）において用いられる不純物は、リンであ
    る半導体装置の製造方法。
JP33930397A 1997-07-03 1997-11-25 半導体装置の製造方法 Expired - Fee Related JP3456391B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33930397A JP3456391B2 (ja) 1997-07-03 1997-11-25 半導体装置の製造方法
TW087109685A TW401612B (en) 1997-07-03 1998-06-17 Semiconductor device and its manufacture method
US09/104,403 US6137176A (en) 1997-07-03 1998-06-25 Semiconductor device and method of fabricating the same
KR10-1998-0026707A KR100424969B1 (ko) 1997-07-03 1998-07-03 반도체 장치의 제조방법
US09/300,378 US6194304B1 (en) 1997-07-03 1999-04-27 Semiconductor device and method of fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17809197 1997-07-03
JP9-178091 1997-07-03
JP33930397A JP3456391B2 (ja) 1997-07-03 1997-11-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1174352A true JPH1174352A (ja) 1999-03-16
JP3456391B2 JP3456391B2 (ja) 2003-10-14

Family

ID=26498385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33930397A Expired - Fee Related JP3456391B2 (ja) 1997-07-03 1997-11-25 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US6137176A (ja)
JP (1) JP3456391B2 (ja)
KR (1) KR100424969B1 (ja)
TW (1) TW401612B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198366A (ja) * 2000-10-05 2002-07-12 Applied Materials Inc 化学気相成長法によって堆積されるｓｉｏｃ層のｋ値を減少させる方法
US6723628B2 (en) * 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same
US7189624B2 (en) 2003-06-17 2007-03-13 Kabushiki Kaisha Toshiba Fabrication method for a semiconductor device including a semiconductor substrate formed with a shallow impurity region

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5750441A (en) * 1996-05-20 1998-05-12 Micron Technology, Inc. Mask having a tapered profile used during the formation of a semiconductor device
TW408433B (en) * 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
TW408359B (en) * 1997-08-29 2000-10-11 Seiko Epson Corp Semiconductor device and manufacture thereof
JP3033564B2 (ja) * 1997-10-02 2000-04-17 セイコーエプソン株式会社 半導体装置の製造方法
US6020266A (en) * 1997-12-31 2000-02-01 Intel Corporation Single step electroplating process for interconnect via fill and metal line patterning
US6075291A (en) * 1998-02-27 2000-06-13 Micron Technology, Inc. Structure for contact formation using a silicon-germanium alloy
JP3528665B2 (ja) * 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
JP2000200838A (ja) * 1998-10-30 2000-07-18 Seiko Epson Corp 半導体記憶装置およびその製造方法
JP3533968B2 (ja) 1998-12-22 2004-06-07 セイコーエプソン株式会社 半導体装置の製造方法
US6251800B1 (en) * 1999-01-06 2001-06-26 Advanced Micro Devices, Inc. Ultrathin deposited gate dielectric formation using low-power, low-pressure PECVD for improved semiconductor device performance
JP3236576B2 (ja) * 1999-03-24 2001-12-10 キヤノン販売株式会社 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
US6503818B1 (en) * 1999-04-02 2003-01-07 Taiwan Semiconductor Manufacturing Company Delamination resistant multi-layer composite dielectric layer employing low dielectric constant dielectric material
KR100531467B1 (ko) * 1999-11-05 2005-11-28 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성 방법
KR100363839B1 (ko) * 1999-12-24 2002-12-06 주식회사 하이닉스반도체 반도체 소자의 층간 절연막 형성 방법
JP2001185613A (ja) * 1999-12-24 2001-07-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3759367B2 (ja) * 2000-02-29 2006-03-22 沖電気工業株式会社 半導体装置およびその製造方法
US6441490B1 (en) * 2000-12-18 2002-08-27 Advanced Micro Devices, Inc. Low dielectric constant stop layer for integrated circuit interconnects
US20020092824A1 (en) * 2001-01-18 2002-07-18 Sun C. Jacob Low loss optical waveguide device
US6777347B1 (en) * 2001-01-19 2004-08-17 Taiwan Semiconductor Manufacturing Company Method to produce porous oxide including forming a precoating oxide and a thermal oxide
US6624091B2 (en) 2001-05-07 2003-09-23 Applied Materials, Inc. Methods of forming gap fill and layers formed thereby
US7071563B2 (en) * 2001-09-28 2006-07-04 Agere Systems, Inc. Barrier layer for interconnect structures of a semiconductor wafer and method for depositing the barrier layer
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US6864124B2 (en) 2002-06-05 2005-03-08 United Microelectronics Corp. Method of forming a fuse
JP3887337B2 (ja) * 2003-03-25 2007-02-28 株式会社東芝 配線部材およびその製造方法
KR100546782B1 (ko) * 2003-12-30 2006-01-25 동부아남반도체 주식회사 반도체 소자 및 그 제조방법
CN2707246Y (zh) * 2004-05-11 2005-07-06 武济群 按摩器结构
US7119031B2 (en) * 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
DE102006060770A1 (de) * 2006-12-21 2008-07-03 Qimonda Ag Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende Halbleiterstruktur
US7833899B2 (en) * 2008-06-20 2010-11-16 Intel Corporation Multi-layer thick metallization structure for a microelectronic device, intergrated circuit containing same, and method of manufacturing an integrated circuit containing same
DE102010001400B4 (de) * 2010-01-29 2019-12-05 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG SOI-Halbleiterbauelement mit reduzierter Topographie über einem Substratfensterbereich
CN105845619A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种层间介质层的形成方法及半导体器件的形成方法
US9704804B1 (en) * 2015-12-18 2017-07-11 Texas Instruments Incorporated Oxidation resistant barrier metal process for semiconductor devices
CN113471158B (zh) * 2021-06-30 2022-07-19 武汉新芯集成电路制造有限公司 半导体器件及其制作方法、芯片
TWI872344B (zh) 2022-06-21 2025-02-11 聯華電子股份有限公司 半導體結構的製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1165575A (en) * 1966-01-03 1969-10-01 Texas Instruments Inc Semiconductor Device Stabilization.
US4361599A (en) * 1981-03-23 1982-11-30 National Semiconductor Corporation Method of forming plasma etched semiconductor contacts
US4829363A (en) * 1984-04-13 1989-05-09 Fairchild Camera And Instrument Corp. Structure for inhibiting dopant out-diffusion
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
DE69225082T2 (de) * 1991-02-12 1998-08-20 Matsushita Electronics Corp Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
US5371042A (en) * 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
US5373169A (en) * 1992-12-17 1994-12-13 Actel Corporation Low-temperature process metal-to-metal antifuse employing silicon link
US5378660A (en) * 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
JP3221159B2 (ja) * 1993-06-21 2001-10-22 ソニー株式会社 半導体装置における配線構造及び配線形成方法並びにｍｏｓ型トランジスタ
US5427666A (en) * 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
US5691571A (en) * 1994-12-28 1997-11-25 Nec Corporation Semiconductor device having fine contact hole with high aspect ratio
JPH0992717A (ja) * 1995-09-21 1997-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3522917B2 (ja) * 1995-10-03 2004-04-26 株式会社東芝 半導体装置の製造方法および半導体製造装置
JPH1064902A (ja) * 1996-07-12 1998-03-06 Applied Materials Inc アルミニウム材料の成膜方法及び成膜装置
US5716890A (en) * 1996-10-18 1998-02-10 Vanguard International Semiconductor Corporation Structure and method for fabricating an interlayer insulating film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723628B2 (en) * 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same
JP2002198366A (ja) * 2000-10-05 2002-07-12 Applied Materials Inc 化学気相成長法によって堆積されるｓｉｏｃ層のｋ値を減少させる方法
US7189624B2 (en) 2003-06-17 2007-03-13 Kabushiki Kaisha Toshiba Fabrication method for a semiconductor device including a semiconductor substrate formed with a shallow impurity region
US7453090B2 (en) 2003-06-17 2008-11-18 Kabushiki Kaisha Toshiba Semiconductor device including a semiconductor substrate formed with a shallow impurity region

Also Published As

Publication number Publication date
KR100424969B1 (ko) 2004-07-27
US6137176A (en) 2000-10-24
TW401612B (en) 2000-08-11
US6194304B1 (en) 2001-02-27
KR19990013556A (ko) 1999-02-25
JP3456391B2 (ja) 2003-10-14

Similar Documents

Publication Publication Date Title
JP3456391B2 (ja) 半導体装置の製造方法
JP2000164716A (ja) 半導体装置及びその製造方法
JP3436132B2 (ja) 半導体装置
JP3509510B2 (ja) 半導体装置およびその製造方法
US6614119B1 (en) Semiconductor device and method of fabricating the same
TWI228958B (en) Method for capping over a copper layer
JP2000150652A (ja) 半導体装置およびその製造方法
JP3533968B2 (ja) 半導体装置の製造方法
JP2000188332A (ja) 半導体装置及びその製造方法
JP5022900B2 (ja) 半導体集積回路装置の製造方法
JP2822910B2 (ja) 半導体装置の層間絶縁膜の形成方法
JP4819566B2 (ja) 半導体装置およびその製造方法
US6812123B2 (en) Semiconductor devices and methods for manufacturing the same
JP3125781B2 (ja) 半導体装置の製法
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
JP3562357B2 (ja) 半導体装置の製造方法
JP2001168098A (ja) 半導体装置及びパターンデータ作成方法
JP3456392B2 (ja) 半導体装置の製造方法
JP4273268B2 (ja) 半導体装置およびその製造方法
JP3922355B2 (ja) 半導体装置の製造方法
JPH11317452A (ja) 半導体装置およびその製造方法
JP2001168100A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030701

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees