JPH1174536A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1174536A
JPH1174536A JP9345084A JP34508497A JPH1174536A JP H1174536 A JPH1174536 A JP H1174536A JP 9345084 A JP9345084 A JP 9345084A JP 34508497 A JP34508497 A JP 34508497A JP H1174536 A JPH1174536 A JP H1174536A
Authority
JP
Japan
Prior art keywords
semiconductor layer
silicon film
polycrystalline silicon
heat treatment
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9345084A
Other languages
English (en)
Inventor
Yoichiro Aya
洋一郎 綾
Hiroyoshi Hamada
弘喜 浜田
Hisashi Abe
寿 阿部
Naoya Sotani
直哉 曽谷
Tomoyuki Noda
朋幸 納田
Yasuo Nakahara
康雄 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9345084A priority Critical patent/JPH1174536A/ja
Priority to KR1019980000053A priority patent/KR19980070340A/ko
Priority to US09/004,779 priority patent/US6281057B2/en
Publication of JPH1174536A publication Critical patent/JPH1174536A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/381—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3816—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 高い電界効果移動度を有する半導体層を含む
半導体装置の製造方法を得ること。 【解決手段】 この半導体装置の製造方法では、透明絶
縁性基板１上に多結晶シリコン膜３を形成した後、その
多結晶シリコン膜３にレーザビームを照射する。その
後、多結晶シリコン膜３の表面の凹凸を低減可能な温度
条件下で熱処理を行なう。この多結晶シリコン膜３への
レーザビームの照射によって多結晶シリコン膜３の結晶
性が改善されるとともに、その後の熱処理によって多結
晶シリコン膜３の表面の凹凸が低減される。これによ
り、多結晶シリコン膜３の電界効果移動度が高められ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、より特定的には、半導体層を有する半導
体装置の製造方法に関する。
【０００２】
【従来の技術】従来、液晶表示装置（ＬＣＤ：Liquid C
rystal Display）は、マトリックスに配列された表示画
素部と、その表示画素部を駆動する駆動回路部とを備え
ている。一般に、液晶表示装置の場合、駆動回路部を構
成するトランジスタは、表示画素部を構成するトランジ
スタに比べて高移動度（高速性）が要求される。
【０００３】近年では、駆動回路を構成するＴＦＴ（Th
in Film Transistor）の能動層として、多結晶シリコン
膜を用いることにより、ある程度高移動度を実現できる
ようになった。このため、表示画素部を構成するトラン
ジスタのみならず、駆動回路部を構成するトランジスタ
にも、多結晶シリコン膜からなるＴＦＴが用いられるよ
うになってきている。そして、表示画素部を構成するＴ
ＦＴと駆動回路部を構成するＴＦＴとの能動層として多
結晶シリコン膜を用いることによって、表示画素部と駆
動回路部とを同一の基板上に形成したいわゆる駆動回路
一体型のＬＣＤが開発されている。
【０００４】このような多結晶シリコン膜を能動層とし
て用いるＴＦＴを含むＬＣＤでは、ＬＣＤの画素の高精
細化および高密度化に伴って、駆動回路部を構成するＴ
ＦＴのさらなる高速化が要求されている。このため、従
来では、多結晶シリコン膜からなるＴＦＴの能動層の移
動度を向上させるための研究開発が行なわれている。
【０００５】たとえば、後に多結晶シリコン膜となるシ
リコン層の形成時に用いる材料ガスを、シラン（ＳｉＨ
4）ガスからジシラン（Ｓｉ2Ｈ6）ガスに変更すること
により、固相成長後の多結晶シリコン膜の結晶粒径を相
対的に大きくして、高速化を図ることなど、種々の方法
が提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような提案された技術によっても、十分な高移動度を有
するＴＦＴの能動層を得ることは困難であった。このた
め、液晶表示装置（ＬＣＤ）にこのようなＴＦＴを用い
た場合に、より高速な駆動回路を得ることが特に困難で
あり、その結果、ＬＣＤの表示特性を向上させることが
困難であるという問題点があった。
【０００７】この発明の一つの目的は、半導体装置の製
造方法において、高移動度を有する半導体層を備えた半
導体装置を容易に製造することである。この発明のもう
一つの目的は、半導体装置の製造方法において、半導体
層の結晶欠陥を減少させるとともに半導体層の表面の凹
凸を低減することである。
【０００８】
【課題を解決するための手段】この発明の一つの局面に
よる半導体装置の製造方法は以下の工程を備えている。
まず基板上に半導体層を形成する。その半導体層に高エ
ネルギビームを照射する。
【０００９】その後、半導体層の表面の凹凸を低減可能
な温度条件下で熱処理を行なう。この発明では、このよ
うに、半導体層に高エネルギビームを照射することによ
って半導体層の結晶欠陥を減少させることができ、その
結果半導体層の結晶性を向上させることができる。ま
た、高エネルギビームの照射後半導体層の表面の凹凸を
低減可能な温度条件下で熱処理することによって、上記
高エネルギビームの照射によって増大した半導体層の表
面の凹凸を有効に低減することができる。
【００１０】このように、この発明の一つの局面による
製造方法では、半導体層の結晶欠陥を減少することがで
きるとともに半導体層の表面の凹凸を低減することがで
き、それにより、半導体層の電界効果移動度を向上させ
ることができ、その結果、半導体層のドレイン電流を増
加させることができる。このような半導体層を液晶表示
装置に用いれば、駆動回路部の高速駆動が可能になると
ともに、画素部の高精細化および高密度化を実現するこ
とができる。
【００１１】なお、上記の熱処理は９００℃以上１１０
０℃以下の温度条件下で行なうのが好ましい。その場
合、熱処理はラピッドサーマルアニーリング法により行
なうのが好ましい。このようにラピッドサーマルアニー
リング法を用いれば、極めて短時間で高温処理を行なう
ので、高温熱処理により半導体層の結晶内の欠陥などを
減少させながら、基板が変形するなどの不都合が生じな
い。
【００１２】また、上記の一つの局面による半導体装置
の製造方法において、非晶質半導体を固相成長法を用い
て多結晶化することにより多結晶シリコン層を形成し、
その多結晶半導体層に高エネルギビームを照射するよう
にしてもよい。この場合の高エネルギビームの照射は多
結晶半導体層を加熱した状態で行なうのが好ましい。そ
の加熱は１００℃以上６００℃以下で行なうのが好まし
い。
【００１３】このように高エネルギビームの照射時に多
結晶半導体層を加熱すれば、多結晶半導体層の表面の凹
凸をより低減することができ、その結果、トランジスタ
の移動度をより向上させることができるだけでなく、レ
ーザエネルギー密度を、照射時に、加熱を行わない場合
よりも低く設定することができるから、レーザ装置の維
持費を軽減することができる。
【００１４】また、高エネルギビームの照射に先立っ
て、多結晶半導体層の表面を酸化することにより酸化膜
を形成した後、その酸化膜を除去して多結晶半導体層の
表面を露出させ、その後、その露出された多結晶半導体
層に高エネルギビームを照射するようにしてもよい。こ
のようにすれば、多結晶半導体層の結晶性をより向上さ
せることができる。
【００１５】また、上記の一つの局面による半導体装置
の製造方法において、基板上に非晶質半導体層を形成
し、その非晶質半導体層に高エネルギビームを照射する
ことにより多結晶化して多結晶半導体層を形成するよう
にしてもよい。その場合の熱処理は高エネルギビームを
照射した直後に行なうようにしてもよいし、高エネルギ
ビームの照射後多結晶半導体層上に絶縁膜および多結晶
シリコン膜を順次形成した後に行なうようにしてもよ
い。
【００１６】また、その場合の熱処理はラピッドサーマ
ルアニーリング法によって行なうのが好ましい。このよ
うにラピッドサーマルアニーリング法を用いれば、極め
て短時間で高温処理を行なうので、高温熱処理により半
導体層の結晶内の欠陥などを減少させながら、基板が変
形するなどの不都合が生じない。また、上記一つの局面
による半導体装置の製造方法において、高エネルギビー
ムは、好ましくは、レーザおよびキセノンアークランプ
のうちのいずれかを含む。このようにレーザまたはキセ
ノンアークランプを用いれば、半導体層の結晶内へ照射
するエネルギーを効率的に吸収することができ、これに
より、能動層となる半導体層の結晶性を容易に改善する
ことができる。
【００１７】また、半導体層はシリコン層を含んでいて
もよい。その半導体層は薄膜トランジスタの能動層を含
むのが好ましい。また、その半導体層の形成後半導体層
上にゲート絶縁膜を介してゲート電極を形成するように
してもよいし、基板上に形成されたゲート電極上にゲー
ト縁膜を介して半導体層を形成するようにしてもよい。
【００１８】この発明の他の局面による半導体装置の製
造方法では以下の工程を備えている。まず、絶縁性基板
上に非晶質半導体層を形成する。その非晶質半導体層を
固相成長法を用いて多結晶化することにより多結晶半導
体層を形成する。その多結晶半導体層に高エネルギビー
ムを照射する。その後、多結晶半導体層の表面の凹凸を
低減可能な温度条件下で熱処理を行なう。
【００１９】このように多結晶半導体層に高エネルギビ
ームを照射した後、その多結晶半導体層の表面の凹凸を
低減可能な温度条件下で熱処理を行なうことによって、
多結晶半導体層の結晶欠陥を低減できるとともに多結晶
半導体層の表面の凹凸を低減することができ、それによ
り、その多結晶半導体層をトランジスタの能動層として
用いた場合にそのトランジスタの電界効果移動度を向上
させることができ、その結果、そのトランジスタのドレ
イン電流を増加させることができる。
【００２０】このようなトランジスタを液晶表示装置に
用いれば、駆動回路部の高速駆動が可能になるととも
に、画素部の高精細化および高密度化を実現することが
できる。なお、上記他の局面による半導体装置の製造方
法において、高エネルギビームの照射は多結晶半導体層
を加熱した状態で行なうのが好ましい。このようにすれ
ば、多結晶半導体層の表面の凹凸をより低減することが
でき、その結果、トランジスタの電界効果移動度をより
向上させることができる。
【００２１】この発明のさらに他の局面による半導体装
置の製造方法は以下の工程を備えている。まず、絶縁性
基板上に非晶質半導体層を形成する。その非晶質半導体
層に高エネルギビームを照射することにより多結晶化し
て多結晶半導体層を形成する。その後、多結晶半導体層
の表面の凹凸を低減可能な温度条件下で熱処理を行な
う。これにより、多結晶半導体層の結晶性を向上させる
ことができるとともに多結晶半導体層の表面の凹凸を低
減することができ、それにより、その多結晶半導体層を
トランジスタの能動層として用いた場合にそのトランジ
スタの電界効果移動度を向上させることができ、その結
果、そのトランジスタのドレイン電流を増加させること
ができる。このようなトランジスタを液晶表示装置に用
いれば、駆動回路部の高速駆動が可能になるとともに、
画素部の高精細化および高密度化を実現することができ
る。
【００２２】
【発明の実施の形態】本発明の実施形態を図面に基づい
て説明する。尚、以下の各実施形態において、同様の構
成部分には同じ符号を用いる。 （第１の実施形態）図１〜図１２を参照して、本発明の
第１の実施形態による半導体装置（ＴＦＴ）の製造プロ
セスについて説明する。
【００２３】まず、図１を参照して第１工程について説
明する。この第１工程では、ガラスまたは石英ガラスか
らなる透明絶縁性基板１上に、ＬＰＣＶＤ（Low Pressu
re Chemical Vapor Deposition）法を用いて、Ｓｉ2Ｈ6
（ジシランガス）を材料ガスとして非晶質シリコン膜
（非晶質半導体膜）２を形成する。この非晶質シリコン
膜２は、約４５０℃の温度条件下で１００ｎｍ程度の膜
厚を有するように形成する。
【００２４】次に、第２工程では、図２に示すように、
固相成長法（ＳＰＣ：Solid PhaseCrystalization）を
用いて、約６００℃の温度条件下で約２０時間のアニー
ルを行なう。これにより、非晶質シリコン膜２を多結晶
化して多結晶シリコン膜３に改質する。この際、多結晶
シリコン膜３の膜厚は、９０ｎｍ程度に減少する。次
に、第３工程においては、図３に示すように、約１０５
０℃の酸素雰囲気中で、約３０分間のドライ酸化を行な
うことによって、多結晶シリコン膜３の表面を酸化す
る。これにより、多結晶シリコン膜３の表面上に２０ｎ
ｍ程度の膜厚を有する二酸化シリコン（ＳｉＯ2）膜４
を形成する。
【００２５】この後、第４工程においては、弗酸系のエ
ッチャントを用いて二酸化シリコン膜４をウエットエッ
チングにより除去する。これにより、図４に示すように
多結晶シリコン膜３の表面を露出させる。このように多
結晶シリコン膜３の表面を酸化して二酸化シリコン膜４
を形成した後、その二酸化シリコン膜４を除去すれば、
多結晶シリコン膜３の結晶性を向上させることができ
る。この多結晶シリコン膜３がＴＦＴの能動層となる。
【００２６】次に、第５工程においては、図５に示すよ
うに、多結晶シリコン膜３の表面に波長λ＝２４８ｎｍ
のＫｒＦエキシマレーザビームを照射してレーザアニー
ルを施す。このときのレーザ照射条件は、基板温度が室
温〜６００℃、照射エネルギ密度が１００ｍＪ／ｃｍ2
〜５００ｍＪ／ｃｍ2、走査速度が１ｍｍ／ｓｅｃ〜１
０ｍｍ／ｓｅｃである。
【００２７】なお、走査速度に関しては、実際には、１
μｍ／ｓｅｃ〜１００ｍｍ／ｓｅｃの範囲の速度で走査
可能である。上記レーザビームとしては、波長λ＝３０
８ｎｍのＸｅＣｌエキシマレーザを使用してもよい。こ
のときのレーザ照射条件は、基板温度が室温〜６００
℃、照射エネルギ密度が１００ｍＪ／ｃｍ2〜５００ｍ
Ｊ／ｃｍ2、走査速度が１ｍｍ／ｓｅｃ〜１０ｍｍ／ｓ
ｅｃである。
【００２８】この場合の走査速度も、実際には、１μｍ
／ｓｅｃ〜１００ｍｍ／ｓｅｃの範囲の速度で走査可能
である。また、波長λ＝１９３ｎｍのＡｒＦエキシマレ
ーザを使用してもよい。このときのレーザ照射条件は、
基板温度が室温〜６００℃、照射エネルギ密度が１００
ｍＪ／ｃｍ2〜５００ｍＪ／ｃｍ2、走査速度が１ｍｍ／
ｓｅｃ〜１０ｍｍ／ｓｅｃである。この場合の走査速度
も、１μｍ／ｓｅｃ〜１００ｍｍ／ｓｅｃの範囲の速度
で走査可能である。
【００２９】上記のいずれのレーザビームを用いても、
照射エネルギ密度および照射回数に比例して、多結晶シ
リコン膜３の結晶粒径は大きくなる。したがって、所望
の大きさの結晶粒径が得られるように、エネルギ密度お
よび照射回数を調整すればよい。本実施形態において
は、上記のエキシマレーザアニールに、高スループット
レーザ照射法を用いる。図１３を参照して、高スループ
ットレーザ照射法に用いる装置の構成について説明す
る。その装置は、ＫｒＦエキシマレーザ１０１と、Ｋｒ
Ｆエキシマレーザ１０１からのレーザビームを反射する
反射鏡１０２と、反射鏡１０２からのレーザビームを所
定の状態に加工して基板１に照射するレーザビーム制御
光学系１０３とを備えている。
【００３０】このような構成において、高スループット
レーザ照射法では、レーザビーム制御光学系１０３によ
って棒状又は線状（ビームサイズ：０．５ｍｍ×５０ｍ
ｍ）に加工されたレーザビームを、複数パルスの重ね合
わせにより照射する。この複数パルスの重ね合わせは、
棒状のレーザビームを短軸方向に０％〜９９％まで任意
に重ね合わせることにより行なわれる。そして、ステー
ジ走査とパルスレーザ照射とを完全に同期させることに
よって、極めて高精度な重複状態でレーザを照射するこ
とによってスループットを高める。
【００３１】上記のような高スループットレーザ照射法
を用いてレーザ照射を行なった後、第６工程では、レー
ザ照射された多結晶シリコン膜３をエッチングして、パ
ターニングする。これにより、ＴＦＴの形成位置に、図
６に示されるようなパターニングされた多結晶シリコン
膜３が形成される。この後、第７工程では、図７に示す
ように、パターニングされた多結晶シリコン膜３の上
に、ＬＰＣＶＤ法を用いて、ゲート絶縁膜６となるＨＴ
Ｏ膜（High Temparature Oxide：シリコン酸化膜）を形
成する。この後、熱処理が施される。
【００３２】この熱処理は、電気炉内に透明絶縁性基板
１を挿入して、Ｎ2雰囲気中で約１０５０℃の温度条件
下で約２時間行なう。なお、この熱処理は、ＲＴＡ（Ra
pidThermal Annealing ）法による急速熱処理を用いて
もよい。このときの熱処理の条件は、熱源がＸｅアーク
ランプ、温度が約９００℃以上約１１００℃以下（好ま
しくは、約９５０℃以上約１１００℃以下）、Ｎ2雰囲
気中で、１秒〜１０秒の時間である。ＲＴＡ法による加
熱は、高温を用いるが、極めて短時間で終えることがで
きるので、高温熱処理により多結晶シリコン膜３の結晶
内の欠陥などを減少させながら、透明絶縁性基板１が変
形するなどの不都合を防止することができる。
【００３３】次に、図８に示すように、第８工程では、
ゲート絶縁膜６の上に、ＬＰＣＶＤ法を用いて燐がドー
プされた多結晶シリコン膜７を形成する。なお、多結晶
シリコン膜７への燐のドープは必ずしも必要ではない。
この後、第９工程においては、フォトリソグラフィ技術
とＲＩＥ法によるドライエッチング技術とを用いて、多
結晶シリコン膜７およびその下のゲート絶縁膜６をパタ
ーニングする。これにより、多結晶シリコン膜３上に位
置する領域に、図９に示されるような、パターニングさ
れたゲート電極８およびゲート絶縁膜６が得られる。
【００３４】次に、第１０工程においては、図１０に示
すように、多結晶シリコン膜３の露出した上面およびゲ
ート電極８の上面に不純物を注入する。さらに、熱処理
を施すことによってその注入した不純物を活性化させ
る。このときの不純物は、ｎ型の場合はヒ素（Ａｓ）や
燐（Ｐ）を用い、この場合の注入条件は約８０ｋｅＶ、
約３×１０13／ｃｍ2である。また、ｐ型の不純物を注
入する場合には、ボロン（Ｂ）を用い、この場合の注入
条件は、約３０ｋｅＶ、約１．５×１０13／ｃｍ2であ
る。上記のような不純物の注入および熱処理によって、
低濃度不純物領域１０および１１を形成する。
【００３５】次に、第１１工程では、多結晶シリコン膜
（能動層）３およびゲート電極８を覆うように、透明絶
縁性基板１上にＡＰＣＶＤ（常圧ＣＶＤ）法により絶縁
膜（図示せず）を堆積した後、この絶縁膜を異方性の全
面エッチバックを用いてエッチングする。これにより、
ゲート電極８とゲート絶縁膜６との側面に、図１１に示
されるような、絶縁膜からなるサイドウォール１２を形
成する。
【００３６】この後、第１２工程では、図１２に示すよ
うに、サイドウォール１２をマスクとして多結晶シリコ
ン膜３に不純物を注入することによって、高濃度不純物
領域１４および１５を自己整合的に形成する。なお、こ
のとき注入する不純物は、ｎ型の場合、燐（Ｐ）イオン
を用い、その注入条件は、約８０ｋｅＶ、約３×１０15
／ｃｍ2である。さらに、この状態で、電気炉を用いて
熱処理を行なうことによって不純物を活性化する。この
場合の熱処理条件は、約８５０℃、約３０分間、Ｎ2ガ
ス流量が約５リットル／分である。
【００３７】なお、この熱処理は、ＲＴＡ法による急速
熱処理を用いてもよい。このときの熱処理の条件は、熱
源がＸｅアークランプ、温度が約７００℃以上約９５０
℃以下、雰囲気がＮ2、時間が１秒以上３秒以下であ
る。ＲＴＡ法による加熱は、高温を用いるが極めて短時
間で終了することができるので、高温熱処理により多結
晶シリコン膜３の結晶内の欠陥などを減少させながら、
透明絶縁性基板１が変形するのを有効に防止することが
できる。このようにして、低濃度不純物領域１０および
１１と、高濃度不純物領域１４および１５とからなるＬ
ＤＤ（Lightly Doped Drain ）構造のソース／ドレイン
領域が形成される。
【００３８】以上の工程によって、多結晶シリコン膜を
能動層として用いるＴＦＴが形成される。なお、上記第
１の実施形態で用いたレーザ以外にも、エキシマレーザ
としては、Ｆ2レーザ（波長１５７ｎｍ）、ＡｒＦレー
ザ（波長１９３ｎｍ）、ＫｒＣｌレーザ（波長２２２ｎ
ｍ）、ＸｅＢｒレーザ（波長２８２ｎｍ）、ＸｅＣｌレ
ーザ（波長３０８ｎｍ）、ＸｅＦレーザ（波長３５１ｎ
ｍ）を用いることも可能である。これらのエキシマレー
ザを用いても上記第１の実施形態の第５工程に用いたレ
ーザと同様の効果が得られる。
【００３９】また、上述のエキシマレーザ以外にも、Ａ
ｒ+レーザ（波長４８８ｎｍ）、ルビーレーザ（波長６
９４ｎｍ）、ＹＡＧレーザ（波長１．０６μｍ）、ＣＯ
2レーザ（波長１０．６μｍ）などを用いることも可能
である。ただし、多結晶シリコン膜３内に効率的に吸収
されるためには、上記のエキシマレーザを用いるのが好
ましい。
【００４０】さらに、高エネルギビームとしては、超高
圧水銀ランプ、低圧水銀ランプ、重水素ランプ、ハロゲ
ンランプ、Ｆｅ／Ｈｇ金属ハロゲンランプなどを用いる
ことも可能である。これらの高エネルギビームは、シリ
コン膜に吸収されやすい、約６００ｎｍ以下の波長のも
のを用いるのが好ましい。
【００４１】ここで、図７に示した第７工程の熱処理に
よる効果について説明する。第７工程では、透明絶縁性
基板１を電気炉内に入れ、Ｎ2雰囲気中、温度約１０５
０℃で約２時間の熱処理を行なった。それにより、ＴＦ
Ｔの能動層となる多結晶シリコン膜３の表面の荒さ（凹
凸：ラフネス）を減少させることができる。図１４は、
多結晶シリコン膜にレーザ照射をした後に、第７工程に
おいて熱処理を施した場合と熱処理を施さなかった場合
との多結晶シリコン膜の表面の凹凸状態を示すグラフで
ある。図１４を参照して、横軸は照射するレーザのエネ
ルギ密度を示し、縦軸は多結晶シリコン膜表面の凹凸を
示している。また、白丸（○）はレーザ照射後の熱処理
を施さなかった場合を示し、黒丸（●）は熱処理を施し
た場合を示している。
【００４２】図１４に示すように、非晶質シリコン膜を
固相成長した後の表面の荒さは、いずれの場合も約１．
２ｎｍ〜約１．３ｎｍである。そして、レーザの照射密
度を増加させた場合に、熱処理を施した場合には凹凸の
増大はそれほど見られないのに対して、熱処理を施して
いない場合には凹凸が増大することがわかる。図１５
は、第７工程における熱処理時の温度と、表面荒さおよ
び電界効果移動度との関係を示したグラフである。図１
５を参照して、温度の変化に対する表面荒さの変化は、
○、△および□によって表されており、温度の変化に対
する電界効果移動度は、●、▲および■によって表され
ている。温度が約９００℃以上では、温度が上昇するに
つれて表面荒さが低下するとともに電界効果移動度が大
きくなることがわかる。
【００４３】また、シリコンの溶融温度が１４００℃程
度であるので、約１１００℃以上にすると処理時間内に
透明絶縁性基板が反ってしまうという不都合が生じる。
このため、熱処理温度は約１１００℃以下が好ましい。
このようなことから、熱処理温度は約９００℃以上約１
１００℃以下が好ましいことがわかる。さらに、熱処理
温度は約９５０℃以上約１１００℃以下がより好まし
い。
【００４４】このように、多結晶シリコン膜（能動層）
３へのレーザの照射後に第７工程において熱処理を行な
うことによって、多結晶シリコン膜３の表面の凹凸（表
面荒さ）を低減することができ、その結果、このような
多結晶シリコン膜３を能動層として用いたＴＦＴの電界
効果移動度を向上させることができる。さらに、このよ
うなＴＦＴを液晶表示装置に用いれば、良好な表示を行
なうことが可能となる。
【００４５】図１６は、上記した第５工程において、レ
ーザ照射時に加熱した場合と従来のように加熱しなかっ
た場合との多結晶シリコン膜の表面の凹凸状態を示すグ
ラフである。図１６を参照して、横軸はレーザエネルギ
密度を示し、縦軸は多結晶シリコン膜の表面の凹凸を示
している。また、白丸（○）はレーザ照射時に熱処理を
施さなかった（加熱しなかった）場合を示し、黒丸
（●）は熱処理を施した（加熱した）場合を示してい
る。
【００４６】図１６に示すように、非晶質シリコンを固
相成長した後の表面の荒さは、いずれの場合も約１．０
ｎｍ〜２．０ｎｍである。また、照射密度を変化させた
場合に、レーザ照射時に加熱した場合には表面荒さが初
期の状態よりも小さくなる場合があるのに対して、レー
ザ照射時に加熱を行なわない場合にはレーザエネルギ密
度の増加に伴って表面荒さも増加することがわかる。
【００４７】このように、多結晶シリコン膜３へのレー
ザの照射を加熱した状態で行なうことによっても、多結
晶シリコン膜３の表面の凹凸を低減することができるこ
とがわかる。その結果、このような多結晶シリコン膜３
を能動層として用いたＴＦＴの電界効果移動度を向上さ
せることができる。さらに、このようなＴＦＴを液晶表
示装置に用いれば、良好な表示を行なうことが可能とな
る。
【００４８】なお、第１の実施形態の第５工程では、レ
ーザ照射時の基板の加熱温度を４００℃程度としたが、
約１００℃以上であれば同様の効果を得ることができ
る。但し、透明絶縁性基板の反りを防止することを考慮
するなら、レーザ照射時の基板の加熱温度は約６００℃
以下であることが望ましい。図１７は、第１の実施形態
の製造プロセスを用いて形成したＴＦＴのＩｄ−Ｖｇ特
性と従来のＴＦＴのＩｄ−Ｖｇ特性とを示したグラフで
ある。図１７を参照して、横軸にはゲート電極に印加さ
れる電圧Ｖｇを取り、縦軸にはドレインに流れる電流Ｉ
ｄを取る。図１７に示すように、第１の実施形態による
ＴＦＴでは、オン状態における曲線の電流Ｉｄが従来に
比べて大きくなっていることがわかる。
【００４９】すなわち、第１の実施形態による多結晶シ
リコン膜からなる能動層の電子の電界効果移動度が、従
来の電界効果移動度に比べて向上していることがわか
る。さらに、図１７に示すように、オン直後の低いゲー
ト電圧Ｖｇでのドレイン電流Ｉｄは、従来のＴＦＴより
も第１の実施形態によるＴＦＴの方が多く流れているこ
とがわかる。これは、第１の実施形態による半導体装置
の能動層の表面が従来のＴＦＴの能動層の表面よりも凹
凸が小さいことを示している。
【００５０】図１４〜図１７に示した結果から、第５工
程におけるレーザ照射時の加熱と、第７工程におけるレ
ーザ照射後の熱処理との両方の工程によって、多結晶シ
リコン膜３の表面の凹凸を低減することができることが
わかる。そして、このような多結晶シリコン膜３をＴＦ
Ｔの能動層として用いれば、電界効果移動度などの特性
をより向上させることができることがわかる。
【００５１】すなわち、ＴＦＴの電界効果移動度、Ｓ値
（サブスレッショルド値）およびＶｔｈ値（しきい値）
などの半導体装置の特性を向上させることができる。次
に、図１〜図１２に示した第１の実施形態による製造プ
ロセスによって形成されたＴＦＴの特性についてさらに
説明する。図１８および図１９は、第１の実施形態によ
るＴＦＴのＩｄ−Ｖｇ特性を示し、図２０および図２１
は従来のＴＦＴのＩｄ−Ｖｇ特性を示す。図１８〜図２
１を参照して、横軸にはゲートに印加される電圧Ｖｇが
取られ、縦軸にはドレインに流れる電流Ｉｄが取られて
いる。図１９に示す第１の実施形態によるＴＦＴのドレ
イン電流Ｉｄは、図２１に示す従来のＴＦＴのドレイン
電流値Ｉｄよりも大きいことがわかる。これは、第１の
実施形態による多結晶シリコン膜からなる能動層におけ
る電子の電界効果移動度が、従来の電界効果移動度に比
べて向上していることを意味する 図２２には、第５工程におけるレーザ照射時の加熱と、
第７工程におけるレーザ照射後の熱処理との両方の工程
が行なわれた後の、多結晶シリコン膜におけるキャリア
の電界効果移動度とエキシマレーザ照射エネルギ密度と
の関係が示されている。
【００５２】図２２を参照して、エキシマレーザの照射
エネルギ密度が上昇するに従って、電界効果移動度も上
昇し、ほぼ２５０ｍＪ／ｃｍ2付近でピークを示し、そ
の後エネルギ密度の増加に伴って電界効果移動度は順次
減少していることがわかる。このようにピークを有する
のは、エキシマレーザ照射による結晶性の改善と表面の
荒れとの両者のトレードオフの関係によるものである。
このピーク近傍において、結晶性の改善と表面の荒れと
の関係が最良の関係に保たれ、それにより良好な電界効
果移動度を得ることができる。
【００５３】次に、図２３を参照して、第１の実施形態
の製造プロセスを用いて形成したＴＦＴを組込んだ液晶
表示装置（ＬＣＤ）の製造プロセスについて説明する。
まず、図１２に示した第１の実施形態によるＴＦＴを形
成した後、図２３に示すように、スパッタ法を用いて、
透明絶縁性基板１の画素部領域上に、ＩＴＯ（Indium T
hin Oxide ）からなる補助容量を構成する蓄積電極１７
を形成する。この蓄積電極１７は、ＴＦＴの能動層とな
る燐がドープされた多結晶シリコン膜３の形成時に形成
してもよい。
【００５４】次に、デバイスの全面に層間絶縁膜３３を
形成する。層間絶縁膜３３の材質としては、シリコン酸
化膜、シリケートガラス、または、シリコン窒化膜など
が用いられる。これらの膜の形成にはＣＶＤ法またはＰ
ＣＶＤ法が用いられる。この後、層間絶縁膜３３に、高
濃度不純物領域１４および１５に達するコンタクトホー
ル１９を形成する。そして、コンタクトホール１９を埋
め込むとともに層間絶縁膜３３の上面上に沿って延びる
ＡｌＳｉ膜（図示せず）を形成した後、そのＡｌＳｉ膜
をパターニングする。これにより、ソース・ドレイン電
極１８を形成する。
【００５５】また、層間絶縁膜３３およびソース・ドレ
イン電極１８を覆うように層間絶縁膜１６を形成した
後、その層間絶縁膜１６の一方のソース・ドレイン電極
１８上に位置する領域にコンタクトホールを形成する。
そのコンタクトホール内を埋込むとともに層間絶縁膜１
６の上面に沿って延びるＩＴＯ膜（図示せず）を形成し
た後、そのＩＴＯ膜をパターニングすることにより表示
電極２０を形成する。表示電極２０および層間絶縁膜１
６上に配向膜２９を形成する。これにより、ＴＦＴ側の
基板が完成する。
【００５６】次に、多結晶シリコンからなるＴＦＴが形
成された透明絶縁性基板１と、その表面に共通電極２１
および配向膜２９が形成された透明絶縁性基板２２とを
相対向させる。その状態で、透明絶縁性基板１と透明絶
縁性基板２２との間に液晶を封入して液晶層２３を形成
する。これにより、ＬＣＤの画素部が完成する。このよ
うにして、第１の実施形態によるＴＦＴを用いたＬＣＤ
が形成される。
【００５７】図２４には、表示画素部と周辺駆動回路部
とを同一基板上に形成した液晶表示パネルが示される。
図２４を参照して、この液晶表示パネルでは、周辺駆動
回路部（ゲートドライバ２５およびドレインドライバ２
６）の能動層と表示画素部の能動層とを本実施形態のプ
ロセスによって形成した多結晶シリコン膜３によって構
成している。表示画素部には、複数の表示電極２０がマ
トリックス状に配置されている。
【００５８】また、各々の表示電極２０間は信号配線４
０によって接続されている。また、ゲートドライバ２５
およびドレインドライバ２６にもそれぞれ信号配線４０
が接続されている。また、図２５には、第１の実施形態
によるＴＦＴを適用したアクティブマトリックス方式の
ＬＣＤのブロック構成図が示されている。
【００５９】図２５を参照して、画素部２４には、各走
査線（ゲート配線）Ｇ１…Ｇｎ，Ｇｎ＋１…Ｇｍと、各
データ配線（ドレイン配線）Ｄ１…Ｄｎ，Ｄｎ＋１…Ｇ
ｍとが配置されている。各ゲート配線と各ドレイン配線
とはそれぞれ互いに直交し、その直交部分に画素部２４
が設けられている。そして、各ゲート配線は、ゲートド
ライバ２６に接続され、ゲート信号（走査信号）が印加
される。
【００６０】また、各ドレイン配線は、ドレインドライ
バ（データドライバ）２７に接続され、データ信号（ビ
デオ信号）が印加される。このゲートドライバ２５とド
レインドライバ２６とによって周辺駆動回路部２８が構
成される。ゲートドライバ２５およびドレインドライバ
２６のうち少なくとも一方を画素部２４と同一基板上に
形成したＬＣＤは、一般にドライバ一体型（ドライバ内
蔵型）ＬＣＤと呼ばれている。なお、ゲートドライバ２
５が画素部２４の両側に設けられている場合もあり、ま
た、ドレインドライバ２７が画素部２４の両側に設けら
れている場合もある。
【００６１】図２５に示したＬＣＤでは、画素部２４の
画素駆動用素子のみならず、周辺駆動回路部２８のスイ
ッチング用素子にも、上記した第１の実施形態による多
結晶シリコン膜からなるＴＦＴを用いる。この場合、製
造時に、画素部２４に用いるＴＦＴと周辺駆動回路部２
８に用いるＴＦＴとを同一基板上に並行して形成する。
なお、この周辺駆動回路部２８の多結晶シリコン膜を含
むＴＦＴは、ＬＤＤ構造ではなく、通常のシングルドレ
イン構造を採用している。この場合、ＬＤＤ構造を用い
てもよい。
【００６２】また、周辺駆動回路部２８の多結晶シリコ
ン膜からなるＴＦＴを、ＣＭＯＳ構造に形成すれば、Ｔ
ＦＴの形成領域を縮小化させることができる。その結
果、ゲートドライバ２５およびドレインドライバ２６の
形成領域も縮小化することができ、高集積化を図ること
ができる。図２６には、ゲート配線Ｇｎとドレイン配線
Ｄｎとの直交部分に設けられている画素部の等価回路が
示されている。図２６を参照して、画素部２４は、画素
駆動素子としてのＴＦＴと、液晶セルＬＣと、補助容量
Ｃｓとから構成される。ゲート配線ＧｎにはＴＦＴのゲ
ートが接続されており、ドレイン配線ＤｎにはＴＦＴの
ドレインが接続されている。ＴＦＴのソースには、液晶
セルＬＣの表示電極（画素電極）２０と、補助容量電極
（蓄積電極または負荷容量電極）１７とが接続されてい
る。
【００６３】この液晶セルＬＣと補助容量Ｃｓとによ
り、信号蓄積素子が構成される。液晶セルＬＣの共通電
極（表示電極２０の反対側の電極）２１には電圧Ｖｃｏ
ｍが印加される。一方、補助容量Ｃｓにおいて、ＴＦＴ
のソースと接続される側の反対側の電極（対向電極）５
０には定電圧ＶR が印加される。この液晶セルＬＣの共
通電極２１は、すべての画素部２４に対して共通する電
極となっている。液晶セルＬＣの表示電極２０と共通電
極２１との間には静電容量が形成されている。なお、補
助容量Ｃｓにおいて、対向電極５０は、隣のゲート配線
Ｇｎ＋１と接続されている場合もある。
【００６４】動作としては、上記のように構成された画
素部２４において、ゲート配線Ｇｎを正電圧にしてＴＦ
Ｔのゲートに静電圧を印加すると、ＴＦＴがＯＮ状態と
なる。この状態で、ドレイン配線Ｄｎに印加されたデー
タ信号に対応した電荷が、液晶セルＬＣの静電容量と補
助容量Ｃｓとに充電される。その一方、ゲート配線Ｇｎ
を負電圧にしてＴＦＴのゲートに負電圧を印加すると、
ＴＦＴがオフ状態となる。
【００６５】この状態で、ドレイン配線Ｄｎに印加され
ていた電圧が液晶セルＬＣの静電容量と補助容量Ｃｓと
によって保持される。このように、画素部２４へ書込む
べきデータ信号をドレイン配線に与えてゲート配線の電
圧を制御することによって、画素部２４に任意のデータ
信号を保持させることができる。その画素部２４の保持
しているデータ信号に応じて液晶セルＬＣの透過率が変
化し、それにより画像が表示される。
【００６６】（第２の実施形態）図２７および図２８を
参照して以下に第２の実施形態の製造プロセスについて
説明する。この第２の実施形態による製造プロセスは、
図１〜図１２に示した第１の実施形態による製造方法を
用いて形成したＴＦＴにおいてオフセット構造を形成す
る場合を示している。このようにオフセット構造を形成
する場合には、図１０に示した第１の実施形態による第
１０工程における不純物の注入は行なわずに、図２７に
示すようにサイドウォール１２の形成後に不純物を注入
する。これにより、低濃度不純物領域１０および１１を
形成する。そして、サイドウォール１２およびゲート電
極８を覆うようにレジスト膜３０を形成した後、そのレ
ジスト膜３０をマスクとして不純物を注入することによ
って、高濃度不純物領域１４および１５を形成する。こ
のような工程を行なうことによって、第１の実施形態で
説明した特性に優れたＴＦＴにおいてオフセット構造を
容易に形成することができる。
【００６７】（第３の実施形態）上記第１および第２の
実施形態ではゲート電極８が多結晶シリコン膜３の上に
位置するトップゲート型のＴＦＴの製造プロセスについ
て説明したが、この第３の実施形態ではゲート電極が多
結晶シリコン膜の下に位置するボトムゲート型のＴＦＴ
の製造プロセスについて説明する。
【００６８】まず、図２９に示すように、透明絶縁性基
板１上にゲート電極８を形成する。ゲート電極８を覆う
ように層間絶縁膜６を形成する。層間絶縁膜６上に非晶
質シリコン膜２をＬＰＣＶＤ法を用いて、Ｓｉ2Ｈ6（ジ
シランガス）を材料ガスとして約４５０℃で１００ｎｍ
程度の膜厚で堆積する。この後、非晶質シリコン膜２
を、固相成長法を用いて、約６００℃、約２０時間のア
ニールを行なうことにより多結晶化する。これにより、
図３０に示されるような、９０ｎｍ程度の膜厚を有する
多結晶シリコン膜３が形成される。
【００６９】この後、図３１に示すように、多結晶シリ
コン膜３の表面を約１０５０℃の酸素雰囲気中で約３０
分間ドライ酸化を行なうことによって二酸化シリコン膜
４を形成する。この二酸化シリコン膜４は３０ｎｍ程度
の膜厚で形成する。この状態で、多結晶シリコン膜３の
厚みは５０ｎｍ〜６０ｎｍ程度の膜厚になっている。こ
の後、二酸化シリコン膜４を弗酸系のエッチャントを用
いてウエットエッチングにより除去して、図３２に示す
ように、多結晶シリコン膜３の表面を露出させる。この
ように多結晶シリコン膜３の表面を酸化して二酸化シリ
コン膜４を形成した後、その二酸化シリコン膜４を除去
すれば、多結晶シリコン膜３の結晶性を向上させること
ができる。この多結晶シリコン膜３がＴＦＴの能動層と
なる。
【００７０】次に、図３３に示すように、多結晶シリコ
ン膜（能動層）３の表面に波長λ＝２４８ｎｍのＫｒＦ
エキシマレーザビームを照射することによってレーザア
ニールを施す。このときの照射条件などは図５に示した
第１の実施形態の第５工程と同様の条件で行なう。ま
た、第１の実施形態と同様、ＫｒＦエキシマレーザビー
ム以外の種々の高エネルギビームを用いることができ
る。
【００７１】この後、図３４に示すように、ＲＴＡ法に
よる急速熱処理を行なう。このときの熱処理の条件は、
熱源がＸｅアークランプ、温度が約９００℃以上約１１
００℃以下、雰囲気がＮ2、時間が１秒〜１０秒であ
る。このＲＴＡ法による加熱は高温であるが極めて短時
間で終了するので、高温熱処理により多結晶シリコン膜
３の結晶内の欠陥などを減少させながら、透明絶縁性基
板１が変形するなどの不都合を防止することができる。
【００７２】この後、レーザ照射および熱処理が施され
た多結晶シリコン膜３を、フォトリソグラフィ技術とド
ライエッチング技術とを用いてパターニングすることに
よって、図３５に示されるような形状の多結晶シリコン
膜３が得られる。この後、図３６に示すように、多結晶
シリコン膜３の上の所定部分にレジスト膜３２を形成す
る。そしてレジスト膜３２をマスクとして多結晶シリコ
ン膜３に不純物をイオン注入することによって、高濃度
不純物領域１４および１５を形成する。この後レジスト
３２を除去する。
【００７３】次に、図３７に示すように、多結晶シリコ
ン膜３および層間絶縁膜６を覆うように層間絶縁膜３３
を形成する。この後、図３８に示すように、層間絶縁膜
３３の高濃度不純物領域１４および１５上に位置する領
域にコンタクトホールを形成した後、そのコンタクトホ
ールを埋込むとともに層間絶縁膜３３の上に延びるよう
に、ソース・ドレイン電極１８となるＡｌＳｉ膜を形成
する。そしてそのＡｌＳｉ膜をパターニングすることに
よって、図３９に示されるようなソース・ドレイン電極
１８を形成する。
【００７４】なお、上記の第３の実施形態では、多結晶
シリコン膜３にレーザ照射を行なった後、熱処理を施す
ことによって、レーザ照射による結晶性の改善と熱処理
による表面荒さの改善との相乗効果を得ることができ
る。これにより、形成されるＴＦＴの電界効果移動度を
向上させることができ、その結果、ＴＦＴのドレイン電
流を増加させることができる。
【００７５】また、図３３に示したレーザ照射工程にお
いて、透明絶縁性基板１を加熱しながらレーザ照射を行
なうようにしてもよい。このようにすれば、多結晶シリ
コン膜３の表面荒さをさらに低減することができ、これ
によりＴＦＴの電界効果移動度（ドレイン電流）をさら
に大きくすることができる。図４０は、上記第３の実施
形態の製造プロセスによって形成したＴＦＴを含む液晶
表示装置を示した断面図である。図４０を参照して、こ
の液晶表示装置が図２３に示した液晶表示装置と異なる
のは、図４０に示した液晶表示装置がボトムゲート型の
ＴＦＴを用いていることのみであり、その他の構造は同
じである。このように電界効果移動度が大きい（ドレイ
ン電流の大きい）ＴＦＴを液晶表示装置に用いることに
よって、駆動回路部の高速な動作が可能になるととも
に、画素部の高精細化および高密度化を達成することが
できる。
【００７６】なお、上記第１〜第３の実施形態では、非
晶質半導体膜２として、アモルファスシリコン膜を用い
たが、セレン（Ｓｅ）、ゲルマニウム（Ｇｅ）、砒化ガ
リウム（ＧａＡｓ）、または、窒化ガリウム（ＧａＮ）
などからなる非晶質半導体膜を用いてもよい。また、上
記第１〜第３の実施形態では、高エネルギビームとし
て、エキシマレーザを用いたが、キセノン（Ｘｅ）アー
クランプを用いてもよい。ただし、非晶質半導体膜２と
してアモルファスシリコン膜を用いた場合には、エキシ
マレーザを用いる方が吸収がよい。
【００７７】さらに、非晶質半導体膜２を多結晶化する
方法として、第１〜第３の実施形態では固相成長法を用
いたが、溶融再結晶化法を用いてもよい。また、多結晶
シリコン膜３の表面に形成した二酸化シリコン膜４はウ
エット酸化法で形成してもよい。 （第４の実施形態）図４１〜図４９を参照して以下に第
４の実施形態によるＴＦＴの製造プロセスについて説明
する。この第４の実施形態による製造プロセスでは、上
記した第１〜第３の実施形態の製造プロセスと同様、レ
ーザ照射と熱処理とを行なう。しかし、この第４の実施
形態では、固相成長法を用いる上記した第１〜第３の実
施形態と異なり、レーザ照射によって非晶質シリコン膜
２から多結晶シリコン膜３に結晶化する。以下、具体的
に説明する。
【００７８】まず、図４１に示すように、第１工程で
は、ガラスまたは石英ガラスからなる透明絶縁性基板１
上に、ＬＰＣＶＤ法を用いて、Ｓｉ2Ｈ6を材料ガスとし
て４５０℃で非晶質シリコン膜２を１００ｎｍ程度の膜
厚で形成する。なお、非晶質シリコン膜２はＰ−ＣＶＤ
（Plasma Chemical Vapor Deposition）法を用いて、約
３００℃で１００ｎｍ程度の膜厚で形成するようにして
もよい。
【００７９】次に、第２工程では、図４２に示すよう
に、非晶質シリコン膜２の表面にエキシマレーザを照射
してレーザアニール４を施す。これにより、非晶質シリ
コン膜２を多結晶シリコン膜３にする。この多結晶シリ
コン膜３がＴＦＴの能動層となる。次に、第３工程で
は、図４３に示すように、ＲＴＡ法による急速熱処理を
行なう。このときの熱処理の条件は、熱源がＸｅアーク
ランプ、温度が約９００℃以上約１１００℃以下（好ま
しくは約９５０℃以上約１１００℃以下）、雰囲気がＮ
2、時間が１秒〜１０秒である。ＲＴＡ法による加熱
は、高温を用いるが極めて短時間で終えることができ
る。このため、高温熱処理により多結晶シリコン膜３の
結晶内の欠陥などを減少させながら、透明絶縁性基板１
が変形するのを有効に防止することができる。なお、Ｒ
ＴＡ法による急速熱処理に代えて、透明絶縁性基板１を
電気炉内に入れ、Ｎ2雰囲気中で約１０５０℃の温度条
件下で約２時間の熱処理を行なう方法を用いてもよい。
【００８０】上記のような熱処理を施した後、多結晶シ
リコン膜３をフォトリソグラフィ技術とドライエッチン
グ技術とを用いてパターニングすることによって、図４
４に示されるようなパターニングされた多結晶シリコン
膜３が形成される。この後、第５工程では、図４５に示
すように、パターニングされた多結晶シリコン膜３を覆
うようにＬＰＣＶＤ法を用いてゲート絶縁膜６としての
ＬＴＯ膜（Low Temparature Oxide ：シリコン酸化膜）
を形成する。この場合のＬＰＣＶＤ法は基板温度を約５
００℃以下にして行なう。なお、基板温度を約５００℃
以下にしてＰＣＶＤ法を用いてゲート絶縁膜６となるシ
リコン酸化膜を形成してもよい。
【００８１】この後、ゲート絶縁膜６上に、ＬＰＣＶＤ
法を用いて燐がドープされた多結晶シリコン膜７を形成
する。多結晶シリコン膜７への燐のドープは必ずしも必
要ではない。この後、フォトリソグラフィ技術とＲＩＥ
法によるドライエッチング技術とを用いてゲート絶縁膜
６および多結晶シリコン膜７をパターニングすることに
よって、図４６に示されるような、パターニングされ
た、ゲート絶縁膜６と多結晶シリコン膜からなるゲート
電極８とが形成される。
【００８２】この後、第７工程において、図４７に示す
ように、多結晶シリコン膜３の露出された部分とゲート
電極８の上面とに不純物を注入する。そしてその注入し
た不純物を活性化するために熱処理を行なう。このとき
の不純物は、ｎ型の場合にはヒ素（Ａｓ）や燐（Ｐ）を
用い、そのときの条件は約８０ｋｅＶ、約３×１０13／
ｃｍ2である。また、ｐ型の不純物を注入する場合に
は、ボロン（Ｂ）を用い、その場合の注入条件は、約３
０ｋｅＶ、約１．５×１０13／ｃｍ2である。このよう
にして、図４７に示される低濃度不純物領域１０および
１１が形成される。
【００８３】次に、第８工程では、多結晶シリコン膜３
およびゲート電極８を覆うように透明絶縁性基板１上
に、ＡＰＣＶＤ（常圧ＣＶＤ）法により絶縁膜（図示せ
ず）を形成する。そしてこの絶縁膜を異方性の全面エッ
チバックを用いてエッチングすることにより、ゲート電
極８およびゲート絶縁膜６の側面に図４８に示されるよ
うな、絶縁膜からなるサイドウォール１２を形成する。
【００８４】次に、第９工程において、図４９に示すよ
うに、サイドウォール１２をマスクとして、多結晶シリ
コン膜３に不純物を注入することによって、高濃度不純
物領域１４および１５を自己整合的に形成する。この高
濃度不純物領域１４および１５を形成する際に注入する
不純物は、ｎ型の場合には、燐イオンを用いる。その場
合の注入条件は、約８０ｋｅＶ、約３×１０15／ｃｍ2
である。さらに、この状態で電気炉を用いて熱処理を行
なうことにより不純物を活性化する。この場合の熱処理
条件は、約８５０℃、約３０分、Ｎ2ガス流量が約５リ
ットル／分である。
【００８５】なお、この熱処理は、ＲＴＡ法による急速
熱処理を行なってもよい。この場合の熱処理条件は、熱
源がＸｅアークランプ、温度が約７００℃以上約９５０
℃以下、雰囲気がＮ2、時間が１秒〜３秒である。ＲＴ
Ａ法による加熱は高温であるが極めて短時間で終了する
ので、高温熱処理により多結晶シリコン膜３の結晶内の
欠陥などを減少させながら、透明絶縁性基板１が変形す
るのを防止することができる。このようにして、低濃度
不純物領域１０および１１と、高濃度不純物領域１４お
よび１５とからなるＬＤＤ構造を有するソース／ドレイ
ン領域が形成される。
【００８６】上記の工程によって多結晶シリコン膜を能
動層とするＴＦＴが製造される。なお、図４２に示した
第２工程のレーザ照射は、図５に示した第１の実施形態
の第５工程におけるレーザ照射と同様の条件で行ない、
また第１の実施形態の場合と同様ＫｒＦエキシマレーザ
ビーム以外の種々の高エネルギビームを用いることが可
能である。また、第１の実施形態と同様、高スループッ
トレーザ照射法を用いる。
【００８７】また、いずれのビームを用いても、照射エ
ネルギ密度および照射回数に比例して多結晶シリコン膜
３の結晶粒径は大きくなるので、所望の大きさの結晶粒
径が得られるようにエネルギ密度および照射回数を調整
する。 （第５の実施形態）以下、図５０〜図５５を参照して、
第５の実施形態によるＴＦＴの製造プロセスについて説
明する。この第５の実施形態による製造プロセスは、上
記した第４の実施形態の製造プロセスと基本的には同様
である。しかし、この第５の実施形態では、第４の実施
形態と異なり、レーザ照射後の熱処理を多結晶シリコン
膜７の形成後に行なう。以下、より詳細に説明する。
【００８８】まず、第１工程では、図５０に示すように
ガラスまたは石英ガラスからなる透明絶縁性基板１上
に、ＬＰＣＶＤ法を用いて、Ｓｉ2Ｈ6（ジシランガス）
を材料ガスとして約４５０℃で非晶質シリコン膜２を形
成する。この非晶質シリコン膜２は１００ｎｍ程度の膜
厚で形成する。なお、非晶質シリコン膜２はＰ−ＣＶＤ
（Plasma Chemical Vapor Deposition）法を用いて、約
３００℃の温度条件下で１００ｎｍ程度の膜厚で形成し
てもよい。
【００８９】次に、第２工程においては、非晶質シリコ
ン膜２の表面に、エキシマレーザを照射してレーザアニ
ールを施すことによって、非晶質シリコン膜２を図５１
に示すような多結晶シリコン膜３にする。この多結晶シ
リコン膜３がＴＦＴの能動層となる。次に、第３工程に
おいては、多結晶シリコン膜３を写真製版技術とドライ
エッチング技術とを用いてパターニングすることによっ
て、ＴＦＴの形成位置に図５２に示すような多結晶シリ
コン膜３が形成される。
【００９０】次に、第４工程においては、図５３に示す
ように、多結晶シリコン膜３の上に、ＬＰＣＶＤ法を用
いて約５００℃以下の基板温度で、ゲート絶縁膜６とし
てのＬＴＯ膜（Low Temparature Oxide ：シリコン酸化
膜）を形成する。このゲート絶縁膜６は、ＰＣＶＤ法
（基板温度：約５００℃以下）で形成するシリコン酸化
膜であってもよい。
【００９１】この後、ゲート絶縁膜６の上に、ＬＰＣＶ
Ｄ法を用いて燐がドープされた多結晶シリコン膜７を形
成する。なお、この多結晶シリコン膜７には必ずしも燐
がドープされている必要はない。次に、第５工程におい
て、図５４に示すように、ＲＴＡ法による急速熱処理を
行なう。このときの熱処理条件は、熱源がＸｅアークラ
ンプ、温度が約９００℃以上約１１００℃以下（好まし
くは約９５０℃以上約１１００℃以下）、雰囲気が
Ｎ2、時間が１秒〜１０秒である。ＲＴＡ法による加熱
は、高温を用いるが、極めて短時間で終了するので、高
温熱処理により多結晶シリコン膜３の結晶内の欠陥など
を減少させながら、透明絶縁性基板１が変形するのを有
効に防止することができる。
【００９２】なお、ＲＴＡ法による熱処理に代えて、電
気炉を用いてＮ2雰囲気中で約１０５０℃で約２時間の
熱処理を行なうようにしてもよい。以降の第６工程〜第
９工程は、図４６〜図４９に示した第４の実施形態のプ
ロセスと同様であるので省略する。以上の工程により多
結晶シリコン膜３を能動層とするＴＦＴを形成すること
ができる。
【００９３】ここで、第４の実施形態の第３工程の熱処
理および第５の実施形態の第５工程の熱処理による効果
について説明する。図５５は、能動層である多結晶シリ
コン膜３にレーザ照射をした後に、熱処理をした場合と
熱処理をしなかった場合との多結晶シリコン膜の表面の
凹凸状態を示すグラフである。図５５を参照して、横軸
にはレーザの照射密度、縦軸は多結晶シリコン膜３の表
面の凹凸（表面荒さ）が取られている。図５５に示すよ
うに、非晶質シリコンにレーザを照射して多結晶化した
後の表面の凹凸は、１．０ｎｍ程度である。また、照射
密度を色々変化さぜた場合に、熱処理を施した場合には
表面荒さは２．５ｎｍ程度が最大値であるのに対して、
熱処理を施していない場合には６．７ｎｍ程度にまで増
大している。
【００９４】このように、能動層となる非晶質シリコン
層２を多結晶化する際のレーザ照射の後に熱処理を行な
うことによって、多結晶シリコン膜３の表面荒さを低減
することができる。この場合、レーザ照射によって結晶
性が改善され、さらに、レーザ照射後の熱処理によって
多結晶シリコン膜３の表面荒さが低減されるので、形成
されるＴＦＴの電界効果移動度を大きくすることがで
き、その結果、ＴＦＴのドレイン電流を増加させること
ができる。このようなＴＦＴを液晶表示装置に用いれ
ば、駆動回路部の高速駆動が可能になるとともに、画素
部の高精細化および高密度化を実現することができる。
【００９５】図５６には、レーザ照射後の熱処理が行な
われた後の、多結晶シリコン膜におけるキャリアの電界
効果移動度とエキシマレーザ照射エネルギ密度との関係
が示されている。図５６を参照して、エキシマレーザの
照射エネルギ密度が上昇するに従って、電界効果移動度
も上昇し、ほぼ３００ｍＪ／ｃｍ2〜３２５ｍＪ／ｃｍ2
付近でピークを示し、その後エネルギ密度の増加に伴っ
て電界効果移動度は順次減少していることがわかる。こ
のようにピークを有するのは、エキシマレーザ照射によ
る結晶性の改善と表面の荒れとの両者のトレードオフの
関係によるものである。このピーク近傍において、結晶
性の改善と表面の荒れとの関係が最良の関係に保たれ、
それにより良好な電界効果移動度を得ることができる。
【００９６】なお、図５６に示したピーク位置のエネル
ギ密度（ほぼ３００ｍＪ／ｃｍ2〜３２５ｍＪ／ｃｍ2）
が図２２に示したピーク位置のエネルギ密度（ほぼ２５
０ｍＪ／ｃｍ2）と異なるのは、図２２ではレーザ照射
時の加熱とレーザ照射後の加熱の両方を行なっているの
に対して、図５６ではレーザ照射後の加熱のみ行なって
いるからである。
【００９７】（第６の実施形態）以下、図５７および図
５８を参照して、第５の実施形態によるＴＦＴの製造プ
ロセスについて説明する。この第６の実施形態では、上
記第４および第５の実施形態の第７工程〜第９工程（図
４７〜図４９参照）において、オフセット構造を形成す
る場合について説明する。具体的には、図５７に示すよ
うに、低濃度不純物領域１０および１１を形成するため
の不純物のイオン注入をサイドウォール１２の形成後に
行なう。そして、その後、図５８に示すように、サイド
ウォール１２およびゲート電極８を覆うようにレジスト
膜３０を形成する。そしてレジスト膜３０をマスクとし
て多結晶シリコン膜３に不純物をイオン注入することに
よって、高濃度不純物領域１４および１５を形成する。
このような工程によって、オフセット構造のＴＦＴを容
易に形成することができる。なお、この第６実施例にお
いても多結晶シリコン膜３の形成時にレーザ照射を行な
うとともに、その後に熱処理を行なう。これにより、上
記第４および第５の実施形態と同様、電界効果移動度の
高いＴＦＴを形成することができる。
【００９８】（第７の実施形態）以下、図５９〜図６１
を参照して、第５の実施形態によるＴＦＴの製造プロセ
スについて説明する。第７の実施形態では、図４６〜図
４９に示した第４の実施形態の製造プロセスにおいてサ
イドウォール１２を設けない場合について説明する。
【００９９】この第７の実施形態では、まず、図４１〜
図４６に示した第４の実施形態による製造プロセスと同
様のプロセスを用いて図４６に示した構造までを形成す
る。この後、図５９に示すように、多結晶シリコン膜３
の露出した部分およびゲート電極８の上面に不純物を注
入する。この後、熱処理を行なうことによって不純物を
活性化させる。このときの不純物は、ｎ型不純物の場合
にはヒ素（Ａｓ）や燐（Ｐ）を用いる。この場合の条件
は、約８０ｋｅＶ、約３×１０13／ｃｍ2である。ま
た、ｐ型の不純物の場合にはボロン（Ｂ）を用いる。こ
の場合の条件は、約３０ｋｅＶ、約１．５×１０13／ｃ
ｍ2である。これにより、低濃度不純物領域１０および
１１を形成する。
【０１００】次に、ゲート電極８と低濃度不純物領域１
０および１１の一部とを覆うように図６０に示されるよ
うなレジスト３１を形成する。この後、図６１に示すよ
うに、レジスト３１をマスクとして多結晶シリコン膜３
に不純物をイオン注入する。これにより、高濃度不純物
領域１４および１５を形成する。この後レジスト３１を
除去する。なお、高濃度不純物領域１４および１５を形
成する際の不純物は、ｎ型不純物の場合は燐イオンを用
い、その場合の条件は、約８０ｋｅＶ、約３×１０15／
ｃｍ2である。さらにこの状態で電気炉を用いて熱処理
することにより不純物を活性化する。この場合の熱処理
条件は、約８５０℃、約３０分間、Ｎ2ガス流量が約５
リットル／分である。このようにして、低濃度不純物領
域１０および１１と、高濃度不純物領域１４および１５
とからなるＬＤＤ構造を有するソース／ドレイン領域が
形成される。
【０１０１】（第８の実施形態）次に、図６２〜図６９
を参照して、第８の実施形態によるＴＦＴの製造プロセ
スについて説明する。上述した第４〜第７の実施形態で
は多結晶シリコン膜３上にゲート電極８が位置するトッ
プゲート型のＴＦＴの製造プロセスを示したが、この第
８の実施形態では多結晶シリコン膜３の下にゲート電極
８が位置するボトムゲート型のＴＦＴの製造プロセスに
ついて説明する。なお、レーザ照射および熱処理の基本
的な製造プロセスは第４の実施形態とほぼ同様である。
以下具体的に説明する。
【０１０２】まず、図６２に示すように、ガラスまたは
石英ガラスからなる透明絶縁性基板１上に、ゲート電極
８を形成した後、そのゲート電極８を覆うようにゲート
絶縁膜６を形成する。ゲート絶縁膜６上に、ＬＰＣＶＤ
法またはＰ−ＣＶＤ法を用いて、１００ｎｍ程度の膜厚
を有する非晶質シリコン膜２を形成する。この後、非晶
質シリコン膜２の表面に、エキシマレーザを照射してレ
ーザアニールを施すことにより、非晶質シリコン膜２を
図６３に示されるような多結晶シリコン膜３にする。こ
の多結晶シリコン膜３がＴＦＴの能動層となる。
【０１０３】次に、第３工程として、図６４に示すよう
に、ＲＴＡ法を用いて急速熱処理を行なう。このときの
熱処理条件は、熱源がＸｅアークランプ、温度が約９０
０℃以上約１１００℃以下（好ましくは約９５０℃以上
約１１００℃以下）、雰囲気がＮ2、時間が１秒〜１０
秒である。このＲＴＡ法による加熱は、高温であるが極
めて短時間で終了するので、高温熱処理により多結晶シ
リコン膜３の結晶内の欠陥などを減少させながら、透明
絶縁性基板１が変形するのが防止される。なお、この熱
処理は、上記ＲＴＡ法に代えて、透明性絶縁基板１を電
気炉内に入れ、Ｎ2雰囲気中で約１０５０℃の温度条件
下で約２時間の熱処理を行なうようにしてもよい。
【０１０４】この後、多結晶シリコン膜３を写真製版技
術とドライエッチング技術とを用いてパターニングする
ことによって、ＴＦＴの形成位置に、図６５に示される
ような多結晶シリコン膜３が形成される。この後、図６
６に示すように、多結晶シリコン膜３上に所定領域にレ
ジスト３２を形成した後、このレジスト３２をマスクと
して多結晶シリコン膜３に不純物をイオン注入する。こ
れにより、高濃度不純物領域１４および１５を形成す
る。
【０１０５】次に、図６７に示すように、多結晶シリコ
ン膜３およびゲート絶縁膜６を覆うように層間絶縁膜３
３を形成する。そしてその層間絶縁膜３３の高濃度不純
物領域１４および１５上に位置する領域に、図６８に示
されるような、コンタクトホールを開口する。そのコン
タクトホール内を埋込むとともに層間絶縁膜３３上に延
びるようにソース・ドレイン電極１８となるＡｌＳｉ膜
を形成する。そしてそのＡｌＳｉ膜をパターニングする
ことによって、図６９に示すようなソース・ドレイン電
極１８を形成する。
【０１０６】このようにして、ボトムゲート型のＴＦＴ
を形成することができる。この第８の実施形態によるボ
トムゲート型のＴＦＴにおいても、レーザ照射によって
多結晶シリコン膜３の結晶性が改善されるとともに、レ
ーザ照射後の熱処理によって多結晶シリコン膜の表面の
凹凸が低減されるので、ＴＦＴの電界効果移動度を高め
ることができ、それにより、ドレイン電流を増加させる
ことができる。
【０１０７】なお、このようなボトムゲート型のＴＦＴ
を液晶表示装置に適用する場合には、図４０に示した構
造と同様の構造になる。また、このように液晶表示装置
に第８の実施形態によるＴＦＴを適用した場合には、液
晶表示装置の駆動回路部を高速化できるとともに、画素
部を高精細化および高密度化することができる。
【０１０８】
【発明の効果】本発明の半導体装置の製造方法にあって
は、高移動度を有する半導体層を備えた半導体装置を容
易に製造することができる。また、本発明の他の半導体
装置の製造方法にあっては、半導体層の結晶欠陥を減少
させるとともに半導体層の表面の凹凸を低減することが
できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による半導体装置（Ｔ
ＦＴ）の製造プロセスを説明するための断面図である。
【図２】本発明の第１の実施形態による半導体装置（Ｔ
ＦＴ）の製造プロセスを説明するための断面図である。
【図３】本発明の第１の実施形態による半導体装置（Ｔ
ＦＴ）の製造プロセスを説明するための断面図である。
【図４】本発明の第１の実施形態による半導体装置（Ｔ
ＦＴ）の製造プロセスを説明するための断面図である。
【図５】本発明の第１の実施形態による半導体装置（Ｔ
ＦＴ）の製造プロセスを説明するための断面図である。
【図６】本発明の第１の実施形態による半導体装置（Ｔ
ＦＴ）の製造プロセスを説明するための断面図である。
【図７】本発明の第１の実施形態による半導体装置（Ｔ
ＦＴ）の製造プロセスを説明するための断面図である。
【図８】本発明の第１の実施形態による半導体装置（Ｔ
ＦＴ）の製造プロセスを説明するための断面図である。
【図９】本発明の第１の実施形態による半導体装置（Ｔ
ＦＴ）の製造プロセスを説明するための断面図である。
【図１０】本発明の第１の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図１１】本発明の第１の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図１２】本発明の第１の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図１３】本発明に用いる高スループットレーザ照射法
を説明するための概略図である。
【図１４】本発明の半導体膜の特性を示した特性図であ
る。
【図１５】本発明の半導体膜の特性を示した特性図であ
る。
【図１６】本発明の半導体膜の特性を示した特性図であ
る。
【図１７】本発明の半導体膜を用いたＴＦＴの特性を示
したグラフである。
【図１８】本発明の半導体膜を用いたＴＦＴの特性を示
したグラフである。
【図１９】本発明の半導体膜を用いたＴＦＴの特性を示
したグラフである。
【図２０】本発明の半導体膜を用いたＴＦＴの特性を示
したグラフである。
【図２１】本発明の半導体膜を用いたＴＦＴの特性を示
したグラフである。
【図２２】本発明の半導体膜を用いたＴＦＴの特性を示
したグラフである。
【図２３】第１の実施形態によるＴＦＴが適用される液
晶表示装置（ＬＣＤ）を示した断面図である。
【図２４】表示画素部とその周辺の駆動回路とを同一基
板上に形成した液晶表示パネルを示した平面図である。
【図２５】本発明の液晶表示装置（ＬＣＤ）の回路構成
を示すブロック図である。
【図２６】本発明の液晶表示装置（ＬＣＤ）の等価回路
図である。
【図２７】本発明の第２の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図２８】本発明の第２の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図２９】本発明の第３の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図３０】本発明の第３の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図３１】本発明の第３の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図３２】本発明の第３の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図３３】本発明の第３の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図３４】本発明の第３の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図３５】本発明の第３の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図３６】本発明の第３の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図３７】本発明の第３の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図３８】本発明の第３の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図３９】本発明の第３の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図４０】第３の実施形態によるＴＦＴが適用される液
晶表示装置（ＬＣＤ）を示した断面図である。
【図４１】本発明の第４の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図４２】本発明の第４の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図４３】本発明の第４の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図４４】本発明の第４の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図４５】本発明の第４の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図４６】本発明の第４の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図４７】本発明の第４の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図４８】本発明の第４の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図４９】本発明の第４の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図５０】本発明の第５の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図５１】本発明の第５の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図５２】本発明の第５の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図５３】本発明の第５の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図５４】本発明の第５の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図５５】本発明の半導体膜の特性を示す特性図であ
る。
【図５６】本発明の半導体膜の特性を示す特性図であ
る。
【図５７】本発明の第６の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図５８】本発明の第６の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図５９】本発明の第７の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図６０】本発明の第７の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図６１】本発明の第７の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図６２】本発明の第８の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図６３】本発明の第８の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図６４】本発明の第８の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図６５】本発明の第８の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図６６】本発明の第８の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図６７】本発明の第８の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図６８】本発明の第８の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【図６９】本発明の第８の実施形態による半導体装置
（ＴＦＴ）の製造プロセスを説明するための断面図であ
る。
【符号の説明】
１ 透明絶縁性基板 ２ 非晶質シリコン膜 ３ 多結晶シリコン膜 ４ 二酸化シリコン膜 ６ ゲート絶縁膜 ７ 多結晶シリコン膜 ８ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ａ (31)優先権主張番号 特願平9−164644 (32)優先日 平９(1997)６月20日 (33)優先権主張国 日本（ＪＰ） (72)発明者 曽谷 直哉 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 納田 朋幸 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 中原 康雄 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 基板上に半導体層を形成する工程と、 前記半導体層に高エネルギビームを照射する工程と、 その後、前記半導体層の表面の凹凸を低減可能な温度条
    件下で熱処理を行なう工程と、を備えたことを特徴とす
    る半導体装置の製造方法。
  2. 【請求項２】 前記熱処理を、９００℃以上１１００
    ℃以下の温度条件下で行なうことを特徴とした請求項１
    に記載の半導体装置の製造方法。
  3. 【請求項３】 前記熱処理を、ラピッドサーマルアニー
    リング法により行なうことを特徴とした請求項１に記載
    の半導体装置の製造方法。
  4. 【請求項４】 前記半導体層を形成する工程は、非晶
    質半導体層を固相成長法を用いて多結晶化することによ
    り多結晶半導体層を形成する工程を含み、前記高エネル
    ギビームを照射する工程は、前記多結晶半導体層に前記
    高エネルギビームを照射する工程を含むことを特徴とし
    た請求項１に記載の半導体装置の製造方法。
  5. 【請求項５】 前記高エネルギビームの照射は、前記多
    結晶半導体層を加熱した状態で行なうことを特徴とした
    請求項４に記載の半導体装置の製造方法。
  6. 【請求項６】 前記多結晶半導体層の加熱は、１００℃
    以上の温度条件下で行なうことを特徴とした請求項５に
    記載の半導体装置の製造方法。
  7. 【請求項７】 前記高エネルギビームの照射に先立っ
    て、 前記多結晶半導体層の表面を酸化することにより酸化膜
    を形成する工程と、 前記酸化膜を除去して前記多結晶半導体層の表面を露出
    させる工程とを行なうことを特徴とした請求項４に記載
    の半導体装置の製造方法。
  8. 【請求項８】 前記半導体層を形成する工程は、前記基
    板上に非晶質半導体層を形成する工程を含み、前記高エ
    ネルギビームを照射する工程は、前記非晶質半導体層に
    前記高エネルギビームを照射することにより多結晶化し
    て多結晶半導体層を形成する工程を含むことを特徴とし
    た請求項１に記載の半導体装置の製造方法。
  9. 【請求項９】 前記熱処理を、前記高エネルギビームを
    照射した直後に行なうことを特徴とした請求項８に記載
    の半導体装置の製造方法。
  10. 【請求項１０】 前記熱処理を、前記高エネルギビーム
    の照射後、前記多結晶半導体層上に絶縁膜および多結晶
    シリコン膜を順次形成した後に行なうことを特徴とした
    請求項８に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記熱処理が、ラピッドサーマルアニ
    ーリング法を含むことを特徴とした請求項８に記載の半
    導体装置の製造方法。
  12. 【請求項１２】 前記高エネルギビームは、レーザおよ
    びキセノンアークランプのうちのいずれかを含むことを
    特徴とした請求項１に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記半導体層は、シリコン層を含むこ
    とを特徴とした請求項１に記載の半導体装置の製造方
    法。
  14. 【請求項１４】 前記半導体層は、薄膜トランジスタの
    能動層を含むことを特徴とした請求項１に記載の半導体
    装置の製造方法。
  15. 【請求項１５】 前記半導体層の形成後、前記半導体層
    上にゲート絶縁膜を介してゲート電極を形成することを
    特徴とした請求項１に記載の半導体装置の製造方法。
  16. 【請求項１６】 前記半導体層は、前記基板上に形成さ
    れたゲート電極上にゲート絶縁膜を介して形成すること
    を特徴とした請求項１に記載の半導体装置の製造方法。
  17. 【請求項１７】 絶縁性基板上に非晶質半導体層を形成
    する工程と、 前記非晶質半導体層を固相成長法を用いて多結晶化する
    ことにより多結晶半導体層を形成する工程と、 前記多結晶半導体層に高エネルギビームを照射する工程
    と、 その後、前記多結晶半導体層の表面の凹凸を低減可能な
    温度条件下で熱処理を行なう工程と、を備えたことを特
    徴とする半導体装置の製造方法。
  18. 【請求項１８】 前記高エネルギビームの照射は、前記
    多結晶半導体層を加熱した状態で行なうことを特徴とす
    る請求項１７に記載の半導体装置の製造方法。
  19. 【請求項１９】 絶縁性基板上に非晶質半導体層を形成
    する工程と、 前記非晶質半導体層に高エネルギビームを照射すること
    により多結晶化して多結晶半導体層を形成する工程と、 その後、前記多結晶半導体層の表面の凹凸を低減可能な
    温度条件下で熱処理を行なう工程と、を備えたことを特
    徴とする半導体装置の製造方法。
JP9345084A 1997-01-09 1997-12-15 半導体装置の製造方法 Pending JPH1174536A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9345084A JPH1174536A (ja) 1997-01-09 1997-12-15 半導体装置の製造方法
KR1019980000053A KR19980070340A (ko) 1997-01-09 1998-01-05 반도체 장치의 제조 방법
US09/004,779 US6281057B2 (en) 1997-01-09 1998-01-09 Method of manufacturing a semiconductor device

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP9-2450 1997-01-09
JP245097 1997-01-09
JP7227997 1997-03-25
JP8022197 1997-03-31
JP9-80221 1997-06-20
JP9-72279 1997-06-20
JP9-164644 1997-06-20
JP16464497 1997-06-20
JP9345084A JPH1174536A (ja) 1997-01-09 1997-12-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1174536A true JPH1174536A (ja) 1999-03-16

Family

ID=27518246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9345084A Pending JPH1174536A (ja) 1997-01-09 1997-12-15 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6281057B2 (ja)
JP (1) JPH1174536A (ja)
KR (1) KR19980070340A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1235259A2 (en) 2001-02-23 2002-08-28 Semiconductor Energy Laboratory Co., Ltd. Method of heat treating a semiconductor film by laser irradiation
US6770518B2 (en) 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR100487256B1 (ko) * 2002-10-31 2005-05-03 엘지.필립스 엘시디 주식회사 폴리 실리콘 박막 트랜지스터 제조방법
US7160784B2 (en) 2001-02-28 2007-01-09 Semiconductor Energy Laboratory Co. Ltd. Method of manufacturing a semiconductor film with little warp
KR100817879B1 (ko) * 2001-06-01 2008-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
US7459379B2 (en) 2004-03-26 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4175437B2 (ja) * 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN100373563C (zh) * 1998-06-30 2008-03-05 东芝松下显示技术有限公司 顶栅型薄膜晶体管的制造方法
US6614083B1 (en) 1999-03-17 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring material and a semiconductor device having wiring using the material, and the manufacturing method
KR100333276B1 (ko) * 1999-05-20 2002-04-24 구본준, 론 위라하디락사 액정표시장치의 ｔｆｔ 및 그 제조방법
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100706744B1 (ko) * 2001-06-04 2007-04-11 삼성전자주식회사 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법
JP2003017408A (ja) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd 半導体膜、半導体膜の形成方法、半導体装置の製造方法
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4413569B2 (ja) * 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
JP2005310990A (ja) * 2004-04-20 2005-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
KR100776362B1 (ko) * 2004-12-03 2007-11-15 네오폴리((주)) 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법
US7279721B2 (en) 2005-04-13 2007-10-09 Applied Materials, Inc. Dual wavelength thermal flux laser anneal
EP1742251A1 (en) * 2005-07-05 2007-01-10 STMicroelectronics S.r.l. Process for manufacturing a thin-film transistor device
US20070026588A1 (en) * 2005-07-28 2007-02-01 Te-Hua Teng Method of fabricating a thin film transistor
CN101501748B (zh) * 2006-04-19 2012-12-05 伊格尼斯创新有限公司 有源矩阵显示器的稳定驱动设计
JP5023004B2 (ja) * 2008-06-30 2012-09-12 株式会社日立国際電気 基板処理方法及び基板処理装置
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) * 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
KR20110122523A (ko) * 2010-05-04 2011-11-10 삼성전자주식회사 반도체 메모리 소자 및 그의 형성방법
US8026519B1 (en) 2010-10-22 2011-09-27 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US8399808B2 (en) 2010-10-22 2013-03-19 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US8309474B1 (en) 2011-06-07 2012-11-13 Ultratech, Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US9302348B2 (en) 2011-06-07 2016-04-05 Ultratech Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US8716073B2 (en) 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8546805B2 (en) 2012-01-27 2013-10-01 Ultratech, Inc. Two-beam laser annealing with improved temperature performance
US8501638B1 (en) 2012-04-27 2013-08-06 Ultratech, Inc. Laser annealing scanning methods with reduced annealing non-uniformities
SG195515A1 (en) 2012-06-11 2013-12-30 Ultratech Inc Laser annealing systems and methods with ultra-short dwell times
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
US9490128B2 (en) 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods
US9343307B2 (en) 2013-12-24 2016-05-17 Ultratech, Inc. Laser spike annealing using fiber lasers
JP6193305B2 (ja) 2014-07-29 2017-09-06 ウルトラテック インク 高性能線形成光学システム及び方法
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
KR100255689B1 (ko) * 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP3195157B2 (ja) * 1994-03-28 2001-08-06 シャープ株式会社 半導体装置の製造方法およびその製造装置
AUPM982294A0 (en) * 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770518B2 (en) 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7459354B2 (en) 2001-01-29 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor
EP1235259A2 (en) 2001-02-23 2002-08-28 Semiconductor Energy Laboratory Co., Ltd. Method of heat treating a semiconductor film by laser irradiation
US6872638B2 (en) 2001-02-23 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
EP1235259A3 (en) * 2001-02-23 2009-07-29 Semiconductor Energy Laboratory Co., Ltd. Method of heat treating a semiconductor film by laser irradiation
US7160784B2 (en) 2001-02-28 2007-01-09 Semiconductor Energy Laboratory Co. Ltd. Method of manufacturing a semiconductor film with little warp
US7618904B2 (en) 2001-02-28 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100817879B1 (ko) * 2001-06-01 2008-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
KR100487256B1 (ko) * 2002-10-31 2005-05-03 엘지.필립스 엘시디 주식회사 폴리 실리콘 박막 트랜지스터 제조방법
US7015122B2 (en) 2002-10-31 2006-03-21 Lg.Philips Lcd Co., Ltd. Method of forming polysilicon thin film transistor
US7459379B2 (en) 2004-03-26 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR19980070340A (ko) 1998-10-26
US20010003659A1 (en) 2001-06-14
US6281057B2 (en) 2001-08-28

Similar Documents

Publication Publication Date Title
JPH1174536A (ja) 半導体装置の製造方法
JP4436469B2 (ja) 半導体装置
JP3713232B2 (ja) 結晶質シリコン活性層を含む薄膜トランジスタの製造方法
US6323069B1 (en) Method of manufacturing a thin film transistor using light irradiation to form impurity regions
US7265393B2 (en) Thin-film transistor with vertical channel region
US6001714A (en) Method and apparatus for manufacturing polysilicon thin film transistor
JP3325992B2 (ja) 半導体装置の作製方法
JP3865145B2 (ja) 半導体装置の作製方法
KR20020089355A (ko) 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자
JPH11233790A (ja) 薄膜トランジスタの製造方法
JP3224215B2 (ja) 薄膜状絶縁ゲイト型半導体装置の作製方法
JP3423108B2 (ja) 表示装置及び表示装置の製造方法
JP3840697B2 (ja) 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法
JP3096640B2 (ja) 半導体装置及び表示装置
JP3108331B2 (ja) 薄膜トランジスタの製造方法
JP3071129B2 (ja) 半導体装置の製造方法
JPH09213965A (ja) 半導体装置の製造方法
JPH08139335A (ja) 薄膜トランジスタの製造方法
JP2000022159A (ja) 半導体装置の製造方法
JPH08316487A (ja) 薄膜半導体装置の製造方法
JP3225231B2 (ja) 半導体集積回路の作製方法
JP3273592B2 (ja) 逆スタガ型絶縁ゲイト型半導体装置の作製方法
JPH09237898A (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
JPH04315441A (ja) 薄膜トランジスタの製造方法
JP2002217207A (ja) 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置