JPH1174772A - 電源電圧切換回路 - Google Patents

Abstract

(57)【要約】 【課題】 ２種類の電源電圧を動作に応じて使い分ける
（例えば、不揮発性メモリの書き込み／消去動作等）半
導体集積回路の電源電圧切換回路に於いて、電源切り換
え動作中の２電源の短絡を防止する。 【解決手段】 電源切り換え時に、高電圧電源の電位が
低電圧電源の電位を超えたことを検出する電圧検知回路
（トランジスタＮ１、Ｐ４、Ｎ２、Ｐ３、Ｎ３）を設
け、この回路の出力信号によって、電源供給トランジス
タＰ２を制御して、電源を切り換えることにより、電源
供給トランジスタＰ１とＰ２が同時にオンすることを防
止して、高電圧電源と低電圧電源の短絡を防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性メモリ、
或いは不揮発性メモリ内蔵マイクロコンピュータ等の、
２種類の電源電圧を、その動作に応じて使い分ける回路
を内蔵した集積回路に於ける電源電圧切換回路に関する
ものである。

【０００２】

【従来の技術】２種類の電源電圧を動作に応じて使い分
ける回路の一例として、不揮発性メモリや不揮発性メモ
リ内蔵デバイスの書き込み／消去回路がある。このよう
な回路の中には、データ読み出し時には所定の電圧の固
定電源（ＶＣＣ）で動作し、書き込み／消去時にはＶＣ
Ｃよりも高い電圧（ＶＰＰ）で動作する回路が含まれて
いるが、高電圧の電源供給は書き込み／消去時以外は必
要ないものなので、高電圧を発生させる回路や機器は停
止させるのが通例である。高電圧発生回路や機器がＶＣ
Ｃを発生した状態で停止すれば、デバイスの書き込み／
消去回路は、読み出し時にＶＣＣ電圧の供給を受けて動
作し続けることが可能であるが、前記回路や機器はＶＣ
Ｃ電圧以外の例えば接地電圧を出力する場合も多い。こ
ういった場合には、図３に示すように、ＶＰＰを伝達す
るＰチャネルＭＯＳトランジスタＰ８と、ＶＣＣを伝達
するＰチャネルＭＯＳトランジスタＰ９のソース（また
はドレイン）の一端を短絡させて、その短絡接続点を電
圧出力点ＯＵＴとし、前記各々のＭＯＳトランジスタを
必要に応じたタイミングで、図３中のＶＰＥＮＢ、ＶＣ
ＥＮＢで示すゲート信号を動かすことによって、オン／
オフさせることによって電圧切り換えを行う手法がとら
れるが、このとき、２種類の電源ＶＰＰ、ＶＣＣの他
に、前記ゲート信号ＶＰＥＮＢ、ＶＣＥＮＢに相当する
信号を別の回路で作成する必要がある。

【０００３】このゲート信号作成の必要をなくした回路
として、図４に示す回路が、特公平７−４８６５１号公
報に開示されており、この回路では特別なゲート信号を
作成する必要なく、電源電圧の切り換えを実行すること
ができ、特に、外部端子からＶＰＰ電源を入力するよう
なデバイスでは端子入力電圧を切り変えるだけで内部回
路の電源切り換えを行うことできて便利である。図に於
いて、Ｐ５とＰ６が電源電圧切り換え用のＰチャネルエ
ンハンスメントＭＯＳトランジスタであり、Ｐチャネル
ＭＯＳトランジスタＰ５のゲート入力には、高電圧ＶＰ
Ｐが、ＰチャネルエンハンスメントＭＯＳトランジスタ
Ｐ７とＮチャネルエンハンスメントＭＯＳトランジスタ
Ｎ４とから成るＣＭＯＳインバータを介して与えられて
おり、ＰチャネルＭＯＳトランジスタＰ６のゲート入力
には、高電圧ＶＰＰが直接与えられている。これによ
り、ＶＰＰの電位が接地電位であるときは、Ｐチャネル
ＭＯＳトランジスタＰ５はオフ、ＰチャネルＭＯＳトラ
ンジスタＰ６がオンとなって、出力ＯＵＴにはＶＣＣが
出力され、一方、ＶＰＰが所定の高電圧であるときは、
ＰチャネルＭＯＳトランジスタＰ５はオン、Ｐチャネル
ＭＯＳトランジスタＰ６がオフとなって、出力ＯＵＴに
はＶＰＰが出力される。

【０００４】

【発明が解決しようとする課題】従来技術のように、２
個のトランジスタのオン／オフを制御して電源切り換え
を行う場合、切り換えが行われる瞬間に、ＶＰＰ、ＶＣ
Ｃの両電源が短絡しないように考慮しなければならない
が、電源切換回路として有用な前記特公平７−４８６５
１号公報の電源切換回路では、以下に説明するように、
前記したＶＰＰ、ＶＣＣの両電源が短絡する可能性があ
る。異なる電源が短絡すれば回路動作が正常に行われな
い恐れが出てくるだけでなく、ラッチアップ等、その回
路をを含むシステム全体への悪影響も考えられ不都合で
ある。

【０００５】図５に、前記特公平７−４８６５１号公報
の電源切換回路の動作を示している。ＶＣＣが供給さ
れ、ＶＰＰがＧＮＤ電位の状態を初期状態として、ＶＰ
Ｐの電圧によって電源切り換えを行う回路である。初期
状態では、ＮチャネルＭＯＳトランジスタＮ４とＰチャ
ネルＭＯＳトランジスタＰ７とで構成される、ＶＣＣを
電源とするＣＭＯＳインバータの出力（Ａ点）はＶＣＣ
レベルであり、ＶＰＰを伝達するＰチャネルＭＯＳトラ
ンジスタＰ５はオフ状態である。一方、ＶＣＣを伝達す
るＰチャネルＭＯＳトランジスタＰ６はオン状態となっ
ており、出力ＯＵＴにはＶＣＣが出力されている。時刻
ｔ１で、ＶＰＰがインバータの反転電圧ＶＴに達して、
このインバータの出力が反転して出力電位がＧＮＤレベ
ルになるため、ＰチャネルＭＯＳトランジスタＰ５がオ
ンする。一方、ＶＣＣを伝達するＰチャネルＭＯＳトラ
ンジスタＰ６のゲート電圧はＶＰＰであり、時刻ｔ１で
は、ＶＰＰ＜ＶＣＣであるから、ＰチャネルＭＯＳトラ
ンジスタＰ６もオン状態となっており、その結果、電源
ＶＣＣと電源ＶＰＰとが、ＰチャネルＭＯＳトランジス
タＰ５とＰ６とを介して短絡状態となってしまう。この
状態は、ＶＰＰ電位が更に上昇してＰチャネルＭＯＳト
ランジスタＰ６が完全にオフ状態（ＶＰＰ＝ＶＣＣ−Ｖ
ｔｈｐ）になる時刻ｔ２まで継続してしまう。時刻ｔ３
で、ＶＰＰはＶＣＣの電圧を超えるが、このときは、電
源切り換え動作は終了しているため、これ以降も出力電
圧はＶＰＰの電圧となる。また、ＶＰＰが高電圧から低
電圧に降下する場合も、同様の動作となることは明白で
ある。

【０００６】上述したように、従来技術である図４に示
した回路では、ＶＰＰの電圧が変化する過程において、
短時間ではあるが、ＶＰＰとＶＣＣが短絡する恐れがあ
る。

【０００７】本発明は、前記問題点を解決すべく成され
たものである。

【０００８】

【課題を解決するための手段】前記のような課題を解決
するためには、例えば、ＶＰＰ電圧が上昇して電源切り
換え動作を行う場合は、図４に於けるＰチャネルＭＯＳ
トランジスタＰ６、すなわち、ＶＣＣを伝達するトラン
ジスタがオフ状態になるまで、ＰチャネルＭＯＳトラン
ジスタＰ５、すなわち、ＶＰＰを伝達するトランジスタ
をオン状態にしなければよい。このことを言い換える
と、前記トランジスタＰ６のゲート信号であるＶＰＰが
ＶＣＣを超えるまで、前記トランジスタＰ５のゲート信
号がＶＣＣレベルを維持すればよいことになる。このト
ランジスタＰ５のゲート信号として、図４に於けるＮチ
ャネルＭＯＳトランジスタＮ４とＰチャネルＭＯＳトラ
ンジスタＰ７とで構成された、ＶＣＣを電源とするイン
バータではなく、ＶＰＰ電圧がＶＣＣを超えたときに、
出力がＶＣＣレベルからＧＮＤレベルに反転する電圧検
知回路の出力信号を使用すればよい。ＶＰＰ電圧が高電
圧から降下して、電源切り換えする場合は、逆に、トラ
ンジスタＰ５がオフ状態になるまで、トランジスタＰ６
がオン状態にならないようにすればよく、これは、前記
電圧検知回路の出力信号が、ＶＰＰ電圧がＶＣＣになる
までに、ＧＮＤレベルからＶＣＣレベルに反転するよう
にすればよい。

【０００９】すなわち、本発明の電源電圧切換回路は、
第１の固定電源電圧と、基準電圧と前記第１固定電源電
圧を超える第２の固定電源電圧との間で変動する第２の
変動電源電圧とを、前記第２変動電源電圧の電圧値に応
じて選択的にオン／オフする２個のトランジスタであっ
て、その一端は、それぞれ、前記第１固定電源電圧及び
第２変動電源電圧に接続され、他端は共通接続されて電
源電圧出力端子に接続された２個のトランジスタを介し
て選択的に出力する電源電圧切換回路に於いて、前記第
１の固定電源電圧及び第２の変動電源電圧に基づき、前
記トランジスタのオン／オフ制御信号を出力するトラン
ジスタ制御回路であって、前記第２の変動電源電圧の変
化時に於いて、前記２個のトランジスタの一方がオフし
た後に、他方のトランジスタをオンさせる制御信号を出
力するトランジスタ制御回路を設けて成ることを特徴と
するものである。

【００１０】また、本発明の電源電圧切換回路は、第１
の固定電源電圧と、基準電圧と前記第１固定電源電圧を
超える第２の固定電源電圧との間で変動する第２の変動
電源電圧とを、前記第２変動電源電圧の電圧値に応じて
選択的にオン／オフする第１及び第２のＰチャネル・ト
ランジスタであって、その一端は、それぞれ、前記第１
固定電源電圧及び第２変動電源電圧に接続され、他端は
共通接続されて電源電圧出力端子に接続された第１及び
第２のＰチャネル・トランジスタを介して選択的に出力
する電源電圧切換回路に於いて、前記第１のＰチャネル
・トランジスタのゲートには、前記第２の変動電源電圧
を接続するとともに、前記第２のＰチャネル・トランジ
スタのゲートに対して、前記第１のＰチャネル・トラン
ジスタがオフとなる前記第２変動電源電圧の電圧範囲内
においてオン信号を出力するトランジスタ制御回路を設
けて成ることを特徴とするものである。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。

【００１２】図１に、本発明の一実施形態である電源電
圧切換回路の回路構成図を示す。また、図２に、図１の
回路を用いて電源切り換えを行った場合の動作をタイミ
ングチャートで示している。

【００１３】図１の回路に於いて、異なる電圧の電源入
力をＶＰＰ、ＶＣＣで示し、ＶＰＰには、ＶＣＣを超え
る電圧値を入力する場合がある。Ｐ１は、ＶＣＣを伝達
するＰチャネルエンハンスメントＭＯＳトランジスタで
あり、Ｐ２は、ＶＰＰを伝達するＰチャネルエンハンス
メントＭＯＳトランジスタであるが、どちらも電源電流
を供給するためドライブ能力は大きい。Ｐ１とＰ２と
は、それらのドレイン同士が短絡しており、該短絡した
接点が、Ｐ１とＰ２のウエル電位と電圧出力のＯＵＴと
なっている。更に、Ｐ１のゲート信号は、ＶＰＰそのも
のであり、Ｐ２のゲート信号は、Ｐチャネルエンハンス
メントＭＯＳトランジスタＰ３とＮチャネルエンハンス
メントＭＯＳトランジスタＮ３とで形成したインバータ
の出力となっている。また、Ｎチャネルエンハンスメン
トＭＯＳトランジスタＮ１、Ｎ２と、Ｐチャネルエンハ
ンスメントＭＯＳトランジスタＰ４は、ＶＰＰ電圧とＶ
ＣＣ電圧とを比較する電圧検知回路を形成している。

【００１４】図１の回路動作を、図２のタイミングチャ
ートを用いて説明する。まず、電源の役割について、本
回路においては、本回路が組み込まれるシステム全体の
主たる電源とＶＣＣを共通のものとしているため、電源
投入順序は、ＶＣＣ投入後にＶＰＰが変化するものとす
る。

【００１５】ＶＣＣ投入後のＶＰＰ入力無し、すなわ
ち、ＶＰＰに接地電位入力が初期状態となるが、このと
き、電圧検知回路では、ＮチャネルＭＯＳトランジスタ
Ｎ１、ＰチャネルＭＯＳトランジスタＰ４にドライブ能
力がなく、ＮチャネルＭＯＳトランジスタＮ２にドライ
ブ能力があるために、この電圧検知回路の出力である信
号Ｂは、ＧＮＤレベルである。したがって、インバータ
の出力信号Ｃ、すなわち、ＰチャネルＭＯＳトランジス
タＰ２のゲートはＶＣＣレベルとなる。一方、Ｐチャネ
ルＭＯＳトランジスタＰ１のゲートはＧＮＤレベルとな
るから、Ｐ２はオフ状態で、Ｐ１はオン状態となり、電
圧出力ＯＵＴにはＶＣＣが出力される。

【００１６】次に、ＶＰＰ電源が投入され、電圧が上昇
する過程での回路動作を説明する。ＶＰＰ電源投入後、
時刻ｔ１に、ＶＰＰの電圧はＶＣＣ−Ｖｔｈｐ（Ｖｔｈ
ｐは、ＰチャネルＭＯＳトランジスタのしきい値を表
す）に達して、これ以降、ＰチャネルＭＯＳトランジス
タＰ１はオフ状態となる。また、時刻ｔ１では、電圧検
知回路の出力信号ＢはＧＮＤ、インバータの出力信号Ｃ
は、ＶＣＣレベルのままであるから、ＰチャネルＭＯＳ
トランジスタＰ２はオフ状態を維持している。

【００１７】ここで、電圧検知回路中の信号Ａの動作を
見ると、信号Ａは、飽和状態で動作するようにバイアス
されたＮチャネルＭＯＳトランジスタＮ１の出力である
が、ＶＰＰ電圧がＶｔｈｎ（ＶｔｈｎはＮチャネルＭＯ
Ｓトランジスタのしきい値）を超えた時点から、”ＶＰ
Ｐ−Ｖｔｈｎ−基板バイアス効果電圧”の電圧を出力
し、時刻ｔ２ではＶＰＰの電圧がＶＣＣ電位となるが、
信号ＡはＶＣＣ電位には達しない。

【００１８】時刻ｔ３ではＶＰＰの電位がＶＣＣ＋Ｖｔ
ｈｐとなる。このとき、ＰチャネルＭＯＳトランジスタ
Ｐ１はオフ状態を、また、電圧検知回路出力信号Ｂの状
態が変化しないため、信号ＣはＶＣＣレベルを維持して
いるが、ＰチャネルＭＯＳトランジスタＰ２では、ゲー
ト電圧（ＶＣＣレベル）をドレイン電圧（ＶＰＰ＝ＶＣ
Ｃ＋Ｖｔｈｐ）がしきい値分だけ超えるためオン状態と
なる。ここで、出力ＯＵＴをドライブするトランジスタ
が、ＰチャネルＭＯＳトランジスタＰ２に切り換わり、
出力電圧はＶＰＰに切り換わることにより、電源切り換
え動作を開始する。

【００１９】これまでの時間経過からわかるように、時
刻ｔ１から時刻ｔ３までの間は、ＰチャネルＭＯＳトラ
ンジスタＰ１、Ｐ２ともにオフ状態にあり、このことに
より、双方の電源、すなわち、ＶＰＰとＶＣＣをドライ
ブするトランジスタが切り換わる際に、双方の電源が短
絡することを防止している。ここで、時刻ｔ２から時刻
ｔ３までに、ＰチャネルＭＯＳトランジスタＰ２のドレ
インＰ拡散とウエルＮ拡散との間に導通状態が成立する
可能性が考えられ、このときは、前記した、Ｐチャネル
ＭＯＳトランジスタＰ２のスイッチング動作以前に、該
Ｐ２のドレインＰ拡散のＶＰＰ電圧がウエルＮ拡散経由
で出力電圧として現れる。しかしながら、この場合で
も、ＰチャネルＭＯＳトランジスタＰ１のバイアスは、
ソース＝ＶＣＣ、ゲート＝ＶＰＰ、ドレイン＝ウエル＝
ＶＰＰとなり、Ｐ１はオフ状態であるために、前記した
電源切換と同様にＶＰＰとＶＣＣの双方の電源が短絡す
ることはない。

【００２０】ＶＰＰ電圧が、ＶＣＣ＋Ｖｔｈｐ以上にま
で上昇した時刻ｔ４になると、電圧検知回路中のＰチャ
ネルＭＯＳトランジスタＰ４が導通し、信号Ｂを反転さ
せようとし始め、さらに、ＶＰＰ電圧が上昇して、電圧
検知回路において、ＮチャネルＭＯＳトランジスタＮ１
及びＰチャネルＭＯＳトランジスタＰ４のドライブ能力
が大きくなり、ＮチャネルＭＯＳトランジスタＮ２のド
ライブ能力に勝って、信号Ｂを電位反転させ、時刻ｔ５
では、その電位が、ＰチャネルＭＯＳトランジスタＰ３
とＮチャネルＭＯＳトランジスタＮ３とで構成されるイ
ンバータの反転電位になり、該インバータの出力Ｃが、
ＶＣＣレベルからＧＮＤレベルになる。このインバータ
の反転動作により、ＰチャネルＭＯＳトランジスタＰ２
は最も大きなドライブ能力を持つ状態となり、電源切り
換え動作は完了する。

【００２１】ここで、電圧検知回路の動作について詳細
に述べるが、この回路ではＮチャネルＭＯＳトランジス
タＮ２がオン状態のままで、ＶＰＰからＮチャネルＭＯ
ＳトランジスタＮ１とＰチャネルＭＯＳトランジスタＰ
４を介して強制的に信号Ｂを電位反転させるので、Ｎチ
ャネルＭＯＳトランジスタＮ１とＰチャネルＭＯＳトラ
ンジスタＰ４のドライブ能力に比べて、ＮチャネルＭＯ
ＳトランジスタＮ２のドライブ能力をかなり小さくして
おけば、信号Ｂが電位反転し易くなり、前記インバータ
が反転動作を行う時刻ｔ４から時刻ｔ５までの時間が短
くなることによって、結果として、電源切り換え動作に
必要な時間を短縮することができる。また、時刻ｔ４以
降はＶＰＰ入力端子からＧＮＤに電圧検知回路を経由し
て電流が流れ続けるので、ＮチャネルＭＯＳトランジス
タＮ２のドライブ能力を小さくすることで、この貫通電
流を低減できる。貫通電流の値は、多くとも数１０μＡ
程度になるように設計するが、貫通電流が生じているの
は、ＶＰＰ電圧が高電圧のとき、すなわち、不揮発性メ
モリなどの用途について言えば、書き込みや消去の時に
限られ、定常的な消費電流増加とはならない。また、貫
通電流を消費するのはＶＰＰであるが、ＶＰＰは書き込
み／消去回路でｍＡオーダの電流を消費する可能性があ
り、電圧検知回路が消費する数１０μＡ程度の電流は、
電圧切換回路やシステム全体の動作に悪影響を与えるも
のではない。

【００２２】これらの利点を考慮しなくても、Ｎチャネ
ルＭＯＳトランジスタＮ２のドライブ能力が、Ｎチャネ
ルＭＯＳトランジスタＮ１、ＰチャネルＭＯＳトランジ
スタＰ４のドライブ能力よりも大きすぎると、電位反転
動作ができなくなり、電圧検知回路としての機能を果た
せなくなるので、電圧検知回路を構成するトランジスタ
のドライブ能力は、上記した条件に準じたものにする必
要がある。

【００２３】ＶＰＰは、時刻ｔ６で所定の電圧に到達
し、これ以降、本回路は、ＶＰＰ（所定の高電圧）を発
生する回路として動作する。信号Ａ、Ｂの電位は、ＶＰ
Ｐ−αまで上昇するが、αは、Ｖｔｈｎと基板バイアス
効果による電圧降下を加えたものである。

【００２４】なお、ＶＰＰの電圧が高電圧から低電圧に
変化する場合は、いままで述べて来た動作が、時間的に
反対に遷移するような振る舞いをすることは容易に推察
できるので、詳細な説明は省略する。

【００２５】

【発明の効果】以上詳細に説明したように、本発明の電
源電圧切換回路によれば、２種類の電源に対して特別な
制御信号を必要とせず、入力電源の電圧を検知するだけ
で、電源切り換え動作を実行することが可能で、しか
も、電源切り換え時に、前記２種類の電源の短絡状態を
防止して、正しく電源電圧切り換えを実行することがで
きる電源電圧切換回路を実現することができるものであ
る。

【図面の簡単な説明】

【図１】本発明の一実施形態の回路構成図である。

【図２】同実施形態の動作を示すタイミングチャートで
ある。

【図３】従来の電源電圧切換回路の構成図である。

【図４】本発明の基礎となる、従来の電源電圧切換回路
の構成図である。

【図５】同電源電圧切換回路の動作を示すタイミングチ
ャートである。

【符号の説明】

Ｐ１、…、Ｐ４ Ｐチャネルエンハンスメント
ＭＯＳトランジスタ Ｎ１、Ｎ２、Ｎ３ Ｎチャネルエンハンスメント
ＭＯＳトランジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１の固定電源電圧と、基準電圧と前記
   第１固定電源電圧を超える第２の固定電源電圧との間で
   変動する第２の変動電源電圧とを、 前記第２変動電源電圧の電圧値に応じて選択的にオン／
   オフする２個のトランジスタであって、その一端は、そ
   れぞれ、前記第１固定電源電圧及び第２変動電源電圧に
   接続され、他端は共通接続されて電源電圧出力端子に接
   続された２個のトランジスタを介して選択的に出力する
   電源電圧切換回路に於いて、 前記第１の固定電源電圧及び第２の変動電源電圧に基づ
   き、前記トランジスタのオン／オフ制御信号を出力する
   トランジスタ制御回路であって、前記第２の変動電源電
   圧の変化時に於いて、前記２個のトランジスタの一方が
   オフした後に、他方のトランジスタをオンさせる制御信
   号を出力するトランジスタ制御回路を設けて成ることを
   特徴とする電源電圧切換回路。
2. 【請求項２】 第１の固定電源電圧と、基準電圧と前記
   第１固定電源電圧を超える第２の固定電源電圧との間で
   変動する第２の変動電源電圧とを、 前記第２変動電源電圧の電圧値に応じて選択的にオン／
   オフする第１及び第２のＰチャネル・トランジスタであ
   って、その一端は、それぞれ、前記第１固定電源電圧及
   び第２変動電源電圧に接続され、他端は共通接続されて
   電源電圧出力端子に接続された第１及び第２のＰチャネ
   ル・トランジスタを介して選択的に出力する電源電圧切
   換回路に於いて、 前記第１のＰチャネル・トランジスタのゲートには、前
   記第２の変動電源電圧を接続するとともに、 前記第２のＰチャネル・トランジスタのゲートに対し
   て、 前記第１のＰチャネル・トランジスタがオフとなる前記
   第２変動電源電圧の電圧範囲内においてオン信号を出力
   するトランジスタ制御回路を設けて成ることを特徴とす
   る電源電圧切換回路。